JP5010733B2 - 情報スキューおよび冗長制御情報によるデータ送信装置および方法 - Google Patents

Description

本発明は、全体として通信リンクおよび関係する回路に、より詳細には送信機から受信機へ情報を伝達するために複数のチャネルを使用するデータ通信リンクおよび回路ならびに関係する方法に関する。

例えば複数の差動レーン送信回路および対応する受信機回路を使用する差動データ通信システムが知られている。１つの提案された差動データ通信システムはビデオおよび／またはオーディオ情報を伝達するために複数の差動レーンを利用する。表示フレーム中ビデオ（video into display frame）情報といったデータに制御シンボルが使用されなければならないことが提案されている。例えば、各々の走査線について、例えば、最後のビデオデータ転送単位が終わる場所を指示する帰線消去開始（ＢＳ）制御シンボルが送られる。データは転送単位（マイクロパケット）として送られる。帰線消去終了（ＢＥ）情報は最初のビデオデータ転送単位が表示ラインについて始まる場所を指示し、フィル開始情報はダミーデータシンボルが各転送単位において始まる場所を指示し、フィル終了および他のシンボルもまた利用される。ブランク終了（ＢＥ）コードおよび制御データは、全部のレーンで同時に送られるように提案された。バーストノイズの場合、これらの制御コードは同時に全部破損し得る。制御データはまた、すべてのフレームの一部として送られ、所定のレーンにおいて送られ、帰線消去開始（ＢＳ）情報を後続させる。上述のような帰線消去開始情報は、例えば走査線の終了を指示する。制御データは例えば、ビデオおよびオーディオに関する情報、表示フレームといったタイミング情報、フィールドまたは走査線情報および関連するタイミング情報を含む。そのように、冗長制御シンボルおよび制御データが複数のレーンによって送られる。ピクセルデータの行の最終シンボル時間には、リンクの全部のレーンに挿入される制御シンボルＢＳが後続する。冗長情報は、例えば複数レーンにわたる冗長性を助成するために全部のレーンにわたり同じ時間スロットで送られるように提案された。

しかし、帰線消去開始情報および制御データといった制御シンボルは複数レーンにわたり同時に伝達されるので、環境ノイズが生じた場合、全部のレーンにおいてビットエラーが存在し、それにより受信機が表示のための情報を回復するのが困難になり得る。

従って、改善された差動データ通信システムを有することが望ましいであろう。

簡単に言えば、以下に限らないが制御シンボルおよび／または制御データといった冗長制御情報を、差動レーン、無線チャネル、光チャネルまたはいずれかの適格なチャネルといったそれぞれのチャネルによって供給するとともに、少なくとも冗長制御情報を複数の送信回路の間で時間に関して時間スキューする装置および方法が開示される。ビデオおよび／またはオーディオデータといった非制御情報もまたスキューされ得る。対応する方法も開示される。加えて、冗長制御シンボルおよび／または制御データをそれぞれのチャネルによって受信する複数の受信機回路を使用する受信回路が開示される。回路は、冗長制御シンボルおよび／または制御データを複数の受信機回路の間で時間に関してデスキュー（de-skew）するように動作する。

他の利益の中でも、装置および方法は、通信リンクによる情報の改善された通信を提供するために冗長制御情報を複数のチャネル上で時間に関してスキュー（およびデスキュー）する。環境ノイズまたは他のデータ破損源の場合、時間スキューイング（時間スキュー）および冗長情報はよりロバストなデータリンクを提供することができる。情報は冗長であり、複数のチャネル上でスキューされる。例えば、環境ノイズまたは他のエラー発生源が１つのレーンを破損させた場合、必ずしも全部のレーンが同様に影響を受けるわけではなく、それによりデータはより容易かつ正確に回復され得る。そうしたものとして、コネクタケーブルまたは例えば無線リンク、および対応する送信／受信機通信システムは、外部ノイズまたは他の破損源に対して増大した耐性を有するとしてよい。他の利益は当業者によって認識されるであろう。

１例において、他の情報の中でも、ブランク終了コードは時間上ばかりでなくレーンにわたって分散される。そうしたものとして、バーストノイズの場合、１つのブランク終了コードが破損した場合、ブランク終了コードの全部が破損されないことは考えられにくい。これは、差動送信機および受信機を使用するバスによる情報伝送のロバストネスを改善することができる。また、情報が無線多重チャネル（種々の周波数、種々のコードまたは他のチャネルに関わらず）、光チャネルによって伝達される場合、上記の方式は改善されたエラー訂正および耐ノイズ性（noise robustness）を提供し得る。

ディスプレイ、差動受信回路およびビデオ処理回路を含むとしてよい装置もまた開示される。差動受信回路は、それぞれの差動レーンによって冗長制御シンボルおよび制御データを受信するとともに冗長制御シンボルおよび制御データを複数の差動レーン送信回路間で時間に関してデスキューする複数の差動レーン受信機回路を含み得る。差動受信回路はまた、冗長制御シンボルおよび制御データとともにパックされた時間スキューされたビデオデータを受信するように動作する。ビデオ処理回路は、冗長制御シンボルおよび制御データとともにパックされたデスキューされたビデオデータからディスプレイでの表示のためにピクセルを生成する。

差動データ送信回路は、複数の差動レーン送信回路による通信のためにビデオデータストリームを非直列化するように動作するビデオストリーム処理回路を含む。複数の差動レーン送信回路は、それぞれの差動レーンによって冗長フレーム制御シンボルおよび制御データを供給し、冗長制御シンボルおよび制御データを複数の差動レーン送信回路間で時間に関してスキューする。

１例において、時間スキューイングはそれぞれの送信レーンに挿入された遅延回路によって行われる。デスキューイング（デスキュー動作）は、送信側端によって生成された遅延を相殺するために異なるレーンにおいて受信側端に設けられた遅延要素（例えば１つ以上のフリップフロップ）によって行われる。しかし、いずれの適格なスキューイング（スキュー動作）／デスキューイング構造もまた使用され得ることは認識されるであろう。

本発明は、以下の図を伴い以下の説明に照らしてより容易に理解されるはずであり、それらにおいて同じ参照数字は同じ要素を表す。

差動送信機および差動受信機を使用するシステムの１例を例示しているブロック図であり、差動送信機は、例えば本発明の１実施形態に従った冗長制御シンボルおよび制御情報のインターレーンスキューイング（interlane skewing）を使用している。 本発明の１実施形態に従ってビデオを処理するための方法の１例を例示しているフローチャートである。 本発明の１実施形態に従ってビデオを処理するための方法の１例を例示しているフローチャートである。 本発明の１実施形態に従った差動データ送信回路の１例を例示しているブロック図である。 本発明の１実施形態に従った冗長制御シンボルおよび制御情報のインターレーンスキューイングを図式的に例示している図である。 本発明の１実施形態に従った差動データ受信機回路の１例である。

図１は、装置１２によって伝達された情報を受信するように動作する液晶ディスプレイ、デジタルテレビ、ハンドヘルド型装置または他のあらゆる適格な装置といった第２の装置１４に伝達されるオーディオおよび／またはビデオのソースまたは他の適格な情報を供給するビデオおよび／またはオーディオソース装置といった第１の装置１２を含むシステム１０の１例を例示している。第１の装置は、１つ以上のプロセッサ１６といった回路または、例えばＤｉｓｐｌａｙＰｏｒｔ（商標）規格に準拠した形式の差動送信機１８または他のいずれかの適格な差動送信機回路と結合されたディスクリート論理を含み、この例では複数のそれぞれの差動レーン２０ａ〜２０ｎによって冗長制御シンボル、制御データならびにビデオおよび／またはオーディオデータを供給する。

一般に、ＤｉｓｐｌａｙＰｏｒｔ（商標）規格は、例えばビデオおよび／またはオーディオソース装置およびその対応するディスプレイモニタを接続することができるデジタルディスプレイインタフェース規格を規定している。例えば、１つ以上のビデオソースおよび対応するディスプレイモニタは、ホームシアターシステム、コンピュータシステムまたは他のいずれかの適格なシステムにおいてＤｉｓｐｌａｙＰｏｒｔ（商標）通信インタフェースによって接続することができる。ＤｉｓｐｌａｙＰｏｒｔ（商標）コネクタは、例えば１．６２または２．７ギガビット／秒の転送速度でオーディオおよびクロック信号も搬送するｌ〜４のデータペアをサポートすることができる。双方向補助チャネルが一定の１メガビット／秒の速度で流れ、ＶＥＳＡ ＥＤＩＤおよびＶＥＳＡ ＭＣＣＳ規格を用いてメインリンク管理および装置制御として機能する。例えば高解像度ビデオのための１０ギガビット／秒のフォワードリンクチャネル高解像度モニタをサポートするために単一のケーブルが使用され得る。ＤｉｓｐｌａｙＰｏｒｔ（商標）接続は、例えば、メインリンク、補助チャネルおよびホットプラグ検出信号線といった物理層における３つの構成要素から構成され得る。ホットプラグ検出信号線だけはシンク装置（受信装置）からソース装置（送信装置）へ一方向でデータを搬送する。ユーザがＤｉｓｐｌａｙＰｏｒｔ（商標）通信インタフェースを用いて装置を接続すると、ホットプラグ検出信号はデータの交換の開始において使用される。ホットプラグ検出はまた、受信機が送信機のアテンション（attention）を得るのを可能にするために割込み線として使用することができる。

補助チャネルは１メガビット／秒のデータレートで双方向性データ信号を供給し、このチャネルによって送られたデータはリンクの管理および装置制御に関与している。メインリンクレーン（差分／データペア）は、接続ケーブルの品質ならびにソースおよび受信装置の能力に依存して情報（例えばビデオ／オーディオ）の種々の速度を送るために使用することができる。しかし、同じ速度が一度指定された全部のレーンに使用される。装置は例えば１、２または４のレーンを使用できる。伝送速度および使用するレーンの数はディスプレイの要求に依存し得る。メインリンクはソースからシンクへ一方向だけでデータを搬送することができる。それはまた、ＨＤＴＶ、ビデオおよび他の保護されたコンテンツを見るためにオプションのＨＤＣＰコンテンツプロテクションシステムもサポートしている。ＤｉｓｐｌａｙＰｏｒｔ（商標）システムはデジタルディスプレイインタフェースであり、メインリンクにおいて各レーンは差動ペアである。ソースはマスターとして機能し、補助チャネルはＤｉｓｐｌａｙＰｏｒｔ（商標）受信機のモードをリンク速度および色深度とともに１、２または４レーンに合わせてプログラムするために使用される。ソース装置は、例えばシンク装置におけるレジスタを読むことができ、この情報を用いてメインリンクを構成することができる。メインリンクは、例えば８ビットバイトを１０ビットコードに翻訳する符号化を利用し、例えば１０２４の１０ビットコードが存在し得るが２５６のデータコードだけが有効コードであるかもしれない。また、約１０のコマンドコードが存在する。データシンボルおよび制御シンボルが通信プロトコルの一部として送られる。ＤｉｓｐｌａｙＰｏｒｔ（商標）提案の１例の詳細は、例えば、参照によってここに採り入れられるＤｉｓｐｌａｙＰｏｒｔ（商標）仕様１．０に見ることができる。

差動送信機１８は、冗長制御シンボルおよび制御データを１９ａ〜１９ｎとして識別された複数の差動レーン送信回路間で時間に関してスキューする。差動レーン２０ａ〜２０ｎは、例えばコネクタ２２およびコネクタ２４を有するケーブルにまとめられ得る。コネクタは、当業において既知の通り適格な接続２６および２８によって差動送信機回路および差動受信機回路と電気的に結合されている。

装置１２は、以下に限らないがＤＶＤプレーヤ、ＣＤ−ＲＯＭプレーヤ、ケーブルＴＶカード、衛星ＴＶカードまたは、装置１４に伝達される所望のオーディオおよび／またはビデオデータ、または他のいずれかの適格なデータを供給する、他のいずれかの適格な装置といった、以下に限らないがラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話、デジタルオーディオプレーヤ、デジタルビデオプレーヤを含むあらゆる適格な装置であるとしてよい。

装置１４は、それぞれの差動レーン２０ａ〜２０ｎによって送信された冗長制御シンボル、制御データおよび、この場合ビデオおよび／またはアナログデータを受信する対応する複数の差動レーン受信機回路３０ａ〜３０ｎを含む。複数の差動レーン受信機回路３０ａ〜３０ｎは、冗長制御シンボル、制御データおよび、ビデオおよび／またはアナログ情報を複数の差動レーン送信回路１９ａ〜１９ｎ間で時間に関してデスキューするように動作する差動受信回路３２の一部であるとしてよい。ビデオデータは冗長制御シンボルおよび制御データとともにパックされるとしてよい。

図示されていないが、装置１２はまた差動受信機回路３２を含んでいてもよく、それによりそれはトランシーバとして機能する。また、必要に応じて装置１４は、必要に応じて差動送信回路１８を含んでいてもよい。

装置１４は、デスキューされた情報を受信しディスプレイ３６での表示のためにピクセル情報を生成するために複数の差動レーン受信機回路３０ａ〜３０ｎと有効に結合された１つ以上のプロセッサ３４といった回路を含む。プロセッサ１６および３４は、以下に限らないが１つ以上のＤＳＰ、ＣＰＵ、グラフィックスプロセッサコア、他の特定用途向け集積回路または、プロセッサまたはいずれかの適格な構造によってソフトウェア実行するディスクリート論理回路としてインプリメントされているかに関わらず他のいずれかの適格な処理回路を含む、あらゆる適格な処理装置であるとしてよい。ディスプレイ３６は例えば、この例では液晶ディスプレイまたは他のいずれかの適格なディスプレイであるとしてよい。

また図２および３に言及すれば、図２は、例えば装置１２または他のいずれかの適格な構造によって実行され得るビデオを処理するための方法の１例を例示している。図示の通り、方法は、ブロック２００に図示の通り必要に応じて、制御シンボル、制御データ、ビデオデータおよび／または対応するオーディオデータを生成するためにビデオストリームを処理することを含む。これは、例えばＤｉｓｐｌａｙＰｏｒｔ（商標）規格に従って、または必要に応じていずれかの他のプロトコルまたは方式に従って行われ得る。

ブロック２０２に図示の通り、方法は、関係するビデオデータおよび／またはオーディオデータとともに時間上（インタイムで(in time)）それぞれの差動レーンによって少なくともスキューされた冗長制御シンボルおよび／または制御データを送信することを含む。そうしたものとして、プロセッサ１６は、通信リンクまたはバス４８によって伝達される際に識別される制御シンボル、制御データおよびビデオデータを生成するためにビデオストリームを処理するとしてよい。差動送信機１８は引き続き、スキューされた冗長制御シンボルおよび制御データをシンクまたは受信装置１４へ関係するビデオデータとともに時間上それぞれの差動レーン１９ａ〜１９ｎによって送信することができる。

図３は受信装置１４の動作を例示している。動作時、方法は、ブロック３００に図示の通り、差動送信機１８から関係するビデオデータとともに時間上それぞれの差動レーン２０ａ〜２０ｎによってスキューされた冗長制御シンボルおよび制御データを受信することを含み得る。差動受信機３２または他のいずれかの適格な構造は引き続き、ブロック３０２に図示の通り受信したスキューされた冗長制御シンボルおよび制御データ情報をデスキューし、それを適格なバス４４によってプロセッサ３４に渡す。プロセッサ３４または差動受信機３２は引き続き、図６に関してさらに検討するように冗長情報ベースのエラー検出および回復を実行するとしてよい。プロセッサは引き続きピクセル情報を適切にフォーマットし、それをディスプレイ３６で表示するとしてよい。上述の動作の順序はあらゆる適格な順序で行われてよく、また必要に応じて差動通信リンク４８によって情報を伝達するために必要に応じて繰り返し実行されてもよいことは認識されるであろう。

図４は、冗長制御シンボルおよび制御情報のインターレーンスキューイングを伴う差動データ送信回路１８の１例を例示しているブロック図である。この例に図示の通り、差動データ送信回路１８は、例えばプロセッサ１６からメインストリーム情報を受信するメインストリームソース通信経路を含む。メインストリームソースブロック４００は、必要に応じて垂直ブランク開始および終了、水平ブランク開始および終了、フレームタイミング情報および他の適格な情報といった制御情報を情報パケットエンコーダおよびフレーミング／多重化（muxing）コントローラに送る。ソースブロック４００はまた、線４０２によって図示の通りネイティブのストリームクロック領域から送信機クロック領域に情報を変換するために時間ベースコンバータユニット４０２にストリームデータを供給する。線４０４はリンクおよび物理境界を例証の目的で指定している。ストリームデータ４０６は、例えばディスプレイでの表示のためのピクセル情報または他のいずれかの適格な情報を含むとしてよい。時間ベースコンバータは、対応する差動レーン送信回路１９ａ〜１９ｎによって１つ以上のレーン２０ａ〜２０ｎにデータストリームを渡すバスステアリング論理４０８に適格なタイミング構成でデータを出力する。各々の差動レーン送信回路はそれぞれの差動レーンによって制御シンボルおよび制御データ４１０を供給する。ビデオデータはまた、図５に関してさらに検討するようにスキューされた様態で同じレーンによって伝達される。

例証の目的で、単一の差動レーン送信回路が記載されるが、必要な機能性を提供するために必要に応じて回路が適切に共有または複製され得ることは認識されるであろう。例えばレーン０に関して図示の通り、差動レーン送信回路１９ａは、例えばストリームレート、ビデオタイミング情報といったメインストリームビデオタイミング情報をメインストリームソースブロック４００から受信する多重化制御論理４１２を含む。差動レーン送信回路はまた、データパッカ４１４、デリミタ／ダミーデータスタッファ４１６およびセカンダリデータオーディオパッカ４１８を含んでいてもよい。マルチプレクサ４２０は多重化制御回路４１２からの適格な制御情報４２２によって制御され、パッカ４１４からパックされたデータを、デリミタ／スタッファ４１６からダミーデータまたは区切り情報を、またはオーディオパッカ４１８からオーディオパケットを出力する。必要に応じて、暗号化ブロック４２４もまたシステム情報４２６を利用して使用され得る。

差動レーン送信回路１９ａはまた、この例ではマルチプレクサ４２０から各自のレーンと関係する送信段４３０に出力された情報を遅延するフリップフロップもしくは１つ以上のトランジスタまたは他のいずれかの適格な遅延構造といった遅延段（遅延部）を含むレーンスキューイング回路（レーンスキュー回路）４２８を含む。遅延段４２８は、レーン毎に対応する（パーレーン（per-lane））パラレル−シリアル変換段（シリアル−パラレル変換部）４３２の前に、この例ではスクランブラ４３４およびエンコーダ４３６の前に線路に挿入されている。しかし、それがいずれの適格な位置にも配置され得ることは認識されるであろう。遅延段４２８は、冗長制御シンボルおよび制御データ（レーンにわたり冗長な）を複数の差動レーン送信回路１９ａ〜１９ｎ間で時間に関してスキューする。遅延段４２８は、隣接するレーンに関してパーレーンパラレル−シリアル変換段の前に線路に挿入される。そうしたものとして、各々の隣接レーンは隣接レーンに関してそれと関係する時間オフセットまたは遅延を有する。この例において、差動レーン送信回路１９ａおよび他の送信回路〜１９ｎは隣接レーン間に例えば２クロックサイクルのスキューを挿入する。しかし、あらゆる適格な遅延を利用することができる。加えて、レーンのうちの１つは遅延段を含まなくてもよいが、隣接レーンは各々、遅延段を含み、それにより複数のレーンにわたり情報の伝送の間に時間に関してオフセットまたはスキューが存在する。例えば、遅延段が他のレーンに配置される場合、遅延段４２８は必要ではないかもしれない。

必要に応じて、別の経路がセカンダリデータパケットソースブロック４４０を経たプロセッサ１６からのオーディオパケットといったセカンダリデータパケットに対処する。セカンダリデータパケットソースブロック４４０はオーディオフォーマット、サンプルレートおよび座標、およびオーディオデータストリーム構成の他の側面を制御する。時間ベースコンバータ４４０はセカンダリデータパケットデータを対応する時間領域に変換し、そしてメインストリームソースおよびセカンダリデータパケットソース４００および４４０の両方からの情報は情報パケットエンコーダ４４４に渡される。マルチプレクサ４４３は情報パケットエンコーダ４４４からの情報またはセカンダリデータパケットもしくは時間補正された情報を選択し、セカンダリデータ情報を複数のレーンに渡すバスステアリング論理４４８に渡す。従って、セカンダリデータオーディオパッカ４１８はバスステアリング論理４４８と結合されており、差動レーン送信回路の各々における対応する論理もまた設けられている。必要に応じて、オプションのエンコーダ４５０もまた、例えば当業で既知の通りエラー訂正符号を利用してマルチプレクサ４４３とバスステアリング論理４４８との間に使用してもよい。また、当業で既知の通り、送信機４３０は差動信号方式送信機である。

やはり図示の通り、レーンスキューイング回路（レーンスキュー回路）４６１は、複数の差動レーン送信回路１９ｂのうちの少なくとも１つにおいて線路に挿入された遅延段および、回路１９ｎといった複数の差動レーン送信回路のうちの別のものに線路に挿入された第２の遅延段４６２を含み、第１および第２の遅延段は冗長制御シンボルおよび制御データのレーンの各々に関して時間上異なる遅延を生じる。１例において、遅延段４６２はレーン０に関して６クロックサイクルの遅延を導入することができ、他の介在する送信機回路（４レーンと仮定して）はレーン０に関して２クロックおよび４ロックの遅延を導入する。代替として、レーン０は非ゼロの遅延を含んでもよく、他のレーンの各々はレーン０に関して時間上オフセットを含みレーンにわたり送信される情報の時間上のスキューイングを付与することができる。

差動データ送信回路１８は、差動レーン送信回路１９ａのためにビデオ制御シンボル、制御データおよび関係するビデオデータのパケットを出力するデータパッキング回路４６５を含む。複数の差動レーン送信回路を設けるために付加的なデリミタおよびパッカを各レーンに使用してもよい。バスステアリング論理４０８は、複数の差動レーン送信回路による通信のためにビデオデータストリームを非直列化するビデオストリーム処理回路として機能する。遅延回路４６２および、例えば遅延段４６３および４６１として図示された差動レーン送信回路１９ｂおよび１９ｃと例えば関係する他の遅延回路は各々、例えば異なる差動レーン送信回路１９ｎ〜１９ａと関係しており、冗長制御シンボルおよび制御データを複数の差動レーン送信回路間で時間に関して遅延のようにスキューさせるために動作する。

上述の通り、制御シンボルは例えば、垂直表示期間中の最後のアクティブピクセル（ＢＳ）および垂直表示期間中のラインの最初のアクティブピクセル（ＢＥ）を表すデータを含むとしてよく、そして制御データは例えば、ビデオストリームが垂直表示期間かまたは垂直帰線消去期間にあるか、ビデオストリームがインタレースビデオのための奇数または偶数フィールドであるか、または他の適格な情報を表すデータを含むとしてよい。

また図５に言及すれば、図は複数の差動レーン送信回路間で時間に関してスキューされた冗長制御シンボルおよび制御データ４１０を例示している。図示の通り、冗長制御シンボル５００および５０２は複数の差動レーン送信回路間で時間に関してスキューされており、冗長制御データ５０４もまた複数の差動レーン送信回路間で時間に関してスキューされている。この例において、ビデオデータ５０８は制御シンボル５００および５０２の間に伝達される。この例におけるビデオデータは複数のレーンにわたり冗長ではないが、必要に応じてそうすることもできよう。この例においてピクセル情報５０８として図示された情報は、複数のレーンにわたりビデオの表示ライン全体が送られるように送信装置をフィルするためにデータシンボルおよびフィルシンボルの両方を含む。加えて、ゼロ埋めされた（zero padded）ビット５１２もまた制御シンボル５００および５０２の間に情報の一部として含まれ得る。この例において、制御データ５０４は必ず、構造の一部としてＢＳまたは制御シンボル５０２の後に送られる。新しい走査線は後続の制御シンボル５００によって指示される。一例として、いかなるオーディオストリームも送信されない場合、ＭＡＵＤ ７：０は００Ｈに設定され得る。例えば、送信されるビデオストリームがまったく存在しない場合、ＭＶＩＤ ７：０は００Ｈに設定され得る。ピクセルデータの行の最後のシンボル時間の間に、リンクの全部のレーンでデータを供給するには不十分なピクセルデータが存在し得る。送信機は引き続き、それらのビット（ゼロ埋めされたビット５１２とも称する）についてゼロを送る。データの行の最後のシンボル期間の直後に、制御シンボルＢＳがリンクの全部のレーンに、しかしオフセットされた様態で挿入される。受信機は最初の表示の水平線当たりのアクティブピクセルの数を知っているので、ゼロ埋めされたビットを「どうでもよい（"don't care"）」ビットとして捨てる。ＤｉｓｐｌａｙＰｏｒｔ（商標）規格といった適格な通信インタフェースの１例の動作の特徴は、参照によってここに採り入れられるＤｉｓｐｌａｙＰｏｒｔ（商標）１．０規格に見ることができる。いずれの他の適格な通信プロトコルもまた必要に応じて使用することができる。

ＶＢ−ＩＤとして図示された制御データの１例は、例えば、メインビデオストリームが垂直表示期間かまたは垂直帰線消去期間にあるか、メインビデオストリームがインタレースビデオのための奇数フィールドまたは偶数フィールドであるか、メインビデオストリームがインタレースかまたはノンインタレースであるか、またはオーディオチャネルをミュートするかどうか、またはいずれかの他の適格な情報を指示する。制御データのＭはビデオストリームの時間ベース回復値を表す。また、チャネルの間で時間スキューイングを生じるためにインライン遅延要素構成を使用する代わりに、制御多重化論理４１２は、必要に応じてチャネルの間でスキューされた情報を供給するように構成することができる。

また、レーンスキューイング回路はまた、遅延段の選択可能な配列または、当業で既知の通りレジスタベースまたは非レジスタベースであるとしてよいいずれかの適格なプログラム可能遅延回路構成を利用することによって隣接レーンの間で時間に関して冗長制御シンボルおよび制御データのために異なる遅延を生じるプログラム可能遅延回路であってもよい。

レーンの各々にわたって送信される情報が隣接レーンの間で時間に関してスキューされるので、冗長制御シンボルおよび制御データといった冗長情報は、ノイズ破損または他のいずれかのデータ破損状態の場合において、他の利益の中でも、よりロバストな通信リンクおよびインタフェースが設けられた場合に送られる。

図６は、差動データ送信回路１９ａ〜１９ｎに対応する差動レーン受信機回路３０ａおよび３０ｎを有する対応する差動受信回路３２の１例を例示している。差動受信回路３２は、それぞれの差動レーンによって冗長制御シンボルおよび制御データを各々受信するとともに、冗長制御シンボルおよび制御データならびに送信されたビデオデータを複数の差動レーン受信機回路間で時間に関して必要な程度までデスキューする、複数の差動レーン受信機回路３０ａ〜３０ｎを含む。これは、適切な差動レーン受信機回路において対応する逆遅延回路を使用することによって行われ得る。図示の通り、送信側でレーン０およびｎの間で６クロック信号遅延が存在する場合（４レーンで、かつレーン０において遅延なしと仮定して）、差動レーン受信機回路３０ｎは遅延段を含む必要はないが、差動レーン受信機回路３０ａは６サイクル遅延段６００を含むとしてよく、それにより対応するアンパッカ回路６１８および６２０ならびに他の回路はディスプレイで単数または複数の表示フレームを出力するために適切な時間に適格な情報を取得する。

図示の通り、レーンデスキューイング回路（レーンデスキュー回路）６００は、レーン毎に対応するシリアル−パラレル変換段（シリアル−パラレル変換部）６０６の後に線路に挿入された遅延段を含む。この例において、レーン１または差動レーン受信機回路３０ｂ（図示せず）もまた遅延段を含み、それによりそれは差動レーン受信機回路３０ａおよび３０ｃ（同じく図示せず）に関して時間上異なる冗長制御シンボルおよび制御データの遅延を生じる。そうした回路は、それらが図６に図示のものと同様に構成され得るので図示されていない。そうしたものとして、受信機側は、受信された情報を適切に処理するために送信された情報の遅延の除去に関して反対または逆の様態で動作する。上述の通り、それぞれの差動レーン受信機回路の各々と関係するレーンデスキューイング回路は、対応するレーンに導入された遅延に対応するために必要に応じてプログラム可能または非プログラム可能であるとしてよい。

図示の通り、差動データ受信回路３０ａは、スキューされた冗長制御シンボルおよび制御データ４１０を受信する受信機段６０４を含むとともに、シリアル−パラレルコンバータ６０６、デコーダ６０８、デスクランブラ６１０、必要に応じて解読ブロック６１２、デマルチプレクサ６１４、多重分離制御回路６１６、アンパッカ６１８およびセカンダリパケットアンパッカ６２０も含む。バスステアリング論理６２２は、アンパックされたビデオデータを受信し、それをストリームデータ６２４として表示またはプロセッサ３４による他の処理のためにメインストリームシンク回路６４４に渡す。メインストリームシンク回路６４４は、受信論理とインタフェースし、帰線消去情報ならびに水平および垂直同期情報といったビデオストリーム制御信号を生成する。類似の動作は他の差動データ受信回路においても実行され、（オーディオデータといった）セカンダリデータはプロセッサ３４への出力のためのセカンダリデータ６５２を生成するために処理ブロック６５０によって処理される。認識されるように、処理ブロック６５０はあらゆる適格な形態をとることができ、プロセッサ３４への出力のためにセカンダリパケットデータをデコードすることができる。時間ベース回復ユニット６５２もまた必要に応じて使用してよい。受信機３０ｎは、送信機遅延段４２８が使用された場合に使用され得る遅延状態６８０を含むために図示されている。

冗長情報ベースのエラー訂正・回復論理６５４はレーンにわたる冗長情報を分析する。リンクでのエラーに対するロバストネスを改善するために、受信機は、それら全部が一致するかどうかを確かめるために複数のレーンでのデスキューされた制御シンボルを比較することができる。冗長制御シンボルが必ずしも全部一致しない場合、受信機は、多数決論理といったエラー回復方法を使用するか、または予想されるコンテクストに基づいて進行する方法を決定することができる。例えばビデオストリームにおいて、ＢＳおよびＢＥ制御シンボルの相対的タイミングは比較的予測可能である。少なくとも１つのレーンがほぼ正しい時間スロットでそうした制御シンボルを得た場合、それは全部のレーンについて有効であると仮定することができよう。しかし、制御シンボルがレーンのうちの１つだけで極めて予想外の時間に来た場合、それは無効であると仮定され得るであろう。しかし、一致する３または４の制御シンボルが予想外の時間に着信した場合、受信機はこれが予想されたビデオタイミングでの変更を指示する有効な制御シンボルであると決定し得る。エラー回復の多くの他の方法が当業者に認識される通り使用することができよう。制御データの場合、複数のレーンにわたる冗長性もまた、制御シンボルについて上述の通り極めて類似のエラー検出・回復システムにおいて使用することができる。

ＤｉｓｐｌａｙＰｏｒｔの２レーンモードにおいて、制御シンボルは、レーン間で同じ２つのシンボル期間スキューにより各レーンで２度送られる。これは、エラー検出・回復システムが、４レーンまたは２レーンモードで動作しているかに関わらず常に４つの制御シンボルを予想することを意味する。これは、４レーンモードで利用可能なものに類似のレベルのロバストネスを２レーンモードにおいて可能にする。

上述のように、差動信号方式以外の異なるチャネル形式を使用する送信機回路および対応する受信機回路もまた考えられる。例えば、ここに記載された冗長情報および時間スキューイング動作を用いてオーディオおよびビデオを伝達するために無線チャネルを使用することができる。それぞれのチャネルによって冗長制御情報を受信するとともに冗長制御情報を複数の受信機回路間で時間に関してデスキューするように動作する複数の受信機回路が使用され得る。同様に、データ送信回路は、それぞれのチャネルによって冗長制御情報を供給するように動作するとともに冗長制御情報を複数の送信回路間で時間に関してスキューするように動作する複数の送信回路を含む。

他の利益の中でも、時間スキューされた制御情報および他の情報を送信することは、ビデオ表示リンクまたは他のいずれかの適格なリンクのロバストネスを増大させ得る。複数のレーン上での冗長制御情報のスキューイングは、ノイズまたは他の要因による破損に対する向上した回復力を与えることができる。開示された受信機はまた、受信機との受信情報の同期を得るために対応するレーン遅延を含み、それにより受信機はスキューされた情報を適切に処理することができる。加えて、非冗長データのスキューイングもまた必要に応じて使用され得ることは認識されるであろう。加えて、非表示データもまたリンクによって伝達され、また上述のようにスキューされてから引き続きデスキューされ得ることは認識されるであろう。上述の通り遅延は、リンクシンボルクロックまたは他のいずれかの適格な時間スロットの順序であってよい。

本発明の上記の詳細な説明および記載された例は、限定ではなく例証および説明だけの目的で提示された。従って、本発明は、上記に開示されここにクレームされる基本的な基礎原理の精神および範囲に該当するあらゆる全部の修正、変更または等価物を包括すると考えられる。

Claims (30)

1. 差動データ送信回路であって、
   前記差動データ送信回路は複数の差動レーン送信回路を備えており、
   前記複数の差動レーン送信回路は、複数の冗長制御シンボルおよび複数の冗長制御データのうちの少なくとも１つを複数の差動レーンの各々に供給するように動作するとともに、非冗長データを供給するように動作し、
   前記複数の差動レーン送信回路は、前記複数の冗長制御シンボルおよび前記複数の冗長制御データのうちの前記少なくとも１つが前記複数の差動レーン送信回路間で時間的にスキューされるように、動作することを特徴とする差動データ送信回路。
2. 前記差動データ送信回路はレーンスキュー回路を備えており、
   前記複数の差動レーン送信回路のうちの少なくとも１つには、前記複数の差動レーンのうちの１つの差動レーンに対応するパラレル−シリアル変換部が設けられており、
   前記パラレル−シリアル変換部の前の線路には、前記１つの差動レーンに隣接する差動レーンに対する遅延部が挿入されており、
   前記レーンスキュー回路は前記遅延段から成る請求項１に記載の差動データ送信回路。
3. 前記差動データ送信回路はレーンスキュー回路を備えており、
   前記レーンスキュー回路は、
   前記複数の差動レーン送信回路のうちの少なくとも１つの差動レーン送信回路の線路に挿入されている第１の遅延部と、
   前記少なくとも１つの差動レーン送信回路とは別の差動レーン送信回路の線路に挿入されている第２の遅延部と、
   を備えており、
   前記第１の遅延部および前記第２の遅延部は、前記複数の冗長制御シンボルおよび前記複数の制御データの互いに異なる遅延を生じさせる請求項１に記載の差動データ送信回路。
4. 前記差動データ送信回路は、プログラム可能な遅延回路から成るレーンスキュー回路を備えており、
   前記プログラム可能な遅延回路は、前記複数の差動レーンにおける互いに隣接する差動レーン間で前記複数の冗長制御シンボルおよび前記複数制御データの互いに異なる遅延を生じさせるように動作する請求項１に記載の差動データ送信回路。
5. 差動受信回路であって、
   前記差動受信回路は複数の差動レーン受信機回路を備えており、
   前記複数の差動レーン受信機回路は、複数の冗長制御シンボルおよび複数の冗長制御データのうちの少なくとも１つを複数の差動レーンの各々から受信するように動作するとともに、非冗長データを受信するように動作し、
   前記複数の差動レーン受信機回路は、前記複数の冗長制御シンボルおよび前記複数の冗長制御データのうちの前記少なくとも１つが前記複数の差動レーン受信機回路間で時間的にデスキューされるように動作することを特徴とする差動受信回路。
6. 前記差動受信回路はレーンデスキュー回路を備えており、
   前記複数の差動レーン受信機回路の少なくとも１つには、前記複数の差動レーンのうちの１つの差動レーンに対応するシリアル−パラレル変換部が設けられており、
   前記シリアル−パラレル変換部の後の線路には、前記１つの差動レーンに隣接する差動レーンに対する遅延部が挿入されており、
   前記レーンデスキュー回路は前記遅延部から成る請求項５に記載の差動受信回路。
7. 前記差動データ受信回路はレーンデスキュー回路を備えており、
   前記レーンデスキュー回路は、
   前記複数の差動レーン受信機回路の少なくとも１つの差動レーン受信機回路の線路に挿入されている第１の遅延部と、
   前記少なくとも１つの差動レーン受信機回路とは別の差動レーン受信機回路の線路に挿入されている第２の遅延部と、
   を備えており、
   前記第１の遅延部および前記第２の遅延部は、前記複数の冗長制御シンボルおよび前記複数の制御データの互いに異なる遅延を生じさせる請求項５に記載の差動データ受信機回路。
8. 前記差動データ受信機回路は、プログラム可能な遅延回路から成るレーンデスキュー回路を備えており、
   前記プログラム可能な遅延回路は、前記複数の差動レーンにおける互いに隣接する差動レーン間で前記複数の冗長制御シンボルおよび前記複数の制御データの互いに異なる遅延を生じさせるように動作する請求項５に記載の差動データ受信機回路。
9. 前記差動データ受信機回路は、前記複数の冗長制御シンボルおよび前記複数の制御データに基づいて表示するためにピクセル情報を生成するように動作する冗長情報ベースのエラー訂正・回復ロジックを備える請求項５に記載の差動データ受信機回路。
10. 差動データ送信回路であって、
    複数の差動レーン送信回路に通信するためにビデオデータストリームを供給するように動作するビデオストリーム処理回路と、
    前記複数の差動レーン送信回路の各々に対して、複数の冗長ビデオ制御シンボル、複数の冗長制御データ、および関係する複数のビデオデータの非冗長パケットを出力するように動作するデータパッキング回路と、
    複数の遅延回路と、
    を備えており、
    前記複数の遅延回路の各遅延回路は、異なる差動レーン送信回路と関係づけられており、
    前記各遅延回路は、前記複数の冗長ビデオ制御シンボルおよび前記複数の冗長制御データが前記複数の複数の差動レーン送信回路間で時間的にスキューされるように動作することを特徴とする差動データ送信回路。
11. 前記複数の制御シンボルは、垂直表示期間中の最後のアクティブピクセルおよび垂直表示期間中のラインの最初のアクティブピクセルを表すデータから成り、
    前記複数の制御データは、ビデオストリームが垂直表示期間にあるのか又は垂直帰線消去期間にあるのか、及び、ビデオストリームがインタレースビデオの奇数フィールドにあるのか又は偶数フィールドにあるのかを表すデータから成る請求項１０に記載の差動データ送信回路。
12. 装置であって、
    ディスプレイと、
    差動受信回路と、
    ビデオ処理回路と、
    を備えており、
    前記差動受信回路は複数の差動レーン受信機回路を備えており、
    前記複数の差動レーン受信機回路は、複数の冗長制御シンボルおよび複数の冗長制御データのうちの少なくとも１つを複数の差動レーンの各々から受信し、
    前記複数の差動レーン受信機回路は、前記複数の冗長制御シンボルおよび前記複数の冗長制御データのうちの前記少なくとも１つが前記複数の差動レーン受信機回路間で時間的にデスキューされるように動作し、
    前記複数の差動レーン受信機回路は、前記複数の冗長制御シンボルおよび前記複数の制御データとパックで非冗長ビデオデータを受信するように動作し、
    前記ビデオ処理回路はディスプレイに動作可能に結合されており、
    前記ビデオ処理回路は、前記複数の冗長制御シンボルおよび前記複数の制御データとパックされた前記非冗長ビデオデータから、前記ディスプレイで表示するためにピクセルを生成するように動作することを特徴とする装置。
13. 前記差動受信回路はレーンデスキュー回路を備えており、
    前記複数の差動レーン受信回路の少なくとも１つには、前記複数の差動レーンのうちの１つの差動レーンに対応するシリアル−パラレル変換部が設けられており、
    前記シリアル−パラレル変換部の後の線路には、前記１つの差動レーンに隣接する差動レーンに対する遅延部が挿入されており、
    前記レーンデスキュー回路は前記遅延部から成る請求項１２に記載の装置。
14. 前記差動受信回路はレーンデスキュー回路を備えており、
    前記レーンデスキュー回路は、
    前記複数の差動レーン受信機回路の少なくとも１つの差動レーン受信機回路の線路に挿入されている第１の遅延部と、
    前記少なくとも１つの差動レーン受信機回路とは別の差動レーン受信機回路の線路に挿入されている第２の遅延部と、
    を備えており、
    前記第１の遅延部及び前記第２の遅延部は、前記複数の冗長制御シンボルおよび前記複数の制御データの互いに異なる遅延を生じさせる請求項１２に記載の装置。
15. 前記差動受信回路は、プログラム可能な遅延回路から成るレーンデスキュー回路を備えており、
    前記プログラム可能な遅延回路は、前記複数の差動レーンにおける互いに隣接する差動レーン間で前記複数の冗長制御シンボルおよび前記複数の制御データの互いに異なる遅延を生じさせるように動作する請求項１２に記載の装置。
16. 前記差動受信回路は、前記複数の冗長制御シンボルおよび前記複数の制御データに基づいて表示するためにピクセル情報を生成するように動作する冗長情報ベースのエラー訂正・回復ロジックを備える請求項１２に記載の装置。
17. システムであって、
    第１の装置と、
    第２の装置と、
    を備え、
    前記第１の装置は複数の差動レーン送信回路を備えており、
    前記複数の差動レーン送信回路は、複数の冗長制御シンボルおよび複数の冗長制御データのうちの少なくとも１つを複数の差動レーンの各々に供給するように動作するとともに、非冗長データを供給するように動作し、
    前記複数の差動レーン送信回路は、前記複数の冗長制御シンボルおよび前記複数の冗長制御データのうちの前記少なくとも１つが前記複数の差動レーン送信回路間で時間的にスキューされるように動作し、
    前記第２の装置は複数の差動レーン受信機回路を備えており、
    前記複数の差動レーン受信機回路は、前記複数の差動レーンの各々に供給された複数の冗長制御シンボルおよび複数の冗長制御データと前記非冗長データとを受信し、
    前記差動レーン受信機回路は、前記供給された複数の冗長制御シンボルおよび複数の冗長制御データのうちの前記少なくとも１つが前記複数の差動レーン受信機回路間で時間的にデスキューされるように動作することを特徴とするシステム。
18. 前記差動データ送信回路はレーンスキュー回路を備えており、
    前記レーンスキュー回路は、
    前記複数の差動レーン送信回路のうちの少なくとも１つの差動レーン送信回路の線路に挿入された第１の遅延部と、
    前記少なくとも１つの差動レーン送信回路とは別の差動レーン送信回路の線路に挿入された第２の遅延部と、
    を備えており、
    前記第１の遅延部および前記第２の遅延部は、前記複数の冗長制御シンボルおよび複数の制御データの互いに異なる遅延を生じさせる請求項１７に記載のシステム。
19. ビデオを処理するための方法であって、
    複数の制御シンボル、複数の制御データおよび複数のビデオデータのうちの少なくとも１つを生成するためにビデオストリームを処理することと、
    時間的にスキューされた複数の冗長制御シンボルおよび複数の冗長制御データのうちの少なくとも１つを、関係する非冗長ビデオデータとともに複数の差動レーンの各々に送信することと、
    を含む方法。
20. 前記方法は、更に、
    前記複数の冗長制御シンボルおよび複数の制御データならびに関係するビデオデータのうちの少なくとも１つを前記複数の差動レーンの各々から受信することと、
    前記複数の冗長制御シンボルおよび複数の制御データを時間的にデスキューすることと、
    を含む請求項１９に記載の方法。
21. 前記方法は、更に、
    前記複数の冗長制御シンボルおよび制御データに基づいて表示するためにピクセル情報を生成することと、
    前記生成されたピクセル情報に基づくピクセルをディスプレイで表示すること、
    とを含む請求項２０に記載の方法。
22. データ送信回路であって、
    前記データ送信回路は複数の送信回路を備えており、
    前記複数の送信回路は、少なくとも同じ冗長制御情報と非冗長データとを複数のチャネルの各々に供給するように動作し、
    前記複数の送信回路は、前記同じ冗長制御情報が前記複数の送信回路間で時間的にスキューされるように動作することを特徴とするデータ送信回路。
23. 前記データ送信回路はチャネルスキュー回路を備えており、
    前記複数のチャネル送信回路のうちの少なくとも１つには、別のチャネルに対する遅延部が設けられており、
    前記チャネルスキュー回路は前記遅延部から成る請求項２２に記載のデータ送信回路。
24. 前記データ送信回路はチャネルスキュー回路を備えており、
    前記チャネルスキュー回路は、
    前記複数のチャネル送信回路のうちの少なくとも１つのチャネル送信回路の線路に挿入された第１の遅延部と、
    前記少なくとも１つのチャネル送信回路とは別のチャネル送信回路の線路に挿入された第２の遅延部と、
    を備えており、
    前記第１の遅延部および前記第２の遅延部は、前記冗長制御情報の互いに異なる遅延を生じさせる請求項２２に記載のデータ送信回路。
25. 前記データ送信回路は、プログラム可能な遅延回路から成るチャネルスキュー回路を備えており、
    前記プログラム可能な遅延回路は、前記複数のチャネル間で前記冗長制御情報の互いに異なる遅延を生じさせるように動作する請求項２２に記載のデータ送信回路。
26. 受信回路であって、
    前記受信回路は複数の受信機回路を備えており、
    前記複数の受信機回路は、同じ冗長制御情報と非冗長データとを複数のチャネルの各々から受信し、
    前記複数の受信機回路は、前記同じ冗長制御情報が前記複数の受信機回路間で時間的にデスキューされるように動作することを特徴とする受信回路。
27. 前記受信回路はチャネルデスキュー回路を備えており、
    前記複数の受信機回路の少なくとも１つには、別のチャネルに対する遅延部が設けられており、
    前記チャネルデスキュー回路は前記遅延部から成る請求項２６に記載の受信回路。
28. 前記受信回路はレーンデスキュー回路を備えており、
    前記レーンデスキュー回路は、
    複数の差動レーン受信機回路の少なくとも１つの差動レーン受信機回路の線路に挿入された第１の遅延部と、
    前記少なくとも１つの差動レーン受信機回路とは別の差動レーン受信機回路の線路に挿入された第２の遅延部と、
    を備えており、
    前記第１の遅延部および前記第２の遅延部は、前記冗長制御情報の互いに異なる遅延を生じさせる請求項２７に記載の受信回路。
29. 前記受信回路は、プログラム可能な遅延回路から成るレーンデスキュー回路を備えており、
    前記プログラム可能な遅延回路は、前記複数のチャネル間で前記冗長制御情報の互いに異なる遅延を生じさせるように動作する請求項２６に記載の受信回路。
30. 前記受信回路は、前記冗長制御情報に基づいて表示するためにピクセル情報を生成するように動作する冗長情報ベースのエラー訂正・回復ロジックを備える請求項２６に記載の受信回路。

Images