JP5005636B2 - Wiring board and method for manufacturing wiring board - Google Patents
Wiring board and method for manufacturing wiring board Download PDFInfo
- Publication number
- JP5005636B2 JP5005636B2 JP2008207359A JP2008207359A JP5005636B2 JP 5005636 B2 JP5005636 B2 JP 5005636B2 JP 2008207359 A JP2008207359 A JP 2008207359A JP 2008207359 A JP2008207359 A JP 2008207359A JP 5005636 B2 JP5005636 B2 JP 5005636B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- hole
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
本発明は配線基板およびその製造技術に関し、更に詳細には基板の一面側に形成された半導体素子が搭載される搭載用パッドと、前記基板の他面側に形成された外部接続端子が装着される外部接続端子用パッドとの間を電気的に接続する内部配線の途中に、ワイヤ配線が用いられた配線基板の製造方法に関する。 The present invention relates to a wiring board and a manufacturing technique thereof, and more specifically, a mounting pad for mounting a semiconductor element formed on one side of the board and an external connection terminal formed on the other side of the board are mounted. The present invention relates to a method of manufacturing a wiring board in which a wire wiring is used in the middle of an internal wiring that is electrically connected to an external connection terminal pad.
半導体素子が搭載される半導体装置用の配線基板としては、下記特許文献１には、図６に示す配線基板が提案されている。
図６に示す配線基板は、樹脂基板１００の一面側の中央部及びその近傍に半導体素子１０２が搭載される搭載用パッド１０４，１０４・・が形成されていると共に、樹脂基板１００の一面側の外周縁近傍に外部接続端子としてのはんだボール１０８，１０８・・が装着される外部接続端子用パッド１０６，１０６・・が形成されている。
かかる搭載用パッド１０４，１０４・・と外部接続端子用パッド１０６，１０６・・とは、ワイヤ配線１１０，１１０・・によって電気的に接続されている。
6 includes mounting pads 104, 104,... On which the semiconductor element 102 is mounted at and near the central portion on one surface side of the resin substrate 100, and on the one surface side of the resin substrate 100. In the wiring substrate shown in FIG. .. Are formed in the vicinity of the outer peripheral edge, and external connection terminal pads 106, 106,... To which solder balls 108, 108,.
The mounting pads 104, 104,... And the external connection terminal pads 106, 106,... Are electrically connected by wire wirings 110, 110,.
図６に示す配線基板では、電解めっき等で形成する配線パターンに比較して太いワイヤ配線１１０，１１０・・によって搭載用パッド１０４，１０４・・と外部接続端子用パッド１０６，１０６・・とが接続されている。かかるワイヤ配線１１０，１１０・・によって、配線長を短縮できて導体ロスの低減、更には配線基板の製造コストの低減を期待できる。
しかしながら、半導体装置の小型化・高密度化の要請に伴って、搭載する半導体素子の小型化・電極端子数の増加も進行する。近年、半導体素子１０２の電極端子の各々を、配線基板に形成した搭載用パッド１０４，１０４・・に直接搭載する、いわゆるフリップチップ方式が採用されつつある。
このため、配線基板に形成する半導体素子を搭載する搭載用パッド１０４，１０４・・の各々が小さくなり、ワイヤ配線１１０の端部をボンディングすることが困難になりつつある。
In the wiring board shown in FIG. 6, the mounting pads 104, 104,... And the external connection terminal pads 106, 106,. It is connected. With such wire wirings 110, 110,..., The wiring length can be shortened, conductor loss can be reduced, and further, the manufacturing cost of the wiring board can be expected.
However, with the demand for miniaturization and high density of semiconductor devices, miniaturization of semiconductor elements to be mounted and increase in the number of electrode terminals are also progressing. 2. Description of the Related Art In recent years, a so-called flip chip method in which each electrode terminal of a semiconductor element 102 is directly mounted on mounting pads 104, 104,.
For this reason, each of the mounting pads 104, 104,... For mounting the semiconductor elements formed on the wiring board becomes small, and it is becoming difficult to bond the end portions of the wire wiring 110.
このため、本発明者等は、図７に示す配線基板２００を試作した。配線基板２００は、半導体素子２０２をフリップチップ接続する搭載用パッド２０４，２０４・・が樹脂基板２０６の一面側の中央部近傍に形成され、樹脂基板２０６の他面側の外周縁近傍に外部接続端子としてのはんだボール２０８，２０８・・が装着される外部接続端子用パッド（図示せず）が形成されている。
樹脂基板２０６には、搭載用パッド２０４，２０４・・と外部接続端子用パッドとの中間部に間隙が形成されており、樹脂基板２０６を形成する絶縁層２０６ａ，２０６ｂに段差部が形成されている。
かかる搭載用パッド２０４，２０４・・は、絶縁層２０６ａ，２０６ｂを貫通するヴィア等の内部配線に接続され、外部接続端子用パッドも、絶縁層２０６ａ，２０６ｂを貫通するヴィア等の内部配線に接続されている。
これらの内部配線の端部は、絶縁層２０６ａ，２０６ｂの段差部に形成されており、内部配線の端部と、樹脂基板２０６の一面側に形成された表面配線パターン２１３，２１３・・の端部とをワイヤ配線２１０，２１０・・によって電気的に接続している。かかるワイヤ配線２１０，２１０・・は、封止樹脂２１１によって封止されている。
For this reason, the inventors made a prototype of a wiring board 200 shown in FIG. In the wiring board 200, mounting pads 204, 204,... For flip-chip connection of the semiconductor element 202 are formed in the vicinity of the central portion on the one surface side of the resin substrate 206, and externally connected in the vicinity of the outer peripheral edge on the other surface side of the resin substrate 206. External connection terminal pads (not shown) on which solder balls 208, 208,... As terminals are mounted are formed.
In the resin substrate 206, a gap is formed in an intermediate portion between the mounting pads 204, 204... And the external connection terminal pads, and step portions are formed in the insulating layers 206a and 206b forming the resin substrate 206. Yes.
The mounting pads 204, 204,... Are connected to internal wiring such as vias that penetrate the insulating layers 206a, 206b, and the external connection terminal pads are also connected to internal wiring such as vias that penetrate the insulating layers 206a, 206b. Has been.
The ends of these internal wirings are formed at the step portions of the insulating layers 206a and 206b, and the ends of the internal wiring and the surface wiring patterns 213, 213,... Formed on one surface side of the resin substrate 206. Are electrically connected to each other by wire wiring 210, 210... The wire wirings 210, 210... Are sealed with a sealing resin 211.
図７に示す配線基板２００を製造する際には、図８（ａ）に示す様に、金属箔２１２の一面側に、アディティブ法等によって内部配線が形成された樹脂基板２０６を形成する。この際に、絶縁層２０６ａ，２０６ｂに段差部が形成された間隙２１４を形成する。かかる段差部には、内部配線の端部が露出している。
次いで、図８（ｂ）に示す様に、段差部等に露出している内部配線の端部と、金属箔２１２の所定箇所とをワイヤ配線２１０，２１０・・によって接続した後、間隙２１４を封止樹脂２１１によって封止する［図８（ｃ）］。
その後、金属箔２１２にパターニングを施して、搭載用パッド２０４，２０４・・と表面配線パターン２１３，２１３・・とを形成する［図８（ｄ）］。
しかしながら、図８に示す配線基板の製造方法では、金属箔２１２上に絶縁層２０６ａ，２０６ｂを積層して樹脂基板２０６を形成している。かかる金属箔２１２は、剛性が殆どなく、金属箔２１２上に絶縁層２０６ａ，２０６ｂを積層して樹脂基板２０６を形成する工程では、そのハンドリング性が問題となる。
そこで、本発明は、半導体素子が搭載される搭載用パッドと外部接続端子用パッドとを電気的に接続する配線の途中に、ワイヤ配線を用いる従来の配線基板の製造方法において、金属箔の一面側に基板をアディティブ法等によって形成する工程でのハンドリング性が劣るという課題を解消し、微細な半導体素子の搭載用パッドを具備する配線基板であっても、ワイヤ配線を用いることのできる配線基板を容易に製造できる配線基板の製造方法を提供とすることを目的とする。
When the wiring substrate 200 shown in FIG. 7 is manufactured, as shown in FIG. 8A, a resin substrate 206 having an internal wiring formed on one surface side of the metal foil 212 by an additive method or the like is formed. At this time, a gap 214 having a stepped portion is formed in the insulating layers 206a and 206b. The end portion of the internal wiring is exposed at the stepped portion.
Next, as shown in FIG. 8B, after connecting the end portion of the internal wiring exposed at the stepped portion and the like to a predetermined portion of the metal foil 212 by the wire wiring 210, 210,. Sealing is performed with the sealing resin 211 [FIG. 8C].
Thereafter, the metal foil 212 is patterned to form mounting pads 204, 204,... And surface wiring patterns 213, 213,.
However, in the method of manufacturing a wiring board shown in FIG. 8, the resin substrate 206 is formed by laminating the insulating layers 206a and 206b on the metal foil 212. Such a metal foil 212 has almost no rigidity, and in the process of forming the resin substrate 206 by laminating the insulating layers 206a and 206b on the metal foil 212, the handling property becomes a problem.
Accordingly, the present invention provides a method for manufacturing a conventional wiring board that uses wire wiring in the middle of wiring for electrically connecting a mounting pad on which a semiconductor element is mounted and an external connection terminal pad. A wiring board that can solve the problem of poor handling in the process of forming a substrate on the side by an additive method or the like, and can use wire wiring even if the wiring board has a fine semiconductor element mounting pad It is an object of the present invention to provide a method of manufacturing a wiring board that can be easily manufactured.
本発明者等は、前記課題を解決すべく検討した結果、予め内部配線が形成された樹脂基板にルータ等によって貫通孔を形成した後、この貫通孔内に露出する搭載用パッドと電気的に接続されている表面配線パターンの端部と、外部接続用パッドと内部配線を介して電気的に接続された表面配線パターンの端部との各々をワイヤ配線によって電気的に接続することによって、配線基板を製造する際に、そのハンドリング性が良好であることを見出し、本発明に到達した。
すなわち、半導体素子が搭載される配線基板は、内部配線と、搭載される前記半導体素子の周りに貫通孔とが形成された基板と、前記基板の一面側に、前記半導体素子が搭載される搭載用パッドと、前記搭載用パッドと電気的に接続され、端部が前記貫通孔内に臨む第１表面配線パターンと、前記基板の周縁部において、前記内部配線と電気的に接続され、端部が前記貫通孔内に臨む第２表面配線パターンと、を有し、前記第１および第２表面配線パターンの端部にそれぞれ形成され、前記貫通孔内に露出する第１および第２ボンディングパッドと、前記第１および第２ボンディングパッドを電気的に接続するワイヤ配線と、前記ワイヤ配線、前記第１および第２ボンディングパッドを封止し、前記貫通孔内を充填する封止樹脂と、を備えていることを特徴とする。
ここで、前記ワイヤ配線の頂部は、前記貫通孔から突出しないように設けられている。前記第１および第２表面配線パターンは、絶縁層を介して形成されており、前記貫通孔の底面側に露出する前記絶縁層に、前記第１および第２表面配線パターンの端部をそれぞれ露出する第１および第２凹部が形成されており、前記第１ボンディングパッドは、前記第１凹部の底面に露出する前記第１表面パターンの表面に形成されており、前記第２ボンディングパッドは、前記第２凹部の底面に露出する前記第２表面パターンの表面に形成されている。搭載される前記半導体素子の各辺に沿うように、スリット状の前記貫通孔が形成されている。
As a result of studying to solve the above problems, the present inventors have formed a through hole by a router or the like in a resin substrate on which internal wiring has been formed in advance, and then electrically mounted with the mounting pad exposed in the through hole. By electrically connecting each of the end portion of the connected surface wiring pattern and the end portion of the surface wiring pattern electrically connected to the external connection pad and the internal wiring by wire wiring, When manufacturing a substrate, the present inventors have found that its handleability is good and have reached the present invention.
That is, a wiring board on which a semiconductor element is mounted includes an internal wiring, a board in which a through hole is formed around the semiconductor element to be mounted, and a mounting on which the semiconductor element is mounted on one surface side of the board. A first surface wiring pattern that is electrically connected to the mounting pad, and has an end facing the through-hole, and an edge connected electrically to the internal wiring at the peripheral edge of the substrate A second surface wiring pattern facing the inside of the through hole, and formed at ends of the first and second surface wiring patterns, respectively, and exposed in the through hole; Wire wiring for electrically connecting the first and second bonding pads, and sealing resin for sealing the wire wiring and the first and second bonding pads and filling the through holes. The And wherein the Rukoto.
Here, the top of the wire wiring is provided so as not to protrude from the through hole. The first and second surface wiring patterns are formed through an insulating layer, and the end portions of the first and second surface wiring patterns are exposed to the insulating layer exposed on the bottom surface side of the through hole, respectively. First and second recesses are formed, and the first bonding pad is formed on a surface of the first surface pattern exposed on a bottom surface of the first recess, and the second bonding pad is It is formed on the surface of the second surface pattern exposed at the bottom surface of the second recess. The slit-shaped through hole is formed along each side of the semiconductor element to be mounted.
また、半導体素子が搭載される配線基板の製造方法は、（ａ）内部配線を形成した基板を形成する工程と、（ｂ）前記基板に、搭載される前記半導体素子の周りに貫通孔を形成する工程と、（ｃ）前記基板の一面側に、金属層を形成する工程と、（ｄ）前記金属層にパターニングを施して、前記半導体素子が搭載される搭載用パッドと、前記搭載用パッドと電気的に接続され、端部が前記貫通孔内に臨む第１表面配線パターンと、前記基板の周縁部において、前記内部配線と電気的に接続され、端部が前記貫通孔内に臨む第２表面配線パターンと、を形成する工程と、（ｅ）前記貫通孔内に露出する前記金属層であって前記第１および第２表面配線パターンの端部となるそれぞれに、第１および第２ボンディングパッドを形成する工程と、（ｆ）前記第１および第２ボンディングパッドにワイヤ配線をボンディングする工程と、（ｇ）前記ワイヤ配線、前記第１および第２ボンディングパッドを封止し、前記貫通孔内を封止樹脂で充填する工程と、を含むことを特徴とする。In addition, a method of manufacturing a wiring board on which a semiconductor element is mounted includes: (a) a step of forming a board on which internal wiring is formed; and (b) forming a through hole around the semiconductor element to be mounted on the board. (C) forming a metal layer on one surface side of the substrate; (d) patterning the metal layer to mount the semiconductor element; and the mounting pad And a first surface wiring pattern whose end faces the inside of the through-hole, and a first surface wiring pattern that is electrically connected to the internal wiring at the peripheral edge of the substrate, and the end faces the inside of the through-hole. A step of forming a two-surface wiring pattern; and (e) a first and second metal layer exposed in the through-hole and serving as end portions of the first and second surface wiring patterns, respectively. Forming a bonding pad; ( ) Bonding wire wiring to the first and second bonding pads; and (g) sealing the wire wiring and the first and second bonding pads, and filling the through holes with sealing resin. It is characterized by including these.
ここで、前記（ｂ）工程後、前記基板の一面側に絶縁層を形成し、該絶縁層に前記内部配線が底面に露出する凹部を形成した後、前記（ｃ）工程を行って、前記凹部を含む前記絶縁層の表面に前記金属層を形成し、前記貫通孔の底面側に露出する前記絶縁層に、前記第１および第２表面配線パターンの端部となる前記金属層を、前記貫通孔内に露出させる第１および第２凹部を形成した後、前記（ｅ）工程を行って、前記第１および第２凹部の底面に露出する前記金属層の表面にそれぞれ、前記第１および第２ボンディングパッドを形成する。さらに、前記（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）工程をこの順で行う。または、前記（ａ）、（ｂ）、（ｃ）、（ｅ）、（ｆ）、（ｇ）、（ｄ）工程をこの順で行う。Here, after the step (b), an insulating layer is formed on one surface side of the substrate, and after forming a recess in the insulating layer where the internal wiring is exposed on the bottom surface, the step (c) is performed, The metal layer is formed on the surface of the insulating layer including a recess, and the metal layer serving as an end of the first and second surface wiring patterns is formed on the insulating layer exposed on the bottom surface side of the through hole. After forming the first and second recesses exposed in the through holes, the step (e) is performed, and the first and second recesses are respectively formed on the surfaces of the metal layers exposed on the bottom surfaces of the first and second recesses. A second bonding pad is formed. Further, the steps (a), (b), (c), (d), (e), (f), and (g) are performed in this order. Alternatively, the steps (a), (b), (c), (e), (f), (g), and (d) are performed in this order.
あるいは、前記基板の一面側に絶縁層を形成した後、前記（ｂ）工程を行って、前記絶縁層を開口するように、前記貫通孔を形成し、前記（ａ）、（ｂ）、（ｃ）、（ｅ）、（ｆ）、（ｇ）、（ｄ）工程をこの順で行う。Alternatively, after forming an insulating layer on one surface side of the substrate, the step (b) is performed to form the through hole so as to open the insulating layer, and the (a), (b), ( Steps c), (e), (f), (g), and (d) are performed in this order.
また、前記（ｃ）工程では、銅から成る前記金属層をめっきにより形成し、前記（ｅ）工程では、金から成る第１および第２ボンディングパッドをめっきにより形成し、前記（ｆ）工程では、金線から成る前記ワイヤ配線を用いる。In the step (c), the metal layer made of copper is formed by plating. In the step (e), first and second bonding pads made of gold are formed by plating. In the step (f) The wire wiring made of gold wire is used.
本発明に係る配線基板およびその製造技術では、予め内部配線が形成された樹脂基板の所定位置に、ワイヤ配線を用いる貫通孔を形成した後、外部接続用パッドと内部配線を介して電気的に接続され、半導体素子搭載面を覆う金属層を形成し、この金属層にパターニングを施して半導体素子を搭載する搭載用パッドと、この搭載用パッドに電気的に接続されている表面配線パターンと、外部接続用パッドと内部配線を介して電気的に接続された表面配線パターンとを形成する。
この様に、一面側に導体層が形成された樹脂基板は、既に所定の剛性を有する樹脂基板が剛体として作用するため、配線パターンの形成やワイヤボンディングの際に、そのハンドリング性は問題とならず、配線パターンやワイヤボンディングを容易に施すことができる。
その結果、搭載用パッドと外部接続用パッドとの間の配線の途中にワイヤ配線を用いた配線基板を容易に形成できる。
In the wiring board and the manufacturing technology thereof according to the present invention, a through hole using wire wiring is formed at a predetermined position of a resin substrate on which internal wiring has been formed in advance, and then electrically through the external connection pad and the internal wiring. Forming a metal layer covering the semiconductor element mounting surface, patterning the metal layer and mounting the semiconductor element; and a surface wiring pattern electrically connected to the mounting pad; A surface wiring pattern electrically connected via an external connection pad and an internal wiring is formed.
As described above, since the resin substrate having the conductor layer formed on one surface side acts as a rigid body, the resin substrate already having a predetermined rigidity acts as a problem when forming a wiring pattern or wire bonding. The wiring pattern and wire bonding can be easily applied.
As a result, a wiring board using wire wiring can be easily formed in the middle of wiring between the mounting pad and the external connection pad.
本発明に係る配線基板の製造方法の一例を図１に示す。図１に示す配線基板の製造方法では、先ず、ワイヤ配線を用いる部分を除いて、半導体素子を搭載する搭載用パッドと外部接続端子としてのはんだボールを装着する外部接続用パッドとを電気的に接続する内部配線１２，１２・・を形成した樹脂基板１０を形成する。この樹脂基板１０は、ビルドアップ法等の公知の方法で形成できる。
この樹脂基板１０に、図１（ｂ）に示す様に、ワイヤ配線を用いる部分に貫通孔１４，１４・・をルータによって形成する。この貫通孔１４は、搭載する四角形状の半導体素子の各辺に沿ってスリット状に形成されている。
貫通孔１４，１４・・が形成された樹脂基板１０には、図１（ｃ）に示す様に、その半導体素子搭載面となる一面側の全面を覆うように絶縁層１６を形成する。この絶縁層１６は、所定厚さの樹脂フィルムを、接着剤又は加熱圧着して貼着することによって容易に形成できる。
この絶縁層１６には、図１（ｄ）に示す様に、外部接続用パッドと電気的に接続されている内部配線が底面に露出する凹部１８，１８・・をレーザ又はエッチングによって形成した後、図１（ｅ）に示す様に、凹部１８，１８・・を含む絶縁層１６の表面に銅等の金属から成る金属層２０を形成する。この金属層２０は、外部接続用パッドと電気的に接続されている内部配線に電気的に接続されている。
かかる金属層２０は、凹部１８，１８・・の内壁面を含む絶縁層１６の表面に、無電解めっき又は蒸着等によって薄金属層を形成した後、薄金属層を給電層とする電解めっきによって形成できる。
An example of a method for manufacturing a wiring board according to the present invention is shown in FIG. In the method of manufacturing the wiring board shown in FIG. 1, first, except for the portion using wire wiring, the mounting pad for mounting the semiconductor element and the external connection pad for mounting the solder ball as the external connection terminal are electrically connected. A resin substrate 10 on which internal wirings 12, 12... To be connected are formed is formed. The resin substrate 10 can be formed by a known method such as a build-up method.
In the resin substrate 10, as shown in FIG. 1B, through holes 14, 14,.. This through hole 14 is formed in a slit shape along each side of a rectangular semiconductor element to be mounted.
As shown in FIG. 1C, an insulating layer 16 is formed on the resin substrate 10 in which the through holes 14, 14,... Are formed so as to cover the entire surface on one surface side as the semiconductor element mounting surface. The insulating layer 16 can be easily formed by sticking a resin film having a predetermined thickness by adhesive or thermocompression bonding.
In this insulating layer 16, as shown in FIG. 1 (d), after the recesses 18, 18,... Where the internal wiring electrically connected to the external connection pads are exposed to the bottom are formed by laser or etching. As shown in FIG. 1 (e), a metal layer 20 made of a metal such as copper is formed on the surface of the insulating layer 16 including the recesses 18, 18,. The metal layer 20 is electrically connected to internal wiring that is electrically connected to the external connection pads.
The metal layer 20 is formed by electroplating using a thin metal layer as a power feeding layer after forming a thin metal layer on the surface of the insulating layer 16 including the inner wall surfaces of the recesses 18, 18. Can be formed.
形成した金属層２０には、図１（ｆ）に示す様に、パターニングを施して半導体素子を搭載する搭載用パッド２２、搭載用パッド２２と電気的に接続されている表面配線パターン２４，２４・・、及び外部接続用パッドと内部配線１２，１２・・を介して電気的に接続された表面配線パターン２６，２６・・を形成する。かかる表面配線パターン２４，２６の各々の端部は、貫通孔１４内を臨むように形成される。
この様に、貫通孔１４内に臨むように形成された表面配線パターン２４，２６の各々の端部には、図１（ｇ）に示す様に、貫通孔１４の底面側に露出する絶縁層１６に底面に表面配線パターン２４，２６が露出する凹部２８，２８を形成する。この凹部２８，２８の底面に露出する表面配線パターン２４，２６の表面に、めっき等によって金等の貴金属層から成るボンディングパッド３０，３０・・を形成する［図１（ｈ）］。
かかる貫通孔１４の底面に形成されたボンディングパッド３０，３０には、図１（ｉ）に示す様に、金線から成るワイヤ配線３２によって、その頂部が貫通孔１４から突出しないようにして電気的に接続する。このワイヤ配線３２は、公知のワイヤボンディング装置によってボンディングパッド３０，３０にボンディングできる。
ワイヤ配線３２及びボンディングパッド３０，３０は、貫通孔１４に充填された封止樹脂３４によって封止する［図１（ｊ）］。
As shown in FIG. 1 (f), the formed metal layer 20 is subjected to patterning to mount pads 22 for mounting semiconductor elements, and surface wiring patterns 24 and 24 electrically connected to the mounting pads 22. .. And surface wiring patterns 26, 26,... Electrically connected to the external connection pads through the internal wirings 12, 12,. The end portions of the surface wiring patterns 24 and 26 are formed so as to face the inside of the through hole 14.
As shown in FIG. 1G, an insulating layer exposed on the bottom surface side of the through hole 14 is formed at each end portion of the surface wiring patterns 24 and 26 formed so as to face the through hole 14 as described above. In FIG. 16, recesses 28 and 28 are formed on the bottom surface where the surface wiring patterns 24 and 26 are exposed. Bonding pads 30, 30... Made of a noble metal layer such as gold are formed on the surface of the surface wiring patterns 24, 26 exposed on the bottom surfaces of the recesses 28, 28 by plating or the like [FIG. 1 (h)].
As shown in FIG. 1 (i), the bonding pads 30, 30 formed on the bottom surface of the through hole 14 are electrically connected so that the top portions thereof do not protrude from the through hole 14 by the wire wiring 32 made of a gold wire. Connect. The wire wiring 32 can be bonded to the bonding pads 30 and 30 by a known wire bonding apparatus.
The wire wiring 32 and the bonding pads 30 and 30 are sealed with a sealing resin 34 filled in the through hole 14 [FIG. 1 (j)].
この様にして形成した配線基板３６には、図２（ａ）に示す様に、その一面側に形成した搭載用パッド２２に半導体素子３８をフリップチップ接続し、且つ配線基板３６の他面側に形成した外部接続用パッドにはんだボール４０，４０・・を装着して半導体装置を製造できる。
更に、必要に応じて、配線基板の他面側に形成した専用パッドにチップコンデンサ等の受動部品４２を搭載してもよい。
また、配線基板３６の一面側に搭載した半導体素子３８と搭載用パッド２２との間は、ポッティング樹脂等によって封止してもよく、表面配線パターン２４，２６をソルダレジストによって覆ってもよい。
図２（ａ）に示す半導体装置の半導体素子３８側から見た正面図を図２（ｂ）に示す。図２（ｂ）に示す様に、四角形状の半導体素子３８の各辺に沿って、封止樹脂３４が充填されたスリット状の貫通孔が形成されている。この貫通孔内には、搭載用パッド２２と電気的に接続されている表面配線パターン２４，２４・・の端部と、外部接続用パッドと内部配線１２，１２・・を介して電気的に接続された表面配線パターン２６，２６・・の端部との各々が、ワイヤ配線３２，３２・・によって電気的に接続されている。
As shown in FIG. 2A, the wiring board 36 formed in this way is flip-chip connected to the mounting pad 22 formed on one side thereof, and the other side of the wiring board 36 is provided. The semiconductor device can be manufactured by mounting the solder balls 40,.
Further, if necessary, a passive component 42 such as a chip capacitor may be mounted on a dedicated pad formed on the other surface side of the wiring board.
Further, the space between the semiconductor element 38 mounted on one surface side of the wiring board 36 and the mounting pad 22 may be sealed with a potting resin or the like, and the surface wiring patterns 24 and 26 may be covered with a solder resist.
FIG. 2B shows a front view of the semiconductor device shown in FIG. 2A viewed from the semiconductor element 38 side. As shown in FIG. 2B, slit-like through holes filled with the sealing resin 34 are formed along each side of the rectangular semiconductor element 38. In the through hole, the end portions of the surface wiring patterns 24, 24,... Electrically connected to the mounting pad 22, and the external connection pads and the internal wirings 12, 12,. Each of the end portions of the connected surface wiring patterns 26, 26,... Is electrically connected by wire wirings 32, 32,.
図２に示す半導体装置によれば、半導体素子３８が搭載される搭載用パッド２２及び表面配線パターン２４，２４・・を、高密化・微細化する半導体素子３８に対応できる。
また、外部接続用パッドと内部配線１２，１２・・を介して電気的に接続された表面配線パターン２６，２６・・は、配線基板３６の周縁側に形成されるため、その幅等を表面配線パターン２４よりも広く形成でき、電気的には有利である。
しかも、微細化された表面配線パターン２４，２４・・と幅広に形成された表面配線パターン２６，２６・・とは、ワイヤ配線３２，３２・・によって電気的に接続されており、寸法の異なる配線パターンを容易に電気的に接続できる。
2, the mounting pad 22 on which the semiconductor element 38 is mounted and the surface wiring patterns 24, 24,... Can correspond to the semiconductor element 38 that is highly dense and miniaturized.
The surface wiring patterns 26, 26,... Electrically connected to the external connection pads via the internal wirings 12, 12,... Are formed on the peripheral side of the wiring board 36, so It can be formed wider than the wiring pattern 24 and is electrically advantageous.
Moreover, the finer surface wiring patterns 24, 24,... And the wide surface wiring patterns 26, 26,... Are electrically connected by wire wirings 32, 32,. Wiring patterns can be easily electrically connected.
図１に示す配線基板の製造方法では、金属層２０にパターニングを施した後に、ワイヤ配線３２を所定のボンディングパッド３０，３０にボンディングしているが、図３に示す様に、ワイヤ配線３２を所定のボンディングパッド３０，３０にボンディングした後、金属層２０にパターニングを施してもよい。
図３に示す配線基板の製造方法では、図１（ａ）〜（ｅ）に示す工程と同様にして、外部接続用パッドと電気的に接続されている内部配線に電気的に接続されている金属層２０を形成する［図３（ａ）］。かかる金属層２０は、凹部１８，１８・・の内壁面を含む絶縁層１６の表面に、無電解めっき又は蒸着等によって薄金属層を形成した後、薄金属層を給電層とする電解めっきによって形成できる。
In the manufacturing method of the wiring board shown in FIG. 1, after the metal layer 20 is patterned, the wire wiring 32 is bonded to predetermined bonding pads 30 and 30. As shown in FIG. After bonding to predetermined bonding pads 30, 30, the metal layer 20 may be patterned.
In the method of manufacturing the wiring board shown in FIG. 3, the wiring board is electrically connected to the internal wiring electrically connected to the external connection pad in the same manner as the steps shown in FIGS. The metal layer 20 is formed [FIG. 3 (a)]. The metal layer 20 is formed by electroplating using a thin metal layer as a power feeding layer after forming a thin metal layer on the surface of the insulating layer 16 including the inner wall surfaces of the recesses 18, 18. Can be formed.
この貫通孔１４内に露出する絶縁層１６の所定箇所に、金属層２０が底面に露出する凹部２８，２８をレーザやエッチングによって形成した後［図３（ｂ）］、凹部２８，２８の底面に露出する金属層２０の表面に、めっき等によって金等の貴金属層から成るボンディングパッド３０，３０・・を形成する［図３（ｃ）］。
かかる貫通孔１４の底面に形成されたボンディングパッド３０，３０には、図３（ｄ）に示す様に、金線から成るワイヤ配線３２によって、その頂部が貫通孔１４から突出しないようにして電気的に接続する。このワイヤ配線３２は、公知のワイヤボンディング装置によってボンディングパッド３０，３０にボンディングできる。
ワイヤ配線３２及びボンディングパッド３０，３０は、貫通孔１４に充填された封止樹脂３４によって封止する［図３（ｅ）］。
次いで、金属層２０にパターニングを施して、半導体素子を搭載する搭載用パッド２２、搭載用パッド２２と電気的に接続されている表面配線パターン２４，２４・・、及び外部接続用パッドと内部配線１２，１２・・を介して電気的に接続された表面配線パターン２６，２６・・を形成する［図３（ｆ）］。
After forming the recesses 28 and 28 where the metal layer 20 is exposed on the bottom surface by laser or etching at predetermined positions of the insulating layer 16 exposed in the through holes 14 [FIG. 3B], the bottom surfaces of the recesses 28 and 28 are formed. .. Are formed on the surface of the metal layer 20 exposed on the surface of the metal layer 20 by plating or the like [FIG. 3C].
As shown in FIG. 3D, the bonding pads 30 and 30 formed on the bottom surface of the through hole 14 are electrically connected so that the top portions thereof do not protrude from the through hole 14 by the wire wiring 32 made of a gold wire. Connect. The wire wiring 32 can be bonded to the bonding pads 30 and 30 by a known wire bonding apparatus.
The wire wiring 32 and the bonding pads 30 and 30 are sealed with a sealing resin 34 filled in the through hole 14 [FIG. 3 (e)].
Next, the metal layer 20 is patterned to mount a semiconductor device mounting pad 22, surface wiring patterns 24, 24... Electrically connected to the mounting pad 22, and external connection pads and internal wiring. The surface wiring patterns 26, 26,... That are electrically connected via 12, 12,... Are formed [FIG.
また、図４に示す様に、樹脂基板１０に貼着した金属箔から、搭載用パッド２２、表面配線パターン２４，２４・・、及び表面配線パターン２６，２６・・を形成できる。
先ず、図４（ａ）に示す様に、配線パターン１２，１２・・が形成された樹脂基板１０に貫通孔１４，１４をルータによって形成した後、樹脂基板１０の半導体素子の搭載面側に、貫通孔１４，１４の開口部を除いて絶縁層１６を形成する［図４（ｂ）］。この絶縁層１６には、図４（ｂ）に示す様に、外部接続用パッドと電気的に接続されている内部配線が底面に露出する凹部１８，１８・・をレーザ又はエッチングによって形成する。
更に、かかる凹部１８，１８・・を電解めっきによってめっき金属によって充填した後、図４（ｃ）に示す様に、金属箔を接着剤層でもある絶縁層１６によって貼着し、樹脂基板１０の半導体素子搭載面側の全面を覆う金属層２０を形成する。金属層２０は、貫通孔１４，１４・・内に露出する。
かかる貫通孔１４，１４・・内に露出する金属層２０の所定の箇所に、図４（ｄ）に示す様に、めっき等によって金等の貴金属層から成るボンディングパッド３０，３０・・を形成する。ボンディングパッド３０，３０は、図４（ｅ）に示す様に、金線から成るワイヤ配線３２によって、その頂部が貫通孔１４から突出しないようにして電気的に接続する。このワイヤ配線３２は、公知のワイヤボンディング装置によってボンディングパッド３０，３０にボンディングできる。
ワイヤ配線３２及びボンディングパッド３０，３０は、貫通孔１４に充填された封止樹脂３４によって封止する［図４（ｆ）］。
その後、金属層２０にパターニングを施して、半導体素子を搭載する搭載用パッド２２、搭載用パッド２２と電気的に接続されている表面配線パターン２４，２４・・、及び外部接続用パッドと内部配線１２，１２・・を介して電気的に接続された表面配線パターン２６，２６・・を形成する［図４（ｇ）］。
4, the mounting pad 22, the surface wiring patterns 24, 24... And the surface wiring patterns 26, 26... Can be formed from the metal foil adhered to the resin substrate 10.
First, as shown in FIG. 4A, after the through holes 14 and 14 are formed by the router in the resin substrate 10 on which the wiring patterns 12, 12,... Are formed, on the semiconductor element mounting surface side of the resin substrate 10. Then, the insulating layer 16 is formed except for the openings of the through holes 14 and 14 [FIG. 4B]. In this insulating layer 16, as shown in FIG. 4B, recesses 18, 18,... Where the internal wiring electrically connected to the external connection pads are exposed to the bottom are formed by laser or etching.
Further, after filling the concave portions 18, 18,... With the plating metal by electrolytic plating, a metal foil is adhered by the insulating layer 16 which is also an adhesive layer as shown in FIG. A metal layer 20 covering the entire surface on the semiconductor element mounting surface side is formed. The metal layer 20 is exposed in the through holes 14, 14.
As shown in FIG. 4D, bonding pads 30, 30,... Made of a noble metal layer such as gold are formed at predetermined locations of the metal layer 20 exposed in the through holes 14, 14,. To do. As shown in FIG. 4E, the bonding pads 30 and 30 are electrically connected by wire wiring 32 made of a gold wire so that the top portion does not protrude from the through hole 14. The wire wiring 32 can be bonded to the bonding pads 30 and 30 by a known wire bonding apparatus.
The wire wiring 32 and the bonding pads 30 and 30 are sealed with a sealing resin 34 filled in the through hole 14 [FIG. 4 (f)].
Thereafter, patterning is performed on the metal layer 20, and a mounting pad 22 for mounting a semiconductor element, surface wiring patterns 24, 24,... Electrically connected to the mounting pad 22, and external connection pads and internal wiring The surface wiring patterns 26, 26,... That are electrically connected via 12, 12,... Are formed [FIG.
図１〜図４に示す配線基板の製造方法では、ワイヤ配線３２として金線を単独で用いてきたが、図５に示すように同軸構造のワイヤ配線３２を用いることによって、クロストークの低減やインピーダンスの調整を容易に行うことができる。
図５に示す同軸構造のワイヤ配線３２は、金線３２ａの外周面が絶縁層３２ｂで被覆されている共に、絶縁層４３ｂの外周面も導体層３２ｃによって被覆されている。
In the method for manufacturing the wiring board shown in FIGS. 1 to 4, a gold wire has been used alone as the wire wiring 32. However, by using the wire wiring 32 having a coaxial structure as shown in FIG. The impedance can be easily adjusted.
In the wire wiring 32 having the coaxial structure shown in FIG. 5, the outer peripheral surface of the gold wire 32a is covered with the insulating layer 32b, and the outer peripheral surface of the insulating layer 43b is also covered with the conductor layer 32c.
１０ 樹脂基板
１２ 内部配線
１４ 貫通孔
１６ 絶縁層
１８ 凹部
２０ 金属層
２２ 搭載用パッド
２４，２６ 表面配線パターン
２８ 凹部
３０ ボンディングパッド
３２ ワイヤ配線
３４ 封止樹脂
３６ 配線基板
３８ 半導体素子
DESCRIPTION OF SYMBOLS 10 Resin board | substrate 12 Internal wiring 14 Through-hole 16 Insulating layer 18 Recess 20 Metal layer 22 Mounting pads 24 and 26 Surface wiring pattern 28 Recess 30 Bonding pad 32 Wire wiring 34 Sealing resin 36 Wiring board 38 Semiconductor element
Claims (10)
内部配線と、搭載される前記半導体素子の周りに貫通孔とが形成された基板と、A substrate in which internal wiring and a through hole are formed around the semiconductor element to be mounted; and
前記基板の一面側に、前記半導体素子が搭載される搭載用パッドと、A mounting pad on which the semiconductor element is mounted on one side of the substrate;
前記搭載用パッドと電気的に接続され、端部が前記貫通孔内に臨む第１表面配線パターンと、A first surface wiring pattern electrically connected to the mounting pad and having an end facing the through hole;
前記基板の周縁部において、前記内部配線と電気的に接続され、端部が前記貫通孔内に臨む第２表面配線パターンと、を有し、A second surface wiring pattern that is electrically connected to the internal wiring at the peripheral edge of the substrate and has an end facing the through hole;
前記第１および第２表面配線パターンの端部にそれぞれ形成され、前記貫通孔内に露出する第１および第２ボンディングパッドと、First and second bonding pads respectively formed at end portions of the first and second surface wiring patterns and exposed in the through holes;
前記第１および第２ボンディングパッドを電気的に接続するワイヤ配線と、Wire wiring for electrically connecting the first and second bonding pads;
前記ワイヤ配線、前記第１および第２ボンディングパッドを封止し、前記貫通孔内を充填する封止樹脂と、A sealing resin that seals the wire wiring, the first and second bonding pads, and fills the inside of the through hole;
を備えていることを特徴とする配線基板。A wiring board comprising:
前記ワイヤ配線の頂部は、前記貫通孔から突出しないように設けられていることを特徴とする配線基板。The top of the wire wiring is provided so as not to protrude from the through hole.
前記第１および第２表面配線パターンは、絶縁層を介して形成されており、The first and second surface wiring patterns are formed via an insulating layer,
前記貫通孔の底面側に露出する前記絶縁層に、前記第１および第２表面配線パターンの端部をそれぞれ露出する第１および第２凹部が形成されており、The insulating layer exposed on the bottom surface side of the through hole is formed with first and second recesses that expose the end portions of the first and second surface wiring patterns, respectively.
前記第１ボンディングパッドは、前記第１凹部の底面に露出する前記第１表面パターンの表面に形成されており、The first bonding pad is formed on a surface of the first surface pattern exposed on a bottom surface of the first recess,
前記第２ボンディングパッドは、前記第２凹部の底面に露出する前記第２表面パターンの表面に形成されていることを特徴とする配線基板。The wiring board, wherein the second bonding pad is formed on a surface of the second surface pattern exposed on a bottom surface of the second recess.
搭載される前記半導体素子の各辺に沿うように、スリット状の前記貫通孔が形成されていることを特徴とする配線基板。A wiring substrate, wherein the slit-shaped through hole is formed along each side of the semiconductor element to be mounted.
（ａ）内部配線を形成した基板を形成する工程と、(A) forming a substrate on which internal wiring is formed;
（ｂ）前記基板に、搭載される前記半導体素子の周りに貫通孔を形成する工程と、(B) forming a through hole around the semiconductor element to be mounted on the substrate;
（ｃ）前記基板の一面側に、金属層を形成する工程と、(C) forming a metal layer on one side of the substrate;
（ｄ）前記金属層にパターニングを施して、前記半導体素子が搭載される搭載用パッドと、前記搭載用パッドと電気的に接続され、端部が前記貫通孔内に臨む第１表面配線パターンと、前記基板の周縁部において、前記内部配線と電気的に接続され、端部が前記貫通孔内に臨む第２表面配線パターンと、を形成する工程と、(D) patterning the metal layer, a mounting pad on which the semiconductor element is mounted, a first surface wiring pattern electrically connected to the mounting pad and having an end facing the through hole; Forming a second surface wiring pattern that is electrically connected to the internal wiring at the peripheral edge of the substrate and has an end facing the through hole;
（ｅ）前記貫通孔内に露出する前記金属層であって前記第１および第２表面配線パターンの端部となるそれぞれに、第１および第２ボンディングパッドを形成する工程と、(E) forming first and second bonding pads on each of the metal layers exposed in the through holes and serving as end portions of the first and second surface wiring patterns;
（ｆ）前記第１および第２ボンディングパッドにワイヤ配線をボンディングする工程と、(F) bonding wire wiring to the first and second bonding pads;
（ｇ）前記ワイヤ配線、前記第１および第２ボンディングパッドを封止し、前記貫通孔内を封止樹脂で充填する工程と、(G) sealing the wire wiring, the first and second bonding pads, and filling the through hole with a sealing resin;
を含むことを特徴とする配線基板の製造方法。A method for manufacturing a wiring board, comprising:
前記（ｂ）工程後、前記基板の一面側に絶縁層を形成し、該絶縁層に前記内部配線が底面に露出する凹部を形成した後、前記（ｃ）工程を行って、前記凹部を含む前記絶縁層の表面に前記金属層を形成し、After the step (b), an insulating layer is formed on one surface side of the substrate, and after forming a concave portion in which the internal wiring is exposed on the bottom surface, the step (c) is performed to include the concave portion. Forming the metal layer on the surface of the insulating layer;
前記貫通孔の底面側に露出する前記絶縁層に、前記第１および第２表面配線パターンの端部となる前記金属層を、前記貫通孔内に露出させる第１および第２凹部を形成した後、前記（ｅ）工程を行って、前記第１および第２凹部の底面に露出する前記金属層の表面にそれぞれ、前記第１および第２ボンディングパッドを形成することを特徴とする配線基板の製造方法。After forming the first and second recesses in the insulating layer exposed on the bottom surface side of the through hole, the metal layer serving as end portions of the first and second surface wiring patterns are exposed in the through hole. And (e) is performed to form the first and second bonding pads on the surfaces of the metal layers exposed on the bottom surfaces of the first and second recesses, respectively. Method.
前記（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）工程をこの順で行うことを特徴とする配線基板の製造方法。A method of manufacturing a wiring board, wherein the steps (a), (b), (c), (d), (e), (f), and (g) are performed in this order.
前記（ａ）、（ｂ）、（ｃ）、（ｅ）、（ｆ）、（ｇ）、（ｄ）工程をこの順で行うことを特徴とする配線基板の製造方法。A method of manufacturing a wiring board, comprising performing the steps (a), (b), (c), (e), (f), (g), and (d) in this order.
前記基板の一面側に絶縁層を形成した後、前記（ｂ）工程を行って、前記絶縁層を開口するように、前記貫通孔を形成し、After forming an insulating layer on one side of the substrate, the step (b) is performed to form the through hole so as to open the insulating layer,
前記（ａ）、（ｂ）、（ｃ）、（ｅ）、（ｆ）、（ｇ）、（ｄ）工程をこの順で行うことを特徴とする配線基板の製造方法。A method of manufacturing a wiring board, comprising performing the steps (a), (b), (c), (e), (f), (g), and (d) in this order.
前記（ｃ）工程では、銅から成る前記金属層をめっきにより形成し、In the step (c), the metal layer made of copper is formed by plating,
前記（ｅ）工程では、金から成る第１および第２ボンディングパッドをめっきにより形成し、In the step (e), the first and second bonding pads made of gold are formed by plating,
前記（ｆ）工程では、金線から成る前記ワイヤ配線を用いることを特徴とする配線基板の製造方法。In the step (f), the wire wiring made of a gold wire is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008207359A JP5005636B2 (en) | 2008-08-11 | 2008-08-11 | Wiring board and method for manufacturing wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008207359A JP5005636B2 (en) | 2008-08-11 | 2008-08-11 | Wiring board and method for manufacturing wiring board |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010045131A JP2010045131A (en) | 2010-02-25 |
| JP2010045131A5 JP2010045131A5 (en) | 2011-08-04 |
| JP5005636B2 true JP5005636B2 (en) | 2012-08-22 |
Family
ID=42016302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008207359A Expired - Fee Related JP5005636B2 (en) | 2008-08-11 | 2008-08-11 | Wiring board and method for manufacturing wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5005636B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2845218B2 (en) * | 1996-10-02 | 1999-01-13 | 日本電気株式会社 | Electronic component mounting structure and method of manufacturing the same |
| JP2001319992A (en) * | 2000-02-28 | 2001-11-16 | Shinko Electric Ind Co Ltd | Wiring board, semiconductor device, and their manufacturing methods |
| JP4528100B2 (en) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
-
2008
- 2008-08-11 JP JP2008207359A patent/JP5005636B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010045131A (en) | 2010-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361826B2 (en) | Semiconductor device | |
| JP4178880B2 (en) | Module parts | |
| JP4606849B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| JP5230997B2 (en) | Semiconductor device | |
| US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| JP4800606B2 (en) | Method for manufacturing element-embedded substrate | |
| JP2008085089A (en) | Resin wiring board and semiconductor device | |
| JP2006060128A (en) | Semiconductor device | |
| JP2003264253A (en) | Semiconductor device and method of manufacturing the same | |
| JP2005294451A (en) | Semiconductor integrated circuit, method for manufacturing the same, and semiconductor integrated circuit device | |
| JP2009070969A (en) | Substrate with built-in capacitor and its manufacturing method | |
| JP5173758B2 (en) | Manufacturing method of semiconductor package | |
| JP4498378B2 (en) | Substrate and manufacturing method thereof, circuit device and manufacturing method thereof | |
| WO2016143087A1 (en) | Thin film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device provided with integrated circuit mounting substrate | |
| JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| KR101696705B1 (en) | Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same | |
| KR100611291B1 (en) | Circuit device, circuit module, and manufacturing method of the circuit device | |
| US10096539B2 (en) | Lead frame and electronic component device | |
| JP2009170941A (en) | Capacitor mounting wiring board | |
| JP5005636B2 (en) | Wiring board and method for manufacturing wiring board | |
| WO2017077837A1 (en) | Component-mounted substrate | |
| JP2865072B2 (en) | Semiconductor bare chip mounting board | |
| CN112825310A (en) | Packaging structure and flexible integrated packaging method of ultrathin chip | |
| KR101174912B1 (en) | Method of manufacturing substrate having bump | |
| KR101351188B1 (en) | Ball grid array package printed-circuit board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |