JP5002350B2 - Circuit equipment - Google Patents

Circuit equipment Download PDF

Info

Publication number
JP5002350B2
JP5002350B2 JP2007170561A JP2007170561A JP5002350B2 JP 5002350 B2 JP5002350 B2 JP 5002350B2 JP 2007170561 A JP2007170561 A JP 2007170561A JP 2007170561 A JP2007170561 A JP 2007170561A JP 5002350 B2 JP5002350 B2 JP 5002350B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
metal substrate
circuit device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007170561A
Other languages
Japanese (ja)
Other versions
JP2009010192A (en
JP2009010192A5 (en
Inventor
真弓 中里
洋 高野
徹郎 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007170561A priority Critical patent/JP5002350B2/en
Publication of JP2009010192A publication Critical patent/JP2009010192A/en
Publication of JP2009010192A5 publication Critical patent/JP2009010192A5/ja
Application granted granted Critical
Publication of JP5002350B2 publication Critical patent/JP5002350B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、回路装置に関する。本発明は、特に、高電圧の信号が伝送される回路装置に関する。   The present invention relates to a circuit device. The present invention particularly relates to a circuit device through which a high voltage signal is transmitted.

モータを駆動するインバータなどのモジュールにおいては、電力効率向上のために高電圧が使用されている。たとえば、ハイブリッド自動車では、５００−６００Ｖの高電圧でモータが駆動されており、インバータモジュール内においても、５００−６００Ｖの高電圧信号が伝送される配線が存在している。   In a module such as an inverter that drives a motor, a high voltage is used to improve power efficiency. For example, in a hybrid vehicle, a motor is driven at a high voltage of 500 to 600 V, and there is a wiring for transmitting a high voltage signal of 500 to 600 V in the inverter module.

図５は、従来の回路装置（インバータモジュール）の構成を示す概略図である。従来の回路装置は、平板状の金属基板３１０の上に絶縁層３２０が形成され、絶縁層３２０の上に第１の配線３３０および第２の配線３４０が形成されている。第２の配線３４０の上には、電力増幅用のパワー素子として回路素子３５０が搭載されている。回路素子３５０は、第２の配線３４０に伝送される昇圧前のＰＷＭ信号を増幅して５００Ｖの高電圧の信号に変換する。高電圧の信号は、第１の配線３３０によって伝送される。従来の回路装置では、高電圧の信号が伝送される第１の配線３３０は絶縁層３２０の上に露出しており、第１の配線３３０の間の絶縁は、空気によって確保されている。
特開２００５−３１０８４２号公報 FIG. 5 is a schematic diagram showing a configuration of a conventional circuit device (inverter module). In the conventional circuit device, an insulating layer 320 is formed on a flat metal substrate 310, and a first wiring 330 and a second wiring 340 are formed on the insulating layer 320. A circuit element 350 is mounted on the second wiring 340 as a power element for power amplification. The circuit element 350 amplifies the PWM signal before boosting transmitted to the second wiring 340 and converts it to a high voltage signal of 500V. The high voltage signal is transmitted through the first wiring 330. In the conventional circuit device, the first wiring 330 through which a high voltage signal is transmitted is exposed on the insulating layer 320, and the insulation between the first wirings 330 is ensured by air.
JP 2005-310842 A

高電圧の信号が伝送される高圧配線が空気によって絶縁されている場合には、高圧配線の間のスペースが空気の絶縁耐圧で決まる。絶縁耐圧で決まるスペースは、たとえば１ｍｍ程度という、回路装置の寸法においてはかなりの距離を要する。このため、高圧配線のスペースを確保する分だけ基板面積を余分に大きくする必要があり、回路装置の大型化を招いていた。   When the high voltage wiring for transmitting a high voltage signal is insulated by air, the space between the high voltage wirings is determined by the dielectric strength of the air. The space determined by the withstand voltage requires a considerable distance in the dimensions of the circuit device, for example, about 1 mm. For this reason, it is necessary to increase the substrate area by an amount that secures the space for the high-voltage wiring, resulting in an increase in the size of the circuit device.

本発明はこうした課題に鑑みてなされたものであり、その目的は、高圧配線を有する回路装置を小型化する技術の提供にある。   The present invention has been made in view of these problems, and an object thereof is to provide a technique for downsizing a circuit device having high-voltage wiring.

本発明のある態様は、回路装置である。当該回路装置は、凹部が形成された金属基板と、金属基板の上に設けられた絶縁層と、凹部の上方に位置する絶縁層に埋め込まれ、高電圧の信号が伝送される複数の配線と、絶縁層の上方に設けられた回路素子と、を備えることを特徴とする。   One embodiment of the present invention is a circuit device. The circuit device includes a metal substrate having a recess, an insulating layer provided on the metal substrate, and a plurality of wirings embedded in an insulating layer located above the recess to transmit a high-voltage signal. And a circuit element provided above the insulating layer.

上記態様の回路装置において、複数の配線の間隔をＨ(mm)とし、空気の絶縁耐圧をＷ（V/mm)とし、配線の電圧をＰ（V）としたときに、Ｈ＜Ｐ／Ｗなる関係が成立していてもよい。   In the circuit device according to the above aspect, when the interval between the plurality of wirings is H (mm), the dielectric strength of air is W (V / mm), and the wiring voltage is P (V), H <P / W May be established.

また、上記態様の回路装置において、回路素子が、凹部以外の上方に位置する絶縁層の上方に設けられていてもよい。   In the circuit device according to the aspect described above, the circuit element may be provided above the insulating layer located above the recess.

また、上記態様の回路装置において、回路素子がインバータ用のパワー素子であってもよい。   In the circuit device of the above aspect, the circuit element may be a power element for an inverter.

本発明によれば、回路装置に設けられた高圧配線の間隔を短くすることにより、回路装置のさらなる小型化を図ることができる。   According to the present invention, the circuit device can be further miniaturized by shortening the interval between the high-voltage wirings provided in the circuit device.

以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、金属基板に対して回路素子が存在する方向が上であると規定している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. Further, in the present specification, the “upward” direction defines that the direction in which the circuit elements are present is upward with respect to the metal substrate.

（実施の形態）
図１は、実施の形態に係る回路装置が用いられるインバータモジュールを示す概略図である。図２は、インバータモジュールの構成を示す概略図である。インバータモジュール５００には、ＰＷＭ(Pulse Width Moduration)信号が入力される。インバータモジュール５００に入力されるＰＷＭ信号は、通常、ロジックレベル（５Ｖ）である。ＰＷＭ信号を受信したインバータモジュール５００は、Ｕ相、Ｖ相、Ｗ相の３つの相(コイル)を有するモータ５３０の各相に位相の異なる交流電流（５００Ｖ振幅）を供給することにより、モータ５３０を回転させる。インバータモジュール５００は、電圧増幅部５１０および電力増幅部５２０を備える。電圧増幅部５１０は、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応する昇圧回路５１２、５１４、５１６を有する。昇圧回路５１２、５１４、５１６において、それぞれ入力されたＰＷＭ信号が１５Ｖに昇圧される。電力増幅部５２０は、Ｕ相に対応するパワー素子５２１、５２４、Ｖ相に対応するパワー素子５２２、５２５およびＷ相に対応するパワー素子５２３、５２６を有する。Ｕ相、Ｖ相、Ｗ相にそれぞれ対応する一組のパワー素子のオンオフにより、ＰＷＭ信号の電力が増幅される。 (Embodiment)
FIG. 1 is a schematic diagram illustrating an inverter module in which the circuit device according to the embodiment is used. FIG. 2 is a schematic diagram showing the configuration of the inverter module. The inverter module 500 receives a PWM (Pulse Width Moduration) signal. The PWM signal input to the inverter module 500 is normally at a logic level (5V). The inverter module 500 that has received the PWM signal supplies alternating currents (500 V amplitude) having different phases to each phase of the motor 530 having three phases (coils) of U phase, V phase, and W phase. Rotate. The inverter module 500 includes a voltage amplification unit 510 and a power amplification unit 520. The voltage amplification unit 510 includes boost circuits 512, 514, and 516 that correspond to the U phase, the V phase, and the W phase, respectively. In the booster circuits 512, 514, and 516, the input PWM signals are boosted to 15V, respectively. The power amplifying unit 520 includes power elements 521 and 524 corresponding to the U phase, power elements 522 and 525 corresponding to the V phase, and power elements 523 and 526 corresponding to the W phase. The power of the PWM signal is amplified by turning on and off a set of power elements corresponding to the U phase, the V phase, and the W phase, respectively.

図３は、実施の形態に係る回路装置の断面図である。図３の断面は、たとえば、図２のＡ−Ａ’線上の断面に相当する。本実施の形態の回路装置１０は、金属基板２０、絶縁層３０、第１の配線４０、第２の配線５０ａ，５０ｂ、および回路素子６０を備える。   FIG. 3 is a cross-sectional view of the circuit device according to the embodiment. The cross section in FIG. 3 corresponds to the cross section on the line A-A ′ in FIG. 2, for example. The circuit device 10 of the present embodiment includes a metal substrate 20, an insulating layer 30, a first wiring 40, second wirings 50 a and 50 b, and a circuit element 60.

金属基板２０には、凹部２２が設けられている。凹部２２の深さは、たとえば、約６０μｍ〜約１ｍｍ、典型的には約２００μｍである。金属基板２０の上面のうち、凹部２２を除いた領域を凸部２４とよぶ。凸部２４における金属基板２０の厚さは、たとえば、約１００μｍ〜約３ｍｍ、典型的には約１．５ｍｍである。金属基板２０を構成する材料としては、たとえば、アルミニウム、銅などが挙げられる。また、金属基板２０は、銅からなる下層金属層と、下層金属層上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材であってもよい。   The metal substrate 20 is provided with a recess 22. The depth of the recess 22 is, for example, about 60 μm to about 1 mm, typically about 200 μm. A region of the upper surface of the metal substrate 20 excluding the concave portion 22 is referred to as a convex portion 24. The thickness of the metal substrate 20 in the convex portion 24 is, for example, about 100 μm to about 3 mm, typically about 1.5 mm. Examples of the material constituting the metal substrate 20 include aluminum and copper. The metal substrate 20 includes a lower metal layer made of copper, an intermediate metal layer made of an Fe-Ni alloy (so-called Invar alloy) formed on the lower metal layer, and copper formed on the intermediate metal layer. It may be a clad material in which an upper metal layer is laminated.

絶縁層３０は、金属基板２０の上に形成されている。すなわち、凹部２２には、絶縁層３０が充填されている。絶縁層３０の厚さは、たとえば、約６０μｍ〜約１６０μｍである。絶縁層３０を構成する材料としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。回路装置１０の放熱性向上の観点から、絶縁層３０は高熱伝導性を有することが望ましい。このため、絶縁層３０は、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物またはケイ素化合物などを高伝導性フィラーとして含有することが好ましい。   The insulating layer 30 is formed on the metal substrate 20. That is, the recess 22 is filled with the insulating layer 30. The thickness of the insulating layer 30 is, for example, about 60 μm to about 160 μm. Examples of the material constituting the insulating layer 30 include melamine derivatives such as BT resin, thermosetting resins such as liquid crystal polymers, epoxy resins, PPE resins, polyimide resins, fluororesins, phenol resins, and polyamide bismaleimides. . From the viewpoint of improving the heat dissipation of the circuit device 10, the insulating layer 30 desirably has high thermal conductivity. For this reason, it is preferable that the insulating layer 30 contains an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, a silicon compound, or the like as a highly conductive filler.

第１の配線４０は、金属基板２０に形成された凹部２２の上方の絶縁層３０に埋め込まれている。第１の配線４０は、たとえば、銅などの導電部材により形成される。第１の配線４０には、高電圧の信号が伝送される。ここで、高電圧とは、後述する回路素子６０（パワー素子）の駆動電圧（たとえば１５Ｖ）より高い電圧をいう。典型的には、ハイブリッド自動車のモータ用インバータモジュールの場合、高電圧とは、５００〜６００Ｖである。   The first wiring 40 is embedded in the insulating layer 30 above the recess 22 formed in the metal substrate 20. The first wiring 40 is formed of a conductive member such as copper, for example. A high voltage signal is transmitted to the first wiring 40. Here, the high voltage means a voltage higher than a drive voltage (for example, 15 V) of a circuit element 60 (power element) described later. Typically, in the case of an inverter module for a motor of a hybrid vehicle, the high voltage is 500 to 600V.

本実施の形態のように、第１の配線４０が複数設けられている場合には、絶縁層３０によって隣接する第１の配線４０の間が絶縁されている。これにより、隣接する第１の配線４０が空気により絶縁されている場合に比べて、第１の配線４０の間隔Ｈを短くすることができる。第１の配線４０の間隔Ｈを短くすることにより、回路装置１０のさらなる小型化を図ることができる。   When a plurality of first wirings 40 are provided as in the present embodiment, the adjacent first wirings 40 are insulated by the insulating layer 30. Thereby, the space | interval H of the 1st wiring 40 can be shortened compared with the case where the adjacent 1st wiring 40 is insulated with air. By reducing the interval H between the first wirings 40, the circuit device 10 can be further reduced in size.

具体的には、空気の絶縁耐圧をＷ（V/m)とし、第１の配線４０によって伝送される信号の電圧をＰ（V）とし、隣接する第１の配線４０の間隔をＨとしたときに、
Ｈ＜Ｐ／Ｗ
の関係が成り立つ。すなわち、空気の絶縁耐圧で決まる最小の配線間隔Ｈ０＝Ｐ／Ｗよりも配線間隔を短くすることができる。 Specifically, the withstand voltage of air is W (V / m), the voltage of the signal transmitted by the first wiring 40 is P (V), and the interval between the adjacent first wirings 40 is H. sometimes,
H <P / W
The relationship holds. That is, the wiring interval can be made shorter than the minimum wiring interval H 0 = P / W determined by the dielectric strength voltage of air.

第２の配線５０ａ，５０ｂは、金属基板２０の凸部２４の上方の絶縁層３０の上に形成されている。第２の配線５０ａ，５０ｂは、たとえば、銅などの導電部材により形成される。第２の配線５０ａは所定の配線パターンを有し、ロジックレベル（たとえば５Ｖ）の低電圧の信号が伝送される。一方、第2の配線50bは高電圧が印加される。   The second wirings 50 a and 50 b are formed on the insulating layer 30 above the protrusions 24 of the metal substrate 20. The second wirings 50a and 50b are formed of a conductive member such as copper, for example. The second wiring 50a has a predetermined wiring pattern, and a low voltage signal of a logic level (for example, 5V) is transmitted. On the other hand, a high voltage is applied to the second wiring 50b.

回路素子６０は、ＩＣ、ＬＳＩなどの半導体素子であり、図２に関連して説明したパワー素子に相当する。回路素子６０は、はんだなどの接着部材を介して第２の配線５０ｂの上に搭載されている。典型的には、回路素子６０をＭＯＳＦＥＴとした場合に、回路素子６０のドレインに第２の配線５０ｂが接続される。なお、回路素子６０の放熱性を向上させるために、回路素子６０と第２の配線５０ｂとの間に、銅などの金属からなる放熱プレートを設けてもよい。   The circuit element 60 is a semiconductor element such as an IC or an LSI, and corresponds to the power element described with reference to FIG. The circuit element 60 is mounted on the second wiring 50b via an adhesive member such as solder. Typically, when the circuit element 60 is a MOSFET, the second wiring 50 b is connected to the drain of the circuit element 60. In order to improve the heat dissipation of the circuit element 60, a heat dissipation plate made of a metal such as copper may be provided between the circuit element 60 and the second wiring 50b.

（製造方法）
図４（Ａ）〜（Ｄ）は、図３に示した実施の形態に係る回路装置の製造プロセスを説明するための工程断面図である。まず、図４（Ａ）に示すように、凹部２２が形成された金属基板２０を用意する。金属基板２０の材料として、たとえば、アルミニウムを用いる。金属基板２０に凹部２２を形成する方法は限定されないが、たとえば、薬液処理が挙げられる。ここで、凸部２４における金属基板２０の厚さは、約１００μｍ〜約３ｍｍ、典型的には約１．５ｍｍである。また、凹部２２の深さは、約６０μｍ〜約１ｍｍ、典型的には約２００μｍである。 (Production method)
4A to 4D are process cross-sectional views for explaining a manufacturing process of the circuit device according to the embodiment shown in FIG. First, as shown in FIG. 4A, a metal substrate 20 having a recess 22 is prepared. As a material of the metal substrate 20, for example, aluminum is used. Although the method of forming the recessed part 22 in the metal substrate 20 is not limited, For example, a chemical | medical solution process is mentioned. Here, the thickness of the metal substrate 20 in the convex portion 24 is about 100 μm to about 3 mm, typically about 1.5 mm. The depth of the recess 22 is about 60 μm to about 1 mm, typically about 200 μm.

次に、図４（Ｂ）に示すように、金属基板２０の上面に、アルミナまたはシリカなどの充填材が添加されたエポキシ樹脂を塗布することによって、約６０μｍ〜約１６０μｍの厚みを有する第１の絶縁層３２を形成する。続いて、第１の絶縁層３２の上に約７０μｍの厚みを有する銅箔５２を圧着する。このとき、第１の絶縁層３２および銅箔５２は凹部２２に沿って形成されるため、凹部２２の上方において窪んだ形状が形成される。   Next, as shown in FIG. 4B, by applying an epoxy resin to which a filler such as alumina or silica is added to the upper surface of the metal substrate 20, the first having a thickness of about 60 μm to about 160 μm. The insulating layer 32 is formed. Subsequently, a copper foil 52 having a thickness of about 70 μm is pressure-bonded onto the first insulating layer 32. At this time, since the first insulating layer 32 and the copper foil 52 are formed along the recess 22, a recessed shape is formed above the recess 22.

次に、図４（Ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、銅箔５２をパターニングすることにより、第１の配線４０および第２の配線５０ａ，５０ｂを形成する。ここで、第２の配線５０ａは、低電圧が印加されるパターニングされた配線である。一方、第２の配線５０ｂは、高電圧が印加される配線である。このとき、第１の配線４０は凹部２２の上方の窪んだ部分において形成されるため、第２の配線５０ａ，５０ｂに比べて凹部２２の深さの分だけ下方に位置する。   Next, as shown in FIG. 4C, the first wiring 40 and the second wirings 50a and 50b are formed by patterning the copper foil 52 using a photolithography technique and an etching technique. Here, the second wiring 50a is a patterned wiring to which a low voltage is applied. On the other hand, the second wiring 50b is a wiring to which a high voltage is applied. At this time, since the first wiring 40 is formed in the recessed portion above the recess 22, the first wiring 40 is positioned lower than the second wirings 50 a and 50 b by the depth of the recess 22.

次に、図４（Ｄ）に示すように、凹部２２の上方に形成された第１の配線４０のみを覆う（凹部２２以外に形成された第２の配線５０ａ，５０ｂの表面は露出する）ように第２の絶縁層３４を形成する。第２の絶縁層３４は、たとえば、アルミナまたはシリカなどの充填剤が添加されたエポキシ樹脂をスキージングなどの手法により塗布することによって形成することができる。なお、第１の絶縁層３２および第２の絶縁層３４を合わせた層が、図３に示した絶縁層３０に相当する。この後、表面が露出した第２の配線５０ｂにはんだなどの融着層を介して回路素子６０を装着する。回路素子６０は、上述したように、ＬＳＩなどのパワー素子である。たとえば、回路素子６０をＭＯＳＦＥＴとした場合に、第２の配線５０ｂは回路素子６０のドレインに接続される。   Next, as shown in FIG. 4D, only the first wiring 40 formed above the recess 22 is covered (the surfaces of the second wirings 50a and 50b formed outside the recess 22 are exposed). Thus, the second insulating layer 34 is formed. The second insulating layer 34 can be formed, for example, by applying an epoxy resin to which a filler such as alumina or silica is added by a technique such as squeezing. Note that the combined layer of the first insulating layer 32 and the second insulating layer 34 corresponds to the insulating layer 30 shown in FIG. Thereafter, the circuit element 60 is mounted on the second wiring 50b whose surface is exposed through a fusion layer such as solder. As described above, the circuit element 60 is a power element such as an LSI. For example, when the circuit element 60 is a MOSFET, the second wiring 50 b is connected to the drain of the circuit element 60.

以上の製造プロセスにより図３に示した実施の形態に係る回路装置を製造することができる。   The circuit device according to the embodiment shown in FIG. 3 can be manufactured by the above manufacturing process.

以上説明した回路装置によれば、高圧配線間のスペースが絶縁層の絶縁耐圧に応じて設定することができる。空気に比べて高耐圧の絶縁層を使用することにより、高圧配線間のスペース圧縮が可能となり、基板面積削減に寄与する。   According to the circuit device described above, the space between the high-voltage wirings can be set according to the withstand voltage of the insulating layer. By using an insulating layer having a higher withstand voltage than air, the space between the high-voltage wirings can be compressed, which contributes to a reduction in the board area.

また、発熱素子であるパワー素子を金属基板の凸部上方に配置することにより、発熱部品と金属基板との距離を小さくすることができ、金属基板を介して放熱をより効果的に行うことができる。特に、高電力効率特性と高放熱特性との両立とモジュールの小型化が厳しく要求される車載用インバータモジュールは、上述したの回路装置を用いることが効果的である。   Moreover, by disposing the power element, which is a heat generating element, above the convex portion of the metal substrate, the distance between the heat generating component and the metal substrate can be reduced, and heat can be radiated more effectively through the metal substrate. it can. In particular, in-vehicle inverter modules for which both high power efficiency characteristics and high heat dissipation characteristics are required and miniaturization of modules is strictly required, it is effective to use the above-described circuit device.

本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。   The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The form can also be included in the scope of the present invention.

例えば、上述の実施の形態では、回路素子６０が第２の配線５０ｂの上に搭載されているが、回路素子６０は、絶縁層３０の上に搭載されていてもよい。   For example, in the above-described embodiment, the circuit element 60 is mounted on the second wiring 50b, but the circuit element 60 may be mounted on the insulating layer 30.

実施の形態に係る回路装置が用いられるインバータモジュールを示す概略図である。It is the schematic which shows the inverter module in which the circuit apparatus which concerns on embodiment is used. インバータモジュールの構成を示す概略図である。It is the schematic which shows the structure of an inverter module. 実施の形態に係る回路装置の断面図であり、たとえば、図２のＡ−Ａ’線上にの断面に相当する。FIG. 3 is a cross-sectional view of the circuit device according to the embodiment, and corresponds to, for example, a cross section on the line A-A ′ of FIG. 2. 図４（Ａ）〜（Ｄ）は、図３に示した実施の形態に係る回路装置の製造プロセスを説明するための工程断面図である。4A to 4D are process cross-sectional views for explaining a manufacturing process of the circuit device according to the embodiment shown in FIG. 従来の回路装置の構成を示す概略図である。It is the schematic which shows the structure of the conventional circuit device.

符号の説明Explanation of symbols

１０ 回路装置、２０ 金属基板、３０ 絶縁層、４０ 第１の配線、５０ａ，５０ｂ 第２の配線、６０ 回路素子。   DESCRIPTION OF SYMBOLS 10 Circuit apparatus, 20 Metal substrate, 30 Insulating layer, 40 1st wiring, 50a, 50b 2nd wiring, 60 Circuit element.

Claims (4)

凹部が形成された金属基板と、
前記金属基板の上に設けられた絶縁層と、
前記凹部の上方に位置する前記絶縁層に埋め込まれ、高電圧の信号が伝送される複数のの第１の配線と、
前記凹部以外において前記絶縁層を介して前記金属基板の上方に位置する第２の配線と、
前記絶縁層の上方に設けられた回路素子と、
を備え、
前記複数の第１の配線と前記金属基板との距離と、前記第２の配線と前記金属基板との距離が同等であることを特徴とする回路装置。 A metal substrate with a recess,
An insulating layer provided on the metal substrate;
A plurality of first wirings embedded in the insulating layer located above the recesses and transmitting a high-voltage signal;
A second wiring located above the metal substrate through the insulating layer except for the recess;
A circuit element provided above the insulating layer;
Equipped with a,
The circuit device characterized in that a distance between the plurality of first wirings and the metal substrate is equal to a distance between the second wiring and the metal substrate . 前記複数の第１の配線の間隔をＨ(mm)とし、空気の絶縁耐圧をＷ（V/mm)とし、前記配線の電圧をＰ（V）としたときに、
Ｈ＜Ｐ／Ｗ
なる関係が成立していることを特徴とする請求項１に記載の回路装置。 When the interval between the plurality of first wires is H (mm), the dielectric strength of air is W (V / mm), and the voltage of the wires is P (V),
H <P / W
The circuit device according to claim 1, wherein the following relationship is established. 前記回路素子が、前記凹部以外の上方に位置する絶縁層の上方に設けられていることを特徴とする請求項１または２に記載の回路装置。   The circuit device according to claim 1, wherein the circuit element is provided above an insulating layer located above the recess. 前記回路素子がインバータ用のパワー素子であることを特徴とする請求項１乃至３のいずれか１項に記載の回路装置。   The circuit device according to claim 1, wherein the circuit element is a power element for an inverter.
JP2007170561A 2007-06-28 2007-06-28 Circuit equipment Expired - Fee Related JP5002350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007170561A JP5002350B2 (en) 2007-06-28 2007-06-28 Circuit equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170561A JP5002350B2 (en) 2007-06-28 2007-06-28 Circuit equipment

Publications (3)

Publication Number Publication Date
JP2009010192A JP2009010192A (en) 2009-01-15
JP2009010192A5 JP2009010192A5 (en) 2010-08-26
JP5002350B2 true JP5002350B2 (en) 2012-08-15

Family

ID=40324983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170561A Expired - Fee Related JP5002350B2 (en) 2007-06-28 2007-06-28 Circuit equipment

Country Status (1)

Country Link
JP (1) JP5002350B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046617A1 (en) * 2011-09-28 2013-04-04 三洋電機株式会社 Substrate for mounting element thereon, semiconductor module, and method for manufacturing substrate for mounting element thereon
KR101204564B1 (en) * 2011-09-30 2012-11-23 삼성전기주식회사 Power Module Package And Method of Manufacturing The Same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316592A (en) * 1995-05-23 1996-11-29 Fujitsu Ltd Circuit board and production thereof
JP2002280686A (en) * 2001-03-15 2002-09-27 Nippon Avionics Co Ltd Metal core printed wiring board and its manufacturing method
TWI267173B (en) * 2004-03-29 2006-11-21 Sanyo Electric Co Circuit device and method for manufacturing thereof
JP2006100753A (en) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd Semiconductor module and its manufacturing method

Also Published As

Publication number Publication date
JP2009010192A (en) 2009-01-15

Similar Documents

Publication Publication Date Title
KR100661948B1 (en) Circuit device and manufacturing method thereof
JP2009010309A (en) Semiconductor device and its manufacturing method, and display and its manufacturing method
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
KR100661946B1 (en) Circuit device and manufacturing method thereof
US10154593B2 (en) Electronic assembly group and method for producing the same
JP6033215B2 (en) Power module semiconductor device
JP2007103939A (en) Printed circuit board incorporating electronic element and manufacturing method of the same
JP2008205142A (en) Wiring board for cof, manufacturing method thereof and semiconductor device
JP2008042074A (en) Semiconductor device and power conversion device
JP2010080572A (en) Electronic equipment
US20170309556A1 (en) Electronic part mounting heat-dissipating substrate
JP4882562B2 (en) Thermally conductive substrate, manufacturing method thereof, power supply unit, and electronic device
JP2009076897A (en) Device having connection device and at least one semiconductor element
US20070252270A1 (en) Circuit Apparatus
JP4344766B2 (en) Source driver, source driver manufacturing method, and liquid crystal module
JP2008124247A (en) Substrate with built-in component and its manufacturing method
JP5169800B2 (en) Electronic equipment
JP5002350B2 (en) Circuit equipment
JP2008288273A (en) Wiring substrate for cof (chip on film), manufacturing metod of the same, and semiconductor device
JP2006100759A (en) Circuit device and its manufacturing method
JP4975584B2 (en) Semiconductor device and manufacturing method of semiconductor device.
JP2008205141A (en) Wiring board for cof, manufacturing method thereof and cof
US20120080770A1 (en) Transformer Arrangement
JP2008021817A (en) Heat conducting base board, manufacturing method thereof, power supply unit, and electronic equipment
JP2010040569A (en) Electronic component module

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees