JP4999801B2 - Etching method - Google Patents
Etching method Download PDFInfo
- Publication number
- JP4999801B2 JP4999801B2 JP2008204474A JP2008204474A JP4999801B2 JP 4999801 B2 JP4999801 B2 JP 4999801B2 JP 2008204474 A JP2008204474 A JP 2008204474A JP 2008204474 A JP2008204474 A JP 2008204474A JP 4999801 B2 JP4999801 B2 JP 4999801B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- layer
- substrate
- photoresist layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、半導体デバイス製造、半導体パッケージ製造、プリント配線板製造等の分野において用いられるエッチング方法に関する。具体的には、エッチング後のフォトレジスト剥離の際に生じる基板の汚染、劣化を防ぎ、製品の品質を向上させたエッチング方法に関する。 The present invention relates to an etching method used in the fields of semiconductor device manufacturing, semiconductor package manufacturing, printed wiring board manufacturing, and the like. Specifically, the present invention relates to an etching method that prevents the contamination and deterioration of a substrate that occurs when the photoresist is removed after etching, and improves the quality of the product.
上記のような産業分野において、フォトレジストは基板表面のエッチング、パターン膜形成工程のマスク材料として用いられている。フォトレジスト製品はワニス状、フィルム状態で市販されている。一般的な使用方法としては、基板表面にフォトレジストを成膜し、続いてフォトリソグラフィーによりパターンを形成し、その後基板表面へのエッチングもしくは膜形成を実施し、最後に不要となったフォトレジストを剥離する。この工程を実施することで基板表面に任意パターンの構造体を形成できる。 In the industrial field as described above, a photoresist is used as a mask material for etching a substrate surface and forming a pattern film. Photoresist products are commercially available in varnish and film form. As a general usage method, a photoresist is formed on the substrate surface, a pattern is subsequently formed by photolithography, and then etching or film formation is performed on the substrate surface. Finally, an unnecessary photoresist is formed. Peel off. By carrying out this step, a structure having an arbitrary pattern can be formed on the substrate surface.
エッチング後のフォトレジストの剥離には薬液が用いられる。この薬液はレジスト剥離液と呼ばれる(以下、剥離液と記載)。剥離液は各フォトレジスト専用の物が市販されている。その剥離機構にはフォトレジストと剥離液との酸・塩基反応もしくは溶解反応が用いられており、概して化学的な機構で剥離が進行する(例えば、特許文献1参照)。 A chemical is used to remove the photoresist after etching. This chemical solution is called a resist stripping solution (hereinafter referred to as stripping solution). A stripping solution is commercially available for each photoresist. As the peeling mechanism, an acid / base reaction or dissolution reaction between a photoresist and a peeling solution is used, and peeling generally proceeds by a chemical mechanism (see, for example, Patent Document 1).
フォトレジストの剥離液による剥離後には、基板表面に残存した剥離液、フォトレジスト溶解物並びにこれらの混合物が薄く付着する傾向にある(以下、残渣と記載)。その除去には、活性化された反応性ガスとの化学反応による揮発除去(以下、ドライエッチングと記載)が用いられている。この手法は、アッシング、デスカム、デスミアなどと呼ばれ、広く利用されている。残渣を除去していない基板に対して後加工を実施すると、様々な不良が発生する。例えば残渣上に形成された機能膜の剥がれ、ひいては最終製品の絶縁不良、導通不良が発生することもある。 After stripping with the stripping solution of the photoresist, the stripping solution remaining on the substrate surface, the dissolved photoresist, and a mixture thereof tend to adhere thinly (hereinafter referred to as residues). For the removal, volatilization removal by chemical reaction with the activated reactive gas (hereinafter referred to as dry etching) is used. This method is called ashing, descum, desmear, etc., and is widely used. When post-processing is performed on a substrate from which residues are not removed, various defects occur. For example, the functional film formed on the residue may be peeled off, which may result in defective insulation and poor conduction of the final product.
一方、半導体デバイス、半導体パッケージ、プリント配線板等の製造工程においては、各種のテーピング工程が実施されている。テープ材料としては前述したフィルム状フォトレジストもその一種であり、他にはBGテープ、ダイシングテープ、保護テープが代表的である。フィルム状フォトレジストと比較したBGテープ及び保護テープの使用上の特徴は、パターン形成をしない点である。これらのテープは基板に対して全面的にラミネートされる。その後基板に対して目的の加工を施した後に、テープを基板から剥離する。BGテープ及びダイシングテープのラミネート面は、概して基板の裏面(加工を実施しない面)である。 On the other hand, various taping processes are performed in manufacturing processes of semiconductor devices, semiconductor packages, printed wiring boards, and the like. As the tape material, the above-described film-like photoresist is one type, and other examples include BG tape, dicing tape, and protective tape. The use characteristic of the BG tape and the protective tape compared with the film-like photoresist is that no pattern is formed. These tapes are laminated over the entire surface. Thereafter, after the target processing is performed on the substrate, the tape is peeled off from the substrate. The laminated surface of the BG tape and dicing tape is generally the back surface of the substrate (the surface on which no processing is performed).
保護テープもまた、基板の裏面に対してラミネートされる。その用途は基板裏面のキズ、粉塵、汚染からの保護であり、さらには薄板化されたウエハの破損防止及び機械搬送の容易化など多岐にわたっている。保護テープに求められる性能は、めっき液など各種薬液への化学的耐性、〜250℃程度までの熱的耐性である。これらのテープは、前記のめっき、加熱工程中には粘着性を保っており、その後糊残りなく剥離することができる。保護テープの剥離手法は、まず保護テープ表面に高粘着力のテープ(以下、剥離テープと記載)をラミネートする。この粘着力は保護テープ/基板間の粘着力よりも強い。この関係により、剥離テープを引き剥す過程で保護テープが基板表面から引き剥がされる。 A protective tape is also laminated to the backside of the substrate. Its use is for protection from scratches, dust, and contamination on the backside of the substrate, and furthermore, it is used in a variety of ways, including preventing breakage of thinned wafers and facilitating machine conveyance. The performance required for the protective tape is chemical resistance to various chemicals such as a plating solution, and thermal resistance up to about 250 ° C. These tapes are kept sticky during the plating and heating process and can be peeled off without any adhesive residue thereafter. The protective tape is peeled off by first laminating a high adhesive tape (hereinafter referred to as a peeling tape) on the surface of the protective tape. This adhesive strength is stronger than the adhesive strength between the protective tape / substrate. Due to this relationship, the protective tape is peeled off from the substrate surface in the process of peeling off the peeling tape.
前述のとおり、残渣除去にはドライエッチングが用いられているが、ドライエッチングの実施は加工コスト、装置コストを増加させることが問題である。また、残渣除去のためのドライプロセスはフォトレジスト剥離工程の補助作業である。剥離液による剥離作業が良好に実施されていれば不要な作業であり、極限すればこの工程は二度手間である。 As described above, dry etching is used for residue removal. However, dry etching is problematic in that it increases processing costs and apparatus costs. Further, the dry process for removing the residue is an auxiliary work of the photoresist stripping process. If the stripping operation with the stripping solution is carried out well, it is an unnecessary operation, and this process is troublesome twice as far as possible.
半導体及び半導体パッケージ業界においては、TSV技術の導入が検討されている。この技術はMEMSデバイスに端を発し、近年ではデバイスチップの3次元実装におけるチップ間導通確保にまでその用途が拡大している。TSV技術の第一工程は、貫通孔の形成である。貫通孔とは数十〜数百μmのSiウエハに対して直径数〜数十μmの垂直孔が空いた構造であり、用途にもよるがアスペクト比が高いことが特徴である。この構造の形成には、フォトレジストマスクを用いてドライエッチングを実施する方法が主流である。 In the semiconductor and semiconductor package industries, introduction of TSV technology is under consideration. This technology originated from a MEMS device, and in recent years, its application has been expanded to ensure conduction between chips in three-dimensional mounting of device chips. The first step in TSV technology is the formation of through holes. The through hole is a structure in which a vertical hole having a diameter of several to several tens of μm is formed in a Si wafer of several tens to several hundreds of μm, and is characterized by a high aspect ratio depending on the application. For the formation of this structure, a method of performing dry etching using a photoresist mask is mainly used.
このような貫通孔を形成した基板を液体中に浸漬した場合を考える。前述のとおりアスペクト比の高い貫通孔内は液体で濡れ難く、かつ濡れた場合においても孔内での液の拡散は基板表面と比較して悪い。そのため、貫通孔を形成した後に不要となったフォトレジストを剥離する際には、貫通孔内に残渣が残りやすい傾向にある。具体的には貫通孔内へ侵入する剥離液の拡散が不十分であるため、孔内での反応速度が低下して不溶のフォトレジストが残る、もしくは孔内のフォトレジストが溶解した場合においても、続く水洗工程で水の拡散が至らず溶解したフォトレジストが孔内に再析出する。上記の傾向は貫通孔に限った事例ではなく、その他にもトレンチなどを有した凹凸の激しい表面を持つ基板に対してフォトレジストを用いる工程において共通の問題である(例えば、特許文献2参照)。
本発明はこのような従来の実情に鑑みて考案されたものであり、エッチング後のフォトレジストの剥離において、残渣による基板の汚染を防止し、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供することを目的とする。 The present invention has been devised in view of such conventional circumstances, and can prevent contamination of the substrate by residues in the removal of the photoresist after etching, and reduce the steps and costs for residue removal. It is an object to provide a possible etching method.
本発明の請求項1に記載のエッチング方法は、フォトレジスト層をマスクとして用いた基板のエッチングにおいて、前記基板上に、中間層を設ける工程Aと、前記中間層上に、フォトレジスト層をパターン形成する工程Bと、前記フォトレジスト層を介して前記中間層をパターニングする工程Cと、前記フォトレジスト層及び前記中間層をマスクとして、前記基板に対してエッチングを行う工程Dと、前記フォトレジスト層上に、剥離層を設ける工程Eと、前記剥離層を剥がすことで、同時に前記フォトレジスト層及び前記中間層を前記基板から剥離する工程Fと、を順に有し、少なくとも前記工程Fの時点において、前記剥離層と前記フォトレジスト層との界面αにおける粘着力が、前記基板と前記中間層との界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とする。
本発明の請求項2に記載のエッチング方法は、請求項1において、前記中間層と前記フォトレジスト層の界面γにおける粘着力が、前記界面βにおける粘着力よりも高くなるように、前記前記中間層を設けることを特徴とする。
本発明の請求項3に記載のエッチング方法は、請求項1又は2において、前記中間層及び/又は前記剥離層として、テープを用いることを特徴とする。
In the etching method according to
The etching method according to
The etching method according to
本発明では、基板とフォトレジスト層の間に中間層を設けるとともに、エッチング後のレジスト剥離において、フォトレジスト層上に、高い粘着力を有する剥離層を形成し、その剥離層を剥がすことで、同時に前記フォトレジスト層及び中間層を基板から剥離している。これにより、従来の剥離液によるフォトレジスト除去工程が不要となる。また、フォトレジスト剥離後の残渣発生を防止することができ、ドライエッチングによる残渣除去工程が不要となる。その結果、本発明では、残渣による基板の汚染を防止することができ、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供することができる。 In the present invention, an intermediate layer is provided between the substrate and the photoresist layer, and in the resist peeling after etching, a peeling layer having high adhesive force is formed on the photoresist layer, and the peeling layer is peeled off. At the same time, the photoresist layer and the intermediate layer are peeled off from the substrate. Thereby, the photoresist removal process by the conventional stripping solution becomes unnecessary. In addition, residue generation after the photoresist is peeled off can be prevented, and a residue removal step by dry etching is not necessary. As a result, in the present invention, it is possible to provide an etching method that can prevent the substrate from being contaminated by residues and can reduce the steps and costs for removing the residues.
以下、本発明に係るエッチング方法の一実施形態を図面に基づいて説明する。 Hereinafter, an embodiment of an etching method according to the present invention will be described with reference to the drawings.
図1は、本発明のエッチング方法の一例を工程順に示す模式的断面図である。ここで1は基板、2は基板の被加工層、3は第一テープ(中間層)、4はフォトレジスト層、5は第二テープ(剥離層)である。
なお、以下に示す実施形態では、中間層及び剥離層として、テープを用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
本発明のエッチング方法は、フォトレジスト層4をマスクとして用いた基板1のエッチングにおいて、前記基板1上に、第一テープ3(中間層)を設ける工程Aと、前記第一テープ3上に、フォトレジスト層4をパターン形成する工程Bと、前記フォトレジスト層4を介して前記中間層をパターニングする工程Cと、前記フォトレジスト層4及び前記第一テープ3をマスクとして、前記基板1に対してエッチングを行う工程Dと、前記フォトレジスト層4上に、第二テープ5(剥離層)を設ける工程Eと、前記第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び前記第一テープ3を前記基板1から剥離する工程Fと、を順に有する。
そして本発明では、少なくとも前記工程Fの時点において、前記剥離層(第二テープ5)と前記フォトレジスト層4との界面αにおける粘着力が、前記基板と前記中間層(第一テープ3)との界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とする。
FIG. 1 is a schematic cross-sectional view showing an example of the etching method of the present invention in the order of steps. Here, 1 is a substrate, 2 is a layer to be processed of the substrate, 3 is a first tape (intermediate layer), 4 is a photoresist layer, and 5 is a second tape (release layer).
In the following embodiment, the case where a tape is used as the intermediate layer and the release layer will be described as an example, but the present invention is not limited to this.
In the etching method of the present invention, in the etching of the
And in this invention, at the time of the said process F, the adhesive force in the interface (alpha) of the said peeling layer (2nd tape 5) and the said
本発明では、基板1とフォトレジスト層4の間に第一テープ3(中間層)を設けるとともに、エッチング後のレジスト剥離において、フォトレジスト層4上に、高い粘着力を有する第二テープ5(剥離層)を設け、その第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び第一テープ3を基板1から剥離している。これにより、従来の剥離液によるフォトレジスト層の除去工程が不要となる。また、フォトレジスト層剥離後の残渣発生を抑制することができ、ドライエッチングによる残渣除去工程が不要となる。その結果、本発明では、残渣による基板1の汚染を防止することができ、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供することができる。
In the present invention, the first tape 3 (intermediate layer) is provided between the
本発明は、上記したフォトレジスト層4の除去において、残渣の発生を防止するものである。すなわち、本発明の特徴は、フォトレジスト層4と基板1との間に中間層として易剥離性の第一テープ3を設ける点にある。この第一テープ3は、例えば前述した保護テープにより構成される。加工終了後には第一テープ3を物理的に剥離することで、同時にフォトレジスト層4も剥離する。この手法を用いる利点は、従来からの剥離液によるフォトレジスト層の剥離工程が省略される点にある。この工程は従来問題であった残渣の発生源となる工程であったため、その省略は残渣の発生をなくす結果をもたらす。これに伴い、高コストなドライエッチングによる残渣除去工程も不要となる。
The present invention prevents the generation of residues in the removal of the
以下、工程順に説明する。
(1)前記基板1上に、第一テープ3(中間層)を設ける(工程A)。
まず、図1(a)に示すように、基板1の被加工層2の表面に第一テープ3(中間層)を設ける。この第一テープ3はフォトレジスト層4のような感光性材料である必要はない。求められる性能は基板1との粘着能力、被加工層2への加工後に剥離可能なこと、そして剥離後に糊残りがないことである。加えて、このテープを剥離するまでの各工程において劣化・剥難しないことも必須である。
Hereinafter, it demonstrates in order of a process.
(1) A first tape 3 (intermediate layer) is provided on the substrate 1 (step A).
First, as shown in FIG. 1A, the first tape 3 (intermediate layer) is provided on the surface of the
また、第一テープ3の厚みは可能な限り薄いことが望ましい。その理由は後述するが、簡潔に述べると後加工の加工精度を損なわないためである。
第一テープ3としては、いわゆる保護テープが理想的であるが、一般的なBGテープ、ダイシングテープを用いても本発明の実施は可能である。基板1上に第一テープ3を設ける方法としては、ラミネートが好ましい。ラミネートの方式としては、ロールラミネートが最も簡便である。基板1表面の凹凸が激しい場合には、減圧式のラミネーターを使用することが好ましい。ラミネート時の温度はテープの材質に依存するが、感熱材料である場合には材料任意の温度に加熱することが好ましい。
The
A so-called protective tape is ideal as the
(2)前記第一テープ3上に、フォトレジスト層4をパターン形成する(工程B)。
続いて、図1(b)に示すように、第一テープ3をラミネートした基板1に対してフォトレジスト層4を成膜する。成膜の方法は、フォトレジストがワニス状であればスピンコート、スプレーコート、ディップコート、スキージコートを用いる。フィルム状である場合はロールラミネート、プレスラミネートを用いる。ラミネート後、フォトレジストの性質に応じて加熱を実施し、含有溶媒の揮発除去、基板1との密着向上を図る。
(2) A pattern of the
Subsequently, as shown in FIG. 1B, a
そして、図1(c)に示すように、フォトレジストを露光、現像することでフォトレジスト層4にパターンを形成する。露光光源はフォトレジスト材料の感光波長光を発する光源を用い、材料及びその膜厚に適した光量を照射する。現像も同様に、材料に適した現像液を用いて実施する。現像の方式はディップ、パドル、スプレー、シャワーなど様々に存在するが、本発明においてはいかなる方式を用いても構わない。
ここで、フォトレジスト層4と第一テープ3との界面γにおける粘着力は、基板1と前第一テープ3との界面βにおける粘着力よりも高いことが必要である。これにより、後述する工程(6)において、フォトレジスト層4を残り無く第一テープ3と共に剥離することができる。
Then, as shown in FIG. 1C, a pattern is formed on the
Here, the adhesive force at the interface γ between the
また、本発明においては第一テープ3の表面にパターン化されたエッチングマスクが形成されればよく、必ずしもフォトレジスト層4を用いる必要はない。例えば非感光性の樹脂材料を印刷法もしくはディスペンス法で塗布してパターン形成しても良く、リフトオフ法を用いて金属もしくはセラミック材料をパターン形成してもよい。
In the present invention, a patterned etching mask may be formed on the surface of the
(3)前記フォトレジスト層4を介して前記第一テープ3をパターニングする(工程C)。
続いて、図1(d)に示すように、フォトレジスト層4を介して第一テープ3の露出部を除去する。この工程により、初めて被加工層2が外気に露出される。除去の方法は、酸、アルカリ水溶液及び有機溶媒を用いたウェットエッチング、ドライエッチング、レーザー除去など何れの方式を用いても構わない。続く被加工層2への加工がエッチングである場合には、被加工層2へのエッチング方式と同じ方式を用いることが好ましい。このため、第一テープ3の材質としては被加工層2へのエッチング方式と同じ方式で除去できるものを採用することが望ましい。
(3) The
Subsequently, as shown in FIG. 1D, the exposed portion of the
(4)前記フォトレジスト層4及び前記第一テープ3をマスクとして、前記基板1に対してエッチングを行う(工程D)。
その後、図1(e)に示すように、基板1の被加工層2への加工を実施する。図1は被加工層2の除去によるパターニングを示している。前述のとおり、その手法はウェットエッチング、ドライエッチング、レーザー除去など何れの方式を用いても構わない。第一テープ3と同一手法を用いることの利点は、一括加工が可能になる点にある。
(4) Etching the
Then, as shown in FIG.1 (e), the process to the to-
(5)前記フォトレジスト層4上に、高い粘着力を有する第二テープ5(剥離層)を設ける(工程E)。
そして、被加工層2の加工終了後、フォトレジスト層4の剥離を実施する。この工程が本発明の特徴となる。
本発明においては2つの工程を経て剥離が完了する。まず、図1(f)に示すように、剥離の第一段階として、フォトレジスト層4の表面に剥離層として第二テープ5を設ける。
この第二テープ5は、該第二テープ5と前記フォトレジスト層4との界面αにおける粘着力が、前記基板1と前記第一テープ3との界面βにおける粘着力よりも高くなるようになされている。この第二テープ5はいわゆる剥離テープであり、第一テープ3/被加工層2間(界面β)よりも高い粘着力をもってフォトレジスト層4と粘着する材料であることが必要である。そのような製品は多く市販されており、その寸法、粘着力は必要に応じて適宜選択することができる。
(5) A second tape 5 (peeling layer) having high adhesive strength is provided on the photoresist layer 4 (step E).
Then, after the processing of the
In the present invention, peeling is completed through two steps. First, as shown in FIG. 1 (f), as the first stage of peeling, a
The
フォトレジスト層4の表面に第二テープ5を設ける方法としては、ラミネートが好ましい。ラミネートの方式としては、第一テープ3と同様にロールラミネートが最も簡便である。なお、真空ラミネートは好ましくない。なぜなら第二テープ5の使用目的は第一テープ3の剥離であり、図1のような構造に対して真空ラミネートを実施すると第二テープ5が基板1とも粘着してしまうからである。第二テープ5の使用目的は第一テープ3の剥離であり、第二テープ5の基板1との粘着は第一テープ3剥離を困難にし、加えて基板1上に糊残りを発生する可能性がある。よって、第二テープ5のラミネートとしてはフォトレジスト層4表面には空隙なく粘着しており、かつ加工部上では空隙をもっていることが好ましい。いわゆるテンティング貼りが最も理想的な工法である。
As a method of providing the
(6)前記第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び前記第一テープ3を前記基板1から剥離する(工程F)。
続いて、図1(g)に示すように、ラミネートした第二テープ5を引き剥がす。このとき、第二テープ5と前記フォトレジスト層4との界面αにおける粘着力が、基板1と第一テープ3との界面βにおける粘着力よりも高くなされているので、これにより、第一テープ3が基板1から剥離される。フォトレジスト層4は第二テープ5と第一テープ3との間に存在しており、第一テープ3の剥離に伴いこれも剥離される。また、このとき、フォトレジスト層4と第一テープ3との界面αにおける粘着力が、基板1と前第一テープ3との界面βにおける粘着力よりも高くなされているので、フォトレジスト層4を残り無く第一テープ3と共に剥離することができる。この工程が、従来技術における剥難液によるフォトレジスト層剥離工程に対応している。
(6) By peeling off the
Subsequently, as shown in FIG. 1G, the laminated
また、前述のとおり、第一テープ3の材質としては剥離後糊残りのないものを選択している。よって第一テープ3の剥離後には従来問題であった残渣も発生せず、従って従来技術で頻繁に用いられていたドライエッチングによる残渣除去工程も不要となる。第二テープ5の剥離方法としては、市販のテープ剥し機を用いることができる。この工程はラミネートしたテープの物理的な引き剥がし作業であり、その作業は極めて簡便である。
As described above, the material of the
先に、第一テープ3の厚さは、可能な限り薄いことが望ましいと記載した。その理由は以下の通りである。従来技術においては、フォトレジスト層4がエッチング時のマスク材料となる。このフォトレジスト層4の断面形状は下地の加工精度を左右する大きな因子である。本発明においてはフォトレジスト層4の下に第一テープ3が存在する。そのため、フォトレジスト層4の断面形状を下地加工に対して理想的な形状に制御できた場合においても、パターニングした第一テープ3の断面形状が制御できていない場合においては下地の加工精度が損なわれる。パターニング精度を向上するための一般的な手法は膜厚を薄くすることであり、このような理由から第一テープ3の厚さは薄いことが望ましい。
Previously, it was described that the thickness of the
また、フォトレジスト層4からなるエッチングマスクは下地へのエッチャントに対して反応し、加工時間の増加と共に薄くなり、最終的には被加工層2の全面がエッチャントに対して露出されてしまう。そのためフォトレジスト層4に対しては厚膜化が求められている。しかしながら本発明における第一テープ3はその表面をフォトレジスト層4で被覆されておりエッチャントに露出していない。従って厚膜化の必要はなく、薄膜であることが望ましい。
Further, the etching mask made of the
次に、本発明で実施可能なフォトレジスト層4のパターン形状について説明する。
図2は、本発明において用いるフォトレジスト層4のパターンの一例を模式的に示す平面図である。ここで7は第一テープ3の露出部、8はフォトレジスト層4の存在部である。
第一テープ3の露出部は被加工層2への加工前に除去されるため、第一テープ3の剥離時にはフォトレジスト層4の存在部下層にのみ第一テープ3が存在していることとなる。図2(a)と(b)は、フォトレジスト層4の存在部(第一テープ3の存在部)が孤島状に分離されているか連結しているかにおいてその構造が異なっている。(a)が連結しているものであり、(b)が孤島状のものである。
Next, the pattern shape of the
FIG. 2 is a plan view schematically showing an example of a pattern of the
Since the exposed portion of the
このような構造の違いは、テープの剥離工程において本発明の実施可能性を左右する。一般的な剥離テープは、ウエハ直径よりも狭い幅で市販されている。これは一般的な保護テープはその用途においてパターニングされず全面がつながっているため、保護テープの一部を引き剥がせばそれ以外の箇所も一緒に剥離できるためである。剥離テープ幅の一例を挙げると、6インチ(d:150mm)では50mm、8インチ(d:200mm)では75mm程度である。このような一般的な剥離テープを第二テープ5として用いて本発明を実施した場合、図2(b)のような孤島状の構造では第二テープ5をラミネートした箇所の第一テープ3(保護テープ)は剥離されるが、それ以外の箇所の第一テープ3はそのまま基板1上に残存してしまう。
Such a difference in structure affects the feasibility of the present invention in the tape peeling process. A typical release tape is commercially available with a width narrower than the wafer diameter. This is because a general protective tape is not patterned in its application and the whole surface is connected, and if a part of the protective tape is peeled off, other portions can be peeled together. An example of the width of the peeling tape is 50 mm for 6 inches (d: 150 mm) and about 75 mm for 8 inches (d: 200 mm). When the present invention is carried out using such a general peeling tape as the
一方、図2(a)に示したような第一テープ3が連結している構造であれば、一般的な保護テープを第一テープ3として用いた場合であっても全てのテープを剥離可能である。よって、本発明の実施においては図2(a)のような第一テープ3が連結した構造が好ましい。言い換えると、フォトレジスト層4のパターンはフォトレジスト層4がパターンとして残る構造ではなく、フォトレジスト層4の中でパターンが抜けている構造が好ましい。後者の構造としては、後述するような貫通孔パターン、コンタクトホールパターン、セミアディティブ法での配線パターンなどが存在する。前者の構造としては、サブトラクティブ法での配線パターンが存在する。このような構造に対して本発明を適応する場合においては、第二テープ5として、基板直径と同径もしくはそれ以上の幅を有した剥離テープを用いる必要がある。このようなテープは市販ではないが作製は可能である。
On the other hand, if the structure is such that the
以下、本発明の実施例の1つとして、貫通孔形成に本発明を用いた場合の実施方法について説明する。
図3は本発明を用いて基板1に貫通孔を形成加工した場合の工程を順に示す模式的断面図である。ここで6は貫通孔である。
基本的な流れは図1に示したものと同様である。まず基板1(被加工層2)の表面に第一テープ3をラミネートし[図3(a)参照]、続いて第一テープ3表面にフォトレジスト層4を成膜[図3(b)参照]及びパターニングする[図3(c)参照]。そして、第一テープ3及び基板1に対してドライエッチングを実施する[図3(d)〜(e)参照]。
Hereinafter, as one embodiment of the present invention, an implementation method when the present invention is used for forming a through hole will be described.
FIG. 3 is a schematic cross-sectional view sequentially showing the steps when a through hole is formed in the
The basic flow is the same as that shown in FIG. First, the
Siへのドライエッチングにおいてはフッ化珪素ガスと酸素ガスを主成分とした混合反応ガスを用いることが主流である。第一テープ3の材料選択としてはこの混合反応ガスによってエッチングされる材質を選択することが好ましい。これにより、第一テープ3と基板1との一括加工が可能となり、生産性が向上する。或いは第一テープ3のエッチング用ガスとSiエッチングガスとを一定時間後に切り替えることも可能である。
In dry etching to Si, a mixed reaction gas mainly composed of silicon fluoride gas and oxygen gas is used. As a material selection of the
Siのドライエッチングにおいては加工時間の増加と共に基板1の温度が増加する傾向にある。その温度は概して200℃以下であり、第一テープ3の材質は200℃まで加熱しても剥離時に糊残りがないものを選ぶ必要がある。実際、そのようなテープ材料は保護テープとして市販されている。
貫通孔6の形成後、第二テープ5をフォトレジスト層4の表面にラミネートし[図2(f)参照]、これを引き剥がすことでフォトレジスト層4ごと第一テープ3を剥離する[図3(g)参照]。以上の工程により、基板1への貫通孔6の形成がなされる。
In dry etching of Si, the temperature of the
After the through-
次に、エッチング工程における装置コスト及び工数について、従来技術を用いた場合と、本発明を用いた場合とで比較説明する。
なお、加工対象は上述した貫通孔形成とする。まず装置であるが、従来技術ではフォトレジスト層の剥離装置及び残渣除去のためのドライエッチング装置が必要である。一方、本発明においては上記2つの装置は不要であり、代わりにテープラミネート装置とテープ剥離装置とが必要である。必要装置数は同じであるが、一般的にドライエッチング装置は高価であることを考慮すると、本発明を実施した場合には装置コストが低下する。
Next, the apparatus cost and man-hours in the etching process will be described in comparison with the case of using the conventional technique and the case of using the present invention.
The processing target is the above-described through-hole formation. First, as an apparatus, the prior art requires a photoresist layer peeling apparatus and a dry etching apparatus for removing residues. On the other hand, in the present invention, the above two devices are unnecessary, and instead, a tape laminating device and a tape peeling device are necessary. Although the necessary number of apparatuses is the same, in consideration of the fact that the dry etching apparatus is generally expensive, the apparatus cost decreases when the present invention is implemented.
続いて工数についてであるが、従来技術では大別するとフォトレジスト層ヘのフォトリソグラフィー、貫通孔形成のためのドライエッチング、フォトレジスト層の剥離、残渣除去のためのドライエッチングの4工程である。一方、本発明はテープラミネート、フォトレジスト層ヘのフォトリソグラフィー、貫通孔形成のためのドライエッチング、テープ剥離の4工程である。本発明の実施による工数の増加はない。 Next, with regard to the number of steps, the prior art is roughly divided into four steps: photolithography on the photoresist layer, dry etching for forming a through hole, peeling of the photoresist layer, and dry etching for removing a residue. On the other hand, the present invention includes four steps of tape lamination, photolithography on the photoresist layer, dry etching for forming a through hole, and tape peeling. There is no increase in man-hours due to the implementation of the present invention.
以上説明したように、本発明においてはフォトレジスト層4と基板1との間に物理的剥離の容易な中間層(第一テープ3)を設け、さらにエッチング後に、フォトレジスト層4上に、高い粘着力を有する剥離層(第二テープ5)を設けている。そして第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び第一テープ3を基板1から剥離している。これにより、従来の剥離液によるフォトレジスト層の除去工程が不要となる。また、フォトレジスト層剥離後の残渣発生を抑制することができ、ドライエッチングによる残渣除去工程が不要となる。その結果、本発明のエッチング方法では、残渣による基板1の汚染を防止することができ、残渣除去のための工程やコストを削減することが可能となる。
As described above, in the present invention, an intermediate layer (first tape 3) that is easy to physically peel off is provided between the
なお、接着界面α、β、γの粘着力関係は、第二テープ5によるレジスト剥離作業時にその関係性が維持されていればよく、フォトレジストのパターニング工程、第一テープ3および基板1のエッチング工程中には接着界面βの粘着力はレジスト剥離時の接着界面αの粘着力を上回っても構わない。
第一テープ3として想定する保護テープには剥離時に基板加熱することで基板との粘着力が低下し、容易に剥離可能となる種類の製品が存在する。この種のテープは常温では強固な粘着力を示す。第一テープ3と基板1との粘着力は、フォト加工及びエッチング加工への耐性という面からは強固なことが好ましい。
作業の一例として、上記の加熱易剥離型テープを第一テープ3の材料として用いる。この第一テープ3と基板1との粘着力は、常温においては界面γ、αよりも高くてもよい。第二テープ5をラミネートした後のレジスト剥離作業中においては基板1を加熱する。この加熱により、各界面の粘着力は既述の関係、すなわち、α>γ>βとなる。
Note that the adhesive force relationship between the adhesive interfaces α, β, and γ is only required to be maintained during the resist stripping operation by the
The protective tape assumed as the
As an example of the work, the above heat-peelable tape is used as the material of the
本発明に係る第一テープ3としては、透光性が高いものが好ましい。フォトレジスト層のパターニング工程における露光作業においては、基板表面パターンを視認しながら基板とフォトマスクとのアライメントを実施する。その際、第一テープ3の透光性が低いと、前記視認が困難となり、アライメントの不良が発生してしまう。露光装置の視認用光源として一般的な波長範囲は500〜800nmであることから、第一テープ3は少なくとも該波長領域における光透過率が80%以上であることが理想的である。非感光性の材料を印刷工法などでパターニングする場合においても視認下でのアライメントは必須であり、上述した透光性が加工精度を左右する因子となる。
As the
以上、本発明のエッチング工程について説明してきたが、本発明はこの例に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
例えば、上述した実施形態では、中間層及び剥離層として、テープ(第一テープ及び第二テープ)を用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではなく、中間層及び/又は剥離層を、基板上或いはフォトレジスト層上に直接成膜してもよい。
The etching process of the present invention has been described above, but the present invention is not limited to this example, and can be appropriately changed without departing from the spirit of the invention.
For example, in the above-described embodiment, the case where a tape (first tape and second tape) is used as an intermediate layer and a release layer will be described as an example, but the present invention is not limited to this, The intermediate layer and / or the release layer may be formed directly on the substrate or the photoresist layer.
また、例えば、上述した実施形態では、中間層及び剥離層において、隣接する層との界面における粘着力に予め差をもたせた場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば中間層及び剥離層として同等の粘着力をもつ層を設けておき、剥離前に、物理的或いは化学的方法により、2つの層の粘着力に差をもたせる方法であってもよい。 Moreover, for example, in the above-described embodiment, the case where the adhesive force at the interface with the adjacent layer is given a difference in the intermediate layer and the release layer has been described as an example, but the present invention is limited to this. For example, a layer having the same adhesive strength as an intermediate layer and a release layer may be provided, and before peeling, a method of making a difference in adhesive strength between two layers by a physical or chemical method. Good.
図3において、基板1下部に存在する薄皮部は、基板表面の機能層である。半導体デバイスを例にあげると、抵抗、素子、電極などがこれに相当する。半導体デバイスの種類にもよるが、一般的なものでは1〜10μm、一部のMEMSデバイスでは〜100μmの厚さを有する。
貫通孔(貫通配線)の形成用途としては半導体デバイス表面と裏面との垂直導通があり、その場合において貫通孔は機能層内のI/O電極を孔底に有する。このI/O電極を意識して描画したものが、図3中の薄皮部である。
In FIG. 3, the thin skin portion present at the bottom of the
The through hole (through wiring) is formed for vertical conduction between the front surface and the back surface of the semiconductor device. In this case, the through hole has an I / O electrode in the functional layer at the bottom. A thin skin portion in FIG. 3 is drawn with the I / O electrode in mind.
上記の通り、図3は半導体デバイス表面と裏面との導通確保のための有底貫通孔の形成を意図したものである。一方、貫通孔形成の形態としては基板を突き抜ける(無底の)構造も存在する。この構造を採用する用途の一例としては、半導体デバイス積層に用いるインターポーザーや、プリント基板のコンタクトホールが挙げられる。これらの用途においては、図3中の薄皮部が存在する基板においても、これを突き抜けた貫通孔構造となり、薄皮部が存在しない場合には裸の基板を突き抜けた貫通孔構造となる。 As described above, FIG. 3 is intended to form a bottomed through hole for ensuring conduction between the front surface and the back surface of the semiconductor device. On the other hand, as a form of through-hole formation, there is a (no bottom) structure that penetrates the substrate. Examples of applications that employ this structure include interposers used for semiconductor device stacking and printed circuit board contact holes. In these applications, the substrate having a thin skin portion in FIG. 3 also has a through-hole structure that penetrates through this, and when there is no thin skin portion, the through-hole structure penetrates through a bare substrate.
有底構造および無底構造の貫通孔形成工程に対して本発明を適用した場合、無底構造と比較として、有底構造とした場合により顕著な発明実施効果が得られる。その理由としては、既存技術である剥離液によるレジスト剥離作業を実施した場合、無底構造においては、剥離液の孔内循環(拡散)が比較的容易である。これは孔の上下共に開口しているためであり、液の流入及び流出を容易にする。このような構造に対しては剥離液の高圧噴霧もしくは超音波アシストにより孔内残渣の抑制がなされる。一方、有底構造においては、片側開口であるため、剥離液の流入出が明らかに困難であり、剥離液を用いたレジスト剥離後には孔内に残渣が発生しやすい。 When the present invention is applied to the through-hole forming step of the bottomed structure and the bottomless structure, a remarkable invention implementation effect can be obtained by using the bottomed structure as compared with the bottomless structure. The reason for this is that, when a resist stripping operation using a stripping solution, which is an existing technology, is performed, in the bottomless structure, the circulation (diffusion) of the stripping solution is relatively easy. This is because both the upper and lower sides of the hole are open, which facilitates the inflow and outflow of the liquid. In such a structure, the residue in the hole is suppressed by high-pressure spraying of the stripping solution or ultrasonic assistance. On the other hand, in the bottomed structure, since it is an opening on one side, the inflow and outflow of the stripping solution is clearly difficult, and a residue is likely to be generated in the hole after the resist stripping using the stripping solution.
このような理由から、貫通孔形成への本発明適応例として、より効果の顕著な有底型の構造を選択し、これを図3に例示した。しかしながら、上述した説明からも明らかなように、本発明は、有底構造の貫通孔に限定されるものではなく、無底構造の貫通孔に適用しても構わないことは言うまでもない。 For this reason, a bottomed structure having a more remarkable effect is selected as an example of application of the present invention to the formation of a through hole, and this is illustrated in FIG. However, as is clear from the above description, it is needless to say that the present invention is not limited to a through hole having a bottomed structure, and may be applied to a through hole having a bottomless structure.
本発明は、半導体デバイス製造、半導体パッケージ製造、プリント配線板製造等の分野において用いるエッチング方法に広く適用可能である。 The present invention is widely applicable to etching methods used in the fields of semiconductor device manufacturing, semiconductor package manufacturing, printed wiring board manufacturing, and the like.
1 基板、2 被加工層、3 第一テープ(中間層)、4 フォトレジスト層、5 第二テープ、6 貫通孔。 1 substrate, 2 layer to be processed, 3 first tape (intermediate layer), 4 photoresist layer, 5 second tape, 6 through-hole.
Claims (3)
前記基板上に、中間層を設ける工程Aと、
前記中間層上に、フォトレジスト層をパターン形成する工程Bと、
前記フォトレジスト層を介して前記中間層をパターニングする工程Cと、
前記フォトレジスト層及び前記中間層をマスクとして、前記基板に対してエッチングを行う工程Dと、
前記フォトレジスト層上に、剥離層を設ける工程Eと、
前記剥離層を剥がすことで、同時に前記フォトレジスト層及び前記中間層を前記基板から剥離する工程Fと、を順に有し、
少なくとも前記工程Fの時点において、前記剥離層と前記フォトレジスト層との界面αにおける粘着力が、前記基板と前記中間層との界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とするエッチング方法。 In etching a substrate using a photoresist layer as a mask,
Step A for providing an intermediate layer on the substrate;
Step B of patterning a photoresist layer on the intermediate layer;
Patterning the intermediate layer through the photoresist layer; and
Etching the substrate using the photoresist layer and the intermediate layer as a mask,
Step E of providing a release layer on the photoresist layer;
Steps F in order to peel off the photoresist layer and the intermediate layer simultaneously from the substrate by peeling off the release layer,
At least at the time of Step F, the intermediate layer and the intermediate layer and the photoresist layer so that the adhesive force at the interface α between the release layer and the photoresist layer is higher than the adhesive force at the interface β between the substrate and the intermediate layer. An etching method comprising providing a release layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204474A JP4999801B2 (en) | 2008-08-07 | 2008-08-07 | Etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204474A JP4999801B2 (en) | 2008-08-07 | 2008-08-07 | Etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040930A JP2010040930A (en) | 2010-02-18 |
JP4999801B2 true JP4999801B2 (en) | 2012-08-15 |
Family
ID=42013126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008204474A Expired - Fee Related JP4999801B2 (en) | 2008-08-07 | 2008-08-07 | Etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4999801B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216233A (en) * | 2014-05-09 | 2015-12-03 | 株式会社ディスコ | Etching method |
JP2015216234A (en) * | 2014-05-09 | 2015-12-03 | 株式会社ディスコ | Etching method |
JP6742617B2 (en) * | 2016-12-22 | 2020-08-19 | 株式会社Nsc | Power module substrate production method and production apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3040007B2 (en) * | 1991-05-22 | 2000-05-08 | 日東電工株式会社 | Method of removing resist and curing type pressure-sensitive adhesive and adhesive sheet used therefor |
JPH06302509A (en) * | 1993-04-12 | 1994-10-28 | Toshiba Corp | Method and apparatus for stripping resist |
JP2000029230A (en) * | 1998-07-08 | 2000-01-28 | Nitto Denko Corp | Method for removing resist material |
JP4334704B2 (en) * | 1999-10-25 | 2009-09-30 | リンテック株式会社 | Circuit board manufacturing method |
-
2008
- 2008-08-07 JP JP2008204474A patent/JP4999801B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010040930A (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI229395B (en) | Releasing layer transfer film and laminate film | |
US20110014777A1 (en) | Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer | |
US8288284B2 (en) | Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method | |
WO2015110003A1 (en) | Manufacturing method for ladder solder mask package product | |
US8293652B2 (en) | Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method | |
JP2008300487A (en) | Pasting device, method of preventing adhesive from dissolving, and pasting method | |
JP4999801B2 (en) | Etching method | |
KR20130022911A (en) | Printed circuit board and manufacturing method for printed circuit board | |
TWI524441B (en) | Circuit board and method of manufacturing the same | |
CN110337710B (en) | Sacrificial layer for platinum patterning | |
JP2012212825A (en) | Manufacturing method of wiring board | |
CN114253067A (en) | Process for separating metal carrier from mother plate for folding screen | |
CN113873771A (en) | Manufacturing process suitable for ultra-fine FPC (flexible printed circuit) circuit | |
US20060188826A1 (en) | Method for utilizing dry film | |
CN108962921B (en) | Semiconductor device and method for manufacturing the same | |
KR102166420B1 (en) | Method for manufacturing punched substrate | |
KR101378754B1 (en) | Method for processing very thin printed circuit board | |
WO2017081828A1 (en) | Sheet coil manufacturing method | |
KR20100132452A (en) | Support plate, method for producing the same, and method for processing substrate | |
KR101682555B1 (en) | Method of manufacturing a fine pattern printed circuit board | |
JP4971960B2 (en) | Manufacturing method of semiconductor device | |
KR101607821B1 (en) | Method for manufacturing fine pitch PCB | |
KR20110100723A (en) | Wafer dicing method | |
JP2005072349A (en) | Method of manufacturing semiconductor element | |
TW201639048A (en) | Manufacturing method of lead frame structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |