KR20110100723A - Wafer dicing method - Google Patents
Wafer dicing method Download PDFInfo
- Publication number
- KR20110100723A KR20110100723A KR1020100019709A KR20100019709A KR20110100723A KR 20110100723 A KR20110100723 A KR 20110100723A KR 1020100019709 A KR1020100019709 A KR 1020100019709A KR 20100019709 A KR20100019709 A KR 20100019709A KR 20110100723 A KR20110100723 A KR 20110100723A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor wafer
- semiconductor
- semiconductor device
- back surface
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
반도체 장치 다이싱 방법이 개시된다. 본 발명의 실시예에 따른 반도체 장치 다이싱 방법은, 카메라를 이용하여 반도체 웨이퍼에서 반도체 장치 형성면에 대한 패턴정보를 촬영하는 공정, 반도체 웨이퍼의 반도체 장치 형성면 측에 박리 가능한 보호 테이프를 첩부하는 보호 테이프 첩부 공정, 상기 보호 테이프를 첩부한 반도체 웨이퍼의 이면 측을 연삭하여 반도체 웨이퍼를 박화하는 이면 연삭 공정, 상기 연삭된 반도체 웨이퍼의 이면에 플라즈마를 조사하여 상기 이면에 형성된 가공 변질층을 제거하는 가공 변질층 제거 공정, 상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정, 상기 패턴이 형성된 반도체 웨이퍼의 이면에 플라즈마를 조사하여 상기 반도체 웨이퍼에 있어서 패턴이 형성되지 않은 부분을 제거하여, 상기 반도체 웨이퍼를 개객의 반도체 장치마다 복수의 반도체 칩으로 분할하는 플라즈마 다이싱 공정 및 상기 분할된 복수의 반도체 칩으로부터 상기 보호 박리 테이프를 박리하는 테이프 박리 공정을 포함한다.Disclosed is a semiconductor device dicing method. A semiconductor device dicing method according to an embodiment of the present invention comprises the steps of photographing pattern information on a semiconductor device formation surface from a semiconductor wafer using a camera, and attaching a peelable protective tape to the semiconductor device formation surface side of the semiconductor wafer. A protective tape affixing step, a back grinding step of thinning the back surface of the semiconductor wafer on which the protective tape is affixed, and a back surface of the ground semiconductor wafer to be irradiated with plasma to remove the processed altered layer formed on the back surface. The process of removing the damaged layer, the step of forming a pattern corresponding to the photographed pattern information on the back surface of the semiconductor wafer from which the processed altered layer is removed, Plasma is irradiated to the back surface of the semiconductor wafer on which the pattern is formed in the semiconductor wafer The semiconductor is removed by removing a portion where a pattern is not formed. A plasma dicing step of dividing a wafer into a plurality of semiconductor chips for each individual semiconductor device, and a tape peeling step of peeling the protective release tape from the divided plurality of semiconductor chips.
Description
본 발명은 플라즈마를 이용하여 복수의 반도체 장치가 형성된 반도체 웨이퍼를 개개의 반도체 장치마다 분할하는 반도체 장치 다이싱 방법에 관한 것이다.BACKGROUND OF THE
Low-k웨이퍼 혹은 초박형 웨이퍼를 절단하는 공정에서 블레이드 톱(Blade saw)를 이용하는 공정을 적용하게 되는 경우, 중간 들뜸(delamination)과 크랙(crack)이 발생한다. When a process using a blade saw is used in a process of cutting a low-k wafer or an ultra-thin wafer, intermediate delamination and cracks occur.
이에 최근에는 레이저를 이용하여 Low-k층을 인그레이빙 한 후 SiO2층을 블레이드 톱을 이용하여 웨이퍼를 절단하는 공정이 대안으로 부상하고 있다. 그러나, 이 또한 문제점으로 열 스트레스(Thermal Stress) 및 다이싱 부산물이 소자의 표면에 부착됨으로써 소자의 특성 변화, 미세 크랙으로 인한 스택 다이(Stack Die)의 강도(Strength) 약화 및 생산 속도 감소 등의 문제점이 발생한다. Recently, a process of cutting a wafer using a blade saw on an SiO 2 layer after engraving a low-k layer using a laser has emerged as an alternative. However, this also causes problems such as thermal stress and dicing by-products attached to the surface of the device, such as changes in device characteristics, weakened stack die strength due to fine cracks, and reduced production speed. A problem occurs.
이를 해결하기 위해서, 반도체 제조공정에서는 플라즈마를 이용하여 고품질의 웨이퍼 다이싱 공정이 개발되고 있다. 즉, 플라즈마를 이용한 다이싱은 격자눈 형상의 분할 위치를 나타내는 스트리트 라인 이외의 부위를 포토 레지스트 막의 마스크에 의해 마스킹한 상태로 플라즈마 에칭함으로써, 반도체 웨이퍼를 스트리트 라인을 따라 절단하는 것이다.In order to solve this problem, a high quality wafer dicing process using plasma has been developed in the semiconductor manufacturing process. In other words, in the dicing using plasma, the semiconductor wafer is cut along the street line by plasma etching in a state in which portions other than the street line indicating the grid-shaped division position are masked with a mask of the photoresist film.
따라서, 반도체 웨이퍼에서 반도체 장치를 다이싱 해서 분리하기 위해서는 포토 레지스트 막의 마스크가 필요하게 된다. 이 포토 레지스트 막의 마스크를 형성하기 위해서는 포트 레지스트 막을 코팅하기 위한 장비, 고가의 노광 장비 및 포토 레지스트 막을 제거하는 애싱(ashing) 장비 등이 필요하게 된다. 이로 인해서 마스크 형성 공정에서 많은 운영비 및 소모품비가 발생하므로, 반도체 장치의 가격이 상승하는 문제점이 발생한다.
Therefore, a mask of a photoresist film is required for dicing and separating a semiconductor device from a semiconductor wafer. In order to form the mask of the photoresist film, equipment for coating the port resist film, expensive exposure equipment, and ashing equipment for removing the photoresist film are required. As a result, a large operating cost and a consumable cost are generated in the mask forming process, resulting in a problem that the price of the semiconductor device is increased.
플라즈마를 이용하여 포토 레지스트막의 마스크 없이 복수의 반도체 장치가 형성된 반도체 웨이퍼를 개개의 반도체 장치마다 분할하는 반도체 장치 다이싱 방법이 제안된다.A semiconductor device dicing method is proposed which divides a semiconductor wafer on which a plurality of semiconductor devices are formed without using a mask of a photoresist film for each semiconductor device by using plasma.
본 발명의 일 양상에 따른 반도체 장치 다이싱 방법은, 카메라를 이용하여 반도체 웨이퍼에서 반도체 장치 형성면에 대한 패턴정보를 촬영하는 공정; 반도체 웨이퍼의 반도체 장치 형성면 측에 박리 가능한 보호 테이프를 첩부하는 보호 테이프 첩부 공정; 상기 보호 테이프를 첩부한 반도체 웨이퍼의 이면 측을 연삭하여 반도체 웨이퍼를 박화하는 이면 연삭 공정; 상기 연삭된 반도체 웨이퍼의 이면에 플라즈마를 조사하여 상기 이면에 형성된 가공 변질층을 제거하는 가공 변질층 제거 공정; 상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정; 상기 패턴이 형성된 반도체 웨이퍼의 이면에 플라즈마를 조사하여 상기 반도체 웨이퍼에 있어서 패턴이 형성되지 않은 부분을 제거하여, 상기 반도체 웨이퍼를 개개의 반도체 장치마다 복수의 반도체 칩으로 분할하는 플라즈마 다이싱 공정; 및 상기 분할된 복수의 반도체 칩으로부터 상기 보호 박리 테이프를 박리하는 테이프 박리 공정을 포함한다.A semiconductor device dicing method according to an aspect of the present invention includes: photographing pattern information of a semiconductor device formation surface on a semiconductor wafer using a camera; A protective tape pasting step of attaching a peelable protective tape to a semiconductor device formation surface side of a semiconductor wafer; A back surface grinding step of thinning the back surface of the semiconductor wafer on which the protective tape is affixed to thin the semiconductor wafer; A process altered layer removing step of removing a process altered layer formed on the back by irradiating a plasma to the back surface of the ground semiconductor wafer; Forming a pattern corresponding to the photographed pattern information on a rear surface of the semiconductor wafer from which the processing altered layer is removed; A plasma dicing step of irradiating plasma on the back surface of the semiconductor wafer on which the pattern is formed, removing portions of the semiconductor wafer where no pattern is formed, and dividing the semiconductor wafer into a plurality of semiconductor chips for each semiconductor device; And a tape peeling step of peeling the protective release tape from the divided plurality of semiconductor chips.
상기 카메라를 이용하여 반도체 웨이퍼에서 반도체 장치 형성면에 대한 패턴정보를 촬영하는 공정에 있어서, 상기 카메라는 적외선 카메라일 수 있다.In the process of photographing the pattern information on the semiconductor device formation surface from the semiconductor wafer using the camera, the camera may be an infrared camera.
상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정에 있어서, 레이저 또는 블레이드 톱(blade saw)를 이용하여 상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성할 수 있다.In the step of forming a pattern corresponding to the photographed pattern information on the back surface of the semiconductor wafer from which the processed altered layer is removed, the back surface of the semiconductor wafer from which the processed altered layer is removed by using a laser or a blade saw. A pattern corresponding to the photographed pattern information may be formed at the.
상기 패턴정보는, 스트리트 라인에 의해 구획된 복수의 반도체 장치 형성영역의 패턴일 수 있다.The pattern information may be a pattern of a plurality of semiconductor device formation regions partitioned by street lines.
상기 패턴정보는, 상기 반도체 웨이퍼에서 반도체 장치 형성면 또는 반도체 장치 비형성면의 일 영역에 바코드로 형성될 수 있다.The pattern information may be formed as a bar code on one region of the semiconductor device formation surface or the semiconductor device non-forming surface of the semiconductor wafer.
상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정은, 레이저 또는 블레이드 톱을 이용하여 촬영된 패턴정보에 해당되는 패턴을 상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 형성할 수 있다.In the process of forming a pattern corresponding to the photographed pattern information on the back surface of the semiconductor wafer from which the processed altered layer is removed, a pattern corresponding to the photographed pattern information by using a laser or a blade saw may be removed. It can form in the back surface of a semiconductor wafer.
상기 플라즈마 다이싱 공정은, 진공 챔버에 상기 패턴이 형성된 반도체 웨이퍼를 장착한 후, 상기 진공 챔버 내의 상기 패턴이 형성된 반도체 웨이퍼의 이면 측으로 불소계의 플라즈마 발생가스를 내뿜고, 상기 진공 챔버 내에 불소계의 플라즈마 발생가스 내뿜어진 상태에서 진공 챔버 내에 고주파 전압을 인가하는 순서로 수행될 수 있다. In the plasma dicing step, the semiconductor wafer having the pattern formed thereon is mounted in a vacuum chamber, and then a fluorine-based plasma generating gas is blown out to the back side of the semiconductor wafer on which the pattern is formed in the vacuum chamber, and the fluorine-based plasma is generated in the vacuum chamber. It may be performed in the order of applying a high frequency voltage in the vacuum chamber in the gas discharged state.
상기 분할된 복수의 반도체 칩으로부터 상기 보호 박리 테이프를 박리하는 테이프 박리 공정은, 상기 분할된 복수의 반도체 칩을 웨이퍼 링에 펼쳐진 다이싱 시트에 전사하고, 상기 분할된 복수의 반도체 칩을 다이싱 시트에 접착한 상태로, 상기 분할된 복수의 반도체 칩으로부터 보호 테이프를 박리하는 순서로 이루어질 수 있다.
The tape peeling process of peeling the said protective peeling tape from the said some divided semiconductor chip transfers the said some divided semiconductor chip to the dicing sheet unfolded in the wafer ring, and the said several divided semiconductor chip is dicing sheet In a state in which the adhesive tape is bonded to the semiconductor tape, the protective tape may be peeled off from the plurality of divided semiconductor chips.
본 발명의 실시예에 따르면, 플라즈마를 이용하여 포토 레지스트막의 마스크 없이 복수의 반도체 장치가 형성된 반도체 웨이퍼를 개개의 반도체 장치마다 분할함으로써, 반도체 칩의 제조원가를 낮출 수 있게 된다.According to the embodiment of the present invention, the semiconductor wafer, in which a plurality of semiconductor devices are formed without using a mask of a photoresist film by using plasma, is divided into individual semiconductor devices, thereby reducing the manufacturing cost of the semiconductor chip.
또한, 본 발명의 실시예에 따르면, 연삭 공정에서 반도체 웨이퍼의 이면 측에 형성된 가공 변질층을 플라즈마를 이용하여 스트레스 릴리프를 수행함으로써, 반도체 웨이퍼의 이면 측에 형성된 가공 변질층이 제거되어 반도체 웨이퍼의 휘는 현상(Warpage)을 방지할 수 있게 된다.
In addition, according to an embodiment of the present invention, by performing a stress relief using a plasma on the processing altered layer formed on the back side of the semiconductor wafer in the grinding process, the processed altered layer formed on the back side of the semiconductor wafer is removed to Warpage can be prevented.
도 1은 본 발명의 실시예에 따른 반도체 장치 다이싱 방법을 나타내는 흐름도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 장치 다이싱 방법의 공정 설명도.1 is a flowchart illustrating a semiconductor device dicing method according to an embodiment of the present invention.
2A to 2G are process explanatory diagrams of a semiconductor device dicing method according to an embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or custom of a user or an operator. Therefore, the definition should be made based on the contents throughout the specification.
도 1은 본 발명의 실시예에 따른 반도체 장치 다이싱 방법을 나타내는 흐름도이고, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 장치 다이싱 방법의 공정 설명도이다. 이 반도체 장치 다이싱 방법은 분할 위치를 나타내는 스트리트 라인에 의해 구획된 복수의 영역의 각각에 반도체 장치가 형성된 반도체 웨이퍼를 개개의 반도체 장치마다 분할하는 것이다.
1 is a flowchart illustrating a semiconductor device dicing method according to an embodiment of the present invention, and FIGS. 2A to 2G are process explanatory diagrams of a semiconductor device dicing method according to an embodiment of the present invention. This semiconductor device dicing method divides the semiconductor wafer in which the semiconductor device was formed in each of the several area | region divided by the street line which shows a division position for every semiconductor device.
도 1에서, 먼저 카메라를 이용하여 반도체 웨이퍼에서 반도체 장치 형성면의 패턴정보 촬영이 이루어진다(S1). 즉, 도 2a에 도시한 바와 같이, 반도체 웨이퍼(1)에서 반도체 장치 형성면의 패턴정보를 카메라를 이용하여 촬영하여 인식한다. 이때, 패턴정보는 스트리트 라인에 의해 구획된 복수의 영역일 수 있으며, 반도체 장치 형성면 또는 반도체 장치 비형성면의 일 영역에 바코드로 형성되어 있을 수 있다. 따라서, 카메라를 이용하여 반도체 장치 형성면 또는 비형성면의 일 영역에 형성된 바코드를 촬영하여 패턴정보를 파악할 수 있게 된다. 나아가, 카메라는 적외선 카메라일 수 있다.In FIG. 1, first, pattern information photographing of a semiconductor device formation surface is performed on a semiconductor wafer using a camera (S1). That is, as shown in FIG. 2A, the pattern information of the semiconductor device formation surface of the
반도체 웨이퍼에 기계 연삭 시의 보호용 테이프를 첩부 하는 보호 테이프 첩부 공정이 실행된다(S2). 즉 도 2b에 도시된 바와 같이 반도체 웨이퍼(1)의 반도체 장치 형성면(1a) 측에 박리 가능한 보호 테이프(2)를 첩부 한다. The protective tape sticking process of sticking the protective tape at the time of mechanical grinding to a semiconductor wafer is performed (S2). That is, as shown in FIG. 2B, the peelable
이어서, 이면 연삭 공정이 실행된다(S3). 즉, 도 2c에 도시된 바와 같이, 반도체 웨이퍼(1)를 보호 테이프(2) 측을 하면으로 하고 반도체 웨이퍼(1)의 이면 측을 연삭 헤드(미도시)에 의하여 연삭 하여 반도체 웨이퍼(1)를 박화 한다. 이에 따라 당초 t 두께에서 t1 두께만큼 연삭 되어 t2까지 박화 된다. Next, a back surface grinding process is performed (S3). That is, as shown in FIG. 2C, the
그러나, 반도체 웨이퍼(1)의 이면 측이 연삭 됨으로써 연삭된 반도체 웨이퍼(1)의 이면 측에 가공 변질층(1b)이 형성된다.However, since the back surface side of the
다음으로, 연삭면의 가공 변질층(1b)을 제거하는 스트레스 릴리프(Stress Relief)가 수행된다(S4). 이 스트레스 릴리프는 연삭면을 대상으로 불소계 가스에 의한 플라즈마 에칭에 의하여 이루어질 수 있다. Next, a stress relief (Stress Relief) for removing the processing deterioration layer (1b) of the grinding surface is performed (S4). This stress relief can be achieved by plasma etching with a fluorine-based gas on the grinding surface.
즉, 도 2d에 도시된 바와 같이, 연삭 공정을 통하여 반도체 웨이퍼(1)의 이면 측에 형성된 가공 변질층(1b)이 제거된다. 이로써 반도체 웨이퍼(1)의 휘는 현상(Warpage)을 방지할 수 있게 된다.That is, as shown in FIG. 2D, the
다음으로, 레이저 또는 블레이드 톱(Blade saw)을 이용하여 촬영된 패턴정보에 해당되는 패턴 형성 공정이 실행된다(S5). 즉, 도 2e에 도시된 바와 같이, 레이저 또는 블레이드 톱을 이용하여 촬영된 패턴정보에 해당되는 패턴(3)이 반도체 웨이퍼(1)의 이면에 형성된다. Next, a pattern forming process corresponding to pattern information photographed using a laser or a blade saw is performed (S5). That is, as illustrated in FIG. 2E, a
이어서, 플라즈마 다이싱 공정이 실행된다(S6). 즉, 진공 챔버(미도시)에 반도체 웨이퍼(1)를 장착한 후, 진공 챔버 내의 반도체 웨이퍼(1)의 이면 측으로 불소계의 플라즈마 발생가스를 내뿜고, 이 상태에서 진공 챔버 내에 고주파 전압을 인가한다. 이로 인해, 불소계 가스가 플라즈마화 함에 따른 불소 래디컬과 이온이 발생하고, 이 불소 래디컬의 화학작용과 가속된 이온의 물리 작용에 의해 플라즈마 다이싱이 수행된다. Next, a plasma dicing process is performed (S6). That is, after mounting the
도 2e에 도시된 바와 같이, 불소계 가스의 플라즈마를 반도체 웨이퍼(1)의 이면 측에 조사함으로써, 패턴(3)이 형성되지 않은 스트리드 라인(3a)의 부분이 불소 래디컬의 화학 작용과 가속된 이온의 물리 작용에 의해 제거된다. 그리고, 반도체 웨이퍼(1)의 전 두께를 관통하는 다이싱 홈(1c)을 형성함으로써 도 2f에 도시된 바와 같이 반도체 웨이퍼(1)를 개개의 반도체 장치마다 복수의 반도체 칩(1d)으로 분할된다.As shown in FIG. 2E, by irradiating the plasma backside of the
이후, 보호 테이프 박리가 수행된다(S7). 즉, 도 2g에 도시된 바와 같이 반도체 칩(1d)은 보호 테이프(2)에 첩부된 상태인 채로, 웨이퍼 링(5)에 펼쳐진 다이싱 시트(4)에 전사된다. 그리고, 복수의 반도체 칩(1d)을 다이싱 시트(4)에 접착한 상태로, 분할된 복수의 반도체 칩(1d)으로부터 보호 테이프(2)를 박리한다. 이로 인해, 반도체 칩(1d)은 반도체 장치 형성면(1a)을 위쪽으로 하여 이면 측이 다이싱 시트(4)에 지지된 상태가 된다.
Thereafter, peeling of the protective tape is performed (S7). That is, as shown in FIG. 2G, the
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.
So far, the present invention has been described with reference to the embodiments. Those skilled in the art will understand that the present invention may be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. Therefore, the scope of the present invention should not be limited to the above-described examples, but should be construed to include various embodiments within the scope and equivalents of the claims.
Claims (8)
반도체 웨이퍼의 반도체 장치 형성면 측에 박리 가능한 보호 테이프를 첩부하는 보호 테이프 첩부 공정;
상기 보호 테이프를 첩부한 반도체 웨이퍼의 이면 측을 연삭하여 반도체 웨이퍼를 박화하는 이면 연삭 공정;
상기 연삭된 반도체 웨이퍼의 이면에 플라즈마를 조사하여 상기 이면에 형성된 가공 변질층을 제거하는 가공 변질층 제거 공정;
상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정;
상기 패턴이 형성된 반도체 웨이퍼의 이면에 플라즈마를 조사하여 상기 반도체 웨이퍼에 있어서 패턴이 형성되지 않은 부분을 제거하여, 상기 반도체 웨이퍼를 개개의 반도체 장치마다 복수의 반도체 칩으로 분할하는 플라즈마 다이싱 공정; 및
상기 분할된 복수의 반도체 칩으로부터 상기 보호 박리 테이프를 박리하는 테이프 박리 공정을 포함하는, 반도체 장치 다이싱 방법.
Photographing pattern information of the semiconductor device formation surface on the semiconductor wafer using a camera;
A protective tape pasting step of attaching a peelable protective tape to a semiconductor device formation surface side of a semiconductor wafer;
A back surface grinding step of thinning the back surface of the semiconductor wafer on which the protective tape is affixed to thin the semiconductor wafer;
A process altered layer removing step of removing a process altered layer formed on the back by irradiating a plasma to the back surface of the ground semiconductor wafer;
Forming a pattern corresponding to the photographed pattern information on a rear surface of the semiconductor wafer from which the processing altered layer is removed;
A plasma dicing step of irradiating plasma on the back surface of the semiconductor wafer on which the pattern is formed, removing portions of the semiconductor wafer where no pattern is formed, and dividing the semiconductor wafer into a plurality of semiconductor chips for each semiconductor device; And
And a tape peeling step of peeling the protective release tape from the plurality of divided semiconductor chips.
상기 카메라를 이용하여 반도체 웨이퍼에서 반도체 장치 형성면에 대한 패턴정보를 촬영하는 공정에 있어서, 상기 카메라는 적외선 카메라인, 반도체 장치 다이싱 방법.
The method of claim 1,
In the step of photographing pattern information on the semiconductor device formation surface from the semiconductor wafer using the camera, the camera is an infrared camera dicing method.
상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정에 있어서, 레이저 또는 블레이드 톱(blade saw)를 이용하여 상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는, 반도체 장치 다이싱 방법.
The method of claim 1,
In the step of forming a pattern corresponding to the photographed pattern information on the back surface of the semiconductor wafer from which the processed altered layer is removed, the back surface of the semiconductor wafer from which the processed altered layer is removed by using a laser or a blade saw. A pattern corresponding to the photographed pattern information is formed in the semiconductor device dicing method.
상기 패턴정보는,
스트리트 라인에 의해 구획된 복수의 반도체 장치 형성영역의 패턴인, 반도체 장치 다이싱 방법.The method of claim 1,
The pattern information,
A semiconductor device dicing method, which is a pattern of a plurality of semiconductor device formation regions partitioned by street lines.
상기 패턴정보는,
상기 반도체 웨이퍼에서 반도체 장치 형성면 또는 반도체 장치 비형성면의 일 영역에 바코드로 형성되는, 반도체 장치 다이싱 방법.
The method of claim 4, wherein
The pattern information,
The semiconductor device dicing method of claim 1, wherein the semiconductor wafer is formed with a barcode on a region of the semiconductor device formation surface or the semiconductor device non-forming surface.
상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 상기 촬영된 패턴정보에 해당하는 패턴을 형성하는 공정은,
레이저 또는 블레이드 톱을 이용하여 촬영된 패턴정보에 해당되는 패턴을 상기 가공 변질층이 제거된 반도체 웨이퍼의 이면에 형성하는, 반도체 장치 다이싱 방법.
The method of claim 1,
Forming a pattern corresponding to the photographed pattern information on the back surface of the semiconductor wafer from which the processing altered layer is removed,
A semiconductor device dicing method, wherein a pattern corresponding to pattern information photographed using a laser or a blade saw is formed on the back surface of a semiconductor wafer from which the processing altered layer is removed.
상기 플라즈마 다이싱 공정은,
진공 챔버에 상기 패턴이 형성된 반도체 웨이퍼를 장착한 후, 상기 진공 챔버 내의 상기 패턴이 형성된 반도체 웨이퍼의 이면 측으로 불소계의 플라즈마 발생가스를 내뿜고, 상기 진공 챔버 내에 불소계의 플라즈마 발생가스 내뿜어진 상태에서 진공 챔버 내에 고주파 전압을 인가하는 순서로 수행되는, 반도체 장치 다이싱 방법.
The method of claim 1,
The plasma dicing process,
After mounting the semiconductor wafer on which the pattern was formed in the vacuum chamber, the fluorine-based plasma generating gas was blown out to the back side of the patterned semiconductor wafer in the vacuum chamber, and the vacuum chamber was flushed in the vacuum chamber. A dicing method of a semiconductor device, which is performed in an order of applying a high frequency voltage in the same.
상기 분할된 복수의 반도체 칩으로부터 상기 보호 박리 테이프를 박리하는 테이프 박리 공정은,
상기 분할된 복수의 반도체 칩을 웨이퍼 링에 펼쳐진 다이싱 시트에 전사하고, 상기 분할된 복수의 반도체 칩을 다이싱 시트에 접착한 상태로, 상기 분할된 복수의 반도체 칩으로부터 보호 테이프를 박리하는 순서로 이루어지는, 반도체 장치 다이싱 방법.
The method of claim 1,
The tape peeling process of peeling the said protective peeling tape from the divided some semiconductor chip,
A process of peeling a protective tape from the plurality of divided semiconductor chips while transferring the divided plurality of semiconductor chips to a dicing sheet spread on a wafer ring and adhering the plurality of divided semiconductor chips to a dicing sheet. The semiconductor device dicing method which consists of a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100019709A KR20110100723A (en) | 2010-03-05 | 2010-03-05 | Wafer dicing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100019709A KR20110100723A (en) | 2010-03-05 | 2010-03-05 | Wafer dicing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110100723A true KR20110100723A (en) | 2011-09-15 |
Family
ID=44953017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100019709A KR20110100723A (en) | 2010-03-05 | 2010-03-05 | Wafer dicing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110100723A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931427A (en) * | 2018-09-20 | 2020-03-27 | 三星电子株式会社 | Method for manufacturing semiconductor device |
-
2010
- 2010-03-05 KR KR1020100019709A patent/KR20110100723A/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931427A (en) * | 2018-09-20 | 2020-03-27 | 三星电子株式会社 | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285455B2 (en) | Manufacturing method of semiconductor chip | |
| US9570314B2 (en) | Methods for singulating semiconductor wafer | |
| TWI654709B (en) | Cutting a wafer with solder bumps on the back side of the wafer | |
| US20100015782A1 (en) | Wafer Dicing Methods | |
| US20120045611A1 (en) | Composite Carrier Structure | |
| US10083867B2 (en) | Method of processing a wafer | |
| US9754832B2 (en) | Semiconductor wafer and method of producing the same | |
| US10410923B2 (en) | Method of processing wafer | |
| JP2007214268A (en) | Process for fabrication of semiconductor device | |
| US20110256690A1 (en) | Integrated circuit wafer dicing method | |
| JP2019114712A (en) | Method for manufacturing element chip | |
| WO2023019819A1 (en) | Wafer cutting method | |
| JP6314047B2 (en) | Wafer processing method | |
| JP2007036129A (en) | Semiconductor device and method for manufacturing the same | |
| JP6315470B2 (en) | Split method | |
| JP4835583B2 (en) | Manufacturing method of semiconductor device with die attach film | |
| KR20110100723A (en) | Wafer dicing method | |
| CN111312658B (en) | Wafer processing method | |
| TW201810402A (en) | Etching method, etching apparatus and method for dividing a semiconductor wafer | |
| JP2018018980A (en) | Processing method for device wafer | |
| JP2018133496A (en) | Method for manufacturing device chip | |
| KR20110100883A (en) | Mask pattern forming method | |
| TWI675413B (en) | Method of wafer dicing | |
| JP2006287271A (en) | Method of manufacturing semiconductor device | |
| US20240006239A1 (en) | Device wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |