JP2006287271A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2006287271A JP2006287271A JP2006204278A JP2006204278A JP2006287271A JP 2006287271 A JP2006287271 A JP 2006287271A JP 2006204278 A JP2006204278 A JP 2006204278A JP 2006204278 A JP2006204278 A JP 2006204278A JP 2006287271 A JP2006287271 A JP 2006287271A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- substrate
- silicon substrate
- region
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
この発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来より、ウェハプロセスにおいて半導体素子等が作り込まれたシリコン基板等のウェハを複数個のチップに個片化するに当たり、回転ブレードを用いたダイシング方法が利用されている。 2. Description of the Related Art Conventionally, a dicing method using a rotating blade has been used to divide a wafer such as a silicon substrate into which a semiconductor element or the like is formed in a wafer process into a plurality of chips.
このブレードを用いたダイシング方法は、WCSP(Waferlevel Chip Size Package)の製造プロセスにおいて、外部端子形成工程後のウェハを個片化する場合にも利用されている。 This dicing method using a blade is also used when a wafer after an external terminal forming step is separated into pieces in a manufacturing process of WCSP (Waferlevel Chip Size Package).
近年、サファイア層上にシリコン薄膜が形成されたSOS(Silicon On Sapphire)基板を具えるデバイスが、低消費電力及び高速性の点から注目されている。 In recent years, a device including an SOS (Silicon On Sapphire) substrate in which a silicon thin film is formed on a sapphire layer has attracted attention from the viewpoint of low power consumption and high speed.
しかし、SOS基板を構成するサファイアは、ダイヤモンドに次いで硬度が高い。そのため、サファイア基板に対してダイシングを行う場合には、ブレードの回転速度を極めて低速(通常の回転速度の数十分の一〜百分の一程度の回転速度)にして行うか、又はレーザ光を用いたダイシング方法が利用されている。 However, sapphire constituting the SOS substrate has the second highest hardness after diamond. Therefore, when dicing the sapphire substrate, the blade is rotated at a very low rotation speed (rotation speed about several tenths to one hundredth of the normal rotation speed) or laser light. A dicing method using is used.
これまで、レーザ光を用いたダイシング方法として、レーザ光による熱溶融を利用した方法が利用されているが、熱歪みやコンタミネーション等の解決すべき課題も多い。 Until now, as a dicing method using laser light, a method using thermal melting by laser light has been used, but there are many problems to be solved such as thermal distortion and contamination.
そこで、近年では、レーザ光による新たなダイシング方法として、非加熱加工方式(或いは、非溶融方式とも称する。)が提案されている。具体的には、浜松ホトニクス(株)が開発したステルスダイシング方法(例えば、特許文献1参照)や(株)ディスコが開発したショートパルスレーザを利用した方法がある。
しかしながら、上述したブレードを用いたダイシング方法を利用する場合には、チップサイズよりも数十から百μm程度のマージンの設定が必要となる。なぜなら、ダイシング時に発生するカーフ幅やダイシングの衝撃で生じるチッピング等を考慮しなくてはならないためである。 However, when using the above-described dicing method using a blade, it is necessary to set a margin of about several tens to one hundred μm from the chip size. This is because the kerf width generated during dicing, chipping caused by the impact of dicing, and the like must be taken into consideration.
そのため、実際のチップサイズよりも大きなチップサイズを設計せねばならない。これにより、ウェハ1枚当たりのチップ収集数が減少するため、製品コストが増大する。 Therefore, a chip size larger than the actual chip size must be designed. As a result, the number of chips collected per wafer is reduced, which increases the product cost.
また、特に、SOS基板を用いた場合には、カーフ幅やダイシングの発生に加え、サファイア基板が難削材であることからダイシングに長時間を要する。その結果、ブレードが早く消耗してしまい、大幅なコストアップとなる。 In particular, when an SOS substrate is used, in addition to the occurrence of kerf width and dicing, a long time is required for dicing because the sapphire substrate is a difficult-to-cut material. As a result, the blades are consumed quickly, resulting in a significant cost increase.
また、WCSPの場合も同様に、パッケージサイズを実際のパッケージサイズよりも大きく設計せねばならず、製品コストが増大する。 Similarly, in the case of WCSP, the package size must be designed larger than the actual package size, which increases the product cost.
一方、上述した非加熱加工方式(或いは、非溶融方式とも称する。)を利用した場合には、カーフ幅及びチッピングが殆ど発生しないうえに、ブレードを用いたダイシング方法よりも高速ダイシングが可能である。 On the other hand, when the above-described non-heat processing method (or also referred to as a non-melting method) is used, kerf width and chipping hardly occur and high-speed dicing is possible as compared with a dicing method using a blade. .
しかし、非加熱加工方式のダイシングには、以下のような問題があった。 However, the non-heat processing type dicing has the following problems.
レーザ光を加工対象物に照射するに当たり、レーザ光路中に、レーザ光を透過させ難い難透過部が介在している場合がある。 When irradiating the workpiece with the laser beam, there may be a case where a difficult-to-transmit part that is difficult to transmit the laser beam is interposed in the laser beam path.
このとき、ダイシングの実施が不可能となる、あるいはレーザ光が加工対象物の表面で散乱されることによりレーザ光の加工対象物内への集光率が低下してしまい、その結果、著しいカーフ幅やチッピングが発生する場合がある。 At this time, dicing cannot be performed, or the laser beam is scattered on the surface of the workpiece, so that the condensing rate of the laser beam into the workpiece is lowered. Width and chipping may occur.
こうした難透過部としては、例えば、ウェハのダイシングライン上に設けられた、プロセスモニタ用TEGの金属膜や、WCSPにおける封止層等が挙げられる。 Examples of such a hardly transmissive part include a metal film of a process monitor TEG provided on a wafer dicing line, a sealing layer in WCSP, and the like.
また、近年の半導体装置の高集積化の要求の高まりとともに、薄型化されたシリコン基板等の実用化が急務となっている。しかし、カーフ幅やチッピングは基板の薄型化に伴って顕著となるため、現状では技術的課題も多い。 In addition, with the recent increase in demand for higher integration of semiconductor devices, there is an urgent need to put a thin silicon substrate into practical use. However, since the kerf width and chipping become conspicuous as the substrate becomes thinner, there are many technical problems at present.
そこで、この発明の目的は、レーザ光を用いた非溶融方式のダイシングを加工対象物の構造形態に拘わらず適用可能とすることにより、カーフ幅やチッピングの発生が抑制された半導体装置及びその製造方法を提供することにある。 Accordingly, an object of the present invention is to make it possible to apply non-melting type dicing using a laser beam regardless of the structural form of a workpiece, and to thereby reduce the occurrence of kerf width and chipping, and its manufacture. It is to provide a method.
この発明は、表面及び裏面を有し、複数の実効領域と当該実効領域を囲むダイシング領域とが定義された基板を準備する工程と、実効領域上に電極パッドを形成する工程と、実効領域上に電極パッドの表面を露出させる絶縁膜を形成する工程と、実効領域上に、電極パッドの表面から絶縁膜上に延在する再配線を形成する工程と、再配線上にポスト部を形成する工程と、ポスト部の側面を覆うように実効領域上およびダイシング領域上に基板よりもレーザー光透過率が低い封止層を形成する工程と、基板の裏面を研削する工程と、基板の裏面側から該基板のダイシング領域にレーザー光を照射することにより基板内部に改質部を形成する工程と、基板のダイシング領域上に形成された封止層を表面側から研削する工程とを実行することにより、基板の実効領域を個片化することを特徴とする。 The present invention includes a step of preparing a substrate having a front surface and a back surface and defining a plurality of effective regions and a dicing region surrounding the effective region, a step of forming an electrode pad on the effective region, and an effective region Forming an insulating film that exposes the surface of the electrode pad, forming a rewiring extending from the surface of the electrode pad on the insulating film on the effective region, and forming a post portion on the rewiring A step, a step of forming a sealing layer having a lower laser light transmittance than the substrate on the effective region and the dicing region so as to cover the side surface of the post portion, a step of grinding the back surface of the substrate, and the back surface side of the substrate Performing a step of forming a modified portion inside the substrate by irradiating the dicing region of the substrate with a laser beam and a step of grinding the sealing layer formed on the dicing region of the substrate from the surface side. By Wherein the singulating effective area of the substrate.
この発明では、基板の表面側に封止層が存在する状態で、かかる基板の裏面側から、基板に対してレーザ光を照射する。ここで、封止層は、基板よりもレーザ光透過率が低いので、切断されない。その後、封止層を表面側から研削する。少なくともこれら一連の工程を行うことにより、カーフ幅やチッピングの発生を抑制しつつ、基板の実効領域を個片化することができる。 In the present invention, the substrate is irradiated with laser light from the back side of the substrate in a state where the sealing layer is present on the front side of the substrate. Here, the sealing layer is not cut because the laser light transmittance is lower than that of the substrate. Thereafter, the sealing layer is ground from the surface side. By performing at least a series of these steps, the effective area of the substrate can be separated into individual pieces while suppressing the occurrence of kerf width and chipping.
以下、図1から図8を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明に係る半導体装置の一構成例を概略的に示してある。また、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明をこれら図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング(すなち、斜線)は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。 An embodiment of the present invention will be described below with reference to FIGS. Each drawing schematically shows one configuration example of the semiconductor device according to the present invention. Each drawing merely schematically shows the shape, size, and arrangement relationship of each component to the extent that the present invention can be understood, and the present invention is not limited to these illustrated examples. Further, for easy understanding of the drawing, hatching (in other words, hatched lines) showing a cross section is omitted except for a part. In the following description, specific materials and conditions may be used. However, these materials and conditions are only preferred examples, and are not limited to these. Moreover, in each figure, the same component is attached | subjected and shown, and the duplicate description may be abbreviate | omitted.
<第1の実施の形態>
図1及び図2を参照して、この発明の第1の実施の形態に係る半導体装置およびその製造方法につき説明する。図1(A)は、この実施の形態に係る半導体装置にダイシングされる前のウェハの一部を概略的に示す平面図であり、図1(B)は、レーザ光の照射装置である。また、図2(A)は、図1(A)を一点鎖線A−A線に沿って切断して得られる切り口(すなわち、断面)を図中矢印方向から見た断面図である。図2(B)〜図2(D)は、図2(A)に続く、この実施の形態の半導体装置及びその製造方法の説明に供する断面図である。
<First Embodiment>
With reference to FIGS. 1 and 2, a semiconductor device and a manufacturing method thereof according to a first embodiment of the present invention will be described. FIG. 1A is a plan view schematically showing a part of a wafer before dicing into the semiconductor device according to this embodiment, and FIG. 1B is a laser light irradiation device. FIG. 2A is a cross-sectional view of a cut end (that is, a cross section) obtained by cutting FIG. 1A along the one-dot chain line AA from the arrow direction in the drawing. 2B to 2D are cross-sectional views subsequent to FIG. 2A for explaining the semiconductor device of this embodiment and the manufacturing method thereof.
この実施の形態の半導体装置の製造方法を以下に説明する。 A method for manufacturing the semiconductor device of this embodiment will be described below.
先ず、図2(A)に示すように、加工対象物として、ウェハプロセス終了後の積層体15を用意する。積層体15には、後のダイシング工程を経て個片化されるべき、複数個の実効チップ領域24が行列配置されて設けられている。尚、図2(A)には、図の複雑化を回避するために、一例として、3つの実効チップ領域24を図示してある。尚、この積層体15をウェハとも称する。
First, as shown in FIG. 2A, a laminated
また、積層体15の表面には、実効チップ領域24毎にダイシングするのに要するダイシング領域20が、隣り合う実効チップ領域24間に所定の幅で形成されている。
A
この実施の形態の積層体15は、第1の層12と、当該第1の層12よりもレーザ光を透過させ難い難透過性の第2の層17とを具えている。
The laminated
この第2の層17は、ダイシング領域20に設けられた、プロセスモニタ用のTEG(Test Element Group)を構成している。TEGとは、ウェハプロセスに含まれる各プロセス用の評価用回路である。近年では、ウェハ1枚当たりのチップ収集数の向上を目的として、ダイシング領域20に形成する場合が多い。
The
この構成例の第1の層12は、シリコン(Si)基板である。
The
この構成例の第2の層17は、ダイシング領域20のシリコン基板12上に形成されている、電極パッド16b、シリコン酸化膜14b及びパッシベーション膜18bで構成されている。電極パッド16bは、ダイシング領域20のシリコン基板12へのレーザ光を透過させ難い難透過性を有するため、以下、電極パッド16bを難透過部と称する場合がある。
The
具体的に、ダイシング領域20では、アルミニウムからなる電極パッド16bが、シリコン基板12上に設けられたシリコン酸化膜14bを介して形成されている。シリコン酸化膜14b上には、電極パッド16bの表面を露出させるように、シリコン窒化膜からなるパッシベーション膜18bが形成されている。
Specifically, in the
尚、難透過部は、TEGが具える電極パッド16bの金属層部分のみに限定されない。よって、ダイシング領域20に、TEGに替わって、例えば、ウェハバーン・イン用の金属配線層が形成されている場合には、当該金属配線層を難透過部とする構成であっても良い。
The hard-to-transmit portion is not limited to the metal layer portion of the
一方、実効チップ領域24のシリコン基板12上には、アルミニウムからなる電極パッド16aが、シリコン基板12上に形成されたシリコン酸化膜14aを介して形成されている。シリコン酸化膜14a上には、電極パッド16aの表面を露出させるように、シリコン窒化膜からなるパッシベーション膜18aが形成されている。
On the other hand, an
積層体15のシリコン基板12の裏面aを、シートであるダイシングテープ26上に固定する。ダイシングテープ26には、ポリオレフィンからなる基材表面に、粘着材となる紫外線硬化型アクリル樹脂が塗布されたものを使用できる。
The back surface a of the
続いて、図2(B)に示すように、第1の研削工程として、第2の層17を研削して除去して、ダイシング領域20の、第1の層であるシリコン基板12を露出させる。
Subsequently, as shown in FIG. 2B, as the first grinding process, the
すなわち、この実施の形態での第1の研削工程は、積層体15のダイシング領域20のシリコン基板12上にある難透過部である、電極パッド16bの除去を主たる目的とする。一般的に、シリコン酸化膜14b及びパッシベーション膜18bは、レーザ光を透過するためである。しかし、実際には、電極パッド16bの選択的な除去は複雑である。さらに、ダイシング工程時におけるダイシング領域20のより一層の平滑性、及び個片化処理の容易性を考慮して、シリコン酸化膜14b及びパッシベーション膜18bの除去も同時に行うのが好ましい。
That is, the main purpose of the first grinding process in this embodiment is to remove the
第1の研削工程は、研削手段として、例えば、高速回転させたブレードを用いて行う。金属製の円盤の外周部に20〜30μmの範囲内の粒径が多数を占めるダイヤモンド細粒が固着された♯600(目の粗さの指標)ブレードから、4〜6μmの範囲内の粒径が多数を占めるダイヤモンド細粒が固着された♯2000ブレードを用いるのが良い。 The first grinding step is performed using, for example, a blade rotated at high speed as a grinding means. From a # 600 (diameter of eye roughness) blade in which diamond fine grains having a large particle diameter in the range of 20-30 μm are fixed to the outer periphery of a metal disk, the particle diameter in the range of 4-6 μm. It is preferable to use a # 2000 blade to which diamond fine grains occupying a large number are fixed.
また、より好ましくは、5〜10μmの範囲内の粒径が多数を占めるダイヤモンド細粒が固着された♯1500ブレードを用いるのが良い。きめの細かいダイヤモンドが固着されたブレードは、研削面の平滑性を向上させることができる一方で、ブレードの目詰まりが問題となる。そこで、これらを鑑み、5〜10μmの範囲内の粒径が多数を占めるダイヤモンド細粒が固着されたブレードとするのが実用上好適だからである。 More preferably, it is preferable to use a # 1500 blade to which fine diamond grains having a large particle diameter in the range of 5 to 10 μm are fixed. The blade to which fine diamond is fixed can improve the smoothness of the ground surface, but clogging of the blade becomes a problem. Therefore, in view of these, it is practically preferable to use a blade to which diamond fine particles having a large number of particle sizes in the range of 5 to 10 μm are fixed.
具体的には、軸回りに高速回転させた、5〜10μmの範囲内の粒径が多数を占めるダイヤモンド細粒が固着されたブレード28を、ダイシング領域20の電極パッド16bに押し当てる。そして、このブレード28を、ダイシング領域20に沿って所定の圧力を加えながらシリコン基板12の方向へ移動させる。このときのブレードの切り込み深さは、難透過部である電極パッド16bをはじめ、パッシベーション膜18b及びシリコン酸化膜14bが除去される深さとなるように、序々に切り込みを深くしていく。こうして、ダイシング領域20のシリコン基板12を露出させる。尚、この第1の研削工程では、少なくとも電極パッド16bが除去されれば良い。そのため、ブレード28の切り込み深さは任意好適に設定可能であるが、ダイシング領域20のシリコン基板12の表層が許容範囲内で僅かに研削される程度とするのが良い。これにより、第2の層17(14b、16b及び18b)の除去はもとより、ダイシング領域20の、シリコン基板12の表面bの平滑化を併せて実現できるからである。また、研削条件を任意好適に設定することにより、第1の研削工程後のシリコン基板12の表面bを鏡面にすることも可能である。
Specifically, the
続いて、図2(C)に示すように、レーザ光によって加工対象物を切断するダイシング工程を行う。この実施の形態では、非溶融方式(あるいは、非加熱加工方式とも称する)のレーザーダイシングを例に挙げて説明する。 Subsequently, as shown in FIG. 2C, a dicing process is performed in which the workpiece is cut by laser light. In this embodiment, laser dicing using a non-melting method (or a non-heat processing method) will be described as an example.
この実施の形態では、非溶融方式のレーザーダイシングを行うに当たり、レーザ光の照射条件を、例えば、光源をYAGレーザとし、レーザ光波長を1064mnとし、及びレーザ光スポット断面積を3.14×10-8cm2として行う。また、レーザ光を照射する際の位置合わせは、シリコン基板12が赤外線を透過することから、赤外カメラで観察することにより可能である。尚、レーザ光の照射条件は上述のみに限定されず、目的や設計に応じて任意好適に設定可能である。
In this embodiment, when performing non-melting type laser dicing, the laser light irradiation conditions are, for example, that the light source is a YAG laser, the laser light wavelength is 1064 mn, and the laser light spot cross-sectional area is 3.14 × 10. It carried out as a -8 cm 2. Further, the alignment when irradiating the laser beam is possible by observing with an infrared camera because the
具体的には、ダイシング領域20に露出されたシリコン基板12の内部にレーザ光の集光点を合わせながら、当該ダイシング領域20に沿ってレーザ光を照射する。
Specifically, the laser beam is irradiated along the
このときのレーザ光の照射装置の一例は、図1(B)に示すように、レーザ光源80と対象物82との間の所定位置に集光レンズ84が設けられた構成である。このような構成によれば、集光レンズ84によってレーザ光を対象物82の深さ方向の任意の部分に選択的に集光(図中、集光点をPで示してある。)することができる。
An example of the laser beam irradiation apparatus at this time is a configuration in which a
ダイシング工程を実施するに当たり、既に、第1の研削工程で、ダイシング領域20に当初形成されていた電極パッド16bが除去されている。そのため、レーザ光がダイシング領域20で乱反射、あるいはレーザ光がシリコン基板12の表面で散乱されることによりレーザ光のシリコン基板12内への集光率が低下するのを抑制することができる。
In carrying out the dicing step, the
この実施の形態では、シリコン基板12の内部に高精度で集光されたレーザ光によって、多光子吸収に起因する改質部23が形成される。またこのとき、改質部23の形成に伴う内部応力や歪みによって、改質部23を起点とするクラック25が発生する。すなわち、改質部23は、この発生に起因してクラック25が発生するのでクラック発生源とも称する。
In this embodiment, the modified
この実施の形態の非溶融方式では、ダイシング領域20に沿って改質部23に起因して発生するクラック25によって、積層体15自体がチップ10に切断される。或いは、このクラック25を利用して、実効チップ領域24及びダイシング残余領域20aからなる積層体をチップ10に、それぞれ切断することができる。
In the non-melting method of this embodiment, the
ここでのクラック25は、シリコン基板12の表面bから裏面aに到達するスルーカットの場合であるが、シリコン基板の裏面aに到達しないハーフカットの場合であっても良い。ハーフカットである場合は、その後、さらに新たなダイシング工程を行うか、又はシリコン基板を折り曲げて、積層体15をダイシング領域20に沿って個々のチップ10に切断することができる。
The
その後、ダイシングテープ26から、切断された各チップを剥がし取る。
Thereafter, each cut chip is peeled off from the dicing
ダイシングテープ26の紫外線硬化型アクリル樹脂に、紫外線を照射して硬化させる。その後、基材部分を所定方向に延ばして、チップ10間に間隙を形成する(図2(D))。この状態を維持しながら、ダイシングテープ26の裏面から力を加えて個別にチップ10を突き上げて、ダイシングテープから個々のチップ10である半導体装置を剥がし取る(以下、この工程を剥離工程と称する。)。
The ultraviolet curable acrylic resin of the dicing
上述した説明から明らかなように、この実施の形態では、レーザによる非溶融方式のダイシング工程を行うに当たり、前処理として、被ダイシング面の平滑化を目的とする第1の研削工程を行っている。 As is apparent from the above description, in this embodiment, when performing the non-melting-type dicing process using a laser, the first grinding process for the purpose of smoothing the surface to be diced is performed as a pretreatment. .
よって、ダイシング工程の際に、レーザ光が被ダイシング面で乱反射、あるいはレーザ光がシリコン基板の内部にまで透過されても、散乱によって集光率が低下するのを抑制することができる。 Therefore, in the dicing process, even if the laser light is irregularly reflected on the surface to be diced or the laser light is transmitted to the inside of the silicon substrate, it is possible to suppress a reduction in the light collection rate due to scattering.
そのため、これまでのように、ブレードを用いたダイシング方法のみでチップを個片化する場合よりも、カーフ幅やチッピングの発生を抑制することができる。 Therefore, the generation of kerf width and chipping can be suppressed as compared with the case where chips are separated into pieces only by a dicing method using a blade as in the past.
その結果、実際のチップサイズに対するマージンをこれまでよりも狭く設計することができるので、個片化後のチップサイズの小型化を図ることができる。 As a result, since the margin for the actual chip size can be designed to be narrower than before, the chip size after separation can be reduced.
これに伴い、ウェハ1枚当たりのチップ収集数が向上するため、製品コストの低減を期待できる。 Along with this, since the number of chips collected per wafer is improved, a reduction in product cost can be expected.
<第2の実施の形態>
図3を参照して、この発明の第2の実施の形態につき説明する。図3(A)〜(D)は、この実施の形態の半導体装置及びその製造方法の説明に供する、図2(A)〜(D)と同様な、断面図である。尚、第1の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略する(以下の各実施の形態についても同様とする)。
<Second Embodiment>
A second embodiment of the present invention will be described with reference to FIG. FIGS. 3A to 3D are cross-sectional views similar to FIGS. 2A to 2D, which are used to explain the semiconductor device and the manufacturing method thereof according to this embodiment. The same components as those already described in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted (the same applies to the following embodiments). ).
この実施の形態では、第1の研削工程を、第1の層であるシリコン層12の裏面aに対して行う点が、第1の実施の形態との主な相違点である。
In this embodiment, the main difference from the first embodiment is that the first grinding step is performed on the back surface a of the
先ず、図3(A)に示すように、第1の実施の形態で説明した積層体(ウェハ)15の第2の層17の頂面cを、ダイシングテープ26上に固定する。
First, as shown in FIG. 3A, the top surface c of the
その後、第1の研削工程として、シリコン基板12の裏面aの研削を行う。
Then, the back surface a of the
この実施の形態の第1の研削工程は、シリコン基板12の薄型化、及びシリコン基板12の表面(ここでは、裏面aに相当する。)の平滑化を主たる目的とする。
The main purpose of the first grinding process of this embodiment is to reduce the thickness of the
そこで、図3(B)に示すように、先ず、研削手段として、例えば、比較的きめの粗いダイヤモンドが固着された砥石を軸回りに高速回転させながら、シリコン基板12の裏面a全体の研削を行い、シリコン基板12を所定の厚み程度とする(1回目の研削)。初めにきめの粗い砥石を使用するのは、処理時間の短縮等を考慮してのことである。その後、上述の砥石よりもきめの細かいダイヤモンド細粒が固着された砥石29でシリコン基板12の裏面a全体をさらに研削して、シリコン基板12の厚さをさらに薄くする(2回目の研削)。
Therefore, as shown in FIG. 3B, first, as a grinding means, for example, the entire back surface a of the
こうした第1の研削工程によって、シリコン基板の薄型化はもとより、シリコン基板の裏面aの平滑化を併せて実現できる。また、2回目の研削が、1回目の研削よりもきめの細かい砥石を使用して実行されるので、第1の研削工程後のシリコン基板の裏面aを鏡面にすることも可能である。尚、ここでの研削手段は砥石のみに限定されず、シリコン基板12の全面を研削可能なものを任意好適に選択することができる。
By such a first grinding process, not only the silicon substrate can be thinned, but also the back surface a of the silicon substrate can be smoothed. Further, since the second grinding is performed using a finer grinding wheel than the first grinding, it is possible to make the back surface a of the silicon substrate after the first grinding process a mirror surface. Note that the grinding means here is not limited to a grindstone, and any means capable of grinding the entire surface of the
続いて、レーザ光によるダイシング工程として、非溶融方式のダイシング工程を、第1の実施の形態で説明した方法と同様の方法で行う(図3(C))。 Subsequently, as a dicing process using laser light, a non-melting type dicing process is performed by the same method as that described in the first embodiment (FIG. 3C).
ダイシング工程を行うに当たり、既に、第1の研削工程で、ダイシング領域20のシリコン基板12の裏面aが平滑化されている。そのため、レーザ光がダイシング領域20で乱反射、あるいはレーザ光が加工対象物の表面で散乱されることによりレーザ光の加工対象物内への集光率が低下するのを抑制することができる。
In performing the dicing step, the back surface a of the
したがって、第1の実施の形態と同様に、シリコン基板12の内部に高精度で集光されたレーザ光によって、改質部23が形成される。そして、この改質部23を起点とするクラック25を利用して、積層体(ウェハ)15を、実効チップ領域24及びダイシング残余領域20aからなるチップ10にそれぞれ切断することができる。尚、ダイシング工程終了後、第2の層17は、電極パッド16bが難透過部であることから、ダイシング領域20に切断されずに残存している。
Therefore, similarly to the first embodiment, the modified
その後、第1の実施の形態と同様の方法で、ダイシングテープ26から切断された各チップを剥がし取る、剥離工程を行う(図3(D))。
Thereafter, a peeling process is performed in which each chip cut from the dicing
この実施の形態の剥離工程では、ダイシングテープを所定方向に延ばすことよって第2の層17部分を機械的に破壊し、チップ10間に間隙を形成することができる。
In the peeling step of this embodiment, the dicing tape is extended in a predetermined direction, whereby the
上述した説明から明らかなように、この実施の形態では、第1の実施の形態と同様の効果を得ることができる。 As is apparent from the above description, this embodiment can provide the same effects as those of the first embodiment.
さらに、この実施の形態の第1の研削工程によって、シリコン基板表面の平滑化と、シリコン基板の薄型化とを併せて行うことができる。 Furthermore, the first grinding process of this embodiment can perform both the smoothing of the silicon substrate surface and the thinning of the silicon substrate.
そのため、ダイシング工程では、薄型化されたシリコン基板等に対して顕著であるカーフ幅やチッピングの発生を抑制することができる。 Therefore, in the dicing process, it is possible to suppress the occurrence of kerf width and chipping that are remarkable with respect to a thinned silicon substrate or the like.
したがって、この実施の形態によれば、薄型化が実現された半導体装置を、効率良くかつ安定して得ることができる。 Therefore, according to this embodiment, a thin semiconductor device can be obtained efficiently and stably.
<第3の実施の形態>
図4を参照して、この発明の第3の実施の形態につき説明する。図4(A)〜(D)は、この実施の形態の半導体装置及びその製造方法の説明に供する、図2(A)〜(D)と同様な、断面図である。
<Third Embodiment>
A third embodiment of the present invention will be described with reference to FIG. 4A to 4D are cross-sectional views similar to FIGS. 2A to 2D, which are used to explain the semiconductor device and the manufacturing method thereof according to this embodiment.
この実施の形態では、第1の層を、サファイア層37上にシリコン薄膜35が形成されたSOS(Silicon On Sapphire)基板32とした点が、第1の実施の形態との主な相違点である。SOS基板32とは、サファイア基板37上に、水素化ケイ素(SiH4)ガスの熱分解によって単結晶であるシリコン薄膜35をエピタキシャル成長させた基板である。尚、積層体40のうち、SOS基板32以外の構造については第1の実施の形態と同様であるので、その詳細な説明は省略する。
In this embodiment, the first layer is an SOS (Silicon On Sapphire)
先ず、図4(A)に示すように、加工対象物として、ウェハプロセス終了後の積層体40を用意する。積層体40には、後のダイシング工程を経て個片化される、複数のチップ27が行列配置されている。尚、図4(A)では、図の複雑化を回避するために、一例として、3つのチップを図示してある。
First, as shown in FIG. 4A, a
積層体40のサファイア基板37の裏面dを、ダイシングテープ26上に固定した後、第1の実施の形態と同様に、第1の研削工程からレーザ光によるダイシング工程、すなわち非溶融方式のダイシング工程までを行う(図4(B)〜(C))。
After the back surface d of the
そのため、この実施の形態のダイシング工程においても改質層23が形成されるが、ここではサファイア基板37が難削材であることから、サファイア基板37の裏面dにクラック38が到達しない、ハーフカットとなる場合が多い。この場合は、さらに新たなダイシング工程を行い新たにクラック39を形成してなどして、積層体40をダイシング領域20に沿って切断しておくのが良い。第2の実施の形態のように剥離工程において、各チップ毎に機械的に破壊するのは、サファイア基板が難削材であることから困難なためである。
For this reason, the modified
続いて、第1の実施の形態と同様の方法で、ダイシングテープ26から、切断された各チップを剥がし取る、剥離工程を行う(図4(D))。
Subsequently, a peeling process is performed in which each cut chip is peeled off from the dicing
上述した説明から明らかなように、この実施の形態では、第1の実施の形態と同様の効果を得ることができる。 As is apparent from the above description, this embodiment can provide the same effects as those of the first embodiment.
さらに、サファイア基板のような難削材を具えた加工対象物のダイシング時間を、これまでのように、ブレードを用いたダイシング方法のみで行う場合よりも、大幅に短縮することができる。 Furthermore, the dicing time of a workpiece having a difficult-to-cut material such as a sapphire substrate can be greatly reduced as compared with the case where the dicing method using a blade alone is used.
よって、従来よりも高効率なダイシングを実現できるため、製品コストの低減を期待できる。 Therefore, since dicing can be realized with higher efficiency than before, reduction in product cost can be expected.
<第4の実施の形態>
図5〜図7を参照して、この発明の第4の実施の形態に係る半導体装置及びその製造方法つき説明する。図5は、この実施の形態に係る半導体装置にダイシングされる前のウェハの一部を概略的に示す平面図である。また、図6(A)は、図5を一点鎖線B−B線に沿って切断して得られる切り口(すなわち、断面)を図中矢印方向から見た断面図である。図6(B)〜図7(B)は、図6(A)に続く、この実施の形態の半導体装置及びその製造方法の説明に供する断面図である。この実施の形態では、ダイシング工程を要する加工対象物を封止層を具える構造とし、一例としてWCSPの場合につき説明する。
<Fourth embodiment>
With reference to FIGS. 5 to 7, a semiconductor device and a manufacturing method thereof according to a fourth embodiment of the present invention will be described. FIG. 5 is a plan view schematically showing a part of the wafer before dicing into the semiconductor device according to this embodiment. FIG. 6A is a cross-sectional view of a cut surface (that is, a cross section) obtained by cutting FIG. FIG. 6B to FIG. 7B are cross-sectional views for explaining the semiconductor device of this embodiment and the manufacturing method thereof following FIG. 6A. In this embodiment, a workpiece that requires a dicing process has a structure including a sealing layer, and a case of WCSP will be described as an example.
この実施の形態の半導体装置の製造方法を以下に説明する。 A method for manufacturing the semiconductor device of this embodiment will be described below.
先ず、図6(A)に示すように、加工対象物として、外部端子形成工程後の積層体65を用意する。積層体65には、後のダイシング工程を経て個片化されるべき、複数個のWCSP実効領域60が行列配置されている。尚、この実施の形態では、外部端子形成後のウェハから個片化された、個々のパッケージをWCSPと称して説明する。また、図6(A)には、図の複雑化を回避するために、一例として、2つのWCSP実効領域60を図示してある。
First, as shown in FIG. 6A, a laminate 65 after the external terminal formation step is prepared as a processing object. In the
また、積層体65の表面には、WCSP実効領域60にダイシングするのに要するダイシング領域62が、隣り合うWCSP実効領域60間に所定の幅で形成されている。
Further, a dicing
この実施の形態の積層体65は、第1の層42と、当該第1の層42よりもレーザ光を透過させ難い難透過性の第2の層47とを具えている。
The
この構成例の第1の層42は、シリコン基板である。
The
この構成例の第2の層47は、ダイシング領域62のシリコン基板42上に形成されている、電極パッド46b、シリコン酸化膜44b、パッシベーション膜48b及び封止層55bである。第2の層47を構成する電極パッド46b及び封止層55bは、ダイシング領域62のシリコン基板42へのレーザ光を透過させ難い難透過性を有するため、以下、電極パッド46b及び封止層55を難透過部と称する。
The
この第2の層47のうち、電極パッド46b、シリコン酸化膜44b及びパッシベーション膜48bは、第1の実施の形態と同様に、プロセスモニタ用のTEGを構成している。また、封止層55bは、これら電極パッド46b、シリコン酸化膜44b及びパッシベーション膜48bを覆うように形成されている。尚、詳細な構造については、第1の実施の形態と同様であるので、その説明を省略する。
Of the
一方、WCSP実効領域60となる領域のシリコン基板42上には、アルミニウムからなる電極パッド46aが、シリコン基板42上に形成されたシリコン酸化膜44aを介して形成されている。シリコン酸化膜44a上には、電極パッド46aの表面を露出させるように、シリコン窒化膜からなるパッシベーション膜48aとポリイミド膜からなる絶縁膜50とが順次形成されている。さらに、各電極パッド46aは、それぞれ、専用の再配線層52を介して、各ポスト部54と電気的に個別に接続されている。尚、これら再配線層52は、銅(Cu)からなり、配線設計の自由度を付与するために設けられている。また、シリコン基板42上には、ポスト部54の端面(或いは、頂面)が露出される厚みで、エポキシ樹脂からなる封止層55aが形成されている。ポスト部54上には、実装基板に接続するための外部端子56が形成されている。尚、WCSPの構造の詳細については既に公知であるので、その詳細な説明は省略する。
On the other hand, an
積層体65の外部端子56を、ダイシングテープ66上に固定する。
The
続いて、図6(B)に示すように、第1の研削工程を行う。 Subsequently, as shown in FIG. 6B, a first grinding process is performed.
ここでの第1の研削工程は、第2の実施の形態と同様に、シリコン基板42の薄型化、及びシリコン基板42の表面(ここでは、裏面fに相当する。)の平滑化を主たる目的とする。
As in the second embodiment, the first grinding step here is mainly intended to reduce the thickness of the
そこで、この実施の形態においても、第2の実施の形態の第1の研削工程と同様に第1の研削工程を行って、シリコン基板42の薄型化及び平滑化行う。
Therefore, also in this embodiment, the first grinding process is performed similarly to the first grinding process of the second embodiment, and the
続いて、レーザ光によるダイシング工程として、非溶融方式のダイシング工程を、第1の実施の形態で説明した方法と同様の方法で行う(図6(C))。 Subsequently, as a dicing process using laser light, a non-melting type dicing process is performed by the same method as that described in the first embodiment (FIG. 6C).
ダイシング工程を行うに当たり、既に、第1の研削工程で、ダイシング領域62のシリコン基板42の裏面fが平滑化されている。そのため、レーザ光がダイシング領域62で乱反射、あるいはレーザ光が加工対象物の表面で散乱されることによりレーザ光の加工対象物内への集光率が低下するのを抑制することができる。
In performing the dicing process, the back surface f of the
したがって、第1の実施の形態と同様に、シリコン基板42の内部に高精度で集光されたレーザ光によって、改質部23が形成される。そして、この改質部23を起点とするクラック68を利用して、シリコン基板42部分を切断することができる。こうして、ダイシングテープ66上に、ダイシング領域62に沿って、シリコン基板42にクラック68及びダイシング残余領域が形成された、積層体651を得る。尚、ダイシング工程終了後、第2の層47は、電極パッド46b及び封止層55bが難透過部であることから、ダイシング領域62に切断されずに残存している。
Therefore, as in the first embodiment, the modified
その後、この実施の形態では、第2の研削工程として、第2の層47を構成する封止層55bの表面から、第1の層であるシリコン基板42のうち第2の層47と対面する面eに向かって研削を行う。
Thereafter, in this embodiment, as the second grinding step, the
そこで、先ず、シリコン基板42の裏面fを真空吸引装置を用いて吸引するか、或いは、ダイシングテープ66の裏面gを真空吸引装置を用いて吸引するかによって、積層体651からダイシングテープ66を剥離する。
Therefore, first, the dicing
次に、図7(A)に示すように、積層体651のシリコン基板42の裏面fを、ダイシングテープ70上に固定する。
Next, as shown in FIG. 7A, the back surface f of the
その後、第2の研削工程として、軸回りに高速回転させたブレード(不図示)を、ダイシング領域62の封止層55bに押し当て、ダイシング領域62に沿って所定の圧力を加えながらシリコン基板42の方向へ移動させる。このときブレードの切り込み深さは、シリコン基板42が露出される深さとなるように、序々に切り込みを深くしていく。
Thereafter, as a second grinding step, a blade (not shown) rotated at high speed around the axis is pressed against the
こうして、WCSP実効領域60及びダイシング残余領域62aからなるWCSP100に、それぞれ切断することができる。尚、第2の研削工程時の位置合わせとして、例えば、封止層(55a、55b)が形成されていないウェハの縁部にマークを形成して行うことができる。
In this way, it can cut | disconnect, respectively to WCSP100 which consists of the WCSP effective area |
その後、第1の実施の形態と同様の方法で、ダイシングテープ70から、切断された各WCSP100を剥がし取る、剥離工程を行う(図7(B))。
Then, the peeling process which peels off each cut | disconnected WCSP100 from the dicing
こうして剥がし取られたWCSP100は、封止層55aの側端面mが、シリコン基板42の側端面nよりも内側に形成された構造を有している。このことは、封止層55aの側端面mが、ブレードによって形成された切断面であるのに対して、シリコン基板42の側端面nが、レーザ光を照射して形成された改質部に基づいて形成されたクラックによって形成された切断面であることに起因している。
The
この実施の形態において、切断面の間隔が50〜200μmとなるブレード、及び切断面の間隔が0.2〜40μmとなるレーザー光を用いた切断の場合には、側端面mは側端面nよりも5〜100μmの範囲内で内側に形成される。また、より一般的な、切断面の間隔が35〜100μmとなるブレード、及び切断面の間隔が0.1〜15μm程度となるレーザー光を用いた切断の場合には、側端面mは側端面nよりも10〜75μmの範囲内で内側に形成される。 In this embodiment, in the case of cutting using a blade having a cut surface interval of 50 to 200 μm and a laser beam having a cut surface interval of 0.2 to 40 μm, the side end surface m is more than the side end surface n. Is also formed inside in the range of 5 to 100 μm. Further, in the case of cutting using a more general blade with a cutting surface interval of 35 to 100 μm and laser light with a cutting surface interval of about 0.1 to 15 μm, the side end surface m is the side end surface. It is formed on the inner side within a range of 10 to 75 μm from n.
上述した説明から明らかなように、この実施の形態では、第1の実施の形態と同様の効果を得ることができる。 As is apparent from the above description, this embodiment can provide the same effects as those of the first embodiment.
さらに、この実施の形態の第1の研削工程では、シリコン基板表面の平滑化と、シリコン基板の薄型化とを併せて行うことができる。 Furthermore, in the first grinding process of this embodiment, the surface of the silicon substrate can be smoothed and the silicon substrate can be thinned.
そのため、ダイシング工程では、薄型化されたシリコン基板等に対して顕著であるカーフ幅やチッピングの発生を抑制することができる。 Therefore, in the dicing process, it is possible to suppress the occurrence of kerf width and chipping that are remarkable with respect to a thinned silicon substrate or the like.
したがって、この実施の形態によれば、薄型化が実現された半導体装置を、効率良くかつ安定して得ることができる。 Therefore, according to this embodiment, a thin semiconductor device can be obtained efficiently and stably.
<第5の実施の形態>
図8を参照して、この発明の第5の実施の形態に係る半導体装置及びその製造方法につき説明する。図8(A)〜(D)は、この実施の形態の半導体装置及びその製造方法の説明に供する、図2(A)〜(D)と同様な断面図である。
<Fifth embodiment>
With reference to FIG. 8, a semiconductor device and a method for manufacturing the same according to a fifth embodiment of the present invention will be described. FIGS. 8A to 8D are cross-sectional views similar to FIGS. 2A to 2D, which are used to explain the semiconductor device of this embodiment and the manufacturing method thereof.
この実施の形態では、第1の研削工程を第2の層47に対して行う点が、第4の実施の形態との主な相違点である。
In this embodiment, the point that the first grinding process is performed on the
すなわち、この実施の形態での第1の研削工程は、ダイシング領域62にある難透過部である、電極パッド46b及び封止層55bの除去を主たる目的とする。一般的に、シリコン酸化膜44b及びパッシベーション膜48bは、レーザ光を透過する透明部であるためである。しかし、実際には、電極パッド46b及び封止層55bの選択的な除去は複雑である。さらに、ダイシング工程時におけるダイシング領域62のより一層の平滑性、及び個片化処理の容易性を考慮して、シリコン酸化膜44b及びパッシベーション膜48bの除去も同時に行うのが好ましい。
That is, the first grinding step in this embodiment is mainly intended to remove the
そこで、先ず、図8(A)に示すように、第4の実施の形態で説明した積層体65のシリコン基板42の裏面fを、ダイシングテープ74上に固定する。
Therefore, first, as shown in FIG. 8A, the back surface f of the
その後、第1の研削工程として、高速回転させたブレード(不図示)の外周部を、ダイシング領域62の封止層55bに押し当て、ダイシング領域62に沿って所定の圧力を加えながらシリコン基板42の方向へ移動させる。このときブレードの切り込み深さは、シリコン基板42が露出される深さとなるように、序々に切り込みを深くしていく。こうして、ダイシング領域62のシリコン基板42を露出させる(図8(B))。
Thereafter, as a first grinding process, the outer peripheral portion of a blade (not shown) rotated at a high speed is pressed against the
このとき、ブレードの切り込み深さは、シリコン基板42の表層が僅かに研削される程度とするのが良い。これにより、第2の層47の除去はもとより、シリコン基板42の表層を平滑化させることができる。
At this time, the cutting depth of the blade is preferably set such that the surface layer of the
その後、レーザ光によるダイシング工程として、非溶融方式のダイシング工程を、第1の実施の形態で説明した方法と同様の方法で行う。 Thereafter, as a dicing process using a laser beam, a non-melting type dicing process is performed by the same method as described in the first embodiment.
ここでのダイシング工程も、既に説明したように、ダイシング領域62に形成される改質部23に沿って発生するクラック68を利用して、WCSP実効領域60及びダイシング残余領域62aからなるWCSP100を、それぞれ切断することができる(図8(C))。
The dicing process here also uses the
その後、第4の実施の形態と同様に、ダイシングテープ70から切断された各WCSP100を剥がし取る、剥離工程を行う(図7(B))。
Thereafter, similarly to the fourth embodiment, a peeling process is performed to peel off each
こうして剥がし取られたWCSP100も、第4の実施の形態の場合と同様に、封止層55aの側端面mが、シリコン基板42の側端面nよりも内側に形成された構造を有している。このことは、封止層55の側端面mが、ブレードによって形成された切断面であるのに対して、シリコン基板42の側端面nが、レーザ光を照射して形成された改質部に基づいて形成されたクラックによって形成された切断面であることに起因している。
The
また、この実施の形態においても、切断面の間隔が50〜200μmとなるブレード、及び切断面の間隔が0.2〜40μmとなるレーザー光を用いた切断の場合には、側端面mは側端面nよりも5〜100μmの範囲内で内側に形成される。また、より一般的に、切断面の間隔が35〜100μmとなるブレード、及び切断面の間隔が0.1〜15μm程度となるレーザー光を用いた切断の場合には、側端面mは側端面nよりも10〜75μmの範囲内で内側に形成される。 Also in this embodiment, in the case of cutting using a blade having a cutting surface interval of 50 to 200 μm and a laser beam having a cutting surface interval of 0.2 to 40 μm, the side end surface m is the side. It is formed inside the end surface n within a range of 5 to 100 μm. More generally, in the case of cutting using a blade having a cutting surface interval of 35 to 100 μm and a laser beam having a cutting surface interval of about 0.1 to 15 μm, the side end surface m is the side end surface. It is formed on the inner side within a range of 10 to 75 μm from n.
上述した説明から明らかなように、この実施の形態では、第1の実施の形態と同様の効果を得ることができる。 As is apparent from the above description, this embodiment can provide the same effects as those of the first embodiment.
さらにこの実施の形態では、ダイシング工程終了後の積層体を一旦ダイシングテープから剥離した後、当該積層体を再び新たなダイシングテープに固定し直す工程が不要である。よって、第4の実施の形態よりも、製造工程の複雑化を緩和することができる。 Further, in this embodiment, there is no need for a step of once peeling the laminated body after the dicing process from the dicing tape and then fixing the laminated body to a new dicing tape again. Therefore, the complexity of the manufacturing process can be reduced as compared with the fourth embodiment.
尚、不図示ではあるが、シリコン基板の替わりに、第3の実施の形態で説明したSOS基板を用いた構成であっても良い。 Although not shown, a configuration using the SOS substrate described in the third embodiment may be used instead of the silicon substrate.
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を用いることができる。 As mentioned above, this invention is not limited only to the combination of embodiment mentioned above. Therefore, the present invention can be used by combining suitable conditions at any suitable stage.
例えば、レーザ光による非加熱加工方式のダイシング方法は、上述した方法のみに限定されない。従って、目的や設計に応じて種々のレーザ光による非加熱加工方式を適用することができる。 For example, the non-heating processing type dicing method using laser light is not limited to the method described above. Therefore, non-heating processing methods using various laser beams can be applied according to the purpose and design.
また、上述した実施の形態では、加工対象物として、ウェハプロセス終了後のウェハ、またはWCSPに個片化前のウェハを例に挙げて説明したが、これに限定されるものではない。すなわち、ダイシングによる個片化が必要な加工対象物に対して適用可能である。また、このときの加工対象物の形状は円形状のみに限定されず、例えば、矩形状であっても良い。 In the above-described embodiment, the wafer after the wafer process or the wafer before being separated into WCSPs has been described as an example of the object to be processed. However, the present invention is not limited to this. That is, the present invention can be applied to a workpiece that needs to be separated by dicing. Further, the shape of the object to be processed at this time is not limited to a circular shape, and may be a rectangular shape, for example.
また、上述した各実施の形態では、加工対象物を固定する粘着材として、紫外線硬化型アクリル樹脂を用いたが、ワックス等を用いた構成であっても良い。また、ダイシングテープのようなシートによる固定に限定されず、例えば、固定用の治具を用いた場合であっても良い。 Moreover, in each embodiment mentioned above, although the ultraviolet curable acrylic resin was used as an adhesive material which fixes a workpiece, the structure using a wax etc. may be sufficient. Further, the fixing is not limited to a sheet such as a dicing tape, and for example, a fixing jig may be used.
10:チップ(半導体装置)
12、42:シリコン基板(第1の層)
14a、14b、44a、44b:シリコン酸化膜
15、40、65、651:積層体(加工対象物)
16a、16b、46a、46b:電極パッド
17、47:第2の層
18a、18b、48a、48b:パッシベーション膜
20、62:ダイシング領域
20a:ダイシング残余領域
23:改質部
24:実効チップ領域
25、38、39、68:クラック
26、66、70、74:ダイシングテープ(シート)
27:チップ
28:ブレード
29:砥石
32:SOS基板
35:シリコン薄膜
37:サファイア基板
50:ポリイミド膜
52:再配線層
55a、55b:封止層
60:パッケージ実効領域
80:レーザ光源
82:対象物
84:集光レンズ
100:WCSP(半導体装置)
10: Chip (semiconductor device)
12, 42: Silicon substrate (first layer)
14a, 14b, 44a, 44b:
16a, 16b, 46a, 46b:
27: Chip 28: Blade 29: Grinding stone 32: SOS substrate 35: Silicon thin film 37: Sapphire substrate 50: Polyimide film 52:
Claims (1)
前記実効領域上に電極パッドを形成する工程と、
前記実効領域上に前記電極パッドの表面を露出させる絶縁膜を形成する工程と、
前記実効領域上に、前記電極パッドの表面から前記絶縁膜上に延在する再配線を形成する工程と、
前記再配線上にポスト部を形成する工程と、
前記ポスト部の側面を覆うように、前記実効領域上および前記ダイシング領域上に、前記基板よりもレーザー光透過率が低い封止層を形成する工程と、
前記基板の前記裏面を研削する工程と、
前記基板の前記裏面側から該基板の前記ダイシング領域にレーザー光を照射することにより、前記基板内部に改質部を形成する工程と、
前記基板の前記ダイシング領域上に形成された前記封止層を、前記表面側から研削する工程と、
を実行することにより、前記基板の前記実効領域を個片化することを特徴とする半導体装置の製造方法。 Preparing a substrate having a front surface and a back surface and defining a plurality of effective regions and a dicing region surrounding the effective regions;
Forming an electrode pad on the effective area;
Forming an insulating film exposing the surface of the electrode pad on the effective region;
Forming a rewiring on the effective area extending from the surface of the electrode pad onto the insulating film;
Forming a post portion on the rewiring;
Forming a sealing layer having a laser light transmittance lower than that of the substrate on the effective region and the dicing region so as to cover a side surface of the post part;
Grinding the back surface of the substrate;
Irradiating the dicing region of the substrate with laser light from the back side of the substrate to form a modified portion inside the substrate;
Grinding the sealing layer formed on the dicing region of the substrate from the surface side;
By performing the above, the effective area of the substrate is separated into pieces.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204278A JP4553878B2 (en) | 2006-07-27 | 2006-07-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204278A JP4553878B2 (en) | 2006-07-27 | 2006-07-27 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003194873A Division JP2005032903A (en) | 2003-07-10 | 2003-07-10 | Semiconductor device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287271A true JP2006287271A (en) | 2006-10-19 |
JP4553878B2 JP4553878B2 (en) | 2010-09-29 |
Family
ID=37408753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204278A Expired - Fee Related JP4553878B2 (en) | 2006-07-27 | 2006-07-27 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553878B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093187A (en) * | 2008-10-10 | 2010-04-22 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2012028734A (en) * | 2010-06-24 | 2012-02-09 | Toshiba Mach Co Ltd | Dicing method |
JP2014146810A (en) * | 2014-03-03 | 2014-08-14 | Disco Abrasive Syst Ltd | Wafer dividing method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177137A (en) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | Manufacture of nitride semiconductor element |
JP2003060120A (en) * | 2001-08-21 | 2003-02-28 | Oki Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
JP2003088975A (en) * | 2001-09-12 | 2003-03-25 | Hamamatsu Photonics Kk | Laser beam machining method |
-
2006
- 2006-07-27 JP JP2006204278A patent/JP4553878B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177137A (en) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | Manufacture of nitride semiconductor element |
JP2003060120A (en) * | 2001-08-21 | 2003-02-28 | Oki Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
JP2003088975A (en) * | 2001-09-12 | 2003-03-25 | Hamamatsu Photonics Kk | Laser beam machining method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093187A (en) * | 2008-10-10 | 2010-04-22 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2012028734A (en) * | 2010-06-24 | 2012-02-09 | Toshiba Mach Co Ltd | Dicing method |
JP2014146810A (en) * | 2014-03-03 | 2014-08-14 | Disco Abrasive Syst Ltd | Wafer dividing method |
Also Published As
Publication number | Publication date |
---|---|
JP4553878B2 (en) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005032903A (en) | Semiconductor device and its manufacturing method | |
JP4471632B2 (en) | Wafer processing method | |
JP5608521B2 (en) | Semiconductor wafer dividing method, semiconductor chip and semiconductor device | |
CN1269192C (en) | Method and equipment for manufacturing semiconductor devices | |
JP4959422B2 (en) | Wafer division method | |
JP4422463B2 (en) | Semiconductor wafer dividing method | |
TWI732949B (en) | Wafer processing method | |
KR101938426B1 (en) | Forming method of chip with die attach film | |
JP2004031526A (en) | Manufacturing method of group iii nitride compound semiconductor element | |
JP2008283025A (en) | Method of dividing wafer | |
JP2007096115A (en) | Manufacturing method of semiconductor device | |
TW201926567A (en) | Method of manufacturing glass interposer | |
TW201415547A (en) | Wafer processing method | |
JP2018098296A (en) | Wafer processing method | |
JP2006245209A (en) | Manufacturing method of semiconductor chip | |
TW201724244A (en) | Method of processing wafer | |
TWI732950B (en) | Wafer processing method | |
TWI582843B (en) | The manufacturing method of the attached wafer | |
JP4565977B2 (en) | Film peeling method and film peeling apparatus | |
JP4553878B2 (en) | Manufacturing method of semiconductor device | |
JP2005116739A (en) | Manufacturing method of semiconductor chip | |
JP6657020B2 (en) | Wafer processing method | |
US11024542B2 (en) | Manufacturing method of device chip | |
JP2009289809A (en) | Method of manufacturing semiconductor device | |
JP2014138177A (en) | Method for removing annular projection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4553878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |