JP4998191B2 - 情報処理装置、信号伝送回路及び信号伝送方法 - Google Patents
情報処理装置、信号伝送回路及び信号伝送方法 Download PDFInfo
- Publication number
- JP4998191B2 JP4998191B2 JP2007265233A JP2007265233A JP4998191B2 JP 4998191 B2 JP4998191 B2 JP 4998191B2 JP 2007265233 A JP2007265233 A JP 2007265233A JP 2007265233 A JP2007265233 A JP 2007265233A JP 4998191 B2 JP4998191 B2 JP 4998191B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- sampling
- determination period
- level determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
10 補正制御回路
11 制御回路
110 信号送出部
1100 指示部
1101 遅延付加部
1102 遅延付加部
1103 信号選択部
1104 信号選択部
111 検出部
112 算出部
1120 サンプリング回数カウンタ
1121 レベル確定期間算出部
1122 レベル変化検出部
1123 レベル変化カウンタ
113 遅延変化フラグ
114 算出結果記憶部
115 遅延カウンタ
116 受信部
12 セレクタ回路
13 最終段バッファ
2 受信回路
20 差動入力バッファ
21 サンプリング回路
210 サンプリング実行部
211 選択部
22 論理回路
23 サンプリングクロック発生回路
230 第1のクロック発生回路
231 第2のクロック発生回路
2310 PLL回路
2311 遅延バッファ
2312 クロック生成部
2313 第1のセレクタ
2314 位相補間回路
2315 第2のセレクタ
2316 位相選択制御部
232 クロック選択回路
233 分配部
Claims (28)
- 受信回路に信号を送信する送信回路を含む情報処理装置であって、
前記送信回路は、
第1の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出部と、
前記差動信号の差動電位差が基準値以上である間における、前記第1の周期の整数倍の時間間隔との差分が所定の時間間隔となる第2の周期の標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、
前記差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする情報処理装置。 - 前記算出部は、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数することを特徴とする請求項1に記載の情報処理装置。
- 前記算出部は、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出することを特徴とする請求項1又は2のいずれか1項に記載の情報処理装置。
- 前記信号送出部は、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させ、
前記検出部は、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、減少の状態に転じる直前の前記レベル確定期間を検出することを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。 - 前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含むことを特徴とする請求項2乃至4のいずれか1項に記載の情報処理装置。 - 前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記標本化信号に同期して前記出力信号のレベル変化を検出するレベル変化検出部と、
前記レベル変化検出部により前記出力信号のレベルの変化が検出された回数を計数しカウンタ値として保持するレベル変化カウンタと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含み、
前記レベル変化検出部は、前記出力信号のレベル変化を検出した際に前記レベル変化カウンタを参照し、前記レベル変化カウンタの値が初期値以外の場合にその時点で前記カウンタ部が計数している前記標本化回数を保持し、前記レベル確定期間検出部に前記レベル確定期間を算出させることを特徴とする請求項2乃至4のいずれか1項に記載の情報処理装置。 - 前記送信回路は、前記受信回路に送信する前記信号に対して前記検出部が検出した前記レベル確定期間に対応する遅延を付加することを特徴とする請求項1乃至6のいずれか1項に記載の情報処理装置。
- 前記所定の時間間隔は、前記差動信号が前記基準値以上となっている間の前記標本化信号による前記標本化回数が、前記差動信号の遅延量の変化に対応して変化するような時間間隔であることを特徴とする請求項1乃至7のいずれか1項に記載の情報処理装置。
- 受信回路に対して信号を送信する信号伝送回路であって、
第1の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出部と、
前記差動信号の差動電位差が基準値以上である間における、前記第1の周期の整数倍の時間間隔との差分が所定の時間間隔となる第2の周期の標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、
前記差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする信号伝送回路。 - 前記算出部は、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数することを特徴とする請求項9に記載の信号伝送回路。
- 前記算出部は、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出することを特徴とする請求項9又は10いずれか1項に記載の信号伝送回路。
- 前記信号送出部は、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させ、
前記検出部は、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、減少の状態に転じる直前の前記レベル確定期間を検出することを特徴とする請求項9乃至11のいずれか1項に記載の信号伝送回路。 - 前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含むことを特徴とする請求項10乃至12のいずれか1項に記載の信号伝送回路。 - 前記算出部は、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウンタ部と、
前記標本化信号に同期して前記出力信号のレベル変化を検出するレベル変化検出部と、
前記レベル変化検出部により前記出力信号のレベルの変化が検出された回数を計数しカウンタ値として保持するレベル変化カウンタと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出部とを含み、
前記レベル変化検出部は、前記出力信号のレベル変化を検出した際に前記レベル変化カウンタを参照し、前記レベル変化カウンタの値が初期値以外の場合にその時点で前記カウンタ部が計数している前記標本化回数を保持し、前記レベル確定期間検出部に前記レベル確定期間を算出させることを特徴とする請求項10乃至12のいずれか1項に記載の信号伝送回路。 - 前記送信回路は、前記受信回路に送信する前記信号に対して前記検出部が検出した前記レベル確定期間に対応する遅延を付加することを特徴とする請求項9乃至14のいずれか1項に記載の信号伝送回路。
- 前記所定の時間間隔は、前記差動信号が前記基準値以上となっている間の前記標本化信号による前記標本化回数が、前記差動信号の遅延量の変化に対応して変化するような時間間隔であることを特徴とする請求項9乃至15のいずれか1項に記載の信号伝送回路。
- 送信回路が受信回路に信号の送信をする信号伝送方法であって、
第1の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出ステップと、
前記差動信号の差動電位差が基準値以上である間における、前記第1の周期の整数倍の時間間隔との差分が所定の時間間隔となる第2の周期の標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出ステップと、
前記差動信号の遅延量に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出ステップとを含むことを特徴とする信号伝送方法。 - 前記算出ステップは、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するステップを含むことを特徴とする請求項17に記載の信号伝送方法。
- 前記算出ステップは、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するステップを含むことを特徴とする請求項17又は18のいずれか1項に記載の信号伝送方法。
- 前記信号送出ステップは、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させるステップを含み、
前記検出ステップは、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、減少の状態に転じる直前の前記レベル確定期間を検出するステップを含むことを特徴とする請求項17乃至19のいずれか1項に記載の信号伝送方法。 - 前記算出ステップは、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウントステップと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出ステップとを含むことを特徴とする請求項18乃至20のいずれか1項に記載の信号伝送方法。 - 前記算出ステップは、
前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数するカウントステップと、
前記標本化信号に同期して前記出力信号のレベル変化を検出するレベル変化検出ステップと、
前記レベル変化検出部により前記出力信号のレベルの変化が検出された回数を計数しカウンタ値として保持するレベル変化カウントステップと、
前記出力信号がハイレベル若しくはローレベルのいずれかである間に前記カウンタ部が計数した標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出するレベル確定期間検出ステップとを含み、
前記レベル変化検出ステップは、前記出力信号のレベル変化を検出した際に前記レベル変化カウンタを参照し、前記レベル変化カウンタの値が初期値以外の場合にその時点で前記カウンタ部が計数している前記標本化回数を保持し、前記レベル確定期間検出部に前記レベル確定期間を算出させるステップを含むことを特徴とする請求項18乃至20のいずれか1項に記載の信号伝送方法。 - 前記送信回路は、前記受信回路に送信する前記信号に対して前記検出部が検出した前記レベル確定期間に対応する遅延を付加することを特徴とする請求項17乃至22のいずれか1項に記載の信号伝送方法。
- 前記所定の時間間隔は、前記差動信号が前記基準値以上となっている間の前記標本化信号による前記標本化回数が、前記差動信号の遅延量の変化に対応して変化するような時間間隔であることを特徴とする請求項17乃至23のいずれか1項に記載の信号伝送方法。
- 信号を送受信する信号伝送システムであって、
第1の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて前記受信回路に送信する信号送出部と、
前記第1の周期の整数倍との差分が所定の時間間隔となる第2の周期の標本化信号を生成する標本化信号生成部と、
前記標本化信号により前記差動信号を標本化する標本化部と、
前記差動信号の差動電位差が基準値以上である間における、前記標本化信号による前記差動信号の標本化回数と、前記所定の時間間隔とにより、前記差動信号の前記差動電位差が前記基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、
前記差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうち最も大きいものを検出する検出部とを含むことを特徴とする信号伝送システム。 - 前記算出部は、前記差動信号を前記標本化信号により標本化した結果を示す出力信号がハイレベル又はローレベルのいずれかである間の前記標本化信号のパルスの立ち上がり回数を前記標本化回数として計数することを特徴とする請求項25に記載の信号伝送システム。
- 前記算出部は、前記標本化回数と前記所定の時間間隔とを乗算することにより前記レベル確定期間を算出することを特徴とする請求項25又は26のいずれか1項に記載の信号伝送システム。
- 前記信号送出部は、前記レベル確定期間が算出される毎に前記差動信号の遅延量を変化させ、
前記検出部は、前記レベル確定期間が前記差動信号に付加された遅延量の変化に伴って継続して増加している状態から減少の状態に転じた場合に、反対の状態に転じる直前の前記レベル確定期間を検出することを特徴とする請求項25乃至27のいずれか1項に記載の信号伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265233A JP4998191B2 (ja) | 2007-10-11 | 2007-10-11 | 情報処理装置、信号伝送回路及び信号伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265233A JP4998191B2 (ja) | 2007-10-11 | 2007-10-11 | 情報処理装置、信号伝送回路及び信号伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094922A JP2009094922A (ja) | 2009-04-30 |
JP4998191B2 true JP4998191B2 (ja) | 2012-08-15 |
Family
ID=40666407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265233A Expired - Fee Related JP4998191B2 (ja) | 2007-10-11 | 2007-10-11 | 情報処理装置、信号伝送回路及び信号伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4998191B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3794347B2 (ja) * | 2002-05-29 | 2006-07-05 | 日本電気株式会社 | 差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 |
JP2004208004A (ja) * | 2002-12-25 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 差動シリアル通信装置 |
JP3882823B2 (ja) * | 2004-03-16 | 2007-02-21 | 日本電気株式会社 | 差動回路 |
JP2007295021A (ja) * | 2006-04-20 | 2007-11-08 | Sony Corp | 受信装置及び受信方法 |
JP5076391B2 (ja) * | 2006-08-02 | 2012-11-21 | 日立電線株式会社 | 差動信号伝送システム及びその信号線路のスキュー調整方法 |
-
2007
- 2007-10-11 JP JP2007265233A patent/JP4998191B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009094922A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11204888B2 (en) | System and method for controlling CDR and CTLE parameters | |
JP4557948B2 (ja) | クロックデータ復元装置 | |
US9264219B1 (en) | Clock and data recovery circuit and method | |
JP4951534B2 (ja) | 試験装置および試験方法 | |
US20050238126A1 (en) | Multi rate clock data recovery based on multi sampling technique | |
US20050265487A1 (en) | Method of sampling data and a circuit for sampling data | |
JP2007256127A (ja) | レシーバ回路及びレシーバ回路試験方法 | |
US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
US8588357B2 (en) | Phase selector capable of tolerating jitter and method thereof, and clock and data recovery circuit | |
JP5041070B2 (ja) | 受信装置、伝送装置及び伝送方法 | |
KR102478044B1 (ko) | 반도체 시스템 | |
US20110316589A1 (en) | Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit | |
JP4998191B2 (ja) | 情報処理装置、信号伝送回路及び信号伝送方法 | |
US20090135975A1 (en) | Apparatus and method for recovering data | |
US8855242B2 (en) | Data receiving circuit, information processing apparatus, a computer readable storage medium, and data receiving method | |
JP5560989B2 (ja) | 受信回路 | |
US9461811B1 (en) | Clock and data recovery circuit and clock and data recovery method | |
US9967083B2 (en) | Receiving device | |
US20090092211A1 (en) | Method and apparatus for adjusting serial data signal | |
US20140010336A1 (en) | Phase correction circuit and phase correction method | |
JP2009194741A (ja) | パルス位相調整方法および装置 | |
JP2011130231A (ja) | パラメータ設定装置およびパラメータ設定方法 | |
US7236556B2 (en) | Synchronising circuit | |
US7958410B2 (en) | Method for shifting a phase of a clock signal and memory chip using the same | |
US20020167345A1 (en) | Waveform generation apparatus and waveform generation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |