JP4998183B2 - Electronic equipment - Google Patents

Electronic equipment Download PDF

Info

Publication number
JP4998183B2
JP4998183B2 JP2007257561A JP2007257561A JP4998183B2 JP 4998183 B2 JP4998183 B2 JP 4998183B2 JP 2007257561 A JP2007257561 A JP 2007257561A JP 2007257561 A JP2007257561 A JP 2007257561A JP 4998183 B2 JP4998183 B2 JP 4998183B2
Authority
JP
Japan
Prior art keywords
substrate
recess
back surface
thick film
film resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007257561A
Other languages
Japanese (ja)
Other versions
JP2009088339A (en
Inventor
寛 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007257561A priority Critical patent/JP4998183B2/en
Publication of JP2009088339A publication Critical patent/JP2009088339A/en
Application granted granted Critical
Publication of JP4998183B2 publication Critical patent/JP4998183B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]

Description

本発明は、表面に電子部品を搭載し、裏面に厚膜抵抗を搭載した基板の当該裏面に、ヒートシンクを設けてなる電子装置に関する。   The present invention relates to an electronic device in which an electronic component is mounted on the front surface and a heat sink is provided on the back surface of a substrate on which a thick film resistor is mounted on the back surface.

この種の電子装置は、たとえば自動車のECUなどの電子装置として用いられるが、近年、車室空間を広く取りたいという要望から、従来車室内にあったECUが使用環境の厳しいエンジンルームに搭載されるようになっている。   This type of electronic device is used, for example, as an electronic device such as an automobile ECU. In recent years, an ECU in a conventional vehicle compartment is installed in an engine room where the use environment is severe due to a demand for a large vehicle compartment space. It has become so.

この種の電子装置は、一般に、セラミック層を複数積層してなる積層基板を有し、この基板の一方の板面である表面に半導体チップなどの電子部品を設け、他方の板面である裏面に厚膜抵抗を設けてなり、さらに、この裏面側では厚膜抵抗を保護するために、厚膜抵抗を含む当該裏面の全面を保護樹脂で被覆している(たとえば、特許文献1参照)。   This type of electronic device generally has a laminated substrate formed by laminating a plurality of ceramic layers, and an electronic component such as a semiconductor chip is provided on the surface which is one plate surface of the substrate, and the back surface which is the other plate surface. Furthermore, in order to protect the thick film resistance on the back surface side, the entire back surface including the thick film resistance is covered with a protective resin (for example, see Patent Document 1).

そして、一般に、このような基板に対しては、基板の裏面側に、熱伝導性の高い接着剤などを介してヒートシンクを取り付け、基板の熱を当該裏面からヒートシンクを介して放熱するようにしている。
特開2003−59962号公報
In general, for such a substrate, a heat sink is attached to the back side of the substrate via an adhesive having high thermal conductivity, and the heat of the substrate is radiated from the back side via the heat sink. Yes.
JP 2003-59962 A

ところで、上記従来の電子装置においては、主たる放熱機能を、基板の裏面からヒートシンクへ至る経路に頼っているのであるが、放熱性の悪い保護樹脂が基板の裏面の全面を覆っているために、基板に発生する熱が、ヒートシンクに効率よく排出されないという問題がある。   By the way, in the above-described conventional electronic device, the main heat dissipation function depends on the path from the back surface of the substrate to the heat sink, but the protective resin with poor heat dissipation covers the entire back surface of the substrate. There is a problem that heat generated in the substrate is not efficiently discharged to the heat sink.

本発明は、上記問題に鑑みてなされたものであり、基板の表面に電子部品を実装するとともに裏面には保護樹脂で被覆された厚膜抵抗を実装し、当該基板の裏面にヒートシンクを設けてなる電子装置において、基板の裏面とヒートシンクとの間に介在する保護樹脂を極力低減することを目的とする。   The present invention has been made in view of the above-described problems. An electronic component is mounted on the surface of the substrate, a thick film resistor coated with a protective resin is mounted on the back surface, and a heat sink is provided on the back surface of the substrate. An object of the present invention is to reduce the protective resin interposed between the back surface of the substrate and the heat sink as much as possible.

上記目的を達成するため、本発明は、基板(10)の裏面(12)には、当該裏面(12)より凹んだ凹部(40)が設けられており、厚膜抵抗(30)は凹部(40)に収納されており、保護樹脂(32)は、凹部(40)内で厚膜抵抗(30)を封止し、凹部(40)内に留まっていることを特徴とする。   In order to achieve the above object, according to the present invention, the back surface (12) of the substrate (10) is provided with a recess (40) recessed from the back surface (12), and the thick film resistor (30) is provided with a recess ( 40), and the protective resin (32) seals the thick film resistor (30) in the recess (40) and remains in the recess (40).

それによれば、厚膜抵抗(30)およびこれを被覆する保護樹脂(32)が凹部(40)内に留まっているため、基板(10)の裏面(12)とヒートシンク(50)との間に介在する保護樹脂(32)を極力低減することができる。   According to this, since the thick film resistor (30) and the protective resin (32) covering the thick film resistor (32) remain in the recess (40), it is between the back surface (12) of the substrate (10) and the heat sink (50). The intervening protective resin (32) can be reduced as much as possible.

その結果として、ヒートシンク(50)を介した放熱性が向上したり、また、基板(10)の裏面(12)上にて保護樹脂(32)を少なくして、それ以外の電子部品を配置することも可能となり、実装密度の向上にもつながる。   As a result, heat dissipation through the heat sink (50) is improved, or the protective resin (32) is reduced on the back surface (12) of the substrate (10), and other electronic components are arranged. This also makes it possible to improve the mounting density.

ここで、基板(10)のうち厚膜抵抗(30)よりも内部側の部位には、他の部位と電気的に接続されていない導体層(14)が設けられており、この導体層(14)は基板(10)の裏面(12)まで引き出されるとともに、厚膜抵抗(30)の熱をヒートシンク(50)に放熱するものとして構成されていてもよい(後述の図1、図2等参照)。それによれば、凹部(40)内に位置する厚膜抵抗(30)の放熱経路を確保しやすくなる。   Here, a conductor layer (14) that is not electrically connected to other parts is provided in a part on the inner side of the thick film resistor (30) in the substrate (10). 14) may be configured to be drawn to the back surface (12) of the substrate (10) and to dissipate the heat of the thick film resistor (30) to the heat sink (50) (FIGS. 1 and 2 described later). reference). According to this, it becomes easy to secure a heat dissipation path for the thick film resistor (30) located in the recess (40).

また、凹部(40)の側面を、その底部側から開口部側へ向かって拡がるように傾斜したテーパ状の面であるものにすれば(後述の図6参照)、凹部(40)の底面と側面とのなす角部における応力集中を緩和しやすく、また、保護樹脂(32)と凹部(40)の内面との密着面積を大きくするうえで好ましい。   Further, if the side surface of the recess (40) is a tapered surface inclined so as to expand from the bottom side toward the opening side (see FIG. 6 described later), the bottom surface of the recess (40) It is preferable to ease the stress concentration at the corner formed by the side surface and to increase the contact area between the protective resin (32) and the inner surface of the recess (40).

また、凹部(40)の内面の表面粗さを、凹部(40)の外側に位置する基板(10)の裏面(12)の表面粗さよりも大きいものにすれば、凹部(40)内の厚膜抵抗(30)や保護樹脂(32)の密着性が向上する。   Moreover, if the surface roughness of the inner surface of the recess (40) is larger than the surface roughness of the back surface (12) of the substrate (10) located outside the recess (40), the thickness in the recess (40) will be increased. The adhesion of the membrane resistance (30) and the protective resin (32) is improved.

また、表面(11)側の電子部品(20〜22)以外にも、基板(10)の裏面(12)において凹部(40)上には、他の電子部品(25、26、27)が搭載されていてもよい(後述の図8〜図11参照)。このように、基板(10)の裏面(12)において凹部(40)上のスペースを利用して他の電子部品(25〜27)を搭載してもよい。   In addition to the electronic components (20-22) on the front surface (11) side, other electronic components (25, 26, 27) are mounted on the recesses (40) on the back surface (12) of the substrate (10). (See FIGS. 8 to 11 to be described later). Thus, you may mount another electronic component (25-27) using the space on a recessed part (40) in the back surface (12) of a board | substrate (10).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の概略断面構成を示す図であり、図2は、この電子装置100における厚膜抵抗30およびその近傍部を拡大して示す図であり、(a)は概略断面図、(b)は概略平面図である。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an electronic device 100 according to the first embodiment of the present invention, and FIG. 2 is an enlarged view showing a thick film resistor 30 and its vicinity in the electronic device 100. (A) is a schematic sectional view, and (b) is a schematic plan view.

基板10は、本例ではセラミック積層基板であり、この基板10は、複数のセラミック層10aを積層して形成されたものである。各セラミック層10aは、たとえばAlN、SiC、SiN、Al23を主成分とする粒子で作製されるシート体、あるいは、それらの粒子を融着させる硝子成分(たとえばSiO2、MgO、CaO等)を含んだシート体よりなる。 The substrate 10 is a ceramic laminated substrate in this example, and this substrate 10 is formed by laminating a plurality of ceramic layers 10a. Each ceramic layer 10a is, for example, a sheet body made of particles mainly composed of AlN, SiC, SiN, Al 2 O 3 , or a glass component (for example, SiO 2 , MgO, CaO, etc.) for fusing these particles. ).

ここで、積層基板である基板10において図1中の上側の板面11を基板10の表面11、下側の板面12を基板10の裏面12とする。そして、基板10の表裏両面11、12および内部には、基板10の回路を構成する電気配線13が形成されている。ここで、図1では、電気配線13と後述する放熱配線14と識別するために、電気配線13は斜線ハッチング、放熱配線14は点ハッチングにて示してある。   Here, in the substrate 10 which is a laminated substrate, the upper plate surface 11 in FIG. 1 is the front surface 11 of the substrate 10, and the lower plate surface 12 is the rear surface 12 of the substrate 10. In addition, on the front and back surfaces 11 and 12 of the substrate 10 and inside, electrical wirings 13 constituting the circuit of the substrate 10 are formed. Here, in FIG. 1, in order to distinguish the electric wiring 13 from the heat radiation wiring 14 described later, the electric wiring 13 is indicated by hatching, and the heat radiation wiring 14 is indicated by dot hatching.

この電気配線13は、Au、Ag、Cu、Pt、Pd、Mo、W、Niの少なくとも1つを主成分とする合金層、または単一金属層よりなり、これら材料のペーストや箔などを用いて形成されている。   The electrical wiring 13 is made of an alloy layer mainly composed of at least one of Au, Ag, Cu, Pt, Pd, Mo, W, and Ni, or a single metal layer, and a paste or foil of these materials is used. Is formed.

この電気配線13のうち基板10の表裏両面11、12に形成されているものは、基板10における表面11および裏面12を構成するセラミック層10aの外面に形成されている。また、電気配線13のうち基板10の内部に形成されているものは、各セラミック層10aに形成されたビアホールや各セラミック層10aの間に形成された導体層として構成されている。そして、基板10の表裏両面11、12および内部の各電気配線13は、互いに導通している。   The electrical wiring 13 formed on the front and back surfaces 11 and 12 of the substrate 10 is formed on the outer surface of the ceramic layer 10 a constituting the front surface 11 and the back surface 12 of the substrate 10. Moreover, what is formed in the board | substrate 10 among the electrical wiring 13 is comprised as a via layer formed in each ceramic layer 10a, and a conductor layer formed between each ceramic layer 10a. The front and back surfaces 11 and 12 of the substrate 10 and the internal electric wirings 13 are electrically connected to each other.

ここで、基板10の表裏両面11、12に形成されている電気配線13の最表面には、表面配線層13aが設けられている。この表面配線層13aは、Cu、Ni、Au、Ag、Pt、Pdの少なくとも1つ以上を主成分とする多層導体あるいは、合金層などよりなり、たとえば、めっき、厚膜印刷、スパッタ、蒸着法、エッチングなどによって作製される。   Here, a surface wiring layer 13 a is provided on the outermost surface of the electrical wiring 13 formed on the front and back surfaces 11 and 12 of the substrate 10. The surface wiring layer 13a is made of a multilayer conductor or alloy layer mainly composed of at least one of Cu, Ni, Au, Ag, Pt, and Pd. For example, plating, thick film printing, sputtering, vapor deposition Or by etching or the like.

また、図1に示されるように、基板10の表面11には、各種の電子部品20、21、22が搭載されている。これら電子部品20〜22は、フリップチップやICチップなどの表面実装部品である。   As shown in FIG. 1, various electronic components 20, 21, and 22 are mounted on the surface 11 of the substrate 10. These electronic components 20 to 22 are surface mount components such as flip chips and IC chips.

そして、これら電子部品20〜22は、基板10の表面11に形成されている電気配線13に対して、バンプ20a、はんだあるいは導電性接着剤などの導電性接続材21a、22aを介して電気的に接続されている。なお、図示しないが、これら電子部品はボンディングワイヤで当該電気配線13に接続されるものでもよい。   And these electronic components 20-22 are electrically connected with respect to the electric wiring 13 formed in the surface 11 of the board | substrate 10 via electroconductive connection materials 21a and 22a, such as bump 20a, solder, or an electroconductive adhesive agent. It is connected to the. Although not shown, these electronic components may be connected to the electrical wiring 13 with bonding wires.

また、基板10の裏面12側には、厚膜抵抗30が設けられている。この厚膜抵抗30は、LaB6、SnO2、CuNi、RuO2、Bi2Ru27、カーボン系の内これらの一成分以上を含んだ抵抗体である。 A thick film resistor 30 is provided on the back surface 12 side of the substrate 10. The thick film resistor 30 is a resistor including LaB 6 , SnO 2 , CuNi, RuO 2 , Bi 2 Ru 2 O 7 , and one or more of these components among carbon.

ここで、本実施形態では、図1、図2に示されるように、基板10の裏面12には、当該裏面12より凹んだ凹部40が設けられている。この凹部40は、基板10の裏面12を構成するセラミック層10aに設けられている。そして、厚膜抵抗30は、この凹部40に収納されている。   Here, in this embodiment, as shown in FIGS. 1 and 2, the back surface 12 of the substrate 10 is provided with a recess 40 that is recessed from the back surface 12. The recess 40 is provided in the ceramic layer 10 a constituting the back surface 12 of the substrate 10. The thick film resistor 30 is accommodated in the recess 40.

そして、厚膜抵抗30は、基板10の裏面12側にて当該凹部40に位置する電気配線13に電気的に接続されている。また、凹部40内にて、厚膜抵抗30は、保護ガラス31、保護樹脂32にて順次被覆され保護されている。   The thick film resistor 30 is electrically connected to the electrical wiring 13 located in the recess 40 on the back surface 12 side of the substrate 10. In the recess 40, the thick film resistor 30 is sequentially covered and protected by a protective glass 31 and a protective resin 32.

ここで、保護ガラス31は、ガラス成分(SiO2、MgO、CaO)の少なくとも1つ以上を主成分とする絶縁シート体よりなり、保護樹脂32は、エポキシ系、ウレタン系、アクリル系、フェノール系、イミド系、アミド系、シリコーン系などの樹脂成分に放熱を主目的とするフィラー等を混ぜた熱硬化型、UV硬化型、熱乾燥型レジスト膜などよりなる。 Here, the protective glass 31 is made of an insulating sheet having as a main component at least one of glass components (SiO 2 , MgO, CaO), and the protective resin 32 is made of epoxy, urethane, acrylic, phenolic. It consists of a thermosetting type, UV curable type, heat drying type resist film, etc. in which a resin component such as an imide type, an amide type, or a silicone type is mixed with a filler mainly for heat dissipation.

そして、図1および図2に示されるように、保護樹脂32は、凹部40内で厚膜抵抗30および保護ガラス31を封止し、基板10の裏面12より突出せずに、凹部40内に留まっている。   As shown in FIGS. 1 and 2, the protective resin 32 seals the thick film resistor 30 and the protective glass 31 in the recess 40, and does not protrude from the back surface 12 of the substrate 10. Stays.

また、基板10のうち厚膜抵抗30よりも内部側の部位、すなわち凹部40よりも基板10の内部側の部位には、他の部位と電気的に接続されていない導体層としての放熱配線14が設けられている。   Further, in the portion of the substrate 10 on the inner side of the thick film resistor 30, that is, the portion on the inner side of the substrate 10 than the recess 40, the heat radiation wiring 14 as a conductor layer that is not electrically connected to other portions. Is provided.

この放熱配線14は、上記電気配線13と同様の材料よりなり、また、上記電気配線13と同様の方法で基板10の表裏両面11、12および基板10の内部に形成されている。そして、この放熱配線14のうち厚膜抵抗30よりも内部側の部位に位置するものは、基板10の表面11および裏面12まで引き出された形となっている。   The heat dissipation wiring 14 is made of the same material as the electrical wiring 13 and is formed on the front and back surfaces 11 and 12 of the substrate 10 and the inside of the substrate 10 by the same method as the electrical wiring 13. Of the heat radiating wires 14, those located on the inner side of the thick film resistor 30 are drawn to the front surface 11 and the back surface 12 of the substrate 10.

ここで、放熱配線14のうち基板10の表裏両面11、12に位置するものの最表面には、上記同様の表面配線層13aが設けられている。なお、放熱配線14については、この表面配線層13aは無いものであってもよい。   Here, the surface wiring layer 13a similar to the above is provided on the outermost surface of the heat radiation wiring 14 located on the front and back surfaces 11 and 12 of the substrate 10. In addition, about the thermal radiation wiring 14, this surface wiring layer 13a may not exist.

また、基板10の裏面12側には、基板10の熱を当該裏面12から受けて放熱するヒートシンク50が設けられている。このヒートシンク50は、CuやAlなどよりなるものであり、放熱ゲル60を介して基板10の裏面12と熱的に接続されている。放熱ゲル60は、たとえばシリコーンゲルなどの熱伝導性に優れたゲルである。   A heat sink 50 is provided on the back surface 12 side of the substrate 10 to receive heat from the back surface 12 and dissipate heat. The heat sink 50 is made of Cu, Al, or the like, and is thermally connected to the back surface 12 of the substrate 10 through the heat radiating gel 60. The heat dissipating gel 60 is a gel having excellent thermal conductivity such as a silicone gel.

さらに、本実施形態では、基板10の裏面12に位置する放熱配線14とヒートシンク50とは、熱伝導性に優れた熱伝導性接続部材61を介して熱的に接続されている。この熱伝導性接続部材61は、たとえば、はんだやAgペースト、あるいはシリコーングリス、シリコーン接着剤、ゲルなどである。   Furthermore, in this embodiment, the heat radiation wiring 14 and the heat sink 50 located on the back surface 12 of the substrate 10 are thermally connected via the heat conductive connection member 61 having excellent heat conductivity. The thermally conductive connecting member 61 is, for example, solder, Ag paste, silicone grease, silicone adhesive, gel, or the like.

それにより、厚膜抵抗30の熱は、基板10のうち厚膜抵抗30よりも内部側の部位に設けられている放熱配線14から、基板10の裏面12まで引き出されている放熱配線14を介して、ヒートシンク50に放熱されるように構成されている。なお、放熱配線14とヒートシンク50との接続部にかかる応力を緩和するため、これら両者14、50の金属材料は同一材料であることが望ましい。   As a result, the heat of the thick film resistor 30 passes through the heat radiation wiring 14 drawn from the heat radiation wiring 14 provided on the inner side of the thick film resistance 30 in the substrate 10 to the back surface 12 of the substrate 10. The heat sink 50 is configured to dissipate heat. In addition, in order to relieve the stress applied to the connection portion between the heat radiation wiring 14 and the heat sink 50, it is desirable that the metal materials of the both 14 and 50 are the same material.

ところで、本実施形態によれば、基板10の裏面12に凹部40を設け、厚膜抵抗30およびこれを被覆する保護樹脂32を凹部40内に留めているため、基板10の裏面12とヒートシンク50との間に介在する保護樹脂32を極力低減することができる。そのため、ヒートシンク50を介した放熱性が向上する。   By the way, according to the present embodiment, the recess 40 is provided on the back surface 12 of the substrate 10, and the thick film resistor 30 and the protective resin 32 covering the thick film resistor 30 are retained in the recess 40. The protective resin 32 interposed between the two can be reduced as much as possible. Therefore, the heat dissipation through the heat sink 50 is improved.

このことについて、図2(a)および図3を参照して、具体的に述べる。図3は、従来技術に基づいて、本発明者が試作した比較例としての電子装置の要部を示す概略断面図である。   This will be specifically described with reference to FIG. 2A and FIG. FIG. 3 is a schematic cross-sectional view showing the main part of an electronic device as a comparative example, which was prototyped by the present inventor based on the prior art.

図3に示される比較例では、基板10の裏面12に位置する電気配線13の間に厚膜抵抗30を電気的に接続し、その上に、保護ガラス31、保護樹脂32を形成している。この場合、ヒートシンク50までの放熱経路は、基板10→保護樹脂32→放熱ゲル60→ヒートシンク50であり、保護樹脂32が介在するため、本来良いはずのセラミック基板10の熱伝導性を十分に活かすことができない。   In the comparative example shown in FIG. 3, the thick film resistor 30 is electrically connected between the electrical wirings 13 located on the back surface 12 of the substrate 10, and the protective glass 31 and the protective resin 32 are formed thereon. . In this case, the heat dissipation path to the heat sink 50 is substrate 10 → protective resin 32 → heat dissipating gel 60 → heat sink 50, and since the protective resin 32 is interposed, the thermal conductivity of the ceramic substrate 10 that should be good is fully utilized. I can't.

本実施形態では、基板10の裏面12に凹部40を設け、そこに厚膜抵抗30、保護ガラス31、保護樹脂32を埋め込んだ形としているため、基板10→放熱ゲル60→ヒートシンク50という放熱経路が存在する。   In the present embodiment, the concave portion 40 is provided on the back surface 12 of the substrate 10 and the thick film resistor 30, the protective glass 31, and the protective resin 32 are embedded therein, so that the heat radiation path of the substrate 10 → the heat radiation gel 60 → the heat sink 50. Exists.

つまり、基板10の裏面12から保護樹脂32を排除することで、基板の裏面12に余白が生じ、比較例における保護樹脂32を介した放熱経路とは別に、放熱性の良い基板10から直接ヒートシンク50へ放熱を行うことができる。そのため、本実施形態では、ヒートシンク50への放熱を効率よく実施できる。   In other words, by removing the protective resin 32 from the back surface 12 of the substrate 10, a blank is generated on the back surface 12 of the substrate 10, and a heat sink directly from the substrate 10 having good heat dissipation, apart from the heat dissipation path through the protective resin 32 in the comparative example. 50 can be dissipated. For this reason, in the present embodiment, heat radiation to the heat sink 50 can be performed efficiently.

また、本実施形態では、上記図1に示されるように基板10の内部から表裏両面11、12に引き出された放熱配線14を設けているため、この放熱配線14による基板10の放熱も可能となる。さらに、基板10の内部にて厚膜抵抗30の近傍から基板10の裏面12まで、放熱配線14を引き回しており、それによって厚膜抵抗30の熱を、効率よくヒートシンク50に放熱できるようになっている。   Further, in the present embodiment, as shown in FIG. 1, since the heat radiation wiring 14 drawn from the inside of the substrate 10 to the front and back surfaces 11 and 12 is provided, the heat radiation of the substrate 10 by the heat radiation wiring 14 is also possible. Become. Further, the heat radiation wiring 14 is routed from the vicinity of the thick film resistor 30 to the back surface 12 of the substrate 10 inside the substrate 10, whereby the heat of the thick film resistor 30 can be efficiently radiated to the heat sink 50. ing.

次に、上記図1に示される電子装置100の製造方法の一具体例について説明する。まず、各セラミック層10aとなるグリーンシートを用意し、このグリーンシートに対して上記電気配線13および放熱配線14を形成した後、各グリーンシートを積層する。   Next, a specific example of a method for manufacturing the electronic device 100 shown in FIG. 1 will be described. First, the green sheet used as each ceramic layer 10a is prepared, the said electrical wiring 13 and the heat dissipation wiring 14 are formed with respect to this green sheet, Then, each green sheet is laminated | stacked.

このとき、上記凹部40の形成方法は、具体的には、図4に示される第1の例、図5に示される第2の例が挙げられる。なお、図4、図5では、各グリーンシートには、焼成前のセラミック層10aとして符号10aを付してある。   At this time, the method for forming the recess 40 specifically includes the first example shown in FIG. 4 and the second example shown in FIG. In FIGS. 4 and 5, each green sheet is denoted by reference numeral 10 a as the ceramic layer 10 a before firing.

まず、図4に示される第1の例では、プレス型Kにより凹部40を形成する。このとき、凹部40をつくるための凸部を有するプレス型Kを用いて、各グリーンシートの積層と凹部40の形成と一括して行う。この方式は最も簡易に形成する方法ではあるが、凹部40の近くのグリーンシート部分に大きな荷重がかかるため、焼成時に大きな収縮力のばらつき(寸法バラツキ)が生じ易い。   First, in the first example shown in FIG. 4, the recess 40 is formed by the press die K. At this time, using a press die K having a convex portion for forming the concave portion 40, the green sheets are laminated and the concave portion 40 is formed in a lump. Although this method is the simplest method of forming, since a large load is applied to the green sheet portion near the recess 40, large shrinkage force variation (dimensional variation) is likely to occur during firing.

そこで、プレスを2度行うようにしてもよい。具体的には、従来と同様にグリーンシートを積層加圧した後、凹部40部分のみを、プレス型Kによって部分的にプレスする。こうすることで、上記した部分的な収縮バラツキを小さくすることが可能になる。なお、これらプレスを1度行う方式、2度行う方式のいずれも、凹部40内の電気配線13の形成については、プレスの前でも後でもよい。   Therefore, the pressing may be performed twice. Specifically, after the green sheets are stacked and pressed as in the conventional case, only the concave portion 40 is partially pressed by the press die K. By doing so, it is possible to reduce the partial shrinkage variation described above. It should be noted that both of the method of performing the press once and the method of performing the press may be performed before or after the press for forming the electric wiring 13 in the recess 40.

また、図5に示される第2の例は、積層方式である。本方式は従来と同様、各グリーンシートを形成後に積層・加圧するものであるが、最下層のグリーンシートのみに凹部40を設けるための孔40aを設け、その後グリーンシートの積層を行うものである。これは、最も収縮による影響を軽減できる方式であると考えられる。   Moreover, the 2nd example shown by FIG. 5 is a lamination | stacking system. As in the conventional method, the green sheets are stacked and pressed after each green sheet is formed, but the hole 40a for forming the recess 40 is provided only in the lowermost green sheet, and then the green sheets are stacked. . This is considered to be a method that can reduce the effect of shrinkage most.

こうして、電気配線13、放熱配線14および凹部40が形成されたグリーンシートを積層してなる積層体ができあがる。その後、この積層体を焼成し基板10を形成する。このとき、積層体は、一般のものと同様、多少収縮する。また、各配線13、14をペーストで形成した場合には、積層体の焼成とともに焼結される、
次に、基板10のうち表裏両面11、12に位置する配線13、14の表面に、上記表面配線層13aを、めっきなどにより形成する。次に、基板10の裏面12の凹部40にて、印刷・焼成などにより、厚膜抵抗体30、保護ガラス31、保護樹脂32を順次形成する。続いて、基板10の表面11において、上記電子部品20〜22を搭載することにより、本実施形態の電子装置100ができあがる。
In this way, a laminated body formed by laminating the green sheets in which the electric wiring 13, the heat radiation wiring 14, and the recess 40 are formed is completed. Thereafter, this laminate is fired to form the substrate 10. At this time, the laminate contracts somewhat like a general one. Moreover, when each wiring 13 and 14 is formed with a paste, it is sintered together with firing of the laminate.
Next, the surface wiring layer 13a is formed on the surfaces of the wirings 13 and 14 located on the front and back surfaces 11 and 12 of the substrate 10 by plating or the like. Next, the thick film resistor 30, the protective glass 31, and the protective resin 32 are sequentially formed in the concave portion 40 on the back surface 12 of the substrate 10 by printing and baking. Subsequently, by mounting the electronic components 20 to 22 on the surface 11 of the substrate 10, the electronic device 100 of the present embodiment is completed.

ここで、上記図2を参照して、厚膜抵抗30、凹部40およびその周辺部の寸法構成等について、述べておく。まず、図2(a)を参照して凹部40の深さTcについて述べる。基板10を構成する各セラミック層10aの厚さTbは、上記スルーホールにおける導体ペースト充填などの点を考慮して、通常は0.15〜0.25mmにて調整される。   Here, with reference to FIG. 2, the dimensional configuration and the like of the thick film resistor 30, the recess 40, and the peripheral portion thereof will be described. First, the depth Tc of the recess 40 will be described with reference to FIG. The thickness Tb of each ceramic layer 10a constituting the substrate 10 is usually adjusted to 0.15 to 0.25 mm in consideration of the conductor paste filling in the through hole.

したがって、その中に形成する凹部40は、セラミック層10aの厚さTbよりも浅いものになるのだが、凹部40の深さTcを考えるにあたっては、次の2つのことを考える必要がある。   Accordingly, the recess 40 formed therein is shallower than the thickness Tb of the ceramic layer 10a. However, when considering the depth Tc of the recess 40, the following two things must be considered.

1つは、凹部40に設けた厚膜抵抗30とその上側のセラミック層10aにおける電気配線13との電気絶縁性の観点から、その間の厚み(Tb−Tc)を0.05mm以上とすることが望ましい。2つめは、凹部40内での電気配線13や厚膜抵抗30の印刷性を確保するためには、厚み(Tb−Tc)を0.15mm以下とすることが望ましい。   One is that the thickness (Tb-Tc) between the thick film resistor 30 provided in the recess 40 and the electrical wiring 13 in the ceramic layer 10a on the upper side thereof is 0.05 mm or more. desirable. Second, in order to ensure the printability of the electrical wiring 13 and the thick film resistor 30 in the recess 40, it is desirable that the thickness (Tb−Tc) be 0.15 mm or less.

次に、図2(b)を参照して述べる。厚膜抵抗30は一対の電気配線13間を跨ぐように接続されているが、実質的に厚膜抵抗30として働く部分の寸法L、Wは、ともに0.5mm以上で、L≧Wの必要がある。できれば、これら寸法L、Wは1.0mm以上であることが望ましい。   Next, description will be made with reference to FIG. The thick film resistor 30 is connected so as to straddle between the pair of electric wirings 13, but the dimensions L and W of the portion that substantially functions as the thick film resistor 30 are both 0.5 mm or more and L ≧ W is required. There is. If possible, these dimensions L and W are preferably 1.0 mm or more.

また、電気配線13と厚膜抵抗30とが重なっていない余白S1、および、電気配線13と厚膜抵抗30との重なりS2については、印刷された厚膜抵抗30が電気配線13で薄くならないようにするため、ともに焼成時の基板10の収縮寸法ズレに0.1mを加えた長さを確保する必要がある。   Further, with respect to the margin S1 where the electric wiring 13 and the thick film resistor 30 do not overlap and the overlap S2 between the electric wiring 13 and the thick film resistor 30, the printed thick film resistor 30 is not thinned by the electric wiring 13. Therefore, it is necessary to secure a length obtained by adding 0.1 m to the shrinkage dimension deviation of the substrate 10 during firing.

また、厚膜抵抗30と保護ガラス31および保護樹脂32とのオーバラップについては、耐圧と吸水による抵抗値劣化を防止するという観点から、0.1mm以上オーバラップする必要がある。さらに、品質上を考えれば、電気配線13も含めて0.1mm以上のオーバラップが望ましい。このことは、図2(b)において、凹部40の開口形状を破線40で示し、この破線40と厚膜抵抗30および電気配線13との距離S3が、0.1mm以上であることを意味する。   Further, the overlap between the thick film resistor 30 and the protective glass 31 and the protective resin 32 needs to overlap by 0.1 mm or more from the viewpoint of preventing the resistance value deterioration due to the pressure resistance and water absorption. Furthermore, in view of quality, an overlap of 0.1 mm or more including the electric wiring 13 is desirable. This means that in FIG. 2B, the opening shape of the recess 40 is indicated by a broken line 40, and the distance S3 between the broken line 40 and the thick film resistor 30 and the electric wiring 13 is 0.1 mm or more. .

(第2実施形態)
図6は、本発明の第2実施形態に係る電子装置の要部の概略断面構成を示す図であり、同電子装置における厚膜抵抗30およびその近傍部を拡大して示す図である。本実施形態は、上記第1実施形態において凹部40を変形したものであり、上記第1実施形態と組み合わせて適用可能である。
(Second Embodiment)
FIG. 6 is a diagram showing a schematic cross-sectional configuration of the main part of the electronic device according to the second embodiment of the present invention, and is an enlarged view showing the thick film resistor 30 and its vicinity in the electronic device. The present embodiment is a modification of the recess 40 in the first embodiment, and can be applied in combination with the first embodiment.

図6に示されるように、本実施形態では、凹部40の側面を、その底部側から開口部側へ向かって拡がるように傾斜したテーパ状の面としたものである。ここで、凹部40の底面と側面とのなす角部の角度をθとする。   As shown in FIG. 6, in this embodiment, the side surface of the recess 40 is a tapered surface that is inclined so as to expand from the bottom side toward the opening side. Here, the angle of the corner formed by the bottom surface and the side surface of the recess 40 is defined as θ.

それによれば、凹部40の底面と側面とのなす角部における応力集中を緩和しやすく、当該角部に位置する電気配線13のクラックや断線の防止などが図れる。また、上記第1実施形態では、上記角度θが90°であったが、それに比べて、本実施形態では、保護樹脂32および保護ガラス31と凹部40の内面との密着面積を大きくすることができ、保護樹脂32および保護ガラス31による封止を確実なものにできる。   According to this, the stress concentration at the corner portion formed by the bottom surface and the side surface of the concave portion 40 can be easily relaxed, and cracking or disconnection of the electric wiring 13 positioned at the corner portion can be prevented. In the first embodiment, the angle θ is 90 °. However, in this embodiment, the contact area between the protective resin 32 and the protective glass 31 and the inner surface of the recess 40 can be increased. The sealing by the protective resin 32 and the protective glass 31 can be ensured.

ただし、凹部40の上記角度θが大きいと、上記した電気配線13のクラックや断線の懸念が大きくなり、また小さいと、基板10の裏面12が凹部40に大きな面積を取られることになり、そもそも厚膜抵抗30を凹部40に埋め込む効果が薄れる。したがって、上記角度θは30〜70°で調整するのが望ましい。   However, if the angle θ of the recess 40 is large, there is a greater concern about cracks and disconnection of the electrical wiring 13 described above. If the angle θ is small, the back surface 12 of the substrate 10 has a large area in the recess 40. The effect of embedding the thick film resistor 30 in the recess 40 is reduced. Therefore, it is desirable to adjust the angle θ by 30 to 70 °.

図7は、本第2実施形態のもう一つの例を示す概略断面図であり、凹部40単独の断面形状を示す図である。凹部40は、大きく取りたくないが、保護樹脂32および保護ガラス31と凹部40の内面との密着面積を稼ぎたいというときには、図7に示されるように、凹部40の底面と側面とのなす角部をR加工すればよい。当該角部の曲率半径Rの大きさとしては、凹部40の深さtと同じにするとよい。   FIG. 7 is a schematic cross-sectional view showing another example of the second embodiment, and is a view showing a cross-sectional shape of the recess 40 alone. The recess 40 does not want to be large, but when it is desired to increase the contact area between the protective resin 32 and the protective glass 31 and the inner surface of the recess 40, as shown in FIG. What is necessary is just to R process a part. The size of the radius of curvature R of the corner may be the same as the depth t of the recess 40.

また、厚膜抵抗30、保護樹脂32および保護ガラス31と凹部40の内面との密着性向上については、凹部40の内面の表面粗さを大きくしてもよい。具体的には、凹部40の内面の表面粗さを、凹部40の外側に位置する基板10の裏面12の表面粗さよりも大きくすればよい。   For improving the adhesion between the thick film resistor 30, the protective resin 32 and the protective glass 31 and the inner surface of the recess 40, the surface roughness of the inner surface of the recess 40 may be increased. Specifically, the surface roughness of the inner surface of the recess 40 may be made larger than the surface roughness of the back surface 12 of the substrate 10 located outside the recess 40.

そうすることで、凹部40の内面に接触する厚膜抵抗30の面積が増加して放熱性が向上したり、同じく凹部40の内面に接触する保護樹脂32および保護ガラス31の面積が増加して密着性が向上したりすることが期待される。   By doing so, the area of the thick film resistor 30 in contact with the inner surface of the recess 40 is increased and heat dissipation is improved, and the areas of the protective resin 32 and the protective glass 31 that are also in contact with the inner surface of the recess 40 are increased. It is expected that adhesion will be improved.

当該表面粗さの指標としては、従来の基板10を構成するセラミック粒子径が数μm程度であることから、従来の表面粗さは平均粗さRaで0.5μm程度となるが、これを倍程度の大きさの粗さにすることで大きな効果が期待できる。   As an index of the surface roughness, since the ceramic particle diameter constituting the conventional substrate 10 is about several μm, the conventional surface roughness is about 0.5 μm in average roughness Ra, but this is doubled. A large effect can be expected by making the roughness as large as possible.

表面粗さを大きくする方法としては、凹部40をプレスするプレス型の表面を粗くしたり、セラミック層10aのうち凹部40を構成する部位に目の粗いアルミナ粉(たとえば粒径:数〜20μmのもの)を添加すればよい。   As a method for increasing the surface roughness, the surface of a press mold that presses the recess 40 is roughened, or a portion of the ceramic layer 10a that forms the recess 40 has a coarse alumina powder (for example, a particle size of several to 20 μm). What is necessary is just to add.

(第3実施形態)
ところで、上記各実施形態によれば、凹部40に厚膜抵抗30および保護ガラス31、保護樹脂32を収納することで、基板10の裏面12のうち保護樹脂32の占める面積を低減して、それ以外の電子部品を基板10の裏面12に配置することも可能となる。そうすれば、実装密度の向上にもつながる。
(Third embodiment)
By the way, according to each of the above embodiments, by storing the thick film resistor 30, the protective glass 31, and the protective resin 32 in the recess 40, the area occupied by the protective resin 32 in the back surface 12 of the substrate 10 is reduced. It is also possible to arrange other electronic components on the back surface 12 of the substrate 10. Then, it leads to the improvement of the packaging density.

図8、図9、図10は、本発明の第3実施形態に係る電子装置の要部を示す概略断面図であり、図8は第1の例、図9は第2の例、図10は第3の例である。いずれの例においても、基板10の裏面12において凹部40上には他の電子部品25、26、27が搭載されている。   8, 9, and 10 are schematic cross-sectional views illustrating the main part of the electronic device according to the third embodiment of the present invention. FIG. 8 is a first example, FIG. 9 is a second example, and FIG. Is a third example. In any example, other electronic components 25, 26, and 27 are mounted on the recess 40 on the back surface 12 of the substrate 10.

図8に示される第1の例は、ワイヤ接続の例であり、ICチップなどよりなる他の電子部品25と保護樹脂32とを接着剤25bにて固定し、他の電子部品25と凹部40近傍に設けた電気配線13とをAlやAuなどのボンディングワイヤ25aにて接続したものである。   The first example shown in FIG. 8 is an example of wire connection, in which another electronic component 25 made of an IC chip and the like and the protective resin 32 are fixed with an adhesive 25b, and the other electronic component 25 and the recess 40 are fixed. The electrical wiring 13 provided in the vicinity is connected by a bonding wire 25a such as Al or Au.

なお、この際、保護樹脂32と他の電子部品25との間では大きな応力が発生するため、接着剤25bとしては、両者25、32に熱膨張が近く、0.5〜数10MPa程度の低ヤング率材料、たとえばシリコーン系接着剤を用いることが望ましい。   At this time, since a large stress is generated between the protective resin 32 and the other electronic component 25, the adhesive 25b has a thermal expansion close to both 25 and 32, and is as low as about 0.5 to several tens of MPa. It is desirable to use a Young's modulus material such as a silicone adhesive.

図9に示される第2の例は、他の電子部品26として半導体チップを、はんだやAuなどのバンプ26aを介してベアチップ実装した例である。凹部40上に、電気配線13を設けることができないため、主にフリップチップ実装となる。   The second example shown in FIG. 9 is an example in which a semiconductor chip is mounted as a bare chip via bumps 26a such as solder or Au as another electronic component 26. Since the electrical wiring 13 cannot be provided on the recess 40, the flip chip mounting is mainly used.

また、図10に示される第3の例は、他の電子部品27としてチップ部品を、はんだや導電性接着剤などの接着剤27aで接続した場合の例である。凹部40は厚膜抵抗30の大きさから、小さくとも幅1mm程度であるため、1608以上の大きさの部品に限られる。   Further, the third example shown in FIG. 10 is an example in which a chip component is connected as another electronic component 27 with an adhesive 27a such as solder or a conductive adhesive. Since the concave portion 40 is at least about 1 mm in width from the size of the thick film resistor 30, it is limited to a component having a size of 1608 or more.

このように、基板10の裏面12において保護樹脂32が凹部40に収納されるため、当該凹部40上の空きスペースを利用して他の電子部品25〜27を搭載することで、特に基板10の裏面12にて、従来よりも高密度な部品実装が可能となる。   As described above, since the protective resin 32 is stored in the recess 40 on the back surface 12 of the substrate 10, by mounting other electronic components 25 to 27 using the empty space on the recess 40, The back surface 12 enables component mounting with a higher density than in the past.

図11は、本実施形態の応用例としての電子装置を示す概略断面図である。基板10の裏面12において凹部40上には他の電子部品25が搭載されボンディングワイヤ25aにより実装されている。   FIG. 11 is a schematic cross-sectional view showing an electronic device as an application example of the present embodiment. On the back surface 12 of the substrate 10, another electronic component 25 is mounted on the recess 40 and is mounted by a bonding wire 25 a.

ここで、基板10の裏面12に設けた他の電子部品25は、直接ヒートシンク50に接続することが困難であるため、当該他の電子部品25に対向するヒートシンク50の部位に凹部51を設けて、そこに上記同様の放熱ゲル60や放熱グリスを充填する。そうすることで、より高い放熱を実現できる。   Here, since it is difficult to directly connect the other electronic component 25 provided on the back surface 12 of the substrate 10 to the heat sink 50, the concave portion 51 is provided in a portion of the heat sink 50 facing the other electronic component 25. Then, the same heat dissipating gel 60 and heat dissipating grease are filled therein. By doing so, higher heat dissipation can be realized.

なお、ヒートシンク50の凹部51の深さは、他の電子部品25が直接当たらない深さとする。また、本実施形態は、上記各実施形態に適用できるものである。   In addition, the depth of the recessed part 51 of the heat sink 50 is set to a depth at which the other electronic components 25 do not directly hit. Further, the present embodiment can be applied to each of the above embodiments.

(第4実施形態)
本発明の第4実施形態では、上記基板10の内部に設けられている電気配線13と放熱配線14との関係を考慮して、放熱配線14に改良を加えたものであり、上記した角実施形態と組み合わせて適用が可能である。
(Fourth embodiment)
In the fourth embodiment of the present invention, the heat radiation wiring 14 is improved in consideration of the relationship between the electrical wiring 13 and the heat radiation wiring 14 provided in the substrate 10, and the above corner implementation is performed. Applicable in combination with form.

図12は、電気配線13と放熱配線14とが隣り合う部位の基板10の内部構成を示す部分概略断面図である。放熱配線14は、基板10において電気配線13の空きスペースがあるのであれば、極力大きくとることが望まれるが、実質的には、電気的耐圧と機械的強度によって規定される。   FIG. 12 is a partial schematic cross-sectional view showing an internal configuration of the substrate 10 at a site where the electrical wiring 13 and the heat radiation wiring 14 are adjacent to each other. The heat radiation wiring 14 is desirably as large as possible if there is a free space for the electrical wiring 13 in the substrate 10, but is substantially defined by the electrical breakdown voltage and mechanical strength.

電気配線13と放熱配線14とが近いと、電気配線13の端部Aと放熱配線14の端部Aと間の電気的耐圧の確保が困難となるし、また、両端部A−A間におけるセラミック層10a間の機械的強度が低下し、剥離しやすくなる。   If the electrical wiring 13 and the heat radiating wiring 14 are close to each other, it is difficult to secure an electric withstand voltage between the end A of the electrical wiring 13 and the end A of the heat radiating wiring 14, and between the both ends A-A. The mechanical strength between the ceramic layers 10a decreases, and it becomes easy to peel off.

そこで、本第4実施形態では、電気配線13と放熱配線14との間の電気的耐圧および機械的強度を向上させ、かつ配線面積を小さくしてコストを低減する方法を提供する。図13は、本発明の第4実施形態の要部を示す平面図であり、基板10の内部にて隣り合う電気配線13と放熱配線14との概略平面構成を示す。   Therefore, the fourth embodiment provides a method for improving the electric withstand voltage and mechanical strength between the electric wiring 13 and the heat radiation wiring 14, and reducing the wiring area to reduce the cost. FIG. 13 is a plan view showing the main part of the fourth embodiment of the present invention, and shows a schematic plan configuration of the electrical wiring 13 and the heat radiation wiring 14 adjacent in the substrate 10.

図13に示されるように、本実施形態では、配線幅Wを有する放熱配線14の平面形状を、魚の中骨状にする。それによれば、均一な配線幅Wを有する放熱配線14に比べて、電気配線13との距離を実質的に大きくできるため、上記電気的耐圧および機械的強度を向上させることが可能となり、少ない配線材料で済むのでコストダウンにもなる。   As shown in FIG. 13, in the present embodiment, the planar shape of the heat dissipation wiring 14 having the wiring width W is made to be a fish bone shape. According to this, since the distance from the electrical wiring 13 can be substantially increased as compared with the heat radiation wiring 14 having a uniform wiring width W, the electrical withstand voltage and mechanical strength can be improved, and the number of wirings can be reduced. Costs are reduced because only materials are required.

このときの外周に伸びる骨部14aの幅と中骨部14bの幅は同等がよい。ただし、均一な配線幅Wを有する放熱配線14と同等の放熱機能を有するためには、骨部14bの長さW1と隣り合う骨部14aの間隔W2との関係が、W1≧W2であることが望ましい。   At this time, the width of the bone portion 14a extending to the outer periphery and the width of the middle bone portion 14b are preferably equal. However, in order to have a heat dissipation function equivalent to that of the heat dissipation wiring 14 having the uniform wiring width W, the relationship between the length W1 of the bone portion 14b and the interval W2 between the adjacent bone portions 14a is W1 ≧ W2. Is desirable.

さらに、骨部14aの先端部ではセラミック層10aの界面にボイドを生じ、このボイドによってセラミック層10a同士が剥離しやすくなる恐れがある。この点を考慮したものが、図14である。図14は、本実施形態のもう一つの例としての放熱配線14を示す概略平面図である。   Furthermore, a void is generated at the interface of the ceramic layer 10a at the tip of the bone portion 14a, and the ceramic layers 10a may be easily separated from each other by the void. FIG. 14 considers this point. FIG. 14 is a schematic plan view showing a heat radiation wiring 14 as another example of the present embodiment.

図14に示されるように、魚の中骨状をなす放熱配線14において骨部14aの先端部、および、隣り合う骨部14aの根元部分を、図14中の上部に示されるように、90°以下の鋭利端にするか、あるいは、図14中の下部に示されるようにR加工されたものにする。そうすることで、上記セラミック層10a同士の剥離抑制効果が期待される。   As shown in FIG. 14, in the heat radiation wiring 14 having a fish-bone shape, the distal end portion of the bone portion 14 a and the root portion of the adjacent bone portion 14 a are 90 ° as shown in the upper portion in FIG. 14. The following sharp edges are used, or R processing is performed as shown in the lower part of FIG. By doing so, the peeling suppression effect of the said ceramic layers 10a is anticipated.

(他の実施形態)
なお、上記各実施形態では、基板10はセラミック層10aを複数積層してなる積層基板であったが、表面側に電子部品、裏面側に厚膜抵抗および保護樹脂を設けるものであれば、単層の基板であってもよい。
(Other embodiments)
In each of the above embodiments, the substrate 10 is a laminated substrate formed by laminating a plurality of ceramic layers 10a. However, if the electronic component is provided on the front side and the thick film resistor and the protective resin are provided on the back side, the substrate 10 is a single substrate. It may be a layered substrate.

また、放熱配線14が無い場合でも、上記した凹部40に厚膜抵抗30および保護樹脂32を収納することによる放熱性向上の効果は発揮されるため、たとえば上記図1に示される電子装置100においては、放熱配線14は無くてもよい。もちろん、放熱配線14が設けられていれば、それによる上記効果が発揮される。   Further, even when there is no heat dissipation wiring 14, the effect of improving heat dissipation by exhibiting the thick film resistor 30 and the protective resin 32 in the recess 40 described above is exhibited. For example, in the electronic device 100 shown in FIG. The heat radiation wiring 14 may be omitted. Of course, if the heat dissipation wiring 14 is provided, the said effect by it will be exhibited.

また、上記電子装置は、モールド樹脂で全体が封止されたものであってもよい。この場合、ヒートシンク50における基板10との接続側とは反対側の面を、モールド樹脂より露出させることが望ましい。   The electronic device may be entirely sealed with a mold resin. In this case, it is desirable to expose the surface of the heat sink 50 opposite to the connection side with the substrate 10 from the mold resin.

また、上記各実施形態では、上記図2にも示されるように、1つの凹部40に1つの厚膜抵抗30が収納されていたが、1つの凹部40に複数の厚膜抵抗30が収納されていてもよい。   In each of the above embodiments, as shown in FIG. 2, one thick film resistor 30 is housed in one recess 40, but a plurality of thick film resistors 30 are housed in one recess 40. It may be.

本発明の第1実施形態に係る電子装置の概略断面図である。1 is a schematic cross-sectional view of an electronic device according to a first embodiment of the present invention. 図1中の電子装置における厚膜抵抗およびその近傍部を拡大して示す図であり、(a)は概略断面図、(b)は概略平面図である。It is a figure which expands and shows the thick film resistance and its vicinity part in the electronic device in FIG. 1, (a) is a schematic sectional drawing, (b) is a schematic plan view. 本発明者が試作した比較例としての電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device as a comparative example which this inventor made as an experiment. 凹部の形成方法の第1の例を示す図である。It is a figure which shows the 1st example of the formation method of a recessed part. 凹部の形成方法の第2の例を示す図である。It is a figure which shows the 2nd example of the formation method of a recessed part. 本発明の第2実施形態に係る電子装置の要部の概略断面図である。It is a schematic sectional drawing of the principal part of the electronic device which concerns on 2nd Embodiment of this invention. 上記第2実施形態のもう一つの例を示す概略断面図である。It is a schematic sectional drawing which shows another example of the said 2nd Embodiment. 本発明の第3実施形態の第1の例としての電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device as a 1st example of 3rd Embodiment of this invention. 上記第3実施形態の第2の例としての電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device as a 2nd example of the said 3rd Embodiment. 上記第3実施形態の第3の例としての電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device as a 3rd example of the said 3rd Embodiment. 上記第3実施形態の応用例としての電子装置を示す概略断面図である。It is a schematic sectional drawing which shows the electronic device as an application example of the said 3rd Embodiment. 電気配線と放熱配線とが隣り合う部位の基板内部構成を示す部分概略断面図である。It is a partial schematic sectional drawing which shows the board | substrate internal structure of the site | part which an electrical wiring and a thermal radiation wiring adjoin. 本発明の第4実施形態の要部を示す概略平面図である。It is a schematic plan view which shows the principal part of 4th Embodiment of this invention. 上記第4実施形態のもう一つの例としての放熱配線を示す概略平面図である。It is a schematic plan view which shows the thermal radiation wiring as another example of the said 4th Embodiment.

符号の説明Explanation of symbols

10…基板、11…基板の表面、12…基板の裏面、
14…他の部位と電気的に接続されていない導体層としての放熱配線、
20、21、22…電子部品、25、26、27…他の電子部品、
30…厚膜抵抗、32…保護樹脂、40…凹部、50…ヒートシンク。
10 ... substrate, 11 ... front surface of substrate, 12 ... back surface of substrate,
14 ... Radiation wiring as a conductor layer not electrically connected to other parts,
20, 21, 22 ... electronic components, 25, 26, 27 ... other electronic components,
30 ... thick film resistor, 32 ... protective resin, 40 ... recess, 50 ... heat sink.

Claims (5)

一方の板面を表面(11)、他方の板面を裏面(12)とした基板(10)と、
前記基板(10)の表面(11)側に設けられた電子部品(20、21、22)と、
前記基板(10)の裏面(12)側に設けられた厚膜抵抗(30)と、
前記基板(10)の裏面(12)側に設けられ前記厚膜抵抗(30)を被覆する保護樹脂(32)と、
前記基板(10)の裏面(12)側に設けられ前記基板(10)の熱を当該裏面(12)から受けて放熱するヒートシンク(50)とを備える電子装置において、
前記基板(10)の前記裏面(12)には、当該裏面(12)より凹んだ凹部(40)が設けられており、
前記厚膜抵抗(30)は前記凹部(40)に収納されており、
前記保護樹脂(32)は、前記凹部(40)内で前記厚膜抵抗(30)を封止し、前記凹部(40)内に留まっていることを特徴とする電子装置。
A substrate (10) having one plate surface as a front surface (11) and the other plate surface as a back surface (12);
Electronic components (20, 21, 22) provided on the surface (11) side of the substrate (10);
A thick film resistor (30) provided on the back surface (12) side of the substrate (10);
A protective resin (32) provided on the back surface (12) side of the substrate (10) and covering the thick film resistor (30);
In an electronic device comprising a heat sink (50) provided on the back surface (12) side of the substrate (10) and receiving heat from the back surface (12) to dissipate heat.
The back surface (12) of the substrate (10) is provided with a recess (40) that is recessed from the back surface (12).
The thick film resistor (30) is housed in the recess (40);
The electronic device, wherein the protective resin (32) seals the thick film resistor (30) in the recess (40) and remains in the recess (40).
前記基板(10)のうち前記厚膜抵抗(30)よりも内部側の部位には、他の部位と電気的に接続されていない導体層(14)が設けられており、
この導体層(14)は前記基板(10)の裏面(12)まで引き出されるとともに、前記厚膜抵抗(30)の熱を前記ヒートシンク(50)に放熱するものとして構成されていることを特徴とする請求項1に記載の電子装置。
A conductor layer (14) that is not electrically connected to other parts is provided in a part on the inner side of the thick film resistor (30) in the substrate (10),
The conductor layer (14) is drawn to the back surface (12) of the substrate (10) and is configured to radiate heat of the thick film resistor (30) to the heat sink (50). The electronic device according to claim 1.
前記凹部(40)の側面は、その底部側から開口部側へ向かって拡がるように傾斜したテーパ状の面であることを特徴とする請求項1または2に記載の電子装置。 3. The electronic device according to claim 1, wherein a side surface of the concave portion is a tapered surface that is inclined so as to expand from the bottom side toward the opening side. 4. 前記凹部(40)の内面の表面粗さは、前記凹部(40)の外側に位置する前記基板(10)の裏面(12)の表面粗さよりも大きいことを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。 The surface roughness of the inner surface of the recess (40) is greater than the surface roughness of the back surface (12) of the substrate (10) located outside the recess (40). The electronic device as described in any one. 前記基板(10)の裏面(12)において前記凹部(40)上には、他の電子部品(25、26、27)が搭載されていることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。 The other electronic component (25, 26, 27) is mounted on the recess (40) on the back surface (12) of the substrate (10). The electronic device described in one.
JP2007257561A 2007-10-01 2007-10-01 Electronic equipment Expired - Fee Related JP4998183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007257561A JP4998183B2 (en) 2007-10-01 2007-10-01 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007257561A JP4998183B2 (en) 2007-10-01 2007-10-01 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2009088339A JP2009088339A (en) 2009-04-23
JP4998183B2 true JP4998183B2 (en) 2012-08-15

Family

ID=40661347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007257561A Expired - Fee Related JP4998183B2 (en) 2007-10-01 2007-10-01 Electronic equipment

Country Status (1)

Country Link
JP (1) JP4998183B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716972B2 (en) * 2013-02-05 2015-05-13 株式会社デンソー Electronic component heat dissipation structure and method of manufacturing the same
JP6520325B2 (en) * 2015-04-06 2019-05-29 株式会社デンソー Electronic control unit
WO2021181468A1 (en) * 2020-03-09 2021-09-16 太陽誘電株式会社 Semiconductor module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329803A (en) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp Electronic circuit module and its manufacturing method
JP3675407B2 (en) * 2001-06-06 2005-07-27 株式会社デンソー Electronic equipment
JP2004228162A (en) * 2003-01-20 2004-08-12 Denso Corp Electronic control apparatus
WO2005076351A1 (en) * 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. Module with built-in part and its manufacturing method

Also Published As

Publication number Publication date
JP2009088339A (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4610414B2 (en) Electronic component storage package, electronic device, and electronic device mounting structure
US8139368B2 (en) Component-containing module
WO2016080333A1 (en) Module
JP5188861B2 (en) Electrostatic countermeasure component and light emitting diode module equipped with the electrostatic component
JP2010080572A (en) Electronic equipment
JP2014127678A (en) Wiring board and electronic device
JP4998183B2 (en) Electronic equipment
JP6010333B2 (en) Wiring board and electronic device
JP2008177461A (en) Electronic apparatus and manufacturing method thereof
JP2018121005A (en) Electronic element mounting substrate, electronic device, and electronic module
JP2006100759A (en) Circuit device and its manufacturing method
JP4766087B2 (en) Electronic equipment
JP6306492B2 (en) Wiring board and electronic device
JPH09199823A (en) Chip-on-board printed wiring board
JP3830429B2 (en) Package for storing semiconductor elements
JP4597561B2 (en) Wiring board and manufacturing method thereof
JP6046421B2 (en) Wiring board and electronic device
KR20110082895A (en) Hybrid heat-radiating substrate and manufacturing method thereof
JP5072283B2 (en) Circuit board
JP4336137B2 (en) Light emitting element storage package and light emitting device
JP4459031B2 (en) Electronic component storage package and electronic device
JP4514598B2 (en) Electronic component storage package and electronic device
JP2006303467A (en) Heat dissipation member, substrate for mounting electronic component, package for containing electronic component and electronic device
JP5631268B2 (en) Wiring board
WO2016139890A1 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees