JP4998183B2 - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP4998183B2 JP4998183B2 JP2007257561A JP2007257561A JP4998183B2 JP 4998183 B2 JP4998183 B2 JP 4998183B2 JP 2007257561 A JP2007257561 A JP 2007257561A JP 2007257561 A JP2007257561 A JP 2007257561A JP 4998183 B2 JP4998183 B2 JP 4998183B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recess
- back surface
- thick film
- film resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
本発明は、表面に電子部品を搭載し、裏面に厚膜抵抗を搭載した基板の当該裏面に、ヒートシンクを設けてなる電子装置に関する。 The present invention relates to an electronic device in which an electronic component is mounted on the front surface and a heat sink is provided on the back surface of a substrate on which a thick film resistor is mounted on the back surface.
この種の電子装置は、たとえば自動車のECUなどの電子装置として用いられるが、近年、車室空間を広く取りたいという要望から、従来車室内にあったECUが使用環境の厳しいエンジンルームに搭載されるようになっている。 This type of electronic device is used, for example, as an electronic device such as an automobile ECU. In recent years, an ECU in a conventional vehicle compartment is installed in an engine room where the use environment is severe due to a demand for a large vehicle compartment space. It has become so.
この種の電子装置は、一般に、セラミック層を複数積層してなる積層基板を有し、この基板の一方の板面である表面に半導体チップなどの電子部品を設け、他方の板面である裏面に厚膜抵抗を設けてなり、さらに、この裏面側では厚膜抵抗を保護するために、厚膜抵抗を含む当該裏面の全面を保護樹脂で被覆している(たとえば、特許文献1参照)。 This type of electronic device generally has a laminated substrate formed by laminating a plurality of ceramic layers, and an electronic component such as a semiconductor chip is provided on the surface which is one plate surface of the substrate, and the back surface which is the other plate surface. Furthermore, in order to protect the thick film resistance on the back surface side, the entire back surface including the thick film resistance is covered with a protective resin (for example, see Patent Document 1).
そして、一般に、このような基板に対しては、基板の裏面側に、熱伝導性の高い接着剤などを介してヒートシンクを取り付け、基板の熱を当該裏面からヒートシンクを介して放熱するようにしている。
ところで、上記従来の電子装置においては、主たる放熱機能を、基板の裏面からヒートシンクへ至る経路に頼っているのであるが、放熱性の悪い保護樹脂が基板の裏面の全面を覆っているために、基板に発生する熱が、ヒートシンクに効率よく排出されないという問題がある。 By the way, in the above-described conventional electronic device, the main heat dissipation function depends on the path from the back surface of the substrate to the heat sink, but the protective resin with poor heat dissipation covers the entire back surface of the substrate. There is a problem that heat generated in the substrate is not efficiently discharged to the heat sink.
本発明は、上記問題に鑑みてなされたものであり、基板の表面に電子部品を実装するとともに裏面には保護樹脂で被覆された厚膜抵抗を実装し、当該基板の裏面にヒートシンクを設けてなる電子装置において、基板の裏面とヒートシンクとの間に介在する保護樹脂を極力低減することを目的とする。 The present invention has been made in view of the above-described problems. An electronic component is mounted on the surface of the substrate, a thick film resistor coated with a protective resin is mounted on the back surface, and a heat sink is provided on the back surface of the substrate. An object of the present invention is to reduce the protective resin interposed between the back surface of the substrate and the heat sink as much as possible.
上記目的を達成するため、本発明は、基板(10)の裏面(12)には、当該裏面(12)より凹んだ凹部(40)が設けられており、厚膜抵抗(30)は凹部(40)に収納されており、保護樹脂(32)は、凹部(40)内で厚膜抵抗(30)を封止し、凹部(40)内に留まっていることを特徴とする。 In order to achieve the above object, according to the present invention, the back surface (12) of the substrate (10) is provided with a recess (40) recessed from the back surface (12), and the thick film resistor (30) is provided with a recess ( 40), and the protective resin (32) seals the thick film resistor (30) in the recess (40) and remains in the recess (40).
それによれば、厚膜抵抗(30)およびこれを被覆する保護樹脂(32)が凹部(40)内に留まっているため、基板(10)の裏面(12)とヒートシンク(50)との間に介在する保護樹脂(32)を極力低減することができる。 According to this, since the thick film resistor (30) and the protective resin (32) covering the thick film resistor (32) remain in the recess (40), it is between the back surface (12) of the substrate (10) and the heat sink (50). The intervening protective resin (32) can be reduced as much as possible.
その結果として、ヒートシンク(50)を介した放熱性が向上したり、また、基板(10)の裏面(12)上にて保護樹脂(32)を少なくして、それ以外の電子部品を配置することも可能となり、実装密度の向上にもつながる。 As a result, heat dissipation through the heat sink (50) is improved, or the protective resin (32) is reduced on the back surface (12) of the substrate (10), and other electronic components are arranged. This also makes it possible to improve the mounting density.
ここで、基板(10)のうち厚膜抵抗(30)よりも内部側の部位には、他の部位と電気的に接続されていない導体層(14)が設けられており、この導体層(14)は基板(10)の裏面(12)まで引き出されるとともに、厚膜抵抗(30)の熱をヒートシンク(50)に放熱するものとして構成されていてもよい(後述の図1、図2等参照)。それによれば、凹部(40)内に位置する厚膜抵抗(30)の放熱経路を確保しやすくなる。 Here, a conductor layer (14) that is not electrically connected to other parts is provided in a part on the inner side of the thick film resistor (30) in the substrate (10). 14) may be configured to be drawn to the back surface (12) of the substrate (10) and to dissipate the heat of the thick film resistor (30) to the heat sink (50) (FIGS. 1 and 2 described later). reference). According to this, it becomes easy to secure a heat dissipation path for the thick film resistor (30) located in the recess (40).
また、凹部(40)の側面を、その底部側から開口部側へ向かって拡がるように傾斜したテーパ状の面であるものにすれば(後述の図6参照)、凹部(40)の底面と側面とのなす角部における応力集中を緩和しやすく、また、保護樹脂(32)と凹部(40)の内面との密着面積を大きくするうえで好ましい。 Further, if the side surface of the recess (40) is a tapered surface inclined so as to expand from the bottom side toward the opening side (see FIG. 6 described later), the bottom surface of the recess (40) It is preferable to ease the stress concentration at the corner formed by the side surface and to increase the contact area between the protective resin (32) and the inner surface of the recess (40).
また、凹部(40)の内面の表面粗さを、凹部(40)の外側に位置する基板(10)の裏面(12)の表面粗さよりも大きいものにすれば、凹部(40)内の厚膜抵抗(30)や保護樹脂(32)の密着性が向上する。 Moreover, if the surface roughness of the inner surface of the recess (40) is larger than the surface roughness of the back surface (12) of the substrate (10) located outside the recess (40), the thickness in the recess (40) will be increased. The adhesion of the membrane resistance (30) and the protective resin (32) is improved.
また、表面(11)側の電子部品(20〜22)以外にも、基板(10)の裏面(12)において凹部(40)上には、他の電子部品(25、26、27)が搭載されていてもよい(後述の図8〜図11参照)。このように、基板(10)の裏面(12)において凹部(40)上のスペースを利用して他の電子部品(25〜27)を搭載してもよい。 In addition to the electronic components (20-22) on the front surface (11) side, other electronic components (25, 26, 27) are mounted on the recesses (40) on the back surface (12) of the substrate (10). (See FIGS. 8 to 11 to be described later). Thus, you may mount another electronic component (25-27) using the space on a recessed part (40) in the back surface (12) of a board | substrate (10).
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の概略断面構成を示す図であり、図2は、この電子装置100における厚膜抵抗30およびその近傍部を拡大して示す図であり、(a)は概略断面図、(b)は概略平面図である。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an electronic device 100 according to the first embodiment of the present invention, and FIG. 2 is an enlarged view showing a
基板10は、本例ではセラミック積層基板であり、この基板10は、複数のセラミック層10aを積層して形成されたものである。各セラミック層10aは、たとえばAlN、SiC、SiN、Al2O3を主成分とする粒子で作製されるシート体、あるいは、それらの粒子を融着させる硝子成分(たとえばSiO2、MgO、CaO等)を含んだシート体よりなる。
The
ここで、積層基板である基板10において図1中の上側の板面11を基板10の表面11、下側の板面12を基板10の裏面12とする。そして、基板10の表裏両面11、12および内部には、基板10の回路を構成する電気配線13が形成されている。ここで、図1では、電気配線13と後述する放熱配線14と識別するために、電気配線13は斜線ハッチング、放熱配線14は点ハッチングにて示してある。
Here, in the
この電気配線13は、Au、Ag、Cu、Pt、Pd、Mo、W、Niの少なくとも1つを主成分とする合金層、または単一金属層よりなり、これら材料のペーストや箔などを用いて形成されている。
The
この電気配線13のうち基板10の表裏両面11、12に形成されているものは、基板10における表面11および裏面12を構成するセラミック層10aの外面に形成されている。また、電気配線13のうち基板10の内部に形成されているものは、各セラミック層10aに形成されたビアホールや各セラミック層10aの間に形成された導体層として構成されている。そして、基板10の表裏両面11、12および内部の各電気配線13は、互いに導通している。
The
ここで、基板10の表裏両面11、12に形成されている電気配線13の最表面には、表面配線層13aが設けられている。この表面配線層13aは、Cu、Ni、Au、Ag、Pt、Pdの少なくとも1つ以上を主成分とする多層導体あるいは、合金層などよりなり、たとえば、めっき、厚膜印刷、スパッタ、蒸着法、エッチングなどによって作製される。
Here, a
また、図1に示されるように、基板10の表面11には、各種の電子部品20、21、22が搭載されている。これら電子部品20〜22は、フリップチップやICチップなどの表面実装部品である。
As shown in FIG. 1, various
そして、これら電子部品20〜22は、基板10の表面11に形成されている電気配線13に対して、バンプ20a、はんだあるいは導電性接着剤などの導電性接続材21a、22aを介して電気的に接続されている。なお、図示しないが、これら電子部品はボンディングワイヤで当該電気配線13に接続されるものでもよい。
And these electronic components 20-22 are electrically connected with respect to the
また、基板10の裏面12側には、厚膜抵抗30が設けられている。この厚膜抵抗30は、LaB6、SnO2、CuNi、RuO2、Bi2Ru2O7、カーボン系の内これらの一成分以上を含んだ抵抗体である。
A
ここで、本実施形態では、図1、図2に示されるように、基板10の裏面12には、当該裏面12より凹んだ凹部40が設けられている。この凹部40は、基板10の裏面12を構成するセラミック層10aに設けられている。そして、厚膜抵抗30は、この凹部40に収納されている。
Here, in this embodiment, as shown in FIGS. 1 and 2, the
そして、厚膜抵抗30は、基板10の裏面12側にて当該凹部40に位置する電気配線13に電気的に接続されている。また、凹部40内にて、厚膜抵抗30は、保護ガラス31、保護樹脂32にて順次被覆され保護されている。
The
ここで、保護ガラス31は、ガラス成分(SiO2、MgO、CaO)の少なくとも1つ以上を主成分とする絶縁シート体よりなり、保護樹脂32は、エポキシ系、ウレタン系、アクリル系、フェノール系、イミド系、アミド系、シリコーン系などの樹脂成分に放熱を主目的とするフィラー等を混ぜた熱硬化型、UV硬化型、熱乾燥型レジスト膜などよりなる。
Here, the
そして、図1および図2に示されるように、保護樹脂32は、凹部40内で厚膜抵抗30および保護ガラス31を封止し、基板10の裏面12より突出せずに、凹部40内に留まっている。
As shown in FIGS. 1 and 2, the
また、基板10のうち厚膜抵抗30よりも内部側の部位、すなわち凹部40よりも基板10の内部側の部位には、他の部位と電気的に接続されていない導体層としての放熱配線14が設けられている。
Further, in the portion of the
この放熱配線14は、上記電気配線13と同様の材料よりなり、また、上記電気配線13と同様の方法で基板10の表裏両面11、12および基板10の内部に形成されている。そして、この放熱配線14のうち厚膜抵抗30よりも内部側の部位に位置するものは、基板10の表面11および裏面12まで引き出された形となっている。
The
ここで、放熱配線14のうち基板10の表裏両面11、12に位置するものの最表面には、上記同様の表面配線層13aが設けられている。なお、放熱配線14については、この表面配線層13aは無いものであってもよい。
Here, the
また、基板10の裏面12側には、基板10の熱を当該裏面12から受けて放熱するヒートシンク50が設けられている。このヒートシンク50は、CuやAlなどよりなるものであり、放熱ゲル60を介して基板10の裏面12と熱的に接続されている。放熱ゲル60は、たとえばシリコーンゲルなどの熱伝導性に優れたゲルである。
A
さらに、本実施形態では、基板10の裏面12に位置する放熱配線14とヒートシンク50とは、熱伝導性に優れた熱伝導性接続部材61を介して熱的に接続されている。この熱伝導性接続部材61は、たとえば、はんだやAgペースト、あるいはシリコーングリス、シリコーン接着剤、ゲルなどである。
Furthermore, in this embodiment, the
それにより、厚膜抵抗30の熱は、基板10のうち厚膜抵抗30よりも内部側の部位に設けられている放熱配線14から、基板10の裏面12まで引き出されている放熱配線14を介して、ヒートシンク50に放熱されるように構成されている。なお、放熱配線14とヒートシンク50との接続部にかかる応力を緩和するため、これら両者14、50の金属材料は同一材料であることが望ましい。
As a result, the heat of the
ところで、本実施形態によれば、基板10の裏面12に凹部40を設け、厚膜抵抗30およびこれを被覆する保護樹脂32を凹部40内に留めているため、基板10の裏面12とヒートシンク50との間に介在する保護樹脂32を極力低減することができる。そのため、ヒートシンク50を介した放熱性が向上する。
By the way, according to the present embodiment, the
このことについて、図2(a)および図3を参照して、具体的に述べる。図3は、従来技術に基づいて、本発明者が試作した比較例としての電子装置の要部を示す概略断面図である。 This will be specifically described with reference to FIG. 2A and FIG. FIG. 3 is a schematic cross-sectional view showing the main part of an electronic device as a comparative example, which was prototyped by the present inventor based on the prior art.
図3に示される比較例では、基板10の裏面12に位置する電気配線13の間に厚膜抵抗30を電気的に接続し、その上に、保護ガラス31、保護樹脂32を形成している。この場合、ヒートシンク50までの放熱経路は、基板10→保護樹脂32→放熱ゲル60→ヒートシンク50であり、保護樹脂32が介在するため、本来良いはずのセラミック基板10の熱伝導性を十分に活かすことができない。
In the comparative example shown in FIG. 3, the
本実施形態では、基板10の裏面12に凹部40を設け、そこに厚膜抵抗30、保護ガラス31、保護樹脂32を埋め込んだ形としているため、基板10→放熱ゲル60→ヒートシンク50という放熱経路が存在する。
In the present embodiment, the
つまり、基板10の裏面12から保護樹脂32を排除することで、基板の裏面12に余白が生じ、比較例における保護樹脂32を介した放熱経路とは別に、放熱性の良い基板10から直接ヒートシンク50へ放熱を行うことができる。そのため、本実施形態では、ヒートシンク50への放熱を効率よく実施できる。
In other words, by removing the
また、本実施形態では、上記図1に示されるように基板10の内部から表裏両面11、12に引き出された放熱配線14を設けているため、この放熱配線14による基板10の放熱も可能となる。さらに、基板10の内部にて厚膜抵抗30の近傍から基板10の裏面12まで、放熱配線14を引き回しており、それによって厚膜抵抗30の熱を、効率よくヒートシンク50に放熱できるようになっている。
Further, in the present embodiment, as shown in FIG. 1, since the
次に、上記図1に示される電子装置100の製造方法の一具体例について説明する。まず、各セラミック層10aとなるグリーンシートを用意し、このグリーンシートに対して上記電気配線13および放熱配線14を形成した後、各グリーンシートを積層する。
Next, a specific example of a method for manufacturing the electronic device 100 shown in FIG. 1 will be described. First, the green sheet used as each
このとき、上記凹部40の形成方法は、具体的には、図4に示される第1の例、図5に示される第2の例が挙げられる。なお、図4、図5では、各グリーンシートには、焼成前のセラミック層10aとして符号10aを付してある。
At this time, the method for forming the
まず、図4に示される第1の例では、プレス型Kにより凹部40を形成する。このとき、凹部40をつくるための凸部を有するプレス型Kを用いて、各グリーンシートの積層と凹部40の形成と一括して行う。この方式は最も簡易に形成する方法ではあるが、凹部40の近くのグリーンシート部分に大きな荷重がかかるため、焼成時に大きな収縮力のばらつき(寸法バラツキ)が生じ易い。
First, in the first example shown in FIG. 4, the
そこで、プレスを2度行うようにしてもよい。具体的には、従来と同様にグリーンシートを積層加圧した後、凹部40部分のみを、プレス型Kによって部分的にプレスする。こうすることで、上記した部分的な収縮バラツキを小さくすることが可能になる。なお、これらプレスを1度行う方式、2度行う方式のいずれも、凹部40内の電気配線13の形成については、プレスの前でも後でもよい。
Therefore, the pressing may be performed twice. Specifically, after the green sheets are stacked and pressed as in the conventional case, only the
また、図5に示される第2の例は、積層方式である。本方式は従来と同様、各グリーンシートを形成後に積層・加圧するものであるが、最下層のグリーンシートのみに凹部40を設けるための孔40aを設け、その後グリーンシートの積層を行うものである。これは、最も収縮による影響を軽減できる方式であると考えられる。
Moreover, the 2nd example shown by FIG. 5 is a lamination | stacking system. As in the conventional method, the green sheets are stacked and pressed after each green sheet is formed, but the
こうして、電気配線13、放熱配線14および凹部40が形成されたグリーンシートを積層してなる積層体ができあがる。その後、この積層体を焼成し基板10を形成する。このとき、積層体は、一般のものと同様、多少収縮する。また、各配線13、14をペーストで形成した場合には、積層体の焼成とともに焼結される、
次に、基板10のうち表裏両面11、12に位置する配線13、14の表面に、上記表面配線層13aを、めっきなどにより形成する。次に、基板10の裏面12の凹部40にて、印刷・焼成などにより、厚膜抵抗体30、保護ガラス31、保護樹脂32を順次形成する。続いて、基板10の表面11において、上記電子部品20〜22を搭載することにより、本実施形態の電子装置100ができあがる。
In this way, a laminated body formed by laminating the green sheets in which the
Next, the
ここで、上記図2を参照して、厚膜抵抗30、凹部40およびその周辺部の寸法構成等について、述べておく。まず、図2(a)を参照して凹部40の深さTcについて述べる。基板10を構成する各セラミック層10aの厚さTbは、上記スルーホールにおける導体ペースト充填などの点を考慮して、通常は0.15〜0.25mmにて調整される。
Here, with reference to FIG. 2, the dimensional configuration and the like of the
したがって、その中に形成する凹部40は、セラミック層10aの厚さTbよりも浅いものになるのだが、凹部40の深さTcを考えるにあたっては、次の2つのことを考える必要がある。
Accordingly, the
1つは、凹部40に設けた厚膜抵抗30とその上側のセラミック層10aにおける電気配線13との電気絶縁性の観点から、その間の厚み(Tb−Tc)を0.05mm以上とすることが望ましい。2つめは、凹部40内での電気配線13や厚膜抵抗30の印刷性を確保するためには、厚み(Tb−Tc)を0.15mm以下とすることが望ましい。
One is that the thickness (Tb-Tc) between the
次に、図2(b)を参照して述べる。厚膜抵抗30は一対の電気配線13間を跨ぐように接続されているが、実質的に厚膜抵抗30として働く部分の寸法L、Wは、ともに0.5mm以上で、L≧Wの必要がある。できれば、これら寸法L、Wは1.0mm以上であることが望ましい。
Next, description will be made with reference to FIG. The
また、電気配線13と厚膜抵抗30とが重なっていない余白S1、および、電気配線13と厚膜抵抗30との重なりS2については、印刷された厚膜抵抗30が電気配線13で薄くならないようにするため、ともに焼成時の基板10の収縮寸法ズレに0.1mを加えた長さを確保する必要がある。
Further, with respect to the margin S1 where the
また、厚膜抵抗30と保護ガラス31および保護樹脂32とのオーバラップについては、耐圧と吸水による抵抗値劣化を防止するという観点から、0.1mm以上オーバラップする必要がある。さらに、品質上を考えれば、電気配線13も含めて0.1mm以上のオーバラップが望ましい。このことは、図2(b)において、凹部40の開口形状を破線40で示し、この破線40と厚膜抵抗30および電気配線13との距離S3が、0.1mm以上であることを意味する。
Further, the overlap between the
(第2実施形態)
図6は、本発明の第2実施形態に係る電子装置の要部の概略断面構成を示す図であり、同電子装置における厚膜抵抗30およびその近傍部を拡大して示す図である。本実施形態は、上記第1実施形態において凹部40を変形したものであり、上記第1実施形態と組み合わせて適用可能である。
(Second Embodiment)
FIG. 6 is a diagram showing a schematic cross-sectional configuration of the main part of the electronic device according to the second embodiment of the present invention, and is an enlarged view showing the
図6に示されるように、本実施形態では、凹部40の側面を、その底部側から開口部側へ向かって拡がるように傾斜したテーパ状の面としたものである。ここで、凹部40の底面と側面とのなす角部の角度をθとする。
As shown in FIG. 6, in this embodiment, the side surface of the
それによれば、凹部40の底面と側面とのなす角部における応力集中を緩和しやすく、当該角部に位置する電気配線13のクラックや断線の防止などが図れる。また、上記第1実施形態では、上記角度θが90°であったが、それに比べて、本実施形態では、保護樹脂32および保護ガラス31と凹部40の内面との密着面積を大きくすることができ、保護樹脂32および保護ガラス31による封止を確実なものにできる。
According to this, the stress concentration at the corner portion formed by the bottom surface and the side surface of the
ただし、凹部40の上記角度θが大きいと、上記した電気配線13のクラックや断線の懸念が大きくなり、また小さいと、基板10の裏面12が凹部40に大きな面積を取られることになり、そもそも厚膜抵抗30を凹部40に埋め込む効果が薄れる。したがって、上記角度θは30〜70°で調整するのが望ましい。
However, if the angle θ of the
図7は、本第2実施形態のもう一つの例を示す概略断面図であり、凹部40単独の断面形状を示す図である。凹部40は、大きく取りたくないが、保護樹脂32および保護ガラス31と凹部40の内面との密着面積を稼ぎたいというときには、図7に示されるように、凹部40の底面と側面とのなす角部をR加工すればよい。当該角部の曲率半径Rの大きさとしては、凹部40の深さtと同じにするとよい。
FIG. 7 is a schematic cross-sectional view showing another example of the second embodiment, and is a view showing a cross-sectional shape of the
また、厚膜抵抗30、保護樹脂32および保護ガラス31と凹部40の内面との密着性向上については、凹部40の内面の表面粗さを大きくしてもよい。具体的には、凹部40の内面の表面粗さを、凹部40の外側に位置する基板10の裏面12の表面粗さよりも大きくすればよい。
For improving the adhesion between the
そうすることで、凹部40の内面に接触する厚膜抵抗30の面積が増加して放熱性が向上したり、同じく凹部40の内面に接触する保護樹脂32および保護ガラス31の面積が増加して密着性が向上したりすることが期待される。
By doing so, the area of the
当該表面粗さの指標としては、従来の基板10を構成するセラミック粒子径が数μm程度であることから、従来の表面粗さは平均粗さRaで0.5μm程度となるが、これを倍程度の大きさの粗さにすることで大きな効果が期待できる。
As an index of the surface roughness, since the ceramic particle diameter constituting the
表面粗さを大きくする方法としては、凹部40をプレスするプレス型の表面を粗くしたり、セラミック層10aのうち凹部40を構成する部位に目の粗いアルミナ粉(たとえば粒径:数〜20μmのもの)を添加すればよい。
As a method for increasing the surface roughness, the surface of a press mold that presses the
(第3実施形態)
ところで、上記各実施形態によれば、凹部40に厚膜抵抗30および保護ガラス31、保護樹脂32を収納することで、基板10の裏面12のうち保護樹脂32の占める面積を低減して、それ以外の電子部品を基板10の裏面12に配置することも可能となる。そうすれば、実装密度の向上にもつながる。
(Third embodiment)
By the way, according to each of the above embodiments, by storing the
図8、図9、図10は、本発明の第3実施形態に係る電子装置の要部を示す概略断面図であり、図8は第1の例、図9は第2の例、図10は第3の例である。いずれの例においても、基板10の裏面12において凹部40上には他の電子部品25、26、27が搭載されている。
8, 9, and 10 are schematic cross-sectional views illustrating the main part of the electronic device according to the third embodiment of the present invention. FIG. 8 is a first example, FIG. 9 is a second example, and FIG. Is a third example. In any example, other
図8に示される第1の例は、ワイヤ接続の例であり、ICチップなどよりなる他の電子部品25と保護樹脂32とを接着剤25bにて固定し、他の電子部品25と凹部40近傍に設けた電気配線13とをAlやAuなどのボンディングワイヤ25aにて接続したものである。
The first example shown in FIG. 8 is an example of wire connection, in which another
なお、この際、保護樹脂32と他の電子部品25との間では大きな応力が発生するため、接着剤25bとしては、両者25、32に熱膨張が近く、0.5〜数10MPa程度の低ヤング率材料、たとえばシリコーン系接着剤を用いることが望ましい。
At this time, since a large stress is generated between the
図9に示される第2の例は、他の電子部品26として半導体チップを、はんだやAuなどのバンプ26aを介してベアチップ実装した例である。凹部40上に、電気配線13を設けることができないため、主にフリップチップ実装となる。
The second example shown in FIG. 9 is an example in which a semiconductor chip is mounted as a bare chip via
また、図10に示される第3の例は、他の電子部品27としてチップ部品を、はんだや導電性接着剤などの接着剤27aで接続した場合の例である。凹部40は厚膜抵抗30の大きさから、小さくとも幅1mm程度であるため、1608以上の大きさの部品に限られる。
Further, the third example shown in FIG. 10 is an example in which a chip component is connected as another
このように、基板10の裏面12において保護樹脂32が凹部40に収納されるため、当該凹部40上の空きスペースを利用して他の電子部品25〜27を搭載することで、特に基板10の裏面12にて、従来よりも高密度な部品実装が可能となる。
As described above, since the
図11は、本実施形態の応用例としての電子装置を示す概略断面図である。基板10の裏面12において凹部40上には他の電子部品25が搭載されボンディングワイヤ25aにより実装されている。
FIG. 11 is a schematic cross-sectional view showing an electronic device as an application example of the present embodiment. On the
ここで、基板10の裏面12に設けた他の電子部品25は、直接ヒートシンク50に接続することが困難であるため、当該他の電子部品25に対向するヒートシンク50の部位に凹部51を設けて、そこに上記同様の放熱ゲル60や放熱グリスを充填する。そうすることで、より高い放熱を実現できる。
Here, since it is difficult to directly connect the other
なお、ヒートシンク50の凹部51の深さは、他の電子部品25が直接当たらない深さとする。また、本実施形態は、上記各実施形態に適用できるものである。
In addition, the depth of the recessed
(第4実施形態)
本発明の第4実施形態では、上記基板10の内部に設けられている電気配線13と放熱配線14との関係を考慮して、放熱配線14に改良を加えたものであり、上記した角実施形態と組み合わせて適用が可能である。
(Fourth embodiment)
In the fourth embodiment of the present invention, the
図12は、電気配線13と放熱配線14とが隣り合う部位の基板10の内部構成を示す部分概略断面図である。放熱配線14は、基板10において電気配線13の空きスペースがあるのであれば、極力大きくとることが望まれるが、実質的には、電気的耐圧と機械的強度によって規定される。
FIG. 12 is a partial schematic cross-sectional view showing an internal configuration of the
電気配線13と放熱配線14とが近いと、電気配線13の端部Aと放熱配線14の端部Aと間の電気的耐圧の確保が困難となるし、また、両端部A−A間におけるセラミック層10a間の機械的強度が低下し、剥離しやすくなる。
If the
そこで、本第4実施形態では、電気配線13と放熱配線14との間の電気的耐圧および機械的強度を向上させ、かつ配線面積を小さくしてコストを低減する方法を提供する。図13は、本発明の第4実施形態の要部を示す平面図であり、基板10の内部にて隣り合う電気配線13と放熱配線14との概略平面構成を示す。
Therefore, the fourth embodiment provides a method for improving the electric withstand voltage and mechanical strength between the
図13に示されるように、本実施形態では、配線幅Wを有する放熱配線14の平面形状を、魚の中骨状にする。それによれば、均一な配線幅Wを有する放熱配線14に比べて、電気配線13との距離を実質的に大きくできるため、上記電気的耐圧および機械的強度を向上させることが可能となり、少ない配線材料で済むのでコストダウンにもなる。
As shown in FIG. 13, in the present embodiment, the planar shape of the
このときの外周に伸びる骨部14aの幅と中骨部14bの幅は同等がよい。ただし、均一な配線幅Wを有する放熱配線14と同等の放熱機能を有するためには、骨部14bの長さW1と隣り合う骨部14aの間隔W2との関係が、W1≧W2であることが望ましい。
At this time, the width of the
さらに、骨部14aの先端部ではセラミック層10aの界面にボイドを生じ、このボイドによってセラミック層10a同士が剥離しやすくなる恐れがある。この点を考慮したものが、図14である。図14は、本実施形態のもう一つの例としての放熱配線14を示す概略平面図である。
Furthermore, a void is generated at the interface of the
図14に示されるように、魚の中骨状をなす放熱配線14において骨部14aの先端部、および、隣り合う骨部14aの根元部分を、図14中の上部に示されるように、90°以下の鋭利端にするか、あるいは、図14中の下部に示されるようにR加工されたものにする。そうすることで、上記セラミック層10a同士の剥離抑制効果が期待される。
As shown in FIG. 14, in the
(他の実施形態)
なお、上記各実施形態では、基板10はセラミック層10aを複数積層してなる積層基板であったが、表面側に電子部品、裏面側に厚膜抵抗および保護樹脂を設けるものであれば、単層の基板であってもよい。
(Other embodiments)
In each of the above embodiments, the
また、放熱配線14が無い場合でも、上記した凹部40に厚膜抵抗30および保護樹脂32を収納することによる放熱性向上の効果は発揮されるため、たとえば上記図1に示される電子装置100においては、放熱配線14は無くてもよい。もちろん、放熱配線14が設けられていれば、それによる上記効果が発揮される。
Further, even when there is no
また、上記電子装置は、モールド樹脂で全体が封止されたものであってもよい。この場合、ヒートシンク50における基板10との接続側とは反対側の面を、モールド樹脂より露出させることが望ましい。
The electronic device may be entirely sealed with a mold resin. In this case, it is desirable to expose the surface of the
また、上記各実施形態では、上記図2にも示されるように、1つの凹部40に1つの厚膜抵抗30が収納されていたが、1つの凹部40に複数の厚膜抵抗30が収納されていてもよい。
In each of the above embodiments, as shown in FIG. 2, one
10…基板、11…基板の表面、12…基板の裏面、
14…他の部位と電気的に接続されていない導体層としての放熱配線、
20、21、22…電子部品、25、26、27…他の電子部品、
30…厚膜抵抗、32…保護樹脂、40…凹部、50…ヒートシンク。
10 ... substrate, 11 ... front surface of substrate, 12 ... back surface of substrate,
14 ... Radiation wiring as a conductor layer not electrically connected to other parts,
20, 21, 22 ... electronic components, 25, 26, 27 ... other electronic components,
30 ... thick film resistor, 32 ... protective resin, 40 ... recess, 50 ... heat sink.
Claims (5)
前記基板(10)の表面(11)側に設けられた電子部品(20、21、22)と、
前記基板(10)の裏面(12)側に設けられた厚膜抵抗(30)と、
前記基板(10)の裏面(12)側に設けられ前記厚膜抵抗(30)を被覆する保護樹脂(32)と、
前記基板(10)の裏面(12)側に設けられ前記基板(10)の熱を当該裏面(12)から受けて放熱するヒートシンク(50)とを備える電子装置において、
前記基板(10)の前記裏面(12)には、当該裏面(12)より凹んだ凹部(40)が設けられており、
前記厚膜抵抗(30)は前記凹部(40)に収納されており、
前記保護樹脂(32)は、前記凹部(40)内で前記厚膜抵抗(30)を封止し、前記凹部(40)内に留まっていることを特徴とする電子装置。 A substrate (10) having one plate surface as a front surface (11) and the other plate surface as a back surface (12);
Electronic components (20, 21, 22) provided on the surface (11) side of the substrate (10);
A thick film resistor (30) provided on the back surface (12) side of the substrate (10);
A protective resin (32) provided on the back surface (12) side of the substrate (10) and covering the thick film resistor (30);
In an electronic device comprising a heat sink (50) provided on the back surface (12) side of the substrate (10) and receiving heat from the back surface (12) to dissipate heat.
The back surface (12) of the substrate (10) is provided with a recess (40) that is recessed from the back surface (12).
The thick film resistor (30) is housed in the recess (40);
The electronic device, wherein the protective resin (32) seals the thick film resistor (30) in the recess (40) and remains in the recess (40).
この導体層(14)は前記基板(10)の裏面(12)まで引き出されるとともに、前記厚膜抵抗(30)の熱を前記ヒートシンク(50)に放熱するものとして構成されていることを特徴とする請求項1に記載の電子装置。 A conductor layer (14) that is not electrically connected to other parts is provided in a part on the inner side of the thick film resistor (30) in the substrate (10),
The conductor layer (14) is drawn to the back surface (12) of the substrate (10) and is configured to radiate heat of the thick film resistor (30) to the heat sink (50). The electronic device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007257561A JP4998183B2 (en) | 2007-10-01 | 2007-10-01 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007257561A JP4998183B2 (en) | 2007-10-01 | 2007-10-01 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088339A JP2009088339A (en) | 2009-04-23 |
JP4998183B2 true JP4998183B2 (en) | 2012-08-15 |
Family
ID=40661347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007257561A Expired - Fee Related JP4998183B2 (en) | 2007-10-01 | 2007-10-01 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4998183B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5716972B2 (en) | 2013-02-05 | 2015-05-13 | 株式会社デンソー | Electronic component heat dissipation structure and method of manufacturing the same |
JP6520325B2 (en) * | 2015-04-06 | 2019-05-29 | 株式会社デンソー | Electronic control unit |
WO2021181468A1 (en) * | 2020-03-09 | 2021-09-16 | 太陽誘電株式会社 | Semiconductor module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329803A (en) * | 2001-04-27 | 2002-11-15 | Mitsubishi Electric Corp | Electronic circuit module and its manufacturing method |
JP3675407B2 (en) * | 2001-06-06 | 2005-07-27 | 株式会社デンソー | Electronic equipment |
JP2004228162A (en) * | 2003-01-20 | 2004-08-12 | Denso Corp | Electronic control apparatus |
WO2005076351A1 (en) * | 2004-02-09 | 2005-08-18 | Murata Manufacturing Co., Ltd. | Module with built-in part and its manufacturing method |
-
2007
- 2007-10-01 JP JP2007257561A patent/JP4998183B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009088339A (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4610414B2 (en) | Electronic component storage package, electronic device, and electronic device mounting structure | |
US8139368B2 (en) | Component-containing module | |
WO2016080333A1 (en) | Module | |
JP5188861B2 (en) | Electrostatic countermeasure component and light emitting diode module equipped with the electrostatic component | |
JP2010080572A (en) | Electronic equipment | |
JP2014127678A (en) | Wiring board and electronic device | |
JP4998183B2 (en) | Electronic equipment | |
JP6010333B2 (en) | Wiring board and electronic device | |
JP2008177461A (en) | Electronic apparatus and manufacturing method thereof | |
JP2018121005A (en) | Electronic element mounting substrate, electronic device, and electronic module | |
JP2006100759A (en) | Circuit device and its manufacturing method | |
JP4766087B2 (en) | Electronic equipment | |
JPH09199823A (en) | Chip-on-board printed wiring board | |
KR101119259B1 (en) | Hybrid heat-radiating substrate and manufacturing method thereof | |
JP3830429B2 (en) | Package for storing semiconductor elements | |
JP4597561B2 (en) | Wiring board and manufacturing method thereof | |
JP6046421B2 (en) | Wiring board and electronic device | |
JP5072283B2 (en) | Circuit board | |
JP4459031B2 (en) | Electronic component storage package and electronic device | |
WO2016139890A1 (en) | Electronic device | |
JP4336137B2 (en) | Light emitting element storage package and light emitting device | |
JP2006013420A (en) | Package for electronic component housing, and electronic device | |
JP4514598B2 (en) | Electronic component storage package and electronic device | |
JP2006303467A (en) | Heat dissipation member, substrate for mounting electronic component, package for containing electronic component and electronic device | |
JP5631268B2 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |