JP2008177461A - Electronic apparatus and manufacturing method thereof - Google Patents

Electronic apparatus and manufacturing method thereof Download PDF

Info

Publication number
JP2008177461A
JP2008177461A JP2007011168A JP2007011168A JP2008177461A JP 2008177461 A JP2008177461 A JP 2008177461A JP 2007011168 A JP2007011168 A JP 2007011168A JP 2007011168 A JP2007011168 A JP 2007011168A JP 2008177461 A JP2008177461 A JP 2008177461A
Authority
JP
Japan
Prior art keywords
circuit board
laminated
ceramic
uneven
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007011168A
Other languages
Japanese (ja)
Other versions
JP5340544B2 (en
Inventor
Norihisa Imaizumi
典久 今泉
Yoshiharu Harada
嘉治 原田
Sukenori Sanada
祐紀 眞田
Kengo Oka
賢吾 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007011168A priority Critical patent/JP5340544B2/en
Publication of JP2008177461A publication Critical patent/JP2008177461A/en
Application granted granted Critical
Publication of JP5340544B2 publication Critical patent/JP5340544B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic apparatus manufactured by mounting electronic parts on a ceramic laminated substrate and by sealing them with a mold resin in which adhesion between the substrate and the mold resin is improved without forming a through hole in the ceramic laminated substrate. <P>SOLUTION: In this electronic apparatus, in a ceramic layer which is the outermost layer at one surface 21 side of a ceramic laminated substrate 20 at the periphery of one surface 21 of the ceramic laminated substrate 20, a convexoconcave portion 24 is formed by press-machining to engage the convexoconcave portion 24 with the mold resin 30. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、セラミックよりなる積層回路基板上に電子部品を搭載し、これらをモールド樹脂で封止してなる電子装置およびそのような電子装置の製造方法に関する。   The present invention relates to an electronic device in which electronic components are mounted on a laminated circuit board made of ceramic and sealed with a mold resin, and a method for manufacturing such an electronic device.

従来より、この種の電子装置としては、一般に、板状をなすとともにその一面側から他面側へ向かって複数のセラミックよりなるセラミック層が積層されてなる積層回路基板と、この積層回路基板の一面上に搭載された電子部品と、これら積層回路基板および電子部品を封止するモールド樹脂とを備えて構成されている。   Conventionally, as an electronic device of this type, a laminated circuit board that is generally formed in a plate shape and laminated with a plurality of ceramic layers from one surface side to the other surface side, and An electronic component mounted on one surface and a mold resin for sealing the laminated circuit board and the electronic component are configured.

ここで、セラミックよりなる積層回路基板のサイズが大きくなった場合に、モールド樹脂と積層回路基板との間の応力が増大し、モールド樹脂の剥離が発生する。この樹脂剥離が発生すると、たとえば、搭載されている電子部品と基板との間のワイヤボンド部の信頼性や樹脂クラックによる封止性の低下などが問題となる。   Here, when the size of the multilayer circuit board made of ceramic is increased, the stress between the mold resin and the multilayer circuit board is increased, and the mold resin is peeled off. When this resin peeling occurs, for example, the reliability of the wire bond portion between the mounted electronic component and the substrate and the deterioration of the sealing performance due to resin cracks become a problem.

一方、従来では、セラミックの積層基板ではないが、プリント基板などの一般的な印刷回路基板に対して貫通孔を設けることにより、当該基板とモールド樹脂との密着性を高めるようにしたものが提案されている（たとえば、特許文献１、特許文献２、特許文献３参照。）。
特開平３−３０２０６９号公報 特開平２−２７５６５５号公報 特開平２−４０９３８号公報 On the other hand, it is not a ceramic multilayer substrate, but it has been proposed to increase the adhesion between the substrate and the mold resin by providing a through hole in a general printed circuit board such as a printed circuit board. (See, for example, Patent Document 1, Patent Document 2, and Patent Document 3.)
Japanese Patent Laid-Open No. 3-302069 JP-A-2-275655 JP-A-2-40938

ところで、セラミックよりなる積層回路基板は、一般に、セラミックよりなる複数のグリーンシートに配線などの導体部を形成し、これらシートを積層して積層体を形成し、この積層体を焼成することにより、製造される。   By the way, a laminated circuit board made of ceramic is generally formed by forming conductors such as wiring on a plurality of ceramic green sheets, laminating these sheets to form a laminated body, and firing the laminated body, Manufactured.

このようなセラミックよりなる積層回路基板の場合、上記した印刷回路基板と同じように貫通孔を設けようとすると、焼成前に貫通穴を開ける必要がある。すると、焼成時には基板が不均一な収縮を起こすため、多層の回路が分断されて実装密度が低下するなどの問題が生じ、基板に回路を形成することが困難になる。   In the case of such a laminated circuit board made of ceramic, if a through hole is to be provided in the same manner as the printed circuit board described above, it is necessary to open the through hole before firing. Then, since the substrate shrinks unevenly during firing, problems such as division of a multilayer circuit and a decrease in mounting density occur, and it becomes difficult to form a circuit on the substrate.

本発明は、上記問題に鑑みてなされたものであり、セラミックよりなる積層回路基板上に電子部品を搭載し、これらをモールド樹脂で封止してなる電子装置において、セラミックよりなる積層回路基板に貫通孔を設けることなく、当該基板とモールド樹脂との密着性を向上させることを目的とする。   The present invention has been made in view of the above problems, and in an electronic device in which electronic components are mounted on a multilayer circuit board made of ceramic and these are sealed with a mold resin, the multilayer circuit board made of ceramic is used. It aims at improving the adhesiveness of the said board | substrate and mold resin, without providing a through-hole.

上記目的を達成するため、本発明者は鋭意検討を行い、積層回路基板において、基板表面の凹凸にてモールド樹脂と機械的な噛み合わせを行うことにより、密着性の向上を図ることを考えた。ここで、特に、基板の端面も含む基板の周辺部では、モールド樹脂との界面に加わる応力が高いため、モールド樹脂の剥離が発生しやすいことを考慮した。   In order to achieve the above object, the present inventor has intensively studied and considered to improve the adhesiveness by mechanically engaging the mold resin with the unevenness of the substrate surface in the laminated circuit board. . Here, in particular, in the peripheral part of the substrate including the end surface of the substrate, the stress applied to the interface with the mold resin is high, so that the mold resin is easily peeled off.

本発明は上記検討に基づいて創出されたものであり、積層回路基板（２０）の一面（２１）における周辺部に、凹凸をなす凹凸部（２４）を設け、この凹凸部（２４）とモールド樹脂（３０）とを噛み合わせたことを、第１の特徴とする。   The present invention has been created on the basis of the above-described investigation. An uneven portion (24) having unevenness is provided on the peripheral portion of one surface (21) of the laminated circuit board (20), and the uneven portion (24) and the mold are provided. The first feature is that the resin (30) is engaged.

それによれば、積層回路基板（２０）の一面（２１）における周辺部に設けた凹凸部（２４）とモールド樹脂（３０）とが噛み合ったものとなるため、積層回路基板（２０）に貫通孔を形成することなく、積層回路基板（２０）とモールド樹脂（３０）との密着性を向上させることができる。   According to this, since the concavo-convex portion (24) provided on the peripheral portion of the one surface (21) of the multilayer circuit board (20) and the mold resin (30) are meshed with each other, a through-hole is formed in the multilayer circuit board (20). The adhesiveness between the laminated circuit board (20) and the mold resin (30) can be improved without forming.

ここで、積層回路基板（２０）の一面（２１）側の最表層となるセラミック層（２）に、凹凸部（２４）が形成されているものにできる。   Here, the uneven part (24) can be formed on the ceramic layer (2) which is the outermost layer on the one surface (21) side of the laminated circuit board (20).

また、凹凸部（２４）を、積層回路基板（２０）の一面（２１）における周辺部に複数個設けてもよい。この場合、複数個の凹凸部（２４）は、積層回路基板（２０）の一面（２１）のうち当該一面（２１）の外周端部に近いほど密に配置することが好ましい。   Moreover, you may provide multiple uneven | corrugated | grooved parts (24) in the peripheral part in the one surface (21) of a laminated circuit board (20). In this case, it is preferable that the plurality of concavo-convex portions (24) be arranged closer to the outer peripheral end portion of the one surface (21) of the one surface (21) of the laminated circuit board (20).

それによれば、積層回路基板（２０）の基板サイズを極力大きくすることなく、複数個の凹凸部（２４）を、積層回路基板（２０）の一面（２１）に適切に配置することができる。   Accordingly, the plurality of concave and convex portions (24) can be appropriately arranged on one surface (21) of the multilayer circuit board (20) without increasing the substrate size of the multilayer circuit board (20) as much as possible.

また、積層回路基板（２０）の一面（２１）における周辺部に設けられた凹凸部（２４）を第１の凹凸部（２４）としたとき、この第１の凹凸部（２４）よりも一面（２１）における内周側において当該一面（２１）に位置する導体部（２３）の周辺に、凹凸をなす第２の凹凸部（２５）を設け、この第２の凹凸部（２５）とモールド樹脂（３０）とも噛み合わせるようにしてもよい。   Moreover, when the uneven | corrugated | grooved part (24) provided in the peripheral part in one surface (21) of a laminated circuit board (20) is made into the 1st uneven | corrugated | grooved part (24), it is one surface rather than this 1st uneven | corrugated part (24). On the inner peripheral side in (21), a second concavo-convex portion (25) having concavo-convex portions is provided around the conductor portion (23) located on the one surface (21), and the second concavo-convex portion (25) and the mold are provided. You may make it mesh with resin (30).

それによれば、積層回路基板（２０）の一面（２１）における周辺部だけでなく、モールド樹脂（３０）の剥離が発生しやすい導体部（２３）の近傍においても、第２の凹凸部（２５）を設けているため、モールド樹脂（３０）の剥離の抑制という点で好ましい。   According to this, not only the peripheral portion on one surface (21) of the laminated circuit board (20) but also the second uneven portion (25) in the vicinity of the conductor portion (23) where the mold resin (30) easily peels off. ) Is preferable in terms of suppression of peeling of the mold resin (30).

また、本発明は、積層回路基板（２０）の一面（２１）の外周端部に位置する端面（２６）に、凹凸をなす凹凸部（２７）を設け、この凹凸部（２７）とモールド樹脂（３０）とを噛み合わせたことを、第２の特徴とする。   Moreover, this invention provides the uneven | corrugated | grooved part (27) which makes an unevenness | corrugation in the end surface (26) located in the outer peripheral edge part of one surface (21) of a laminated circuit board (20), and this uneven | corrugated | grooved part (27) and mold resin are provided. (30) is a second feature.

それによれば、積層回路基板（２０）の一面（２１）における周辺部に設けた凹凸部（２７）とモールド樹脂（３０）とが噛み合ったものとなるため、積層回路基板（２０）に貫通孔を形成することなく、積層回路基板（２０）とモールド樹脂（３０）との密着性を向上させることができる。   According to this, since the concavo-convex part (27) provided in the peripheral part on the one surface (21) of the laminated circuit board (20) and the mold resin (30) are engaged with each other, a through-hole is formed in the laminated circuit board (20). The adhesiveness between the laminated circuit board (20) and the mold resin (30) can be improved without forming.

ここで、積層回路基板（２０）の端面（２６）に設けられた凹凸部（２７）を第１の凹凸部（２７）としたとき、積層回路基板（２０）の一面（２１）に、凹凸をなす第２の凹凸部（２５）を設け、この第２の凹凸部（２５）とモールド樹脂（３０）とも噛み合わせるようにしてもよい。   Here, when the concavo-convex portion (27) provided on the end surface (26) of the multilayer circuit board (20) is the first concavo-convex portion (27), the concavo-convex portion is formed on the one surface (21) of the multilayer circuit substrate (20). It is also possible to provide a second concavo-convex portion (25) that forms the shape and to engage the second concavo-convex portion (25) with the mold resin (30).

それによれば、積層回路基板（２０）とモールド樹脂（３０）との密着性を、より向上させることができる。この場合、第２の凹凸部（２５）を、積層回路基板（２０）の一面（２１）における周辺部に配置してもよい。   According to this, the adhesion between the laminated circuit board (20) and the mold resin (30) can be further improved. In this case, you may arrange | position a 2nd uneven | corrugated | grooved part (25) in the peripheral part in the one surface (21) of a laminated circuit board (20).

また、この場合、第２の凹凸部（２５）を、積層回路基板（２０）の一面（２１）において当該一面（２１）に位置する導体部（２３）の周辺に配置するようにしてもよい。   In this case, the second uneven portion (25) may be arranged around the conductor portion (23) located on the one surface (21) on the one surface (21) of the laminated circuit board (20). .

それによれば、積層回路基板（２０）の端面（２６）だけでなく、比較的モールド樹脂（３０）が剥離しやすい積層回路基板（２０）の一面（２１）上の導体部（２３）の近傍にも、第２の凹凸部（２７）を設けているため、モールド樹脂（３０）の剥離抑制という点で好ましい。   According to this, not only the end face (26) of the multilayer circuit board (20) but also the vicinity of the conductor (23) on the one surface (21) of the multilayer circuit board (20) where the mold resin (30) is relatively easy to peel off. In addition, since the second concavo-convex portion (27) is provided, it is preferable in terms of suppressing peeling of the mold resin (30).

また、上記した凹凸部（２４、２７）を、積層回路基板（２０）から突出するように積層回路基板（２０）に取り付けられた突出部材（２８）により構成してもよい。このように、積層回路基板（２０）とは別体の突出部材（２８）を取り付けて、それにより上記した各凹凸部（２４、２７）を構成してもよい。   Moreover, you may comprise the above-mentioned uneven | corrugated | grooved part (24, 27) by the protrusion member (28) attached to the laminated circuit board (20) so that it might protrude from a laminated circuit board (20). As described above, the protrusions (28) that are separate from the laminated circuit board (20) may be attached, thereby forming the concavo-convex portions (24, 27) described above.

また、本発明は、積層回路基板の形成工程、すなわち、セラミックよりなる複数のグリーンシート（２ａ）を積層してなる積層体（２ｂ）を焼成することにより積層回路基板（２０）を形成する工程において、積層体（２ｂ）の一面にプレス加工を施すことにより凹凸部（２４）を形成した後、積層体（２ｂ）を焼成することを、第３の特徴とする。   The present invention also provides a step of forming a laminated circuit board, that is, a step of forming a laminated circuit board (20) by firing a laminate (2b) formed by laminating a plurality of ceramic green sheets (2a). The third feature is that after the concave and convex portion (24) is formed by pressing one surface of the laminate (2b), the laminate (2b) is fired.

また、本発明は、積層回路基板の形成工程において、積層体（２ｂ）を焼成して積層回路基板（２０）を形成した後、積層回路基板（２０）の一面（２１）にエッチング加工を施すことにより凹凸部（２４）を形成することを、第４の特徴とする。   Further, according to the present invention, in the step of forming the laminated circuit board, after the laminated body (2b) is baked to form the laminated circuit board (20), one surface (21) of the laminated circuit board (20) is etched. The fourth feature is that the concavo-convex portion (24) is formed.

また、本発明は、積層回路基板の形成工程において、積層体（２ｂ）の一面に、当該積層体（２ｂ）の焼成により揮発する揮発材料（２ｃ）を埋め込んでおき、その後、積層体（２ｂ）を焼成することにより揮発材料（２ｃ）が揮発した跡としての凹部を、凹凸部（２４）として形成することを、第５の特徴とする。   Further, according to the present invention, in the step of forming the laminated circuit board, a volatile material (2c) that volatilizes by firing the laminated body (2b) is embedded in one surface of the laminated body (2b), and then the laminated body (2b) ) Is formed as a concavo-convex portion (24) as a trace of the volatilization of the volatile material (2c).

これら各特徴を有する電子装置の製造方法によれば、上記第１の特徴を有する電子装置、すなわち、積層回路基板（２０）の一面（２１）における周辺部に、凹凸をなす凹凸部（２４）を設け、この凹凸部（２４）とモールド樹脂（３０）とを噛み合わせるようにした電子装置を適切に製造することができる。   According to the manufacturing method of the electronic device having these characteristics, the electronic device having the first feature, that is, the concavo-convex portion (24) which forms undulations in the peripheral portion of the one surface (21) of the laminated circuit board (20). Thus, an electronic device in which the concave and convex portion (24) and the mold resin (30) are meshed can be appropriately manufactured.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る電子装置１００の概略断面構成を示す図であり、図２は、図１に示される電子装置１００における積層回路基板２０の概略上面図である。また、図３は、図１中の積層回路基板２０の一面２１における周辺部を示す拡大断面図である。なお、図２では、ボンディングワイヤ５０は省略してある。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an electronic device 100 according to the first embodiment of the present invention, and FIG. 2 is a schematic top view of a multilayer circuit board 20 in the electronic device 100 shown in FIG. FIG. 3 is an enlarged cross-sectional view showing a peripheral portion on one surface 21 of the laminated circuit board 20 in FIG. In FIG. 2, the bonding wire 50 is omitted.

本実施形態の電子装置１００は、大きくは、板状をなすヒートシンク１０の一面１１上に積層回路基板２０を搭載し、ヒートシンク１０の一面１１側および積層回路基板２０を、モールド樹脂３０にて封止するとともに、ヒートシンク１０の一面１１とは反対側の他面１２をモールド樹脂３０から露出させてなる。   In the electronic device 100 of this embodiment, the laminated circuit board 20 is mounted on one surface 11 of a heat sink 10 having a plate shape, and the one surface 11 side of the heat sink 10 and the laminated circuit board 20 are sealed with a mold resin 30. The other surface 12 opposite to the one surface 11 of the heat sink 10 is exposed from the mold resin 30.

ヒートシンク１０は、積層回路基板２０の熱を放熱する板状のものであり、放熱性に優れた銅、モリブデン、アルミニウム、鉄などの材料よりなる。   The heat sink 10 is a plate-shaped member that dissipates heat from the laminated circuit board 20 and is made of a material such as copper, molybdenum, aluminum, or iron that has excellent heat dissipation.

積層回路基板２０は板状をなすセラミック積層基板２０である。このセラミック積層基板２０は、図３に示されるように、その一面（図１中の上面）２１側から他面（図１中の下面）２２側へ向かって複数のセラミックよりなるセラミック層２が積層されてなる。このセラミック層２は、後述するように、アルミナなどよりなるグリーンシートを焼成してなるものである。   The laminated circuit board 20 is a ceramic laminated board 20 having a plate shape. As shown in FIG. 3, the ceramic multilayer substrate 20 includes a ceramic layer 2 made of a plurality of ceramics from one surface (upper surface in FIG. 1) 21 side to the other surface (lower surface in FIG. 1) 22 side. It is laminated. As will be described later, the ceramic layer 2 is formed by firing a green sheet made of alumina or the like.

また、図１、図２に示されるように、セラミック積層基板２０の一面２１には、電子部品４０、４１を搭載したり、ボンディングワイヤ５０が接続されたりする導体部２３が設けられている。この導体部２３は、たとえばモリブデンやタングステンなどの導体ペーストよりなるものである。   As shown in FIGS. 1 and 2, a conductor portion 23 on which electronic components 40 and 41 are mounted and a bonding wire 50 is connected is provided on one surface 21 of the ceramic laminated substrate 20. The conductor portion 23 is made of a conductor paste such as molybdenum or tungsten.

また、セラミック積層基板２０の内部には、通常のセラミック積層基板と同様に、一面２１の導体部２３と電気的に接続された図示しない内層配線が設けられている。この内層配線は、モリブデンやタングステンなどの導体ペーストにより形成されたもので、各セラミック層２の間に位置する配線や各セラミック層２に設けられたスルーホールなどにより構成されている。   In addition, an inner layer wiring (not shown) that is electrically connected to the conductor portion 23 on the one surface 21 is provided inside the ceramic multilayer substrate 20, similarly to a normal ceramic multilayer substrate. The inner layer wiring is formed of a conductive paste such as molybdenum or tungsten, and is configured by wiring positioned between the ceramic layers 2 or through holes provided in the ceramic layers 2.

そして、セラミック積層基板２０は、ヒートシンク１０の一面１１との間に接着剤６０を介して搭載され、接着されている。この接着剤６０としては、この種の電子装置に用いられる一般的な接着剤を採用できるが、本実施形態ではシリコーン系樹脂よりなる接着剤を用いている。   The ceramic laminated substrate 20 is mounted and bonded to the one surface 11 of the heat sink 10 via an adhesive 60. As this adhesive 60, a general adhesive used in this type of electronic device can be adopted, but in the present embodiment, an adhesive made of a silicone resin is used.

また、セラミック積層基板２０には、ＩＣチップ４０、コンデンサ４１といった電子部品４０、４１が搭載されている。なお、セラミック積層基板２０の一面２１上に搭載される電子部品としては、これらの部品４０、４１以外にも抵抗素子などの電子部品を採用することができる。   In addition, electronic components 40 and 41 such as an IC chip 40 and a capacitor 41 are mounted on the ceramic laminated substrate 20. In addition to these components 40 and 41, an electronic component such as a resistance element can be adopted as the electronic component mounted on the one surface 21 of the ceramic multilayer substrate 20.

これら電子部品４０、４１は、はんだや導電性接着剤などよりなる図示しないダイマウント材を介してセラミック積層基板２０の一面２１上に固定され、必要に応じてボンディングワイヤ５０を介してセラミック積層基板２０の一面２１の導体部２３と接続されている。   These electronic components 40 and 41 are fixed onto one surface 21 of the ceramic multilayer substrate 20 via a die mount material (not shown) made of solder, conductive adhesive, or the like, and the ceramic multilayer substrate via bonding wires 50 as necessary. 20 is connected to a conductor portion 23 on one surface 21.

また、モールド樹脂３０の内部にてセラミック積層基板２０の周囲には、銅などよりなるリードフレーム７０が配置され、セラミック積層基板２０とリードフレーム７０のインナーリードとは、ボンディングワイヤ５０により電気的に接続されている。   A lead frame 70 made of copper or the like is disposed around the ceramic multilayer substrate 20 inside the mold resin 30, and the ceramic multilayer substrate 20 and the inner leads of the lead frame 70 are electrically connected by bonding wires 50. It is connected.

ここで、上記ボンディングワイヤ５０は、一般的なＡｕやアルミニウムなどよりなるもので、通常のワイヤボンディングにより形成される。そして、本電子装置１００は、リードフレーム７０のアウターリードを、図示しない外部配線などに接続することにより、外部との電気的なやりとりが可能となっている。   Here, the bonding wire 50 is made of general Au, aluminum, or the like, and is formed by ordinary wire bonding. In the electronic apparatus 100, the outer leads of the lead frame 70 are connected to an external wiring or the like (not shown) so that electrical exchange with the outside is possible.

ここで、モールド樹脂３０は、通常、この種の電子装置に用いられるモールド材料、例えばエポキシ樹脂などの熱硬化性樹脂などを採用できる。そして、この電子装置１００は、図示しないケースなどの基材に搭載されて使用されるが、このとき、モールド樹脂３０から露出するヒートシンク１０の他面１２を当該基材に接触させ、放熱を図るようにしている。   Here, as the mold resin 30, a mold material generally used in this type of electronic device, for example, a thermosetting resin such as an epoxy resin can be employed. The electronic device 100 is used by being mounted on a base material such as a case (not shown). At this time, the other surface 12 of the heat sink 10 exposed from the mold resin 30 is brought into contact with the base material to radiate heat. I am doing so.

このような電子装置１００において、図１〜図３に示されるように、本実施形態では、セラミック積層基板２０の一面２１における周辺部には、凹凸をなす凹凸部２４が設けられ、この凹凸部２４とモールド樹脂３０とが噛み合っている。   In such an electronic device 100, as shown in FIGS. 1 to 3, in the present embodiment, a concavo-convex portion 24 is provided on the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20. 24 and the mold resin 30 are engaged with each other.

ここで、セラミック積層基板２０の一面２１における周辺部とは、セラミック積層基板２０の一面２１に存在する導体部２３のうち最も外側すなわち外周端部に位置する導体部２３よりも外側の部位のことである。そして、本実施形態では、このような導体部２３よりも外側の一面２１上の部位に凹凸部２４が配置されている。   Here, the peripheral portion on the one surface 21 of the ceramic multilayer substrate 20 is a portion outside the conductor portion 23 located on the outermost side, that is, the outer peripheral end portion, of the conductor portions 23 existing on the one surface 21 of the ceramic multilayer substrate 20. It is. And in this embodiment, the uneven | corrugated | grooved part 24 is arrange | positioned in the site | part on the one surface 21 outside such a conductor part 23. FIG.

本実施形態の凹凸部２４は、図１〜図３に示されるように、セラミック積層基板２０の一面２１における周辺部に環状に設けられた断面矩形の溝部として構成されている。   The uneven | corrugated | grooved part 24 of this embodiment is comprised as a groove | channel part of the cross-sectional rectangle cyclically provided in the peripheral part in the one surface 21 of the ceramic laminated substrate 20, as FIG. 1-3 shows.

また、本実施形態では、図３に示されるように、凹凸部２４は、複数のセラミック層２のうちセラミック積層基板２０の一面２１側の最表層となるセラミック層２に、形成されている。ここでは、凹凸部２４は、当該一面２１側の最表層となるセラミック層２の途中部まで凹んだ溝部として構成されている。   In the present embodiment, as shown in FIG. 3, the concavo-convex portion 24 is formed in the ceramic layer 2 that is the outermost layer on the one surface 21 side of the ceramic multilayer substrate 20 among the plurality of ceramic layers 2. Here, the concavo-convex portion 24 is configured as a groove portion that is recessed to the middle portion of the ceramic layer 2 that is the outermost layer on the one surface 21 side.

なお、図４は、本実施形態の溝部としての凹凸部２４の他の例を示す断面図であるが、この図４に示されるように、本実施形態の凹凸部２４は、当該一面２１側の最表層となるセラミック層２の１層分の厚さ全体を貫通する凹部であってもよい。   4 is a cross-sectional view showing another example of the concavo-convex portion 24 as the groove portion of the present embodiment. As shown in FIG. 4, the concavo-convex portion 24 of the present embodiment is on the one surface 21 side. It may be a recess penetrating the entire thickness of one layer of the ceramic layer 2 as the outermost layer.

ここで、限定するものではないが、本実施形態のセラミック積層基板２０における１層のセラミック層２の厚さはおおよそ２００μｍ程度である。また、図３に示される各寸法Ｗおよびｄすなわち、溝部としての凹凸部２４の幅Ｗおよび凹凸部２４の深さｄは、ともに１００μｍからセラミック層２の１層の厚さ程度までの大きさとする。   Here, although not limited, the thickness of the single ceramic layer 2 in the ceramic laminated substrate 20 of the present embodiment is approximately 200 μm. Each of the dimensions W and d shown in FIG. 3, that is, the width W of the concavo-convex portion 24 as a groove and the depth d of the concavo-convex portion 24 are both from 100 μm to the thickness of one layer of the ceramic layer 2. To do.

次に、本実施形態の電子装置１００の製造方法について述べる。本製造方法は、大きくは、ヒートシンク１０の一面１１に、接着剤６０を介して、電子部品４０、４１が搭載されたセラミック積層基板２０を固定し、これとリードフレーム７０とをボンディングワイヤ５０にて接続した後、これを、通常のトランスファーモールド法などにてモールド樹脂３０で封止するものである。   Next, a method for manufacturing the electronic device 100 of this embodiment will be described. In this manufacturing method, the ceramic laminated substrate 20 on which the electronic components 40 and 41 are mounted is fixed to the one surface 11 of the heat sink 10 via the adhesive 60, and this and the lead frame 70 are attached to the bonding wire 50. After being connected, these are sealed with a mold resin 30 by a normal transfer molding method or the like.

ここで、本実施形態では、セラミック積層基板２０の形成工程において、セラミック積層基板２０に上記凹凸部２４を形成する。このセラミック積層基板２０の形成工程について、図５の工程図を参照して述べる。   Here, in the present embodiment, in the process of forming the ceramic multilayer substrate 20, the uneven portion 24 is formed on the ceramic multilayer substrate 20. A process of forming the ceramic laminated substrate 20 will be described with reference to the process diagram of FIG.

まず、図５（ａ）に示されるように、最終的に各セラミック層２となるグリーンシート２ａを複数枚用意する。各グリーンシート２ａは、アルミナなどのセラミックよりなるもので、ドクターブレード法などにより形成されたものである。   First, as shown in FIG. 5A, a plurality of green sheets 2a that finally become the ceramic layers 2 are prepared. Each green sheet 2a is made of a ceramic such as alumina, and is formed by a doctor blade method or the like.

次に、図示しないが、各グリーンシート２ａについて、上記した導体部２３や上記内層配線を形成する導体パターンやスルーホールなどを形成する。導体パターンは、たとえば上記導体ペーストを印刷することで形成し、スルーホールはパンチなどによる穴あけ加工により形成する。   Next, although not shown, a conductor pattern, a through hole, or the like for forming the above-described conductor portion 23 or the above-described inner layer wiring is formed for each green sheet 2a. The conductor pattern is formed, for example, by printing the above-mentioned conductor paste, and the through hole is formed by punching with a punch or the like.

その後、図５（ｂ）に示されるように、各グリーンシート２ａを積層し、これを加圧するなどにより積層体２ｂを形成する。続いて、図５（ｃ）に示されるように、パンチＫ１を用いて、セラミック積層基板２０の一面２１となる積層体２ｂの一面にプレス加工を施すことにより凹凸部２４を形成する。   Thereafter, as shown in FIG. 5 (b), the green sheets 2a are stacked, and the stacked body 2b is formed by pressurizing the green sheets 2a. Subsequently, as shown in FIG. 5C, the concave / convex portion 24 is formed by pressing one surface of the multilayer body 2 b to be the one surface 21 of the ceramic multilayer substrate 20 using the punch K <b> 1.

その後、積層体２ｂをたとえば１６００℃程度の温度で焼成する。それにより、上記図３に示したように、板状をなすとともにその一面２１側から他面２２側へ向かって複数のセラミック層２が積層されてなり、且つ、一面２１における周辺部に凹凸部２４が設けられたセラミック積層基板２０ができあがる。   Thereafter, the laminate 2b is fired at a temperature of about 1600 ° C., for example. Thereby, as shown in FIG. 3, a plate-like shape and a plurality of ceramic layers 2 are laminated from the one surface 21 side to the other surface 22 side. The ceramic laminated substrate 20 provided with 24 is completed.

そして、このセラミック積層基板２０に対して、上述したように、電子部品４０、４１を実装し、これをヒートシンク１０に搭載し、モールド樹脂３０で封止すれば、凹凸部２４とモールド樹脂３０とが噛み合った電子装置１００ができあがる。   Then, as described above, the electronic components 40 and 41 are mounted on the ceramic multilayer substrate 20, mounted on the heat sink 10, and sealed with the mold resin 30. Is completed.

ところで、本実施形態の電子装置１００によれば、積層回路基板としてのセラミック積層基板２０の一面２１における周辺部に、凹凸部２４を設け、この凹凸部２４とモールド樹脂３０を噛み合わせているため、従来のセラミック積層基板に比べて、セラミック積層基板２０とモールド樹脂３０との密着性が向上する。   By the way, according to the electronic device 100 of this embodiment, the uneven portion 24 is provided in the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20 as the multilayer circuit substrate, and the uneven portion 24 and the mold resin 30 are engaged with each other. Compared with the conventional ceramic multilayer substrate, the adhesion between the ceramic multilayer substrate 20 and the mold resin 30 is improved.

また、本実施形態では、セラミック積層基板２０の一面２１における周辺部に、凹凸部２４を設ければよいため、セラミック積層基板２０を厚さ方向の全体に貫通する貫通孔を設けることが不要となり、上記した内層配線の分断などの不具合もなくなる。特に、本実施形態では、最表層のセラミック層２のみに凹凸部２４を設けており、内部のセラミック層２には凹凸部形成の影響が実質及ばないため、好ましい。   Further, in the present embodiment, it is only necessary to provide the concavo-convex portion 24 in the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20, so that it is not necessary to provide a through hole that penetrates the ceramic multilayer substrate 20 in the entire thickness direction. In addition, problems such as the division of the inner layer wiring described above are eliminated. In particular, this embodiment is preferable because the uneven portion 24 is provided only on the outermost ceramic layer 2 and the inner ceramic layer 2 is not substantially affected by the formation of the uneven portion.

また、上記した本実施形態の電子装置１００の製造方法によれば、図１〜図３に示される電子装置１００を適切に製造できる。ここで、図６は、本実施形態の製造方法におけるセラミック積層基板２０の形成工程の他の例を示す工程図である。   Moreover, according to the manufacturing method of the electronic device 100 of this embodiment mentioned above, the electronic device 100 shown by FIGS. 1-3 can be manufactured appropriately. Here, FIG. 6 is a process diagram illustrating another example of the process of forming the ceramic laminated substrate 20 in the manufacturing method of the present embodiment.

上記図５に示される例では、パンチＫ１を用いて積層体２ｂの一面にプレス加工を施すことにより凹凸部２４を形成し、その後、積層体２ｂを焼成したが、図６に示されるように、パンチＫ１を用いて積層体２ｂの一面に凹凸部２４を形成した後、パンチＫ１を密着させたまま積層体２ｂを焼成し、焼成後にパンチＫ１を外すようにしてもよい。この場合も、上記同様に、一面２１における周辺部に凹凸部２４が設けられたセラミック積層基板２０ができあがる。   In the example shown in FIG. 5 above, the concave / convex portion 24 is formed by pressing one surface of the laminate 2b using the punch K1, and then the laminate 2b is fired. As shown in FIG. Alternatively, after forming the concavo-convex portion 24 on one surface of the laminate 2b using the punch K1, the laminate 2b may be fired while the punch K1 is in close contact, and the punch K1 may be removed after firing. Also in this case, the ceramic laminated substrate 20 in which the concavo-convex portion 24 is provided in the peripheral portion on the one surface 21 is completed as described above.

（第２実施形態）
本発明の第２実施形態は、上記図１に示される電子装置１００の製造方法のもう一つの例を示すものである。図７は、本実施形態の製造方法におけるセラミック積層基板２０の形成工程を示す工程図である。 (Second Embodiment)
2nd Embodiment of this invention shows another example of the manufacturing method of the electronic device 100 shown by the said FIG. FIG. 7 is a process diagram showing a process of forming the ceramic laminated substrate 20 in the manufacturing method of the present embodiment.

本実施形態は、上記第１実施形態の製造方法と同様に、セラミック積層基板２０の形成工程、電子部品４０、４１の搭載工程、ヒートシンク１０へのセラミック積層基板２０の搭載工程、ワイヤボンディング工程、樹脂封止工程を行うものであるが、本実施形態では、セラミック積層基板２０の形成工程が相違するものである。   In the present embodiment, similarly to the manufacturing method of the first embodiment, the step of forming the ceramic multilayer substrate 20, the step of mounting the electronic components 40 and 41, the step of mounting the ceramic multilayer substrate 20 on the heat sink 10, the wire bonding step, Although the resin sealing step is performed, in the present embodiment, the forming step of the ceramic laminated substrate 20 is different.

本実施形態のセラミック積層基板２０の形成工程では、図７（ａ）、（ｂ）に示されるように、複数枚のグリーンシート２ａを積層して積層体２ｂを形成するところまでは、上記第１実施形態と同様である。   In the formation process of the ceramic laminated substrate 20 of the present embodiment, as shown in FIGS. 7A and 7B, the process up to the formation of the laminated body 2b by laminating a plurality of green sheets 2a. This is the same as in the first embodiment.

続いて、本実施形態では、この積層体２ｂをそのまま焼成する。そして、本実施形態では、この焼成された積層体２ｂの一面すなわちセラミック積層基板２０の一面２１に対して、エッチング加工を行うことによって、図７（ｃ）に示されるように、凹凸部２４を形成する。   Then, in this embodiment, this laminated body 2b is baked as it is. And in this embodiment, by performing an etching process on one surface 21 of this fired laminated body 2b, that is, one surface 21 of the ceramic laminated substrate 20, as shown in FIG. Form.

ここで、エッチング加工としては、ホトリソグラフ法などによりマスクを形成し、酸やアルカリなどのウェットエッチング、あるいはドライエッチング、さらにはレーザーによるエッチングなど、この種のセラミック積層基板に適用可能な通常のエッチング加工方法が採用される。   Here, as etching processing, a mask is formed by a photolithographic method, etc., normal etching applicable to this kind of ceramic laminated substrate, such as wet etching such as acid or alkali, dry etching, or etching by laser. Processing method is adopted.

こうして、本実施形態によっても、上記図３に示したものと同様に、板状をなすとともにその一面２１側から他面２２側へ向かって複数のセラミック層２が積層されてなり、且つ、一面２１における周辺部に凹凸部２４が設けられたセラミック積層基板２０ができあがる。   Thus, according to the present embodiment, similarly to the one shown in FIG. 3, a plate-like shape is formed, and a plurality of ceramic layers 2 are laminated from the one surface 21 side toward the other surface 22 side. The ceramic laminated substrate 20 in which the uneven portion 24 is provided in the peripheral portion in 21 is completed.

そして、このセラミック積層基板２０に対して、上記同様に、電子部品４０、４１を実装し、ヒートシンク１０への搭載、モールド樹脂３０による封止を行えば、凹凸部２４とモールド樹脂３０とが噛み合った電子装置１００ができあがる。   Then, when the electronic components 40 and 41 are mounted on the ceramic laminated substrate 20 and mounted on the heat sink 10 and sealed with the mold resin 30 as described above, the concave and convex portions 24 and the mold resin 30 are engaged with each other. The electronic device 100 is completed.

また、本実施形態の製造方法においては、積層体２ｂのうちあらかじめエッチングされる表面部分を、エッチングしやすい構成とするようにしてもよい。たとえば、セラミック層２は、アルミナに少量のガラス成分を混合させたものよりなるが、このガラス成分が多くなるとエッチングされやすくなる。   Moreover, in the manufacturing method of this embodiment, you may make it make it the structure which is easy to etch the surface part etched beforehand among the laminated bodies 2b. For example, the ceramic layer 2 is made of alumina mixed with a small amount of glass component, but when the glass component increases, the ceramic layer 2 is easily etched.

そこで、具体的には、上記グリーンシート２ａのうちエッチングされる部位を、上記したガラス成分の多い部位としておき、それによって積層体２ｂを形成し、これを焼成する。そして、その後、エッチングを行えば、上記したガラス成分の多い部位が容易にエッチングされるため、より短時間で凹凸部２４が形成できる。   Therefore, specifically, a portion to be etched in the green sheet 2a is set as a portion having a large glass component as described above, thereby forming a laminate 2b, which is fired. And if etching is performed after that, since the above-mentioned site | part with many glass components will be etched easily, the uneven | corrugated | grooved part 24 can be formed in a shorter time.

（第３実施形態）
本発明の第３実施形態は、上記図１に示される電子装置１００の製造方法のさらにもう一つの例を示すものである。図８は、本実施形態の製造方法におけるセラミック積層基板２０の形成工程を示す工程図である。本実施形態の製造方法も、上記第１実施形態の製造方法に比べて、セラミック積層基板２０の形成工程が相違するものであり、この相違点を中心に述べることとする。 (Third embodiment)
3rd Embodiment of this invention shows another example of the manufacturing method of the electronic device 100 shown by the said FIG. FIG. 8 is a process diagram showing a process of forming the ceramic laminated substrate 20 in the manufacturing method of the present embodiment. The manufacturing method of the present embodiment is also different from the manufacturing method of the first embodiment in the process of forming the ceramic laminated substrate 20, and this difference will be mainly described.

本実施形態のセラミック積層基板２０の形成工程では、図８（ａ）に示されるように、用意するグリーンシート２ａのうち最終的に凹凸部２４としての溝部となる部位を、積層体２ｂの焼成により揮発する揮発材料２ｃにて構成する。具体的には、グリーンシート２ａのうち凹凸部２４となる部位に、上記同様にパンチを用いて凹みを形成し、そこに揮発材料２ｃを埋め込む。   In the step of forming the ceramic laminated substrate 20 of the present embodiment, as shown in FIG. 8A, the portion of the green sheet 2a to be prepared that finally becomes the groove portion as the concavo-convex portion 24 is fired on the laminated body 2b. It consists of the volatile material 2c which volatilizes. Specifically, in the green sheet 2a, a recess is formed by using a punch in the same manner as described above, and the volatile material 2c is embedded therein.

この揮発材料２ｃとしては、積層体２ｂの焼成温度、たとえば１６００℃程度にて揮発するような低沸点のものであればよく、たとえばＳｎやＺｎなどの金属やガラスなどが挙げられる。このような揮発材料２ｃはペーストやブロックの状態で埋め込まれる。   The volatile material 2c may be any low boiling point material that volatilizes at the firing temperature of the laminate 2b, for example, about 1600 ° C., and examples thereof include metals such as Sn and Zn, glass, and the like. Such a volatile material 2c is embedded in a paste or block state.

その後は、図８（ｂ）に示されるように、複数のグリーンシート２ａを積層してなる積層体２ｂを形成した後、これを焼成して、セラミック積層基板２０を作製する。このとき、この焼成によって揮発材料２ｃが揮発して、セラミック積層基板２０から除去されるため、図８（ｃ）に示されるように、揮発材料２ｃが揮発した跡としての凹部が凹凸部２４として形成される。   After that, as shown in FIG. 8B, after forming a laminated body 2b formed by laminating a plurality of green sheets 2a, this is fired to produce a ceramic laminated substrate 20. At this time, since the volatile material 2c is volatilized and removed from the ceramic laminated substrate 20 by this firing, as shown in FIG. It is formed.

その後は、本実施形態の製造方法においても、このセラミック積層基板２０に対する電子部品４０、４１の実装、基板２０のヒートシンク１０への搭載、モールド樹脂３０による封止を行えば、上記第１実施形態と同様に、凹凸部２４とモールド樹脂３０とが噛み合った電子装置１００ができあがる。   Thereafter, also in the manufacturing method of the present embodiment, if the electronic components 40 and 41 are mounted on the ceramic laminated substrate 20, the substrate 20 is mounted on the heat sink 10, and sealed with the mold resin 30, the first embodiment described above. Similarly, the electronic device 100 in which the uneven portion 24 and the mold resin 30 are engaged with each other is completed.

（第４実施形態）
図９は、本発明の第４実施形態に係る電子装置の要部を示す概略断面図であり、積層回路基板２０の一面２１における周辺部を示す拡大断面図である。なお、本実施形態の電子装置において、この図９に示されない部分については、上記第１実施形態の電子装置と同様である。 (Fourth embodiment)
FIG. 9 is a schematic cross-sectional view showing the main part of the electronic device according to the fourth embodiment of the present invention, and is an enlarged cross-sectional view showing the peripheral part on one surface 21 of the laminated circuit board 20. In the electronic device of the present embodiment, portions not shown in FIG. 9 are the same as those of the electronic device of the first embodiment.

本実施形態では、図９に示されるように、凹凸部２４は、積層回路基板としてのセラミック積層基板２０の一面２１における周辺部に複数個設けられている。この場合、当該一面２１における周辺部において、当該一面２１の外周端部から内周側に沿って複数個の凹凸部２４が配置されている。   In the present embodiment, as shown in FIG. 9, a plurality of concave and convex portions 24 are provided on the peripheral portion of one surface 21 of the ceramic multilayer substrate 20 as the multilayer circuit substrate. In this case, in the peripheral portion of the one surface 21, a plurality of uneven portions 24 are arranged along the inner peripheral side from the outer peripheral end portion of the one surface 21.

特に、ここでは、複数個の凹凸部２４は、セラミック積層基板２０の一面２１のうち当該一面２１の外周端部に近いほど配置密度が密になっており、内周側すなわち一面２１の中央部に行くほど配置密度が疎になっている。   In particular, here, the plurality of concavo-convex portions 24 have a denser arrangement density as they are closer to the outer peripheral end portion of the one surface 21 of the one surface 21 of the ceramic laminated substrate 20. The arrangement density becomes sparse as it goes to.

つまり、図９に示されるように、複数個の凹凸部２４における隣り合う凹凸部２４同士の間隔Ｌ１、Ｌ２、Ｌ３、Ｌ４は、セラミック積層基板２０の一面２１のうち当該一面２１の外周端部に近いほど小さく、当該一面２１の中央部に近いほど大きくなっている。つまり、図９中の間隔Ｌ１〜Ｌ４は、Ｌ１＜Ｌ２＜Ｌ３＜Ｌ４の大小関係となっている。   That is, as shown in FIG. 9, intervals L 1, L 2, L 3, and L 4 between adjacent concavo-convex portions 24 in the plurality of concavo-convex portions 24 are the outer peripheral end portions of the one surface 21 of the one surface 21 of the ceramic laminated substrate 20. The closer to the center, the smaller, and the closer to the center of the surface 21 the larger. That is, the intervals L1 to L4 in FIG. 9 have a magnitude relationship of L1 <L2 <L3 <L4.

セラミック積層基板２０の外周端部に近いほど、モールド樹脂３０との界面に加わる応力が高くなり、セラミック積層基板２０の一面２１の中央部に近いほど当該応力が小さくなるため、このような凹凸部２４の配置とすれば、セラミック積層基板２０とモールド樹脂３０との密着性の向上のためには好ましい。   Since the stress applied to the interface with the mold resin 30 increases as the outer peripheral end of the ceramic multilayer substrate 20 is closer, and the stress decreases as the center of the one surface 21 of the ceramic multilayer substrate 20 is closer, such an uneven portion. The arrangement of 24 is preferable for improving the adhesion between the ceramic laminated substrate 20 and the mold resin 30.

また、セラミック積層基板２０の一面２１の中央部に近いほど、上記導体部２３や電子部品４０、４１の実装密度も高くなることから、上記配置のように、当該一面２１の中央部に近いほど凹凸部２４の配置密度を疎にすることにより、部品実装に対する凹凸部２４の影響が低減され、基板サイズの増大を極力抑制することができる。   Further, the closer to the central part of the one surface 21 of the ceramic multilayer substrate 20, the higher the mounting density of the conductor parts 23 and the electronic components 40 and 41, so that the closer to the central part of the one surface 21 as in the above arrangement. By making the arrangement density of the concavo-convex portions 24 sparse, the influence of the concavo-convex portions 24 on component mounting is reduced, and an increase in the substrate size can be suppressed as much as possible.

（第５実施形態）
図１０は、本発明の第５実施形態に係る電子装置の要部を示す概略断面図であり、本電子装置におけるセラミック積層基板２０およびその一面２１上の構成を示す図である。なお、本実施形態の電子装置において、この図１０に示されない部分、たとえばヒートシンクやモールド樹脂、リードフレームなどについては、上記第１実施形態の電子装置と同様のものにできる。 (Fifth embodiment)
FIG. 10 is a schematic cross-sectional view showing the main part of the electronic device according to the fifth embodiment of the present invention, and is a diagram showing the configuration of the ceramic laminated substrate 20 and its one surface 21 in the electronic device. In the electronic device of the present embodiment, portions not shown in FIG. 10, such as a heat sink, a mold resin, a lead frame, etc., can be the same as those of the electronic device of the first embodiment.

本実施形態では、図１０に示されるように、凹凸部２４は、積層回路基板としてのセラミック積層基板２０の一面２１における周辺部に設けられており、それによる作用効果は上記第１実施形態と同様である。   In the present embodiment, as shown in FIG. 10, the concavo-convex portion 24 is provided in the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20 as the multilayer circuit substrate, and the function and effect of this is the same as that of the first embodiment. It is the same.

ここで、本実施形態では、図１０に示されるように、このセラミック積層基板２０の一面２１における周辺部に設けられた凹凸部２４を第１の凹凸部２４としたとき、さらに、この第１の凹凸部２４よりも当該一面２１における内周側にも、凹凸をなす第２の凹凸部２５が設けられている。   Here, in the present embodiment, as shown in FIG. 10, when the uneven portion 24 provided on the peripheral portion of the one surface 21 of the ceramic laminated substrate 20 is the first uneven portion 24, the first uneven portion 24 is further provided. A second concavo-convex portion 25 is also provided on the inner peripheral side of the one surface 21 relative to the concavo-convex portion 24.

この第２の凹凸部２５は、セラミック積層基板２０の一面２４に位置する導体部２３の周辺に設けられている。また、この第２の凹凸部２５の平面形状は、導体部２３と干渉しない位置にあるならば、特に限定されないが、たとえば第１の凹凸部２４の平面形状（上記図２参照）を一回り小さくしたような環状のものでもよいし、不連続的に設けられたものでもよい。   The second uneven portion 25 is provided around the conductor portion 23 located on the one surface 24 of the ceramic laminated substrate 20. Further, the planar shape of the second uneven portion 25 is not particularly limited as long as it is in a position where it does not interfere with the conductor portion 23. For example, the planar shape of the first uneven portion 24 (see FIG. 2 above) It may be an annular one that is made smaller or one that is discontinuously provided.

そして、図１０ではモールド樹脂３０は省略してあるが、この第２の凹凸部２５とモールド樹脂３０とは、上記図１における凹凸部２４とモールド樹脂３０と同様に、噛み合っている。   Although the mold resin 30 is omitted in FIG. 10, the second uneven portion 25 and the mold resin 30 mesh with each other in the same manner as the uneven portion 24 and the mold resin 30 in FIG. 1.

このように、本実施形態の電子装置においては、凹凸部２４、２５は、セラミック積層基板２０の一面２１における周辺部に位置する第１の凹凸部２４と、この第１の凹凸部２４よりも一面２１における内周側においてセラミック積層基板２０の導体部２３の周辺に位置する第２の凹凸部２５とよりなる。   As described above, in the electronic device according to the present embodiment, the uneven portions 24 and 25 are more than the first uneven portion 24 located in the peripheral portion of the one surface 21 of the ceramic laminated substrate 20 and the first uneven portion 24. It is composed of a second uneven portion 25 located around the conductor portion 23 of the ceramic laminated substrate 20 on the inner peripheral side of the one surface 21.

そして、本実施形態によれば、セラミック積層基板２０の一面２１における周辺部だけでなく、モールド樹脂３０が剥離しやすい導体部２３の近傍においても、第２の凹凸部２５を設け、モールド樹脂３０との密着性を向上させているため、さらなるモールド樹脂３０の剥離抑制が期待できる。   And according to this embodiment, the 2nd uneven | corrugated | grooved part 25 is provided not only in the periphery part in the one surface 21 of the ceramic laminated substrate 20, but in the vicinity of the conductor part 23 from which the mold resin 30 is easy to peel, and the mold resin 30 is provided. Therefore, further suppression of peeling of the mold resin 30 can be expected.

（第６実施形態）
図１１は、本発明の第６実施形態に係る電子装置の要部を示す概略断面図であり、積層回路基板２０の一面２１における周辺部を示す拡大断面図である。なお、本実施形態の電子装置において、この図１１に示されない部分については、上記第１実施形態の電子装置と同様である。 (Sixth embodiment)
FIG. 11 is a schematic cross-sectional view showing the main part of the electronic device according to the sixth embodiment of the present invention, and is an enlarged cross-sectional view showing the peripheral part on one surface 21 of the laminated circuit board 20. In the electronic device of the present embodiment, portions not shown in FIG. 11 are the same as those of the electronic device of the first embodiment.

本実施形態では、図１１に示されるように、セラミック積層基板２０の一面２１における周辺部に凹凸部は設けられておらず、セラミック積層基板２０の一面２１の外周端部に位置する端面２６に、凹凸をなす凹凸部２７が設けられている。ここでは、テーパ状の凸形状を有する凹凸部２７となっている。そして、この凹凸部２７とモールド樹脂３０とが噛み合っている。   In the present embodiment, as shown in FIG. 11, the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20 is not provided with a concavo-convex portion, and the end surface 26 located at the outer peripheral end portion of the one surface 21 of the ceramic multilayer substrate 20 is provided. An uneven portion 27 that forms an uneven portion is provided. Here, the uneven portion 27 has a tapered convex shape. And this uneven | corrugated | grooved part 27 and the mold resin 30 have meshed | engaged.

図１２は、この端面２６の凹凸部２７を形成する方法を示す工程図である。本実施形態においても、上記第１実施形態と同様に、複数のグリーンシートを積層して積層体を形成し、これを焼成するところまでは同様である。   FIG. 12 is a process diagram showing a method for forming the uneven portion 27 of the end face 26. In the present embodiment, similarly to the first embodiment, a plurality of green sheets are laminated to form a laminated body, and the process is the same up to firing.

ここで、この種のセラミック積層基板においては、焼成工程までは多連の状態で行うのが通常であり、焼成後は、予め形成されている分割溝に沿って基板を分断することにより、個片化されたセラミック積層基板を形成するようにしている。このとき、上記分割溝は、積層体に対して刃具を用いたプレス加工を施すことにより形成される。   Here, in this type of ceramic multilayer substrate, it is usual to carry out in a continuous state until the firing step, and after firing, the substrate is divided along pre-formed dividing grooves to obtain individual pieces. A separated ceramic laminated substrate is formed. At this time, the said division | segmentation groove | channel is formed by performing the press work which used the blade tool with respect to the laminated body.

そこで、図１２（ａ）、（ｂ）に示されるように、刃具として、凹凸部２７が形成できるような形状のものを用いて分割溝２ｄを形成し、セラミック積層基板２０の分断後は、その端面２６の切断部分に凹凸部２７が形成されるようにする。   Therefore, as shown in FIGS. 12A and 12B, the dividing groove 2 d is formed using a blade having a shape that can form the uneven portion 27, and after the ceramic laminated substrate 20 is divided, An uneven portion 27 is formed at the cut portion of the end face 26.

こうして、本実施形態において、セラミック積層基板２０の端面２６に凹凸部２７が形成される。その後は、本実施形態においても、電子部品４０、４１の実装、基板２０のヒートシンク１０への搭載、モールド樹脂３０による封止を行えば、凹凸部２７とモールド樹脂３０とが噛み合った電子装置ができあがる。   Thus, in the present embodiment, the uneven portion 27 is formed on the end surface 26 of the ceramic laminated substrate 20. After that, also in this embodiment, when the electronic components 40 and 41 are mounted, the substrate 20 is mounted on the heat sink 10 and sealed with the mold resin 30, the electronic device in which the uneven portion 27 and the mold resin 30 are engaged with each other is obtained. It ’s done.

そして、本実施形態の電子装置によれば、セラミック積層基板２０の端部２６に、凹凸部２７を設け、この凹凸部２７とモールド樹脂３０を噛み合わせているため、上記第１実施形態と同様に、セラミック積層基板２０に貫通孔を形成することなく、従来に比べて、セラミック積層基板２０とモールド樹脂３０との密着性が向上する。   And according to the electronic device of this embodiment, since the uneven part 27 is provided in the edge part 26 of the ceramic laminated substrate 20, and this uneven part 27 and the mold resin 30 are meshed, it is the same as that of the said 1st Embodiment. In addition, the adhesiveness between the ceramic multilayer substrate 20 and the mold resin 30 is improved as compared with the prior art without forming a through hole in the ceramic multilayer substrate 20.

ここで、図１３は、本実施形態のもう一つの例としての端面２６の凹凸部２７を形成する方法を示す工程図である。この場合も、図１３（ａ）、（ｂ）に示されるように、凹凸部２７の形状となるように分割溝２ｄを形成し、焼成後の分断を行うことにより、端面２６に凹凸部２７を有するセラミック積層基板２０ができあがる。その後、上記同様に、モールド樹脂による封止まで行えば、図１３（ｃ）に示されるように、凹凸部２７とモールド樹脂３０とが噛み合った電子装置ができあがる。   Here, FIG. 13 is a process diagram showing a method of forming the uneven portion 27 of the end face 26 as another example of the present embodiment. Also in this case, as shown in FIGS. 13A and 13B, the dividing groove 2 d is formed so as to have the shape of the concavo-convex portion 27, and the concavo-convex portion 27 is formed on the end face 26 by performing division after firing. The ceramic laminated substrate 20 having the above is completed. Thereafter, if the sealing with the mold resin is performed in the same manner as described above, as shown in FIG. 13C, an electronic device in which the uneven portion 27 and the mold resin 30 are engaged is completed.

なお、この図１３に示される凹凸部２７は、上記図１１、図１２に示されるものとは断面形状が異なり、段差を持った凸形状を有する凹凸部２７であるが、その効果は上記同様である。   The uneven portion 27 shown in FIG. 13 is different from the one shown in FIGS. 11 and 12 above, and is an uneven portion 27 having a convex shape with a step, but the effect is the same as above. It is.

（第７実施形態）
図１４は、本発明の第７実施形態に係る電子装置の要部を示す概略断面図であり、本電子装置におけるセラミック積層基板２０およびその一面２１上の構成を示す図である。 (Seventh embodiment)
FIG. 14 is a schematic cross-sectional view showing the main part of the electronic device according to the seventh embodiment of the present invention, and is a diagram showing the configuration of the ceramic laminated substrate 20 and its one surface 21 in the electronic device.

なお、本実施形態の電子装置は、上記第６実施形態と同様に、セラミック積層基板２０の端部２６に凹凸部２７を設けたものであるが、この図１４に示されない部分、たとえばヒートシンクやモールド樹脂、リードフレームなどについては、上記第１実施形態の電子装置と同様のものにできる。   In the electronic device of this embodiment, as in the sixth embodiment, an uneven portion 27 is provided on the end portion 26 of the ceramic laminated substrate 20, but a portion not shown in FIG. The mold resin, the lead frame, and the like can be the same as those in the electronic device of the first embodiment.

本実施形態においても、図１４に示されるように、凹凸部２７は、積層回路基板としてのセラミック積層基板２０の端面２６に設けられており、それによる作用効果は上記第６実施形態と同様である。   Also in the present embodiment, as shown in FIG. 14, the concavo-convex portion 27 is provided on the end surface 26 of the ceramic multilayer substrate 20 as the multilayer circuit substrate, and the function and effect of the same are the same as in the sixth embodiment. is there.

ここで、本実施形態では、図１４に示されるように、このセラミック積層基板２０の端面２６に設けられた凹凸部２７を第１の凹凸部２７としたとき、さらに、セラミック積層基板２０の一面２１にも、第２の凹凸部２５が設けられている。ここでは、第２の凹凸部２５は、セラミック積層基板２０の一面２１に位置する導体部２３の周辺に設けられている。   Here, in the present embodiment, as shown in FIG. 14, when the uneven portion 27 provided on the end surface 26 of the ceramic multilayer substrate 20 is the first uneven portion 27, one surface of the ceramic multilayer substrate 20 is further provided. 21 also has a second concavo-convex portion 25. Here, the second uneven portion 25 is provided around the conductor portion 23 located on the one surface 21 of the ceramic laminated substrate 20.

それによれば、セラミック積層基板２０の端面２６の凹凸部２７の効果に加えて、上記図１０に示されるものと同様に、モールド樹脂３０が剥離しやすいセラミック積層基板２０の一面２１上の導体部２３の近傍にも、第２の凹凸部２５を設けているため、さらなるモールド樹脂の剥離抑制が図れる。   According to this, in addition to the effect of the concavo-convex portion 27 of the end surface 26 of the ceramic multilayer substrate 20, the conductor portion on the one surface 21 of the ceramic multilayer substrate 20 from which the mold resin 30 is easy to peel off, as shown in FIG. Since the second concavo-convex portion 25 is also provided in the vicinity of 23, the mold resin can be further prevented from being peeled off.

なお、図１４に示される電子装置において、セラミック積層基板２０の一面２１に設けられる第２の凹凸部２５は、上記第１実施形態と同様に、当該一面２１における周辺部に設けられていてもよい。そうすれば、セラミック積層基板２０とモールド樹脂３０との密着性向上について、上記第１実施形態による効果と上記した本実施形態の効果とを組み合わせた効果が期待できる。   In the electronic device shown in FIG. 14, the second uneven portion 25 provided on the one surface 21 of the ceramic multilayer substrate 20 may be provided on the peripheral portion of the one surface 21 as in the first embodiment. Good. If it does so, about the adhesive improvement of the ceramic laminated substrate 20 and the mold resin 30, the effect which combined the effect by the said 1st Embodiment and the effect of this embodiment mentioned above can be anticipated.

（第８実施形態）
図１５は、本発明の第８実施形態に係る電子装置の要部を示す概略断面図であり、積層回路基板２０の一面２１における周辺部を示す拡大断面図である。なお、本実施形態の電子装置において、この図１５に示されない部分については、上記第１実施形態の電子装置と同様である。 (Eighth embodiment)
FIG. 15 is a schematic cross-sectional view showing a main part of an electronic device according to the eighth embodiment of the present invention, and is an enlarged cross-sectional view showing a peripheral part on one surface 21 of the laminated circuit board 20. In the electronic device of the present embodiment, portions not shown in FIG. 15 are the same as those of the electronic device of the first embodiment.

上記した各実施形態では、セラミック積層基板２０自身をプレスやエッチングなどにより成形して、凹凸部２４、２７を作製していたが、本実施形態では、セラミック積層基板２０とは別体の突出部材２８により上記の凹凸部２４、２７を形成する。   In each of the above-described embodiments, the ceramic laminated substrate 20 itself is formed by pressing, etching, or the like to produce the concavo-convex portions 24 and 27. However, in this embodiment, the protruding member separate from the ceramic laminated substrate 20 is used. The concavo-convex portions 24 and 27 are formed by 28.

図１５に示されるように、セラミック積層基板２０の一面２１における周辺部には、当該一面２１から突出するように、突出部材２８が取り付けられており、この突出部材２８により形成される凹凸により凹凸部２４が構成されている。   As shown in FIG. 15, a protruding member 28 is attached to the peripheral portion of one surface 21 of the ceramic laminated substrate 20 so as to protrude from the one surface 21, and the unevenness formed by the protruding member 28 is uneven. Part 24 is configured.

ここでは、突出部材２８は、樹脂や金属よりなる棒状のピン２８であり、セラミック積層基板２０との熱膨張係数差が５ｐｐｍ以下のものであることが望ましい。そして、このピン２８は、図１５に示されるように、セラミック積層基板２０に対して圧入されたり、接着されるなどにより取り付けられている。   Here, the protruding member 28 is a rod-like pin 28 made of resin or metal, and it is desirable that the difference in thermal expansion coefficient from the ceramic laminated substrate 20 is 5 ppm or less. Then, as shown in FIG. 15, the pin 28 is attached to the ceramic laminated substrate 20 by being press-fitted or bonded.

また、このピン２８は、セラミック積層基板２０の端面２６に取り付けて、端面２６における凹凸部２７として構成してもよい。また、突出部材としては、棒状のピン２８に限定されるものではなく、それ以外の形状であってもよい。   Further, the pin 28 may be attached to the end face 26 of the ceramic laminated substrate 20 and configured as an uneven portion 27 on the end face 26. Further, the protruding member is not limited to the rod-shaped pin 28, and may have other shapes.

（他の実施形態）
なお、セラミック積層基板２０の一面２１の周辺部に設けられた凹凸部２４の断面形状は、上記各実施形態にて各図に示した形状に限定されるものではない。凹凸部２４の断面形状は上記した矩形、三角形以外にも、レの字形状、半円形状、Ｕ字形状、台形など種々の形状が可能である。 (Other embodiments)
In addition, the cross-sectional shape of the uneven | corrugated | grooved part 24 provided in the peripheral part of the one surface 21 of the ceramic laminated substrate 20 is not limited to the shape shown to each figure in said each embodiment. The cross-sectional shape of the concavo-convex portion 24 can be various shapes such as a rectangular shape, a semicircular shape, a U shape, and a trapezoidal shape other than the above-described rectangle and triangle.

また、当該一面２１の周辺部に設けられた凹凸部２４としては溝でなくてもよく、突起でもよく、さらには、突起と溝との組合せでもよい。図１６（ａ）〜（ｅ）は、他の実施形態として、セラミック積層基板２０の一面２１における周辺部に設けられた凹凸部２４の種々の断面形状の一例を示す概略断面図である。   Moreover, as the uneven | corrugated | grooved part 24 provided in the peripheral part of the said one surface 21, it may not be a groove | channel but a protrusion, Furthermore, the combination of protrusion and a groove | channel may be sufficient. FIGS. 16A to 16E are schematic cross-sectional views showing examples of various cross-sectional shapes of the concavo-convex portion 24 provided on the peripheral portion of the one surface 21 of the ceramic laminated substrate 20 as another embodiment.

また、セラミック積層基板２０の一面２１における周辺部に設けられた凹凸部２４の配置パターンすなわち平面形状としては、上記図２に示される例に限定されるものではなく、種々の形状が可能である。   In addition, the arrangement pattern of the concavo-convex portions 24 provided on the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20, that is, the planar shape is not limited to the example shown in FIG. 2, and various shapes are possible. .

たとえば、図１７に示されるように、凹凸部２４としては、矩形状をなすセラミック積層基板２０の一面２１においてコーナー部に位置する部分が面取りされた矩形状となるように環状に配置されていてもよい。また、凹凸部２４は、平面形状が曲線状や波線状となるように配置されたものでもよい。   For example, as shown in FIG. 17, the concavo-convex portion 24 is arranged in an annular shape so that a portion located on the corner portion of the one surface 21 of the ceramic laminated substrate 20 having a rectangular shape is chamfered into a rectangular shape. Also good. Moreover, the uneven part 24 may be arranged so that the planar shape is a curved line or a wavy line.

また、上記図２に示した凹凸部２４では、その平面形状が連続した環状のものであったが、図１８に示されるように、セラミック積層基板２０の一面２１における周辺部にて、不連続に設けられていてもよい。   Further, the uneven portion 24 shown in FIG. 2 has an annular shape in which the planar shape is continuous. However, as shown in FIG. 18, the uneven portion 24 is discontinuous in the peripheral portion on the one surface 21 of the ceramic laminated substrate 20. May be provided.

図１８（ａ）では、セラミック積層基板２０の一面２１における周辺部にて、当該基板の四隅に部分的に凹凸部２４を設けている。この基板の四隅は、特に応力が大きい箇所であり、この箇所に選択的に凹凸部２４を設けることで、省スペース化が図れる。   In FIG. 18A, uneven portions 24 are partially provided at the four corners of the substrate at the peripheral portion of the one surface 21 of the ceramic laminated substrate 20. The four corners of the substrate are places where stress is particularly large, and space can be saved by selectively providing the uneven portions 24 at these places.

また、図１８（ｂ）に示されるように、セラミック積層基板２０の一面２１における周辺部にて、複数個の凹凸部２４を設けてもよく、このように複数個にすることで、部分的な剥離が発生した際に、他部への剥離の進行を抑制できる。   Further, as shown in FIG. 18B, a plurality of uneven portions 24 may be provided in the peripheral portion of the one surface 21 of the ceramic multilayer substrate 20, and by making a plurality of such portions, partial When an easy peeling occurs, the progress of peeling to other parts can be suppressed.

また、図１９は、他の実施形態としてセラミック積層基板の一面における周辺部に複数個設けられた凹凸部の種々の断面形状を示す概略平面図である。この図１９の場合、上記第４実施形態に示したように（上記図９参照）、セラミック積層基板２０の一面２１における周辺部において当該一面２１の外周端部から内周側に沿って複数個の凹凸部２４を、配置している。   FIG. 19 is a schematic plan view showing various cross-sectional shapes of a plurality of concave and convex portions provided on the periphery of one surface of the ceramic multilayer substrate as another embodiment. In the case of FIG. 19, as shown in the fourth embodiment (see FIG. 9), in the peripheral portion of the one surface 21 of the ceramic laminated substrate 20, a plurality of pieces are provided from the outer peripheral end portion of the one surface 21 along the inner peripheral side. The uneven portion 24 is arranged.

ここで、図１９（ａ）に示されるように、セラミック積層基板２０の一面２１のうち当該一面２１の外周端部に近いほど凹凸部２４を構成する溝幅を大きくし、内周側すなわち一面２１の中央部に行くほど当該溝幅を小さくしてもよい。セラミック積層基板２０の一面２１の外周端部ほど応力が大きく、凹凸部２４への応力集中を防止できる。   Here, as shown in FIG. 19 (a), the groove width constituting the concavo-convex portion 24 is increased toward the inner peripheral side, that is, one surface, as it is closer to the outer peripheral end portion of the one surface 21 of the one surface 21 of the ceramic laminated substrate 20. You may make the said groove | channel width small, so that it goes to the center part of 21. The stress is greater at the outer peripheral end portion of the one surface 21 of the ceramic laminated substrate 20, and stress concentration on the uneven portion 24 can be prevented.

また、図１９（ｂ）に示されるように、セラミック積層基板２０の一面２１のうち当該一面２１の外周端部に近いほど凹凸部２４を構成する溝の深さを大きくし、内周側すなわち一面２１の中央部に行くほど当該溝深さを小さくしてもよい。セラミック積層基板２０の一面２１の外周端部ほど応力が大きく、剥離防止効果を高める。   Further, as shown in FIG. 19 (b), the depth of the grooves constituting the concavo-convex portion 24 is increased toward the inner peripheral side, that is, the closer to the outer peripheral end portion of the one surface 21 of the one surface 21 of the ceramic laminated substrate 20. You may make the said groove depth small, so that it goes to the center part of the one surface 21. FIG. The stress is greater at the outer peripheral end portion of the one surface 21 of the ceramic laminated substrate 20, and the peeling prevention effect is enhanced.

また、セラミック積層基板２０の端面２６に設けられた凹凸部２７としても、上記各図に示したような凸形状のものに限定されるものではなく、種々の形状をとることができ、可能ならば、切削加工などにより凹部としてもよい。また、当該端面２６の凹凸部２７も可能ならば複数個設けてもよい。   Further, the uneven portion 27 provided on the end surface 26 of the ceramic laminated substrate 20 is not limited to the convex shape as shown in each of the above drawings, and can take various shapes, if possible. For example, the recess may be formed by cutting or the like. Further, a plurality of uneven portions 27 on the end face 26 may be provided if possible.

また、セラミック積層基板２０の一面２１に設けられる凹凸部２４は、当該一面２１側の最表層となるセラミック層２に形成されたものとしたが、セラミック積層基板２０全体を貫通するものでなければよく、凹凸部２４としては、２層目あるいは３層目のセラミック層２にまで到達する溝などであってもよい。   Moreover, although the uneven | corrugated | grooved part 24 provided in the one surface 21 of the ceramic multilayer substrate 20 shall be formed in the ceramic layer 2 used as the outermost layer by the said one surface 21 side, if it does not penetrate the whole ceramic multilayer substrate 20 The uneven portion 24 may be a groove reaching the second or third ceramic layer 2.

本発明の第１実施形態に係る電子装置の概略断面図である。1 is a schematic cross-sectional view of an electronic device according to a first embodiment of the present invention. 図１に示される電子装置における積層回路基板の概略上面図である。FIG. 2 is a schematic top view of a laminated circuit board in the electronic device shown in FIG. 1. 図１中の積層回路基板の一面における周辺部を示す拡大断面図である。It is an expanded sectional view which shows the peripheral part in one surface of the laminated circuit board in FIG. 上記第１実施形態の溝部としての凹凸部の他の例を示す断面図である。It is sectional drawing which shows the other example of the uneven | corrugated | grooved part as a groove part of the said 1st Embodiment. 上記第１実施形態に係るセラミック積層基板の形成工程を示す工程図である。It is process drawing which shows the formation process of the ceramic laminated substrate which concerns on the said 1st Embodiment. 上記第１実施形態に係るセラミック積層基板の形成工程の他の例を示す工程図である。It is process drawing which shows the other example of the formation process of the ceramic laminated substrate which concerns on the said 1st Embodiment. 本発明の第２実施形態に係る電子装置の製造方法におけるセラミック積層基板の形成工程を示す工程図である。It is process drawing which shows the formation process of the ceramic laminated substrate in the manufacturing method of the electronic device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る電子装置の製造方法におけるセラミック積層基板の形成工程を示す工程図である。It is process drawing which shows the formation process of the ceramic laminated substrate in the manufacturing method of the electronic device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device which concerns on 6th Embodiment of this invention. 上記第６実施形態に係るセラミック積層基板の端面の凹凸部の形成方法を示す工程図である。It is process drawing which shows the formation method of the uneven | corrugated | grooved part of the end surface of the ceramic laminated substrate which concerns on the said 6th Embodiment. 上記第６実施形態に係るセラミック積層基板の端面の凹凸部の形成方法のもう一つの例を示す工程図である。It is process drawing which shows another example of the formation method of the uneven | corrugated | grooved part of the end surface of the ceramic laminated substrate which concerns on the said 6th Embodiment. 本発明の第７実施形態に係る電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device which concerns on 7th Embodiment of this invention. 本発明の第８実施形態に係る電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device which concerns on 8th Embodiment of this invention. 他の実施形態としてセラミック積層基板の一面における周辺部に設けられた凹凸部の種々の断面形状を示す概略断面図である。It is a schematic sectional drawing which shows various cross-sectional shapes of the uneven | corrugated | grooved part provided in the peripheral part in the one surface of a ceramic laminated substrate as other embodiment. 他の実施形態としてセラミック積層基板の一面における周辺部に設けられた凹凸部の平面形状を示す概略平面図である。It is a schematic plan view which shows the planar shape of the uneven | corrugated | grooved part provided in the peripheral part in the one surface of a ceramic laminated substrate as other embodiment. 他の実施形態としてセラミック積層基板の一面における周辺部に不連続に設けられた凹凸部の種々の平面形状を示す概略断面図である。It is a schematic sectional drawing which shows the various planar shapes of the uneven | corrugated | grooved part provided discontinuously in the peripheral part in the one surface of a ceramic laminated substrate as other embodiment. 他の実施形態としてセラミック積層基板の一面における周辺部に複数個設けられた凹凸部の種々の断面形状を示す概略平面図である。It is a schematic plan view which shows various cross-sectional shapes of the uneven | corrugated | grooved part provided in multiple numbers by the peripheral part in the one surface of a ceramic multilayer substrate as other embodiment.

符号の説明Explanation of symbols

２…セラミック層、２ａ…グリーンシート、２ｂ…積層体、２ｃ…揮発材料、
２０…積層回路基板としてのセラミック積層基板、
２１…セラミック積層基板の一面、２２…セラミック積層基板の他面、
２３…導体部、２４、２７…凹凸部、２５…第２の凹凸部、
２８…突出部材としてのピン、３０…モールド樹脂、
４０…電子部品としてのＩＣチップ、４１…電子部品としてのコンデンサ。 2 ... ceramic layer, 2a ... green sheet, 2b ... laminate, 2c ... volatile material,
20: Ceramic laminated substrate as a laminated circuit substrate,
21 ... one side of the ceramic multilayer substrate, 22 ... the other side of the ceramic multilayer substrate,
23 ... Conductor portion, 24, 27 ... Uneven portion, 25 ... Second uneven portion,
28 ... Pins as protruding members, 30 ... Mold resin,
40: an IC chip as an electronic component, 41: a capacitor as an electronic component.

Claims (13)

板状をなすとともにその一面（２１）側から他面（２２）側へ向かって複数のセラミックよりなるセラミック層（２）が積層されてなる積層回路基板（２０）と、
前記積層回路基板（２０）の一面（２１）上に搭載された電子部品（４０、４１）と、
前記積層回路基板（２０）および前記電子部品（４０、４１）を封止するモールド樹脂（３０）とを備える電子装置において、
前記積層回路基板（２０）の前記一面（２１）における周辺部には、凹凸をなす凹凸部（２４）が設けられ、この凹凸部（２４）と前記モールド樹脂（３０）とが噛み合っていることを特徴とする電子装置。 A laminated circuit board (20) formed of a ceramic layer (2) made of a plurality of ceramics in a plate shape and from one surface (21) side to the other surface (22) side;
Electronic components (40, 41) mounted on one surface (21) of the laminated circuit board (20);
In an electronic device comprising the laminated circuit board (20) and a mold resin (30) for sealing the electronic components (40, 41),
On the peripheral portion of the one surface (21) of the multilayer circuit board (20), an uneven portion (24) having unevenness is provided, and the uneven portion (24) and the mold resin (30) are engaged with each other. An electronic device characterized by the above. 前記積層回路基板（２０）の前記一面（２１）側の最表層となる前記セラミック層（２）に、前記凹凸部（２４）が形成されていることを特徴とする請求項１に記載の電子装置。 2. The electron according to claim 1, wherein the uneven portion (24) is formed in the ceramic layer (2) which is the outermost layer on the one surface (21) side of the multilayer circuit board (20). apparatus. 前記凹凸部（２４）は、前記積層回路基板（２０）の前記一面（２１）における周辺部に複数個設けられていることを特徴とする請求項１または２に記載の電子装置。 3. The electronic device according to claim 1, wherein a plurality of the concavo-convex portions (24) are provided in a peripheral portion of the one surface (21) of the multilayer circuit board (20). 前記複数個の凹凸部（２４）は、前記積層回路基板（２０）の前記一面（２１）のうち当該一面（２１）の外周端部に近いほど密に配置されていることを特徴とする請求項３に記載の電子装置。 The plurality of concavo-convex portions (24) are arranged closer to an outer peripheral end portion of the one surface (21) of the one surface (21) of the laminated circuit board (20). Item 4. The electronic device according to Item 3. 前記積層回路基板（２０）の前記一面（２１）における周辺部に設けられた前記凹凸部（２４）を第１の凹凸部（２４）としたとき、
この第１の凹凸部（２４）よりも前記一面（２１）における内周側において当該一面（２１）に位置する導体部（２３）の周辺には、凹凸をなす第２の凹凸部（２５）が設けられており、この第２の凹凸部（２５）と前記モールド樹脂（３０）とも噛み合っていることを特徴とする請求項１ないし４のいずれか１つに記載の電子装置。 When the concavo-convex portion (24) provided in the peripheral portion of the one surface (21) of the multilayer circuit board (20) is a first concavo-convex portion (24),
On the inner peripheral side of the one surface (21) from the first concavo-convex portion (24), there is a second concavo-convex portion (25) that is uneven at the periphery of the conductor portion (23) located on the one surface (21). The electronic device according to claim 1, wherein the second concavo-convex portion (25) and the mold resin (30) mesh with each other. 板状をなすとともにその一面（２１）側から他面（２２）側へ向かって複数のセラミックよりなるセラミック層（２）が積層されてなる積層回路基板（２０）と、
前記積層回路基板（２０）の一面（２１）上に搭載された電子部品（４０、４１）と、
前記積層回路基板（２０）および前記電子部品（４０、４１）を封止するモールド樹脂（３０）とを備える電子装置において、
前記積層回路基板（２０）の前記一面（２１）の外周端部に位置する端面（２６）には、凹凸をなす凹凸部（２７）が設けられ、この凹凸部（２７）と前記モールド樹脂（３０）とが噛み合っていることを特徴とする電子装置。 A laminated circuit board (20) formed of a ceramic layer (2) made of a plurality of ceramics in a plate shape and from one surface (21) side to the other surface (22) side;
Electronic components (40, 41) mounted on one surface (21) of the laminated circuit board (20);
In an electronic device comprising the laminated circuit board (20) and a mold resin (30) for sealing the electronic components (40, 41),
The end surface (26) located at the outer peripheral end of the one surface (21) of the multilayer circuit board (20) is provided with an uneven portion (27) that forms unevenness, and the uneven portion (27) and the mold resin ( 30) is engaged with the electronic device. 前記積層回路基板（２０）の前記端面（２６）に設けられた前記凹凸部（２７）を第１の凹凸部（２７）としたとき、前記積層回路基板（２０）の前記一面（２１）には、凹凸をなす第２の凹凸部（２５）が設けられており、この第２の凹凸部（２５）と前記モールド樹脂（３０）とも噛み合っていることを特徴とする請求項６に記載の電子装置。 When the uneven portion (27) provided on the end surface (26) of the laminated circuit board (20) is a first uneven portion (27), the one surface (21) of the laminated circuit substrate (20) is formed. The second uneven part (25) which makes unevenness is provided, and the second uneven part (25) and the mold resin (30) are meshed with each other. Electronic equipment. 前記第２の凹凸部（２５）は、前記積層回路基板（２０）の前記一面（２１）における周辺部に配置されていることを特徴とする請求項７に記載の電子装置。 The electronic device according to claim 7, wherein the second uneven portion (25) is arranged in a peripheral portion of the one surface (21) of the multilayer circuit board (20). 前記第２の凹凸部（２５）は、前記積層回路基板（２０）の前記一面（２１）において当該一面（２１）に位置する導体部（２３）の周辺に配置されていることを特徴とする請求項７に記載の電子装置。 The second concavo-convex portion (25) is arranged around the conductor portion (23) located on the one surface (21) on the one surface (21) of the multilayer circuit board (20). The electronic device according to claim 7. 前記凹凸部（２４、２７）は、前記積層回路基板（２０）から突出するように前記積層回路基板（２０）に取り付けられた突出部材（２８）により構成されていることを特徴とする請求項１ないし４および６のいずれか１つに記載の電子装置。 The said uneven | corrugated | grooved part (24, 27) is comprised by the protrusion member (28) attached to the said multilayer circuit board (20) so that it may protrude from the said multilayer circuit board (20). The electronic device according to any one of 1 to 4 and 6. セラミックよりなる複数のグリーンシート（２ａ）を積層してなる積層体（２ｂ）を焼成することにより、板状をなすとともにその一面（２１）側から他面（２２）側へ向かって複数のセラミックよりなるセラミック層（２）が積層されてなる積層回路基板（２０）を形成する工程と、
前記積層回路基板（２０）の一面（２１）上に電子部品（４０、４１）を搭載する工程と、
前記積層回路基板（２０）および前記電子部品（４０、４１）をモールド樹脂（３０）にて封止する工程とを備え、
前記積層回路基板（２０）の前記一面（２１）における周辺部に、凹凸をなす凹凸部（２４）を設け、この凹凸部（２４）と前記モールド樹脂（３０）とを噛み合わせるようにした電子装置の製造方法において、
前記積層回路基板の形成工程では、前記積層体（２ｂ）の一面にプレス加工を施すことにより前記凹凸部（２４）を形成した後、前記積層体（２ｂ）を焼成することを特徴とする電子装置の製造方法。 A laminated body (2b) formed by laminating a plurality of green sheets (2a) made of ceramic is fired to form a plate and a plurality of ceramics from one surface (21) side to the other surface (22) side. Forming a laminated circuit board (20) formed by laminating ceramic layers (2) comprising:
Mounting electronic components (40, 41) on one surface (21) of the laminated circuit board (20);
Sealing the laminated circuit board (20) and the electronic components (40, 41) with a mold resin (30),
An electron which is provided with an uneven portion (24) having unevenness on the peripheral portion of the one surface (21) of the multilayer circuit board (20) and meshes the uneven portion (24) with the mold resin (30). In the device manufacturing method,
In the step of forming the multilayer circuit board, the concave and convex portions (24) are formed by pressing one surface of the multilayer body (2b), and then the multilayer body (2b) is baked. Device manufacturing method. セラミックよりなる複数のグリーンシート（２ａ）を積層してなる積層体（２ｂ）を焼成することにより、板状をなすとともにその一面（２１）側から他面（２２）側へ向かって複数のセラミックよりなるセラミック層（２）が積層されてなる積層回路基板（２０）を形成する工程と、
前記積層回路基板（２０）の一面（２１）上に電子部品（４０、４１）を搭載する工程と、
前記積層回路基板（２０）および前記電子部品（４０、４１）をモールド樹脂（３０）にて封止する工程とを備え、
前記積層回路基板（２０）の前記一面（２１）における周辺部に、凹凸をなす凹凸部（２４）を設け、この凹凸部（２４）と前記モールド樹脂（３０）とを噛み合わせるようにした電子装置の製造方法において、
前記積層回路基板の形成工程では、前記積層体（２ｂ）を焼成して前記積層回路基板（２０）を形成した後、前記積層回路基板（２０）の前記一面（２１）にエッチング加工を施すことにより前記凹凸部（２４）を形成することを特徴とする電子装置の製造方法。 A laminated body (2b) formed by laminating a plurality of green sheets (2a) made of ceramic is fired to form a plate and a plurality of ceramics from one surface (21) side to the other surface (22) side. Forming a laminated circuit board (20) formed by laminating ceramic layers (2) comprising:
Mounting electronic components (40, 41) on one surface (21) of the laminated circuit board (20);
Sealing the laminated circuit board (20) and the electronic components (40, 41) with a mold resin (30),
An electron which is provided with an uneven portion (24) having unevenness on the peripheral portion of the one surface (21) of the multilayer circuit board (20) and meshes the uneven portion (24) with the mold resin (30). In the device manufacturing method,
In the step of forming the laminated circuit board, the laminated body (2b) is baked to form the laminated circuit board (20), and then the one surface (21) of the laminated circuit board (20) is etched. The method for manufacturing an electronic device is characterized in that the concavo-convex portion (24) is formed by: セラミックよりなる複数のグリーンシート（２ａ）を積層してなる積層体（２ｂ）を焼成することにより、板状をなすとともにその一面（２１）側から他面（２２）側へ向かって複数のセラミックよりなるセラミック層（２）が積層されてなる積層回路基板（２０）を形成する工程と、
前記積層回路基板（２０）の一面（２１）上に電子部品（４０、４１）を搭載する工程と、
前記積層回路基板（２０）および前記電子部品（４０、４１）をモールド樹脂（３０）にて封止する工程とを備え、
前記積層回路基板（２０）の前記一面（２１）における周辺部に、凹凸をなす凹凸部（２４）を設け、この凹凸部（２４）と前記モールド樹脂（３０）とを噛み合わせるようにした電子装置の製造方法において、
前記積層回路基板の形成工程では、前記積層体（２ｂ）の一面に、当該積層体（２ｂ）の焼成により揮発する揮発材料（２ｃ）を埋め込んでおき、その後、前記積層体（２ｂ）を焼成することにより前記揮発材料（２ｃ）が揮発した跡としての凹部を、前記凹凸部（２４）として形成することを特徴とする電子装置の製造方法。 A laminated body (2b) formed by laminating a plurality of green sheets (2a) made of ceramic is fired to form a plate and a plurality of ceramics from one surface (21) side to the other surface (22) side. Forming a laminated circuit board (20) formed by laminating ceramic layers (2) comprising:
Mounting electronic components (40, 41) on one surface (21) of the laminated circuit board (20);
Sealing the laminated circuit board (20) and the electronic components (40, 41) with a mold resin (30),
An electron which is provided with an uneven portion (24) having unevenness on the peripheral portion of the one surface (21) of the multilayer circuit board (20) and meshes the uneven portion (24) with the mold resin (30). In the device manufacturing method,
In the step of forming the laminated circuit board, a volatile material (2c) that is volatilized by firing the laminated body (2b) is embedded in one surface of the laminated body (2b), and then the laminated body (2b) is fired. Thus, a concave portion as a trace of volatilization of the volatile material (2c) is formed as the concave and convex portion (24).
JP2007011168A 2007-01-22 2007-01-22 Electronic device and manufacturing method thereof Expired - Fee Related JP5340544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007011168A JP5340544B2 (en) 2007-01-22 2007-01-22 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011168A JP5340544B2 (en) 2007-01-22 2007-01-22 Electronic device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012220327A Division JP5522225B2 (en) 2012-10-02 2012-10-02 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2008177461A true JP2008177461A (en) 2008-07-31
JP5340544B2 JP5340544B2 (en) 2013-11-13

Family

ID=39704248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011168A Expired - Fee Related JP5340544B2 (en) 2007-01-22 2007-01-22 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5340544B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123914A (en) * 2008-10-20 2010-06-03 Denso Corp Electronic control device
JP2011142366A (en) * 2008-10-20 2011-07-21 Denso Corp Electronic control device
JP2013161956A (en) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp Semiconductor device
WO2018173921A1 (en) * 2017-03-23 2018-09-27 株式会社 東芝 Ceramic metal circuit board and semiconductor device using same
KR20200073950A (en) * 2018-12-13 2020-06-24 파워테크 테크놀로지 인코포레이티드 Semiconductor package and fabricating method thereof
CN111952198A (en) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 Semiconductor package and preparation method thereof
JP2021068850A (en) * 2019-10-25 2021-04-30 株式会社東芝 Ceramic metal circuit board and semiconductor device arranged by use thereof
US11973003B2 (en) 2017-03-23 2024-04-30 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279047U (en) * 1988-12-06 1990-06-18
JPH0637454A (en) * 1992-07-14 1994-02-10 Nec Corp Multilayer interconnection ceramic board
JPH10189831A (en) * 1996-12-26 1998-07-21 Kyocera Corp Manufacturing method of semiconductor device
JP2000040774A (en) * 1998-07-24 2000-02-08 Kyocera Corp Semiconductor device
JP2001110830A (en) * 1999-10-08 2001-04-20 Denso Corp Resin sealed semiconductor device and its manufacturing method
JP2004259926A (en) * 2003-02-26 2004-09-16 New Japan Radio Co Ltd Manufacturing method of semiconductor device
JP2006032617A (en) * 2004-07-15 2006-02-02 Hitachi Ltd Semiconductor power module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279047U (en) * 1988-12-06 1990-06-18
JPH0637454A (en) * 1992-07-14 1994-02-10 Nec Corp Multilayer interconnection ceramic board
JPH10189831A (en) * 1996-12-26 1998-07-21 Kyocera Corp Manufacturing method of semiconductor device
JP2000040774A (en) * 1998-07-24 2000-02-08 Kyocera Corp Semiconductor device
JP2001110830A (en) * 1999-10-08 2001-04-20 Denso Corp Resin sealed semiconductor device and its manufacturing method
JP2004259926A (en) * 2003-02-26 2004-09-16 New Japan Radio Co Ltd Manufacturing method of semiconductor device
JP2006032617A (en) * 2004-07-15 2006-02-02 Hitachi Ltd Semiconductor power module

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123914A (en) * 2008-10-20 2010-06-03 Denso Corp Electronic control device
JP2011142366A (en) * 2008-10-20 2011-07-21 Denso Corp Electronic control device
JP2013161956A (en) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp Semiconductor device
JP2022177207A (en) * 2017-03-23 2022-11-30 株式会社東芝 Ceramic metal circuit board and semiconductor device using same
US11594467B2 (en) 2017-03-23 2023-02-28 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
JPWO2018173921A1 (en) * 2017-03-23 2020-01-30 株式会社東芝 Ceramic metal circuit board and semiconductor device using the same
US11973003B2 (en) 2017-03-23 2024-04-30 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
EP3608951A4 (en) * 2017-03-23 2020-12-16 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
CN110313064A (en) * 2017-03-23 2019-10-08 株式会社东芝 Ceramet circuit substrate and the semiconductor device for having used the ceramet circuit substrate
JP7451638B2 (en) 2017-03-23 2024-03-18 株式会社東芝 Method for manufacturing ceramic metal circuit board and method for manufacturing semiconductor device
WO2018173921A1 (en) * 2017-03-23 2018-09-27 株式会社 東芝 Ceramic metal circuit board and semiconductor device using same
JP7204637B2 (en) 2017-03-23 2023-01-16 株式会社東芝 CERAMIC METAL CIRCUIT BOARD AND SEMICONDUCTOR DEVICE USING SAME
KR20200073950A (en) * 2018-12-13 2020-06-24 파워테크 테크놀로지 인코포레이티드 Semiconductor package and fabricating method thereof
KR102180746B1 (en) * 2018-12-13 2020-11-20 파워테크 테크놀로지 인코포레이티드 Semiconductor package and fabricating method thereof
JP2021068850A (en) * 2019-10-25 2021-04-30 株式会社東芝 Ceramic metal circuit board and semiconductor device arranged by use thereof
CN111952198B (en) * 2020-08-25 2022-09-13 嘉兴启创科技咨询有限公司 Semiconductor package and preparation method thereof
CN111952198A (en) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 Semiconductor package and preparation method thereof

Also Published As

Publication number Publication date
JP5340544B2 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
JP5485110B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP5340544B2 (en) Electronic device and manufacturing method thereof
WO2009110376A1 (en) Leadframe substrate, semiconductor module and method for manufacturing leadframe substrate
JP5278149B2 (en) Circuit board and circuit module
JP2005072095A (en) Electronic circuit unit and manufacturing method therefor
CN107851616B (en) Wiring substrate and electronic device
KR20060059177A (en) Circuit device and manufacturing method thereof
JP4545022B2 (en) Circuit device and manufacturing method thereof
WO2015163354A1 (en) Wiring board, electronic device, and electronic module
TWI448219B (en) Circuit board and method for manufacturing the same
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP5119981B2 (en) Mold package
JPH10149901A (en) Electric resistor, and manufacturing method of electric resistor
JP2006100759A (en) Circuit device and its manufacturing method
JP2014090103A (en) Molded package and method for manufacturing the same
JP5522225B2 (en) Manufacturing method of electronic device
JP2007258197A (en) Tape carrier for semiconductor device and manufacturing method thereof
JP4946565B2 (en) Mold package and manufacturing method thereof
JP2009088339A (en) Electronic equipment
JP5052290B2 (en) Manufacturing method of circuit board with metal fittings
JP3889710B2 (en) Hybrid integrated circuit device
CN109950017B (en) Electronic component and method for manufacturing electronic component
JP4733061B2 (en) Plural wiring base, wiring base and electronic device, and division method of multiple wiring base
JP2006253600A (en) Method for manufacturing wiring board
JP2006294825A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121010

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R151 Written notification of patent or utility model registration

Ref document number: 5340544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees