JP2021068850A - Ceramic metal circuit board and semiconductor device arranged by use thereof - Google Patents

Ceramic metal circuit board and semiconductor device arranged by use thereof Download PDF

Info

Publication number
JP2021068850A
JP2021068850A JP2019194734A JP2019194734A JP2021068850A JP 2021068850 A JP2021068850 A JP 2021068850A JP 2019194734 A JP2019194734 A JP 2019194734A JP 2019194734 A JP2019194734 A JP 2019194734A JP 2021068850 A JP2021068850 A JP 2021068850A
Authority
JP
Japan
Prior art keywords
metal
circuit board
ceramic
recess
metal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019194734A
Other languages
Japanese (ja)
Inventor
隆之 那波
Takayuki Naba
隆之 那波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Priority to JP2019194734A priority Critical patent/JP2021068850A/en
Publication of JP2021068850A publication Critical patent/JP2021068850A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

To provide a ceramic metal circuit board which enables the increase in the adhesion with a mold resin.SOLUTION: A ceramic metal circuit board comprises a metal part provided on at least one face of a ceramic substrate. In at least one portion of the face with the metal part provided thereon, a concave portion having a depth of from 5% up to 70% of a thickness of the ceramic substrate is provided at a place where the metal part is not provided. It is preferred that the total area of the concave portion provided at the place in the portion of the face with the metal part provided thereon, where the metal part is not provided is 0.1% to 50% of that of a portion of the face with the metal part provided thereon, where the metal part is not provided.SELECTED DRAWING: Figure 1

Description

実施形態は、概ね、セラミックス金属回路基板およびそれを用いた樹脂モールド型半導体装置に関するものである。 The embodiment generally relates to a ceramic metal circuit board and a resin-molded semiconductor device using the same.

半導体素子は、IGBTなどに代表されるパワー素子がある。パワー素子は年々高性能化されている。また、半導体素子の高性能化に伴い動作補償温度(ジャンクション温度)が高温化されていっている。また、半導体素子を実装するセラミックス金属回路基板も、動作補償温度の上昇に対応するために、耐熱サイクル特性(TCT特性)の優れたセラミックス金属回路基板が開発されている。例えば、国際公開WO2013/094213号公報(特許文献1)では、銅回路板の側面形状を最適化することにより、TCT特性を向上させている。特許文献1では、これにより動作温度が170℃以上となる半導体素子を搭載したとしても、信頼性を向上させている。
また、セラミックス金属回路基板に半導体素子を実装した半導体装置は樹脂モールドされることが多い。樹脂モールドすることにより、生産性の向上、および導通不良防止や劣化防止を行うことができる。例えば、国際公開WO2018/173921号公報(特許文献2)では、金属回路板に凹部を設けている。金属回路板に凹部を設けることにより、モールド樹脂との密着性を向上させている。
As a semiconductor element, there is a power element typified by an IGBT or the like. Power elements are becoming more sophisticated year by year. In addition, the operation compensation temperature (junction temperature) is becoming higher as the performance of semiconductor elements is improved. Further, as for the ceramic metal circuit board on which the semiconductor element is mounted, a ceramic metal circuit board having excellent heat resistance cycle characteristics (TCT characteristics) has been developed in order to cope with an increase in the operation compensation temperature. For example, in International Publication WO2013 / 09423 (Patent Document 1), the TCT characteristics are improved by optimizing the side shape of the copper circuit board. In Patent Document 1, reliability is improved even if a semiconductor element having an operating temperature of 170 ° C. or higher is mounted.
Further, a semiconductor device in which a semiconductor element is mounted on a ceramic metal circuit board is often resin-molded. By resin molding, productivity can be improved, conduction failure can be prevented, and deterioration can be prevented. For example, in International Publication WO2018 / 173921 (Patent Document 2), a recess is provided in a metal circuit board. By providing a recess in the metal circuit board, the adhesion with the mold resin is improved.

国際公開WO2013/094213号公報International Publication WO2013 / 09423 国際公開WO2018/173921号公報International Publication WO2018 / 173921 国際公開WO2017/056360号公報International Publication WO2017 / 056360

特許文献2では金属回路板に凹部を設けることにより、モールド樹脂との密着性を向上させている。しかしながら、凹部を設けた個所には、半導体素子やリードフレームなどの実装ができない。このため、半導体素子などの実装個所への制約があった。
本発明は、このような問題を解決するためのものであり、半導体素子などの実装個所の制約を抑制し、モールド樹脂との密着性を向上させることができるセラミックス金属回路基板を提供するためのものである。
In Patent Document 2, the adhesion with the mold resin is improved by providing a recess in the metal circuit plate. However, semiconductor elements, lead frames, and the like cannot be mounted in places where recesses are provided. For this reason, there are restrictions on mounting locations such as semiconductor elements.
The present invention is for solving such a problem, and for providing a ceramic metal circuit board capable of suppressing restrictions on mounting locations such as semiconductor elements and improving adhesion to a mold resin. It is a thing.

実施形態にかかるセラミックス金属回路基板は、セラミクス基板の少なくとも一方の面に金属回路部を設けたセラミックス金属回路基板において、金属回路部を設けた面の金属回路部を設けていない箇所に、セラミックス基板の厚さの5%以上70%以下の深さを有する凹部を設けたことを特徴とするものである。 The ceramic metal circuit board according to the embodiment is a ceramic metal circuit board having a metal circuit portion provided on at least one surface of the ceramics substrate, and the ceramic substrate is provided at a position where the metal circuit portion is not provided on the surface provided with the metal circuit portion. It is characterized in that a recess having a depth of 5% or more and 70% or less of the thickness of the ceramic is provided.

実施形態にかかるセラミックス金属回路基板は、セラミックス基板に凹部を設けているのでモールド樹脂との密着性が向上している。このため、樹脂モールドされた半導体装置の信頼性を向上させることができる。 Since the ceramic metal circuit board according to the embodiment is provided with a recess in the ceramic substrate, the adhesion to the mold resin is improved. Therefore, the reliability of the resin-molded semiconductor device can be improved.

実施形態にかかるセラミックス金属回路基板の一例を示す図。The figure which shows an example of the ceramic metal circuit board which concerns on embodiment. 実施形態にかかるセラミックス金属回路基板の別の一例を示す図。The figure which shows another example of the ceramic metal circuit board which concerns on embodiment. 実施形態にかかるセラミックス金属回路基板のさらに別の一例を示す図。The figure which shows still another example of the ceramic metal circuit board which concerns on embodiment. 実施形態にかかるセラミックス金属回路基板の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of a ceramic metal circuit board according to an embodiment. 実施形態にかかる半導体装置の一例を示す図。The figure which shows an example of the semiconductor device which concerns on embodiment.

実施例にかかるセラミックス金属回路基板は、セラミクス基板の少なくとも一方の面に金属部を設けたセラミックス金属回路基板において、金属部を設けた面の少なくとも一方には金属部を設けていない箇所に、セラミックス基板の厚さの5%以上70%以下の深さを有する凹部を設けたことを特徴とするものである。
図1、図2に実施形態にかかるセラミックス金属回路基板の一例を示した。図中、1はセラミックス金属回路基板、2はセラミックス基板、3は金属部(表金属部)、4は凹部(4−1はドット型凹部)、5は金属部(裏金属部)、である。図1はセラミックス金属回路基板1の表金属部を設けた面からみた上面図である。また、図2はセラミックス金属回路基板の裏金属板を設けた面から見た上面図である。金属部3は、半導体素子や端子などを実装する箇所に使われるものである。金属部3を表金属部と呼ぶ。また、金属部5は、放熱板に使用されるものである。金属部5を裏金属部と呼ぶ。実施形態にかかるセラミックス金属回路基板1は、このような形態に限定されるものではない。例えば、セラミックス基板の片面のみに金属部を設けてもよい。また、3つ以上の金属部を設けてもよい。また、両面の金属部を半導体素子などを実装する表金属部としてもよい。
また、図3には、溝型凹部4−2を設けた例を示した。また、図4には、セラミックス金属回路基板の断面図を示した。図中、Tはセラミックス基板の厚さ、Uは凹部の深さ、である。
実施例にかかるセラミックス金属回路基板は、セラミクス基板の少なくとも一方の面に金属部を設けている。半導体素子を実装する金属部は表金属部3、放熱板として使用する金属部を裏金属部5と呼ぶ。
The ceramic metal circuit board according to the embodiment is a ceramic metal circuit board in which a metal portion is provided on at least one surface of the ceramics substrate, and ceramics are provided at a position where no metal portion is provided on at least one of the surfaces provided with the metal portion. It is characterized in that a recess having a depth of 5% or more and 70% or less of the thickness of the substrate is provided.
1 and 2 show an example of a ceramic metal circuit board according to an embodiment. In the figure, 1 is a ceramic metal circuit board, 2 is a ceramic substrate, 3 is a metal part (front metal part), 4 is a recess (4-1 is a dot-shaped recess), and 5 is a metal part (back metal part). .. FIG. 1 is a top view of the ceramic metal circuit board 1 as viewed from the surface provided with the surface metal portion. Further, FIG. 2 is a top view of the ceramic metal circuit board as viewed from the surface provided with the back metal plate. The metal portion 3 is used in a place where a semiconductor element, a terminal, or the like is mounted. The metal part 3 is called a surface metal part. Further, the metal portion 5 is used for a heat sink. The metal portion 5 is called a back metal portion. The ceramic metal circuit board 1 according to the embodiment is not limited to such an embodiment. For example, the metal portion may be provided on only one side of the ceramic substrate. Further, three or more metal parts may be provided. Further, the metal portions on both sides may be used as a surface metal portion on which a semiconductor element or the like is mounted.
Further, FIG. 3 shows an example in which the groove-shaped recess 4-2 is provided. Further, FIG. 4 shows a cross-sectional view of a ceramic metal circuit board. In the figure, T is the thickness of the ceramic substrate, and U is the depth of the recess.
The ceramic metal circuit board according to the embodiment is provided with a metal portion on at least one surface of the ceramics substrate. The metal part on which the semiconductor element is mounted is called the front metal part 3, and the metal part used as the heat sink is called the back metal part 5.

金属部は、金属板、薄膜、メタライズ層など様々なものが挙げられる。金属板は、銅板(銅合金板含む)、アルミニウム板(アルミニウム合金板含む)が挙げられる。また、薄膜は、スパッタ膜、メッキ膜などが挙げられる。また、薄膜の材質はNi(ニッケル)、Pt(白金)、Ti(チタン)、Cu(銅)、Ag(銀)など様々なものが適用できる。また、メタライズ層は、金属ペーストを焼成して固めたものである。メタライズ層としては、W(タングステン)、Mo(モリブデン)、Ag(銀)、Cu(銅)、Ti(チタン)などが挙げられる。
また、金属部は厚さ0.3mm以上の金属板であることが好ましい。さらに、厚さ0.5mm以上の金属板であることが好ましい。また、厚さ0.5mm以上の銅板であることが好ましい。近年、半導体素子の高性能化に伴い、表金属部3に通電容量が求められる。厚さ0.3mm以上、さらには0.5mm以上と厚い銅板であれば通電容量を稼ぐことができる。また、裏金属部5についても放熱性の向上のためには、厚さ0.3mm以上の銅板であることが好ましい。
Examples of the metal part include various things such as a metal plate, a thin film, and a metallized layer. Examples of the metal plate include a copper plate (including a copper alloy plate) and an aluminum plate (including an aluminum alloy plate). Examples of the thin film include a sputtering film and a plating film. Further, various materials such as Ni (nickel), Pt (platinum), Ti (titanium), Cu (copper), and Ag (silver) can be applied as the material of the thin film. The metallized layer is obtained by firing a metal paste to harden it. Examples of the metallized layer include W (tungsten), Mo (molybdenum), Ag (silver), Cu (copper), Ti (titanium) and the like.
Further, the metal portion is preferably a metal plate having a thickness of 0.3 mm or more. Further, it is preferably a metal plate having a thickness of 0.5 mm or more. Further, it is preferable that the copper plate has a thickness of 0.5 mm or more. In recent years, as the performance of semiconductor elements has improved, the surface metal portion 3 is required to have an energizing capacity. If the copper plate has a thickness of 0.3 mm or more and further 0.5 mm or more, the energizing capacity can be increased. Further, the back metal portion 5 is also preferably a copper plate having a thickness of 0.3 mm or more in order to improve heat dissipation.

また、セラミックス基板2は、窒化珪素基板、窒化アルミニウム基板、酸化アルミニウム基板、アルジル基板などが挙げられる。
窒化珪素基板は、3点曲げ強度500MPa以上、さらには600MPa以上と高強度にすることができる。また、熱伝導率は50W/m・K以上、さらには80W/m・K以上のものがある。特に、近年は高強度と高熱伝導の両方を併せ持つ窒化珪素基板もある。3点曲げ強度600MPa以上、熱伝導率80W/m・K以上の窒化珪素基板であれば、基板厚さを0.4mm以下、さらには0.3mm以下と薄型化することもできる。
また、窒化アルミニウム基板、アルミナ基板は3点曲げ強度が300〜450MPa程度である。アルジル基板は、酸化アルミニウムと酸化ジルコニウムを混合した焼結体である。アルジル基板の強度も550MPa前後である。500MPa未満の強度では基板厚さを0.4mm以下と薄くすると、モールド時に基板が割れる可能性が高くなったりする。言い換えると、3点曲げ強度が500MPa未満のセラミックス基板を用いる場合は、基板厚さを0.5〜0.7mmと厚くすることが好ましい。
なお、3点曲げ強度はJIS−R−1601、熱伝導率はJIS−R−1611に準じたレーザフラッシュ法にて測定するものとする。
また、セラミックス基板は3点曲げ強度500MPa以上のものが好ましい。セラミックス基板の強度を大きくすることにより、凹部を設けても破損し難いものにすることができる。
Examples of the ceramic substrate 2 include a silicon nitride substrate, an aluminum nitride substrate, an aluminum oxide substrate, and an argyl substrate.
The silicon nitride substrate can have a high strength of three-point bending strength of 500 MPa or more, and further 600 MPa or more. Further, there are those having a thermal conductivity of 50 W / m · K or more, and further 80 W / m · K or more. In particular, in recent years, there is also a silicon nitride substrate having both high strength and high thermal conductivity. If the silicon nitride substrate has a three-point bending strength of 600 MPa or more and a thermal conductivity of 80 W / m · K or more, the substrate thickness can be reduced to 0.4 mm or less, and further to 0.3 mm or less.
Further, the aluminum nitride substrate and the alumina substrate have a three-point bending strength of about 300 to 450 MPa. The argyl substrate is a sintered body in which aluminum oxide and zirconium oxide are mixed. The strength of the Argyle substrate is also around 550 MPa. If the strength is less than 500 MPa and the substrate thickness is as thin as 0.4 mm or less, the possibility of the substrate cracking during molding increases. In other words, when a ceramic substrate having a three-point bending strength of less than 500 MPa is used, it is preferable to increase the substrate thickness to 0.5 to 0.7 mm.
The three-point bending strength shall be measured by JIS-R-1601, and the thermal conductivity shall be measured by the laser flash method according to JIS-R-1611.
Further, the ceramic substrate preferably has a three-point bending strength of 500 MPa or more. By increasing the strength of the ceramic substrate, it is possible to make it hard to be damaged even if a recess is provided.

また、実施形態にかかるセラミックス金属回路基板は、金属部を設けた面の少なくとも一方には金属部を設けていない箇所に、セラミックス基板の厚さの5%以上70%以下の深さを有する凹部を設けたことを特徴としている。
セラミックス基板2の厚さTに対し、凹部の深さUは5%以上70%以下の範囲内となる。これは、5%≦(凹部の深さU/セラミックス基板の厚さT)×100(%)≦70%、となることを示す。凹部の深さUは、少なくとも1個の凹部の深さが、この範囲内であればよいものとする。また、すべての凹部の深さUがセラミックス基板の厚さTの5〜70%の範囲内であることが好ましい。
Further, the ceramic metal circuit board according to the embodiment has a recess having a depth of 5% or more and 70% or less of the thickness of the ceramic substrate in a portion where the metal portion is not provided on at least one of the surfaces provided with the metal portion. It is characterized by the provision of.
The depth U of the recess is in the range of 5% or more and 70% or less with respect to the thickness T of the ceramic substrate 2. This indicates that 5% ≦ (depth U of the recess / thickness T of the ceramic substrate) × 100 (%) ≦ 70%. The depth U of the recess may be such that the depth of at least one recess is within this range. Further, it is preferable that the depth U of all the recesses is within the range of 5 to 70% of the thickness T of the ceramic substrate.

凹部を設けることにより、モールド樹脂との密着性を向上させることができる。つまり、モールド樹脂が凹部の中に入ることでアンカー効果が向上することにより、密着性を向上させることができるのである。
凹部の深さUが基板厚さTの5%未満では、密着性を向上させる効果が小さい。また、凹部の深さUが基板厚さTの70%を超えると、セラミックス基板2の強度が低下する可能性がある。このため、凹部の深さUがセラミックス基板の厚さTの5〜70%の範囲内、さらには10〜40%の範囲内であることが好ましい。例えば、表側の凹部深さUを基板厚さTの40%、裏側の凹部深さUを基板厚さTの40%とした場合、表裏の凹部深さUを合計すると基板厚さTの80%になってもよいものとする。これは、セラミックス基板の両面に凹部を設ける場合、1個の凹部の深さUが基板厚さTの70%以下であればよいことを示すものである。
By providing the recess, the adhesion with the mold resin can be improved. That is, the adhesion can be improved by improving the anchor effect by allowing the mold resin to enter the recess.
When the depth U of the recess is less than 5% of the thickness T of the substrate, the effect of improving the adhesion is small. Further, if the depth U of the recess exceeds 70% of the substrate thickness T, the strength of the ceramic substrate 2 may decrease. Therefore, it is preferable that the depth U of the recess is within the range of 5 to 70% of the thickness T of the ceramic substrate, and further within the range of 10 to 40%. For example, when the recess depth U on the front side is 40% of the substrate thickness T and the recess depth U on the back side is 40% of the substrate thickness T, the sum of the recess depths U on the front and back sides is 80 of the substrate thickness T. It may be%. This indicates that when the recesses are provided on both sides of the ceramic substrate, the depth U of one recess may be 70% or less of the substrate thickness T.

また、凹部は、ドット型、溝型など様々な形状が挙げられる。
ドット型凹部は、上面から見た形状が円形、多角形、星形など様々な形状が挙げられる。また、円形は真円または楕円が挙げられる。また、多角形は、三角、四角形、五角形、六角形など様々なものが挙げられる。四角形は、正方形、長方形、ひし形、台形などが挙げられる。
また、ドット型凹部は、最大径が0.1mm以上であることが好ましい。ドット型凹部の最大径とは、セラミックス基板2表面を上面から見たときの最も長い対角線である。最大径が0.1mm未満では、モールド樹脂が凹部に入り込み難い。なお、ドット型凹部の最大径の上限は特に限定されるものではないが、沿面距離の2/3以下であることが好ましい。沿面距離とは、セラミックス基板2の端部から金属部(金属部3または金属部4)までの最短距離のことである。沿面距離の2/3を超えて大きいと、セラミックス基板2の端部の強度の低下を招く可能性がある。このため、ドット型凹部の最大径は沿面距離の2/3以下、さらには1/2以下であることが好ましい。
また、ドット型凹部としては、円形形状が好ましい。円形であると、モールド樹脂が凹部の中に入り込み易い。凹部の中に空隙ができてしまうと、部分放電の原因となる可能性がある。
Further, the concave portion has various shapes such as a dot type and a groove type.
The dot-shaped recess has various shapes such as a circular shape, a polygonal shape, and a star shape when viewed from the upper surface. Further, the circular shape may be a perfect circle or an ellipse. In addition, various polygons such as triangles, quadrangles, pentagons, and hexagons can be mentioned. Examples of the quadrangle include a square, a rectangle, a rhombus, and a trapezoid.
Further, the dot-shaped recess preferably has a maximum diameter of 0.1 mm or more. The maximum diameter of the dot-shaped recess is the longest diagonal line when the surface of the ceramic substrate 2 is viewed from the upper surface. If the maximum diameter is less than 0.1 mm, it is difficult for the mold resin to enter the recess. The upper limit of the maximum diameter of the dot-shaped recess is not particularly limited, but it is preferably 2/3 or less of the creepage distance. The creepage distance is the shortest distance from the end portion of the ceramic substrate 2 to the metal portion (metal portion 3 or metal portion 4). If it is larger than 2/3 of the creepage distance, the strength of the end portion of the ceramic substrate 2 may be lowered. Therefore, the maximum diameter of the dot-shaped recess is preferably 2/3 or less, more preferably 1/2 or less of the creepage distance.
Further, the dot-shaped concave portion preferably has a circular shape. If it is circular, the mold resin easily enters the recess. If a gap is created in the recess, it may cause partial discharge.

また、溝型凹部は、直線状、四角状、波型状など様々な形状が挙げられる。
図4は四角状の溝型凹部を形成した例である。図4では、溝型凹部4−2をセラミックス基板2と金属部3の沿面に沿って設けた構造である。溝型凹部が直線状または波型状である場合、セラミックス基板2と金属部3の沿面の任意の個所に設ければよい。例えば、セラミックス基板2と金属部3の沿面の1カ所のみに溝型凹部を設けてもよいし、4か所すべてに設けてもよい。
また、溝型凹部は、最小幅が0.1mm以上であることが好ましい。溝型凹部の最小幅とは、セラミックス基板2表面を上面から見たときの最も小さい幅である。最小幅が0.1mm未満であると、モールド樹脂が溝型凹部に入り込まない箇所ができる可能性がある。なお、溝型凹部の最小幅の上限は特に限定されるものではないが、沿面距離の2/3以下であることが好ましい。沿面距離の2/3を超えて大きいと、セラミックス基板2の端部の強度の低下を招く可能性がある。このため、溝型凹部の最小幅は沿面距離の2/3以下、さらには1/2以下であることが好ましい。
Further, the groove-shaped recess has various shapes such as a straight line, a square shape, and a wavy shape.
FIG. 4 shows an example in which a square groove-shaped recess is formed. In FIG. 4, a groove-shaped recess 4-2 is provided along the creeping surface of the ceramic substrate 2 and the metal portion 3. When the groove-shaped recess is linear or corrugated, it may be provided at an arbitrary location along the surface of the ceramic substrate 2 and the metal portion 3. For example, the groove-shaped recesses may be provided only at one location along the surface of the ceramic substrate 2 and the metal portion 3, or may be provided at all four locations.
Further, the groove-shaped recess preferably has a minimum width of 0.1 mm or more. The minimum width of the groove-shaped recess is the smallest width when the surface of the ceramic substrate 2 is viewed from the upper surface. If the minimum width is less than 0.1 mm, there may be a portion where the mold resin does not enter the groove-shaped recess. The upper limit of the minimum width of the groove-shaped recess is not particularly limited, but it is preferably 2/3 or less of the creepage distance. If it is larger than 2/3 of the creepage distance, the strength of the end portion of the ceramic substrate 2 may be lowered. Therefore, the minimum width of the groove-shaped recess is preferably 2/3 or less, more preferably 1/2 or less of the creepage distance.

また、複数の金属部3を設ける場合、金属部3同士の間に凹部を設けてもよいものとする。金属部3同士の間に設ける凹部に関してもドット型凹部の最大径または溝型凹部の最小幅は0.1mm以上が好ましい。また、金属部3同士の間の2/3以下、さらには1/2以下であることが好ましい。
また、凹部4はドット型凹部4−1と溝型凹部4−2の両方を組み合わせた構造であってもよい。なお、楕円状の凹部の場合、最大径/最小幅の比が3以下はドット型、3を超えると溝型とする。
Further, when a plurality of metal portions 3 are provided, recesses may be provided between the metal portions 3. Regarding the recesses provided between the metal portions 3, the maximum diameter of the dot-shaped recesses or the minimum width of the groove-shaped recesses is preferably 0.1 mm or more. Further, it is preferably 2/3 or less, more preferably 1/2 or less between the metal portions 3.
Further, the recess 4 may have a structure in which both the dot-shaped recess 4-1 and the groove-shaped recess 4-2 are combined. In the case of an elliptical concave portion, a dot type is used when the maximum diameter / minimum width ratio is 3 or less, and a groove type is used when the ratio exceeds 3.

また、前記金属部を設けた面の金属部を設けていない箇所に設けられた凹部の合計面積は前記金属部を設けた面の金属部を設けていない箇所の0.1%以上50%以下であることが好ましい。
セラミックス金属回路基板1を上面からみたとき、金属部3が設けられていない箇所の面積を面積Aとする。凹部が設けられた個所の合計面積を面積Bとする。(面積B/面積A)×100(%)が0.1%以上50%以下であることが好ましい。面積Bが0.1%未満では凹部を設ける効果が小さい。また、面積Bが50%を超えて大きいと、セラミックス基板2の沿面の強度が低下する可能性がある。このため、面積Bの割合は、0.1〜50%、さらには0.8〜10%の範囲内であることが好ましい。
Further, the total area of the recesses provided in the portion of the surface provided with the metal portion where the metal portion is not provided is 0.1% or more and 50% or less of the portion of the surface provided with the metal portion in which the metal portion is not provided. Is preferable.
When the ceramic metal circuit board 1 is viewed from the upper surface, the area of the portion where the metal portion 3 is not provided is defined as the area A. The total area of the locations where the recesses are provided is defined as the area B. (Area B / Area A) × 100 (%) is preferably 0.1% or more and 50% or less. If the area B is less than 0.1%, the effect of providing the recess is small. Further, if the area B is larger than 50%, the strength along the surface of the ceramic substrate 2 may decrease. Therefore, the ratio of the area B is preferably in the range of 0.1 to 50%, more preferably 0.8 to 10%.

また、複数の凹部4を設ける場合、隣り合う凹部4同士の間隔は、5mm以下が好ましい。隣り合う凹部4同士の間隔が5mmを超えると、凹部のない領域が増えてしまう。凹部のない領域が増えると、モールド樹脂のはがれが起きる可能性が高くなる。このため、隣り合う凹部4同士の間隔が5mm以下、さらには3mm以下であることが好ましい。
また、セラミックス基板2の両面に金属部3を設ける場合、セラミックス基板2の両面に凹部4を設けることが好ましい。両面に凹部を設けることにより、両面のモールド樹脂のはがれを抑制することができる。言い換えると、セラミックス金属回路基板の裏面側も樹脂モールドされる場合は、両面に凹部を設けることが好ましい。また、裏面に凹部を設ける場合の凹部サイズ等は前述の通りである。
Further, when a plurality of recesses 4 are provided, the distance between adjacent recesses 4 is preferably 5 mm or less. If the distance between the adjacent recesses 4 exceeds 5 mm, the area without the recesses increases. As the area without recesses increases, the possibility of peeling of the mold resin increases. Therefore, the distance between the adjacent recesses 4 is preferably 5 mm or less, more preferably 3 mm or less.
Further, when the metal portions 3 are provided on both surfaces of the ceramic substrate 2, it is preferable to provide recesses 4 on both surfaces of the ceramic substrate 2. By providing recesses on both sides, peeling of the mold resin on both sides can be suppressed. In other words, when the back side of the ceramic metal circuit board is also resin-molded, it is preferable to provide recesses on both sides. Further, the size of the recess when the recess is provided on the back surface is as described above.

また、セラミックス基板2の両面に凹部4を設ける場合、表裏で同じ位置であってもよいし、ずれた位置であってもよい。図4にセラミックス基板2の表裏に凹部4を設けた例を示した。図4の向かって左側は、表裏で同じ位置に凹部を設けた例である。また、図4の向かって右側は、表裏で位置をずらして凹部を設けた例である。凹部4は貫通孔でないことが好ましい。貫通孔であるとモールド樹脂が充填されずに隙間が形成されてしまい、耐圧機能が低下するためである。そのため、表裏に凹部を設ける場合は、貫通孔にならないようにするものとする。
また、前記凹部の断面形状が、U字、V字、長方形、円形から選ばれる1種であることが好ましい。この中では、U字またはV字が好ましい。U字形およびV字形は凹部の深さ方向に行くに従って細くなる形状となっている。つまり、入り口側が広く、深さ方向が狭くなっている。このような構造であると、モールド樹脂が凹部に入り込み易くなる。
Further, when the recesses 4 are provided on both sides of the ceramic substrate 2, the positions may be the same on the front and back sides, or may be offset positions. FIG. 4 shows an example in which the recesses 4 are provided on the front and back surfaces of the ceramic substrate 2. The left side of FIG. 4 is an example in which recesses are provided at the same positions on the front and back sides. Further, the right side of FIG. 4 is an example in which recesses are provided by shifting the positions on the front and back sides. It is preferable that the recess 4 is not a through hole. This is because if it is a through hole, the mold resin is not filled and a gap is formed, so that the pressure resistance function is lowered. Therefore, when recesses are provided on the front and back sides, they shall not be through holes.
Further, it is preferable that the cross-sectional shape of the recess is one selected from U-shaped, V-shaped, rectangular, and circular. Of these, a U-shape or a V-shape is preferable. The U-shape and the V-shape have a shape that becomes thinner toward the depth of the recess. That is, the entrance side is wide and the depth direction is narrow. With such a structure, the mold resin easily enters the recess.

以上のようなセラミックス金属回路基板は、半導体素子を実装した半導体装置に好適である。また、モールド樹脂を具備する半導体装置に適している。図5に半導体装置の一例を示した。図中、1はセラミックス金属回路基板、6は半導体素子、7は端子、8はベース板、9はモールド樹脂、10は半導体装置、である。図5では、半導体素子6を2つ、端子7を一つ、設けた例を示したが、実施形態にかかる半導体装置は、このような構造に限定されるものではない。
例えば、金属部3を3つ以上設けてもよいし、半導体素子や端子の数を増やしてもよい。また、端子の代わりにワイヤーボンディングを用いてもよい。また、図5では、セラミックス金属回路基板1の裏面側も樹脂モールドする構造としたが、表面側のみを樹脂モールドする構造であってもよい。
セラミックス金属回路基板1に半導体素子6が実装されたものを半導体装置10と呼ぶ。また、必要に応じ、端子7を設けるものとする。端子7にはリードフレームも含まれる。半導体装置10はベース板8上に配置されている。ベース板8は半導体装置10を実装するためのものであるが、ベース板がない構造であってもよい。ベース板8は、ヒートシンクベース、ケース(パッケージ型容器)や筐体などが挙げられる。
The ceramic metal circuit board as described above is suitable for a semiconductor device on which a semiconductor element is mounted. Further, it is suitable for a semiconductor device including a mold resin. FIG. 5 shows an example of a semiconductor device. In the figure, 1 is a ceramic metal circuit board, 6 is a semiconductor element, 7 is a terminal, 8 is a base plate, 9 is a mold resin, and 10 is a semiconductor device. Although FIG. 5 shows an example in which two semiconductor elements 6 and one terminal 7 are provided, the semiconductor device according to the embodiment is not limited to such a structure.
For example, three or more metal parts 3 may be provided, or the number of semiconductor elements and terminals may be increased. Further, wire bonding may be used instead of the terminals. Further, in FIG. 5, the back surface side of the ceramic metal circuit board 1 is also resin-molded, but only the front surface side may be resin-molded.
A device in which a semiconductor element 6 is mounted on a ceramic metal circuit board 1 is called a semiconductor device 10. Further, the terminal 7 shall be provided as needed. The terminal 7 also includes a lead frame. The semiconductor device 10 is arranged on the base plate 8. The base plate 8 is for mounting the semiconductor device 10, but may have a structure without a base plate. Examples of the base plate 8 include a heat sink base, a case (package type container), and a housing.

ベース板8上に配置された半導体装置10を樹脂モールドする。樹脂は、半導体装置10の隙間を埋めるように充填されていく。このとき、凹部4に樹脂が入り込んでいく。充填された樹脂を固めることにより、モールド樹脂9となる。
実施形態にかかる半導体装置10は、凹部4を設けてあるのでモールド樹脂9との密着性を向上させることができる。また、モールド樹脂9を凹部4の一部または全部に充填させることにより、モールド樹脂のシェア強度を3MPa以上とすることができる。また、凹部4の全部に隙間なくモールド樹脂が充填されることにより、シェア強度を6MPa以上とすることができる。
The semiconductor device 10 arranged on the base plate 8 is resin-molded. The resin is filled so as to fill the gap of the semiconductor device 10. At this time, the resin enters the recess 4. By solidifying the filled resin, the mold resin 9 is obtained.
Since the semiconductor device 10 according to the embodiment is provided with the recess 4, the adhesion to the mold resin 9 can be improved. Further, by filling a part or all of the concave portion 4 with the mold resin 9, the share strength of the mold resin can be set to 3 MPa or more. Further, by filling all the recesses 4 with the mold resin without gaps, the shear strength can be set to 6 MPa or more.

また、モールド樹脂の密着性を向上させることにより、モールド樹脂を具備する半導体装置のTCT特性を向上させることができる。TCT試験(耐熱サイクル試験)を行った際にモールド樹脂のはがれを抑制することができる。例えば、−40℃×30分→室温(25℃)×10分→175℃×30分→室温(25℃)×10分を1サイクルとし、300サイクル後であったとして樹脂はがれを抑制することができる。 Further, by improving the adhesion of the mold resin, the TCT characteristics of the semiconductor device provided with the mold resin can be improved. Peeling of the mold resin can be suppressed when the TCT test (heat resistance cycle test) is performed. For example, -40 ° C x 30 minutes-> room temperature (25 ° C) x 10 minutes-> 175 ° C x 30 minutes-> room temperature (25 ° C) x 10 minutes is set as one cycle, and resin peeling is suppressed even after 300 cycles. Can be done.

樹脂はがれは、セラミックス金属回路基板1の破損、モールド樹脂内に空隙の発生に伴う絶縁機能低下の原因となるものである。いずれも半導体装置の信頼性を損なうものである。実施形態にかかる半導体装置は、モールド樹脂のはがれを抑制しているため、信頼性を向上させることができる。言い換えれば、モールド樹脂を具備する半導体装置に適したセラミックス金属回路基板を提供することができる。
また、TCT試験後の半導体装置の部分放電電荷量の抑制、絶縁耐圧の向上を行うことができる。5kV印加時の部分放電電荷量(pc:ピコクーロン)を10pc以下にすることができる。また、絶縁耐圧を5kV以上にすることができる。
また、前述のように3点曲げ強度が500MPa以上のセラミックス基板を用いることより、より信頼性を高めることができる。特に、窒化珪素基板は3点曲げ強度が500MPa以上、さらには600MPa以上と高いものがある。例えば、国際公開WO2017/056360号公報(特許文献3)の窒化珪素金属回路基板は、高温側が250℃のTCT試験であっても、優れた信頼性を示している。その一方で、モールド樹脂を具備した状態でTCT特性を測定すると、樹脂はがれが発生することもあった。
The resin peeling causes damage to the ceramic metal circuit board 1 and deterioration of the insulating function due to the generation of voids in the molded resin. Both of them impair the reliability of the semiconductor device. Since the semiconductor device according to the embodiment suppresses the peeling of the mold resin, the reliability can be improved. In other words, it is possible to provide a ceramic metal circuit board suitable for a semiconductor device including a mold resin.
Further, it is possible to suppress the amount of partial discharge charge of the semiconductor device after the TCT test and improve the dielectric strength. The amount of partial discharge charge (pc: picocuron) when 5 kV is applied can be reduced to 10 pc or less. Further, the withstand voltage can be 5 kV or more.
Further, as described above, the reliability can be further improved by using a ceramic substrate having a three-point bending strength of 500 MPa or more. In particular, some silicon nitride substrates have a high three-point bending strength of 500 MPa or more, and further 600 MPa or more. For example, the silicon nitride metal circuit board of International Publication WO2017 / 056360 (Patent Document 3) shows excellent reliability even in a TCT test at 250 ° C. on the high temperature side. On the other hand, when the TCT characteristics were measured with the mold resin provided, the resin sometimes peeled off.

窒化珪素基板の線膨張係数は2.6×10−6/K前後である。窒化アルミニウム基板は4.5×10−6/K前後、酸化アルミニウム基板は8×10−6/K前後、アルジル基板は8×10−6/K前後である。それに対し、エポキシ樹脂の線膨張係数は50×10−6/K前後、シリコーン樹脂の線膨張係数は20×10−6/K前後である。ここでKはケルビンである。
窒化珪素基板は強度が強いものの、樹脂との線膨張係数との差は大きかった。線膨張係数の差が大きいと、熱的負荷を与えたときに樹脂はがれの原因となる。実施形態にかかるセラミックス金属回路基板は凹部を設けることにより、樹脂はがれを抑制することができるのである。エポキシ樹脂やシリコーン樹脂は、モールド樹脂として使用される樹脂である。このため、モールド樹脂との線膨張係数の差が大きくなる窒化珪素金属回路基板に有効なものである。
The coefficient of linear expansion of the silicon nitride substrate is around 2.6 × 10-6 / K. The aluminum nitride substrate is around 4.5 × 10-6 / K, the aluminum oxide substrate is around 8 × 10-6 / K, and the argyl substrate is around 8 × 10-6 / K. On the other hand, the coefficient of linear expansion of the epoxy resin is around 50 × 10-6 / K, and the coefficient of linear expansion of the silicone resin is around 20 × 10-6 / K. Where K is Kelvin.
Although the silicon nitride substrate has high strength, the difference from the coefficient of linear expansion with the resin is large. If the difference in the coefficient of linear expansion is large, it causes the resin to peel off when a thermal load is applied. By providing the concave portion in the ceramic metal circuit board according to the embodiment, the resin peeling can be suppressed. Epoxy resin and silicone resin are resins used as mold resins. Therefore, it is effective for a silicon nitride metal circuit board in which the difference in linear expansion coefficient from that of the molded resin is large.

次に、実施形態にかかるセラミックス金属回路基板の製造方法について説明する。実施形態にかかるセラミックス金属回路基板は上記構成を有していれば、その製造方法は特に限定されるものではないが歩留まり良く得るための製造方法として以下のものが挙げられる。 Next, a method for manufacturing the ceramic metal circuit board according to the embodiment will be described. As long as the ceramic metal circuit board according to the embodiment has the above configuration, the manufacturing method thereof is not particularly limited, but the following can be mentioned as a manufacturing method for obtaining a good yield.

まず、セラミックス金属回路基板を用意する。
金属部は、金属板、薄膜、メタライズ層など様々なものが挙げられる。金属板は、銅板(銅合金板含む)、アルミニウム板(アルミニウム合金板含む)が挙げられる。また、薄膜は、スパッタ膜、メッキ膜などが挙げられる。また、薄膜の材質はNi(ニッケル)、Pt(白金)、Ti(チタン)、Cu(銅)、Ag(銀)など様々なものが適用できる。また、メタライズ層は、金属ペーストを焼成して固めたものである。メタライズ層としては、W(タングステン)、Mo(モリブデン)、Ag(銀)、Cu(銅)、Ti(チタン)などが挙げられる。
また、金属板に銅板またはアルミニウム板を用いる場合は、活性金属法または直接接合法により接合することが好ましい。また、活性金属接合法により窒化珪素金属回路基板を作製する場合は、特許文献1〜3のものを参照することができる。
また、必要に応じ、金属板をエッチング加工してパターン加工を施すものとする。また、特許文献1または特許文献3のような、ろう材はみだし部や金属板の側面形状を調製するものとする。また、必要に応じて、金属部にメッキ加工を施すものとする。
First, a ceramic metal circuit board is prepared.
Examples of the metal part include various things such as a metal plate, a thin film, and a metallized layer. Examples of the metal plate include a copper plate (including a copper alloy plate) and an aluminum plate (including an aluminum alloy plate). Examples of the thin film include a sputtering film and a plating film. Further, various materials such as Ni (nickel), Pt (platinum), Ti (titanium), Cu (copper), and Ag (silver) can be applied as the material of the thin film. The metallized layer is obtained by firing a metal paste to harden it. Examples of the metallized layer include W (tungsten), Mo (molybdenum), Ag (silver), Cu (copper), Ti (titanium) and the like.
When a copper plate or an aluminum plate is used as the metal plate, it is preferable to join by the active metal method or the direct joining method. Further, when the silicon nitride metal circuit board is produced by the active metal bonding method, those of Patent Documents 1 to 3 can be referred to.
Further, if necessary, the metal plate shall be etched and patterned. Further, as in Patent Document 1 or Patent Document 3, it is assumed that the brazing material protrudes and the side shape of the metal plate is prepared. In addition, the metal part shall be plated as necessary.

次に、凹部を設ける加工を施すものとする。凹部を設ける加工は、レーザ加工、ブラスト加工、ドリル加工、切削加工などが挙げられる。
レーザ加工は、セラミックス基板にレーザを照射して凹部を形成する方法である。レーザのスポット径を調製することにより、ドット型の最大径、溝型の最小幅を制御することができる。また、レーザを走査することにより、溝型凹部も形成することができる。また、レーザの出力を調製することにより、凹部の深さUを制御することができる。また、レーザとしては、COレーザ、グリーンレーザなどがある。
Next, a process for providing a recess shall be performed. Examples of the processing for providing the recess include laser processing, blasting, drilling, and cutting.
Laser processing is a method of irradiating a ceramic substrate with a laser to form recesses. By adjusting the spot diameter of the laser, the maximum diameter of the dot type and the minimum width of the groove type can be controlled. Further, by scanning the laser, a groove-shaped recess can also be formed. Further, the depth U of the recess can be controlled by adjusting the output of the laser. Further, examples of the laser include a CO 2 laser and a green laser.

また、ブラスト加工は、投射材と呼ばれる粒体をぶつけて凹部を形成する方法である。投射材のサイズやぶつける応力を制御することにより、凹部のサイズを調整できる。凹部を設けたくない箇所にマスクを施して、ブラスト加工することが好ましい。 Further, the blasting process is a method of forming a recess by hitting particles called a projection material. The size of the recess can be adjusted by controlling the size of the projecting material and the stress of impact. It is preferable to apply a mask to a portion where the recess is not desired and perform blasting.

また、ドリル加工は、ドリルで凹部を設ける方法である。また、切削加工は、切削工具を用いて凹部を設ける方法である。 Further, drilling is a method of providing a recess with a drill. Further, cutting is a method of providing a recess using a cutting tool.

これらの加工方法の中ではレーザ加工が好ましい。ブラスト加工、ドリル加工および切削加工はセラミックス基板に応力を負荷する方法である。このため、凹部を形成する際に、セラミックス基板にクラックが発生する可能性がある。レーザ加工であれば、応力の発生がないので、クラックの発生を抑制できるまた、レーザ加工であれば凹部の断面形状をU字またはV字に制御し易い。
凹部を設ける加工を施すことにより、実施形態にかかるセラミックス金属回路基板を作製することができる。また、凹部を設ける加工は、セラミックス基板に金属部を設ける工程を行う前に行ってもよいものとする。金属部を設ける前に凹部を設けることにより、凹部にロウ材印刷時の位置決め用マークとしての機能を持たせることができる。
Among these processing methods, laser processing is preferable. Blasting, drilling and cutting are methods of applying stress to a ceramic substrate. Therefore, cracks may occur in the ceramic substrate when the recess is formed. In the case of laser machining, no stress is generated, so that the occurrence of cracks can be suppressed. In the case of laser machining, it is easy to control the cross-sectional shape of the recess into a U-shape or a V-shape.
The ceramic metal circuit board according to the embodiment can be manufactured by performing a process of providing a recess. Further, the process of providing the recess may be performed before the step of providing the metal portion on the ceramic substrate. By providing the concave portion before providing the metal portion, the concave portion can have a function as a positioning mark at the time of printing the brazing material.

次に、実施形態にかかる半導体装置の製造方法を説明する。
まず、実施形態にかかるセラミックス金属回路基板に、半導体素子を実装する工程を行う。また、必要に応じ、端子の実装やワイヤボンディング加工を施すものとする。
次に、ベース板に半導体装置を配置する。ベース板8は、ヒートシンクベース、ケース(パッケージ型容器)や筐体などが挙げられる。
Next, a method of manufacturing the semiconductor device according to the embodiment will be described.
First, a step of mounting the semiconductor element on the ceramic metal circuit board according to the embodiment is performed. In addition, terminals shall be mounted and wire bonding shall be performed as necessary.
Next, the semiconductor device is arranged on the base plate. Examples of the base plate 8 include a heat sink base, a case (package type container), and a housing.

次に、樹脂モールド工程を行うものとする。モールド工程に使う樹脂はエポキシ樹脂やシリコーン樹脂などが挙げられる。
また、モールド工程は、トランスファー方式、コンプレッション方式など様々な方法が適用される。また、ポッティングゲルを使ったモールド方法もある。近年は、量産性の良さから、トランスファー方式が使われている。トランスファーモールドは、プランジャー内で加熱して樹脂を軟化させ、軟化した樹脂を金型内に流し込んで硬化させる方法である。軟化した樹脂を使うので、複雑形状である半導体装置の隙間まで樹脂を充填し易い。特に、セラミックス金属回路板の凹部の内部まで樹脂を充填し易い。また、モールド樹脂の固化を一度に行うため、量産性・生産性に優れている。ポッティング工程はパッケージのケースをそのまま使っても良い。
Next, the resin molding process shall be performed. Examples of the resin used in the molding process include epoxy resin and silicone resin.
Further, various methods such as a transfer method and a compression method are applied to the molding process. There is also a molding method using a potting gel. In recent years, the transfer method has been used because of its good mass productivity. The transfer mold is a method in which the resin is softened by heating in a plunger, and the softened resin is poured into a mold to be cured. Since the softened resin is used, it is easy to fill the resin into the gaps of the semiconductor device having a complicated shape. In particular, it is easy to fill the inside of the recess of the ceramic metal circuit board with the resin. In addition, since the mold resin is solidified at once, it is excellent in mass productivity and productivity. In the potting process, the case of the package may be used as it is.

(実施例)
(実施例1〜7、比較例1〜4)
セラミックス金属回路基板として表1に示すものを用意した。金属部は活性金属接合法により金属板を接合したものである。金属部として銅板を用いたものはAg−Cu−Sn−Ti系活性金属ろう材を用いて接合した。また、金属部としてAl板(アルミニウム板)を用いたものはAl−Si系活性金属ろう材を用いて接合した。また、セラミックス基板は60mm×50mmのものに統一した。
(Example)
(Examples 1 to 7, Comparative Examples 1 to 4)
The ceramic metal circuit boards shown in Table 1 were prepared. The metal part is a metal plate joined by an active metal joining method. Those using a copper plate as the metal part were joined using an Ag-Cu-Sn-Ti active metal brazing material. Further, those using an Al plate (aluminum plate) as the metal portion were joined using an Al—Si-based active metal brazing material. In addition, the ceramic substrate was unified to have a size of 60 mm × 50 mm.

Figure 2021068850
Figure 2021068850

次に、金属部をエッチング加工して、パターン加工を施した。また、表側金属板は4つのパターン形状を具備させた。また、沿面距離も変えたものを用意した。
なお、凹部を形成する工程は、金属板を接合する前に行った。凹部を形成する加工はレーザ加工により行った。また、ドット型凹部はCOレーザ、溝型凹部はグリーンレーザにより形成した。凹部のサイズは表2、表3に示した通りである。ドット型凹部は最大径を示した。また、溝型凹部は最小幅を示した。また、沿面距離については表2、表3に示したものとした。また、沿面距離の比は、凹部の最大径(または最小幅)/沿面距離の比で示した。また、面積Aはセラミックス金属回路基板において金属部を設けていない箇所の合計面積である。また、面積Bは凹部を設けた合計面積である。また、実施例9および比較例2は裏面側には凹部は設けなかった。また、比較例3〜5に関しては凹部は形成しなかった。
Next, the metal portion was etched and patterned. Further, the front side metal plate was provided with four pattern shapes. In addition, we prepared the ones with different creepage distances.
The step of forming the recess was performed before joining the metal plates. The processing for forming the concave portion was performed by laser processing. The dot-shaped recess was formed by a CO 2 laser, and the groove-shaped recess was formed by a green laser. The size of the recess is as shown in Tables 2 and 3. The dot-shaped recess showed the maximum diameter. The groove-shaped recess showed the minimum width. The creepage distances are shown in Tables 2 and 3. The creepage distance ratio is shown as the ratio of the maximum diameter (or minimum width) of the recess / creepage distance. The area A is the total area of the ceramic metal circuit board where no metal portion is provided. Further, the area B is the total area provided with the recesses. Further, in Example 9 and Comparative Example 2, no recess was provided on the back surface side. Further, in Comparative Examples 3 to 5, no recess was formed.

Figure 2021068850
Figure 2021068850

Figure 2021068850
Figure 2021068850

次に、実施例および比較例にかかるセラミックス金属回路基板に対して、半導体素子および金属端子を実装した。また、ワイヤボンディングを行った。これにより、半導体装置を作製した。半導体装置をベース板に配置し、トランスファーモールド成型により、モールド樹脂を具備させた。モールド樹脂はエポキシ樹脂を用いた。この工程により、モールド樹脂を具備した半導体装置を用意した。
各半導体装置に対し、凹部中への樹脂の充填率、モールド樹脂のシェア強度、TCT試験後の樹脂はがれの有無、部分放電電荷量、絶縁耐圧を測定した。
凹部中への樹脂の充填率は、任意の断面を測定し、平均値を求めた。また、モールド樹脂のシェア強度の測定は、シェア試験によりモールド樹脂の接合強度を測定した。また、TCT試験は、−40℃×30分→室温(25℃)×10分→175℃×30分→室温(25℃)×10分を1サイクルとし、300サイクル後のモールド樹脂のはがれの有無を測定した。モールド樹脂のはがれは、超音波探傷法(SAT)により、面積Aの中で樹脂はがれが確認できた面積の割合を求めた。また、TCT試験後のセラミックス基板の破損の有無を測定した。
また、部分放電電荷量の測定は、TCT試験後に部分放電測定装置を用いて、5kV印加時の部分放電電荷量(pc:ピコクーロン)を求めた。具体的には、1kV/秒ほどで5kVまで印加電圧を上げていく。印加電圧5kVにて60秒保持する。保持時間の最後の5秒における部分放電電荷量(pc)の平均値を測定するものとする。
一方絶縁耐圧は、TCT試験後の耐圧試験器を用いて、まず1kVにて60秒保持し、絶縁破壊の発生有無を確認する。絶縁破壊が発生しなかった場合、ステップ0.5kVで電圧を上げて60秒保持で電圧印加し、以降、絶縁破壊が起きるまで印加電圧を上げて同様の確認を行った。
絶縁破壊が起こらなかった最大印加電圧が5kV未満のものを「不良(×)」、5kV以上7kV以下のものを「良好(〇)」、7kVを超えたものを「最良(◎)」と表示した。
その結果を表4に示す。
Next, the semiconductor element and the metal terminal were mounted on the ceramic metal circuit board according to the examples and the comparative examples. In addition, wire bonding was performed. As a result, a semiconductor device was manufactured. The semiconductor device was placed on the base plate, and the mold resin was provided by transfer molding. Epoxy resin was used as the mold resin. By this step, a semiconductor device provided with a mold resin was prepared.
For each semiconductor device, the filling rate of the resin in the recess, the share strength of the mold resin, the presence or absence of resin peeling after the TCT test, the amount of partial discharge charge, and the dielectric strength were measured.
For the filling rate of the resin in the recess, an arbitrary cross section was measured and an average value was obtained. Further, in the measurement of the shear strength of the mold resin, the bonding strength of the mold resin was measured by the shear test. In the TCT test, one cycle is -40 ° C x 30 minutes → room temperature (25 ° C) x 10 minutes → 175 ° C x 30 minutes → room temperature (25 ° C) x 10 minutes, and the mold resin peels off after 300 cycles. The presence or absence was measured. For the peeling of the mold resin, the ratio of the area where the resin peeling was confirmed in the area A was determined by the ultrasonic flaw detection method (SAT). In addition, the presence or absence of damage to the ceramic substrate after the TCT test was measured.
Further, for the measurement of the partial discharge charge amount, the partial discharge charge amount (pc: picocuron) when 5 kV was applied was determined using a partial discharge measuring device after the TCT test. Specifically, the applied voltage is increased to 5 kV at about 1 kV / sec. Hold for 60 seconds at an applied voltage of 5 kV. The average value of the partial discharge charge amount (pc) in the last 5 seconds of the holding time shall be measured.
On the other hand, the withstand voltage is first held at 1 kV for 60 seconds using a withstand voltage tester after the TCT test, and the presence or absence of dielectric breakdown is confirmed. When dielectric breakdown did not occur, the voltage was increased in step 0.5 kV and the voltage was applied for 60 seconds, and thereafter, the applied voltage was increased until dielectric breakdown occurred, and the same confirmation was performed.
If the maximum applied voltage that does not cause dielectric breakdown is less than 5 kV, it is displayed as "defective (x)", if it is 5 kV or more and 7 kV or less, it is displayed as "good (○)", and if it exceeds 7 kV, it is displayed as "best (◎)". did.
The results are shown in Table 4.

Figure 2021068850
Figure 2021068850

表から分かる通り、実施例にかかる半導体装置は、モールド樹脂の密着強度が向上した。これに伴い、樹脂はがれを抑制できている。また、凹部サイズや面積比を制御することにより、TCT試験後のセラミックス基板の破損も抑制できる。実施例9は、裏面側に凹部を設けていないため、裏面側で樹脂はがれが発生した。このため、両面に凹部を設けることが好ましいことが分かる。また、凹部の断面形状はU字形であった。
また、実施例の放電電荷は放電電荷量が10pc以下であった。また、実施例の絶縁耐圧は5kV以上であった。TCT試験後であっても、樹脂はがれやセラミックス基板の破損を抑制できているため、絶縁性の維持もできている。
As can be seen from the table, in the semiconductor device according to the embodiment, the adhesion strength of the mold resin was improved. Along with this, the resin peeling can be suppressed. Further, by controlling the recess size and the area ratio, damage to the ceramic substrate after the TCT test can be suppressed. In Example 9, since the recess was not provided on the back surface side, the resin peeled off on the back surface side. Therefore, it can be seen that it is preferable to provide recesses on both sides. The cross-sectional shape of the recess was U-shaped.
Further, the discharge charge of the example was 10 pc or less in the amount of discharge charge. The withstand voltage of the examples was 5 kV or more. Even after the TCT test, the resin peeling and damage to the ceramic substrate can be suppressed, so that the insulating property can be maintained.

それに対し、比較例1は凹部深さUが小さいため、凹部を設ける効果が不足した。また、比較例2は凹部深さUが大きいため、セラミックス基板の破損が生じた。比較例3および比較例4は凹部を設けていないため、樹脂はがれの割合が大きかった。また、比較例3および比較例4はセラミックス基板の3点曲げ強度が500MPa未満と小さいためセラミックス基板が破損した。このため、3点曲げ強度が500MPa以上のセラミックス基板に凹部を設けることが好ましいことが分かる。また、樹脂はがれやセラミックス基板の破損が起こりにくくなっているため、絶縁性の低下が大幅に抑制された。 On the other hand, in Comparative Example 1, since the recess depth U was small, the effect of providing the recess was insufficient. Further, in Comparative Example 2, since the recess depth U was large, the ceramic substrate was damaged. Since Comparative Example 3 and Comparative Example 4 did not have a recess, the rate of resin peeling was large. Further, in Comparative Example 3 and Comparative Example 4, the three-point bending strength of the ceramic substrate was as small as less than 500 MPa, so that the ceramic substrate was damaged. Therefore, it can be seen that it is preferable to provide a recess in a ceramic substrate having a three-point bending strength of 500 MPa or more. In addition, since the resin is less likely to peel off and the ceramic substrate is less likely to be damaged, the deterioration of the insulating property is significantly suppressed.

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。 Although some embodiments of the present invention have been illustrated above, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, changes, etc. can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof. Moreover, each of the above-described embodiments can be implemented in combination with each other.

1…セラミックス金属回路基板
2…セラミックス基板
3…金属部(表金属部)
4…凹部
4−1…ドット型凹部
4−2…溝型凹部
5…金属部(裏金属部)
6…半導体素子
7…端子
8…ベース板
9…モールド樹脂
10…半導体装置
T…セラミックス基板の厚さ
U…凹部の深さ
1 ... Ceramic metal circuit board 2 ... Ceramic substrate 3 ... Metal part (surface metal part)
4 ... Recessed 4-1 ... Dot-shaped recess 4-2 ... Groove-shaped recess 5 ... Metal part (back metal part)
6 ... Semiconductor element 7 ... Terminal 8 ... Base plate 9 ... Mold resin 10 ... Semiconductor device T ... Ceramic substrate thickness U ... Depth of recess

Claims (12)

セラミクス基板の少なくとも一方の面に金属部を設けたセラミックス金属回路基板において、金属部を設けた面の少なくとも一方には金属部を設けていない箇所に、セラミックス基板の厚さの5%以上70%以下の深さを有する凹部を設けたことを特徴とするセラミックス金属回路基板。 In a ceramic metal circuit board in which a metal portion is provided on at least one surface of a ceramics substrate, 5% or more and 70% of the thickness of the ceramic substrate is provided in a place where no metal portion is provided on at least one of the surfaces provided with the metal portion. A ceramic metal circuit board characterized in that a recess having the following depth is provided. 前記金属部を設けた面の金属部を設けていない箇所に設けられた凹部の合計面積は前記金属部を設けた面の金属部を設けていない箇所の0.1%以上50%以下であることを特徴とする請求項1記載のセラミックス金属回路基板。 The total area of the recesses provided on the surface provided with the metal portion without the metal portion is 0.1% or more and 50% or less of the portion provided with the metal portion on the surface without the metal portion. The ceramic metal circuit board according to claim 1. セラミックス基板の両面に金属部および凹部を有する請求項1ないし請求項2のいずれか1項に記載のセラミックス金属回路基板。 The ceramic metal circuit board according to any one of claims 1 to 2, which has metal portions and recesses on both sides of the ceramic substrate. 前記セラミックス基板の厚さが0.1mm以上0.4mm以下であることを特徴とする請求項1ないし請求項3のいずれか1項に記載のセラミックス金属回路基板。 The ceramic metal circuit board according to any one of claims 1 to 3, wherein the thickness of the ceramic substrate is 0.1 mm or more and 0.4 mm or less. セラミックス基板が3点曲げ強度500MPa以上の窒化珪素基板、金属回路部が厚さ0.3mm以上の金属板であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のセラミックス金属回路基板。 The ceramics according to any one of claims 1 to 4, wherein the ceramic substrate is a silicon nitride substrate having a three-point bending strength of 500 MPa or more, and the metal circuit portion is a metal plate having a thickness of 0.3 mm or more. Metal circuit board. 前記金属回路部を設けた面とは反対の面に金属板を設けたことを特徴とする請求項1ないし請求項5のいずれか1項に記載のセラミックス金属回路基板。 The ceramic metal circuit board according to any one of claims 1 to 5, wherein a metal plate is provided on a surface opposite to the surface on which the metal circuit portion is provided. 前記凹部の断面形状が、U字、V字、長方形、円形から選ばれる1種であることを特徴とする請求項1ないし請求項6のいずれか1項に記載のセラミックス金属回路板。 The ceramic metal circuit board according to any one of claims 1 to 6, wherein the cross-sectional shape of the recess is one selected from U-shaped, V-shaped, rectangular, and circular. 前記凹部がドット形状または溝形状から選ばれる1種または2種であることを特徴とする請求項1ないし請求項7のいずれか1項に記載のセラミックス金属回路基板。 The ceramic metal circuit board according to any one of claims 1 to 7, wherein the recess is one or two selected from a dot shape or a groove shape. 請求項1ないし請求項8のいずれか1項に記載のセラミックス金属回路基板に、半導体素子を実装したことを特徴とする半導体装置。 A semiconductor device characterized in that a semiconductor element is mounted on the ceramic metal circuit board according to any one of claims 1 to 8. モールド樹脂を具備していることを特徴とする請求項9記載の半導体装置。 The semiconductor device according to claim 9, further comprising a mold resin. モールド樹脂が前記凹部の一部または全部に充填されていることを特徴とする請求項10記載の半導体装置。 The semiconductor device according to claim 10, wherein the mold resin is filled in a part or all of the recesses. モールド樹脂のシェア強度が3MPa以上であることを特徴とする請求項10ないし請求項11のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of claims 10 to 11, wherein the share strength of the mold resin is 3 MPa or more.
JP2019194734A 2019-10-25 2019-10-25 Ceramic metal circuit board and semiconductor device arranged by use thereof Pending JP2021068850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019194734A JP2021068850A (en) 2019-10-25 2019-10-25 Ceramic metal circuit board and semiconductor device arranged by use thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194734A JP2021068850A (en) 2019-10-25 2019-10-25 Ceramic metal circuit board and semiconductor device arranged by use thereof

Publications (1)

Publication Number Publication Date
JP2021068850A true JP2021068850A (en) 2021-04-30

Family

ID=75637551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194734A Pending JP2021068850A (en) 2019-10-25 2019-10-25 Ceramic metal circuit board and semiconductor device arranged by use thereof

Country Status (1)

Country Link
JP (1) JP2021068850A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177461A (en) * 2007-01-22 2008-07-31 Denso Corp Electronic apparatus and manufacturing method thereof
JP2014093365A (en) * 2012-11-01 2014-05-19 Toyota Industries Corp Semiconductor device
WO2018173921A1 (en) * 2017-03-23 2018-09-27 株式会社 東芝 Ceramic metal circuit board and semiconductor device using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177461A (en) * 2007-01-22 2008-07-31 Denso Corp Electronic apparatus and manufacturing method thereof
JP2014093365A (en) * 2012-11-01 2014-05-19 Toyota Industries Corp Semiconductor device
WO2018173921A1 (en) * 2017-03-23 2018-09-27 株式会社 東芝 Ceramic metal circuit board and semiconductor device using same

Similar Documents

Publication Publication Date Title
WO2016143557A1 (en) Power semiconductor device
JP5627789B2 (en) Semiconductor device and manufacturing method thereof
US7632716B2 (en) Package for high frequency usages and its manufacturing method
JP6808067B2 (en) Power semiconductor devices and methods for manufacturing power semiconductor devices
JP6755386B2 (en) Manufacturing method of power semiconductor module and power semiconductor module
JP2019110317A (en) Power semiconductor device
JP7451638B2 (en) Method for manufacturing ceramic metal circuit board and method for manufacturing semiconductor device
CN111492473A (en) Semiconductor package and method of manufacturing the same
JP2013211546A (en) Ceramic-copper assembly and manufacturing method of the same
JP2018026417A (en) Power semiconductor device
EP3093882B1 (en) Electronic circuit device
JP4124040B2 (en) Semiconductor device
JP2021068850A (en) Ceramic metal circuit board and semiconductor device arranged by use thereof
JPWO2019116910A1 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2009194241A (en) Semiconductor element-mounted substrate and semiconductor device using the same
JP6317178B2 (en) Circuit board and electronic device
JPH08274423A (en) Ceramic circuit board
JP4514598B2 (en) Electronic component storage package and electronic device
JP7332528B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2013229377A (en) Circuit board and electronic apparatus using the same
JP4656126B2 (en) Semiconductor device
JP5755196B2 (en) Power semiconductor device
US20240120253A1 (en) Integrated substrates and related methods
JP7063559B2 (en) Base plate and power module
JP2020047854A (en) Ceramic circuit board and semiconductor device arranged by use thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230905