JP4985979B2 - プログラマブルロジックコントローラ - Google Patents

プログラマブルロジックコントローラ Download PDF

Info

Publication number
JP4985979B2
JP4985979B2 JP2008024686A JP2008024686A JP4985979B2 JP 4985979 B2 JP4985979 B2 JP 4985979B2 JP 2008024686 A JP2008024686 A JP 2008024686A JP 2008024686 A JP2008024686 A JP 2008024686A JP 4985979 B2 JP4985979 B2 JP 4985979B2
Authority
JP
Japan
Prior art keywords
output
input
module
data
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008024686A
Other languages
English (en)
Other versions
JP2009187152A (ja
Inventor
博文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008024686A priority Critical patent/JP4985979B2/ja
Publication of JP2009187152A publication Critical patent/JP2009187152A/ja
Application granted granted Critical
Publication of JP4985979B2 publication Critical patent/JP4985979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

本発明は、入力モジュールで入力データを取り込み、CPUモジュールで演算を行い、出力モジュールから出力データを出力するプログラマブルロジックコントローラに関するものである。
プログラマブルロジックコントローラ(Programmable Logic Controller:PLC)は、制御対象に応じて必要なモジュールを組み合わせて実装し、シーケンス制御を行う。ビルディングブロックタイプのPLCでは、PLC全体に電力を供給する電源モジュールと、PLC全体を制御するCPUモジュールと、制御対象の外部機器に合わせたインターフェースを持つ複数のI/Oモジュールから構成される。
図3は従来のPLCの構成を示す図である。
PLC1における入出力データの流れを示すために、CPUモジュール10、入力モジュール20、出力モジュール30だけを示しており、電源モジュール等の他のモジュールの記載は省略し、構成も単純化して記載している。
入力モジュール20において、入力部21は外部機器から電流値、温度、パルス数、接点信号等の入力データを取り込み、入力データ格納部22に格納する。入力モジュール20は、これらの処理を定周期で繰り返す。
CPUモジュール10において、入力制御部11は入力モジュール20の入力データ格納部22から入力データを取り込み、入力データを演算部12に送付する。演算部12は、取り込んだ入力データをもとに演算を行い、演算結果を出力データとして出力制御部13に送付する。出力制御部13は、出力データを出力モジュール30の出力データ格納部31に送付する。CPUモジュール10は、これらの処理を繰り返す。
出力モジュール30において、出力部32は出力データ格納部31に格納されている電流値、温度、パルス数、接点信号等の出力データを取り込み、出力データを外部機器へ出力する。出力モジュール30は、これらの処理を定周期で繰り返す。
図4は従来の入出力応答を説明するタイミングチャートである。
入力モジュール20は、定周期で外部機器から入力データを取り込み、入力データ格納部22に入力データを格納する。IN1,IN2,IN3は、入力モジュール20が外部機器から取り込んだ入力データを表している。この例では、入力データがIN1からIN2へ変化し、6周期の間同じ入力データIN2が続いた後に入力データがIN3へ変化している。
CPUモジュール10は、入力モジュール20の入力データ格納部22から入力データを取り込み、演算を行い、演算結果を出力データとして出力モジュール30の出力データ格納部へ送付する。この入力、演算、出力の一連をスキャン処理という。
入力データがIN1からIN2へ変化した際、CPUモジュール10では、入力データIN1のスキャン処理中であるため、入力モジュール20の入力データ格納部22から入力データを取り込むことができず、入力データIN2の取り込みが待たされることになる(待ち時間Ti)。CPUモジュール10は、入力データIN1のスキャン処理が終了した段階で、入力モジュール20の入力データ格納部22に格納されている入力データを取り込むので、入力データがIN1からIN2へ変化してから3周期目の入力データIN2を取り込むことになる。
CPUモジュール10は、入力データIN2を取り込むと、入力データIN2をもとに演算を行い、演算結果として出力データOUT2を得て、出力モジュール30の出力データ格納部31へ送付する。その際、出力モジュール30は出力データOUT1を出力データ格納部31から取り込み、外部機器へ出力中であるので、出力データOUT2を外部機器へ出力することはできず、出力処理が待たされることになる(待ち時間To)。出力モジュール30は、出力の次の周期で出力データ格納部31に格納された出力データOUT2を取り込み、外部機器へ出力する。
特開2006−268593号公報
従来のPLCでは、入力モジュールの処理とCPUモジュールの処理はそれぞれ独立に繰り返されている。このため、CPUモジュールが入力データ格納部から入力データを取り込んだ直後に入力モジュールが入力データ格納部に入力データを格納することがある。この場合、最新の入力データの取り込みはCPUモジュールの次回の処理まで待たされ、入力データの変化を直ちに処理に反映することができない。
同様に従来のPLCでは、出力モジュールの処理とCPUモジュールの処理はそれぞれ独立に繰り返されている。このため、出力モジュールが出力データ格納部から出力データを取り込み、外部機器へ出力した直後にCPUモジュールからの出力データが出力データ格納部に格納されることがある。この場合、最新の出力データの出力は出力モジュールの次回の処理まで待たされ、出力データの変化を直ちに処理に反映することができない。
PLCの性能は、外部機器から入力を取り込み、その入力をもとに演算を行い、外部機器へ出力するまでの入出力応答時間で比較される場合があり、入力時のCPUモジュールの次回の処理までの待ち時間と、出力時の出力モジュールの次回の処理までの待ち時間がPLCの性能に影響を与えてしまうという問題点があった。
本発明は上述した問題点を解決するためになされたものであり、入力モジュール、CPUモジュール及び出力モジュールのそれぞれが同期をとり、処理を実行することで、入出力の変化を直ぐに処理に反映することができるプログラマブルロジックコントローラを実現することを目的とする。
このような課題を達成するために、本発明は次のとおりの構成になっている。
(1)外部機器からの入力データを入力部で取り込み、入力データ格納部に格納する入力モジュールと、
前記入力データ格納部から前記入力データを入力制御部で取り込み、演算部で前記入力データをもとに演算を行い、演算結果である出力データを出力制御部に送付するCPUモジュールと、
前記出力制御部から送付された前記出力データを出力データ格納部に格納し、出力部で外部機器へ出力する出力モジュールと、
前記入力モジュールに備えられ、前記入力データが変化したときに、変化後の入力データを前記CPUモジュールが取り込むように入力通知を前記CPUモジュールに通知する入力通知部と、
前記CPUモジュールに備えられ、前記出力データが変化したときに、変化後の出力データを前記出力モジュールが取り込むように出力通知を前記出力モジュールに通知する出力通知部と、
を備えたことを特徴とするプログラマブルロジックコントローラ。
(2)前記入力モジュールに入力される前記入力データが変化した場合でも、前記出力データに変化がない場合には、前記出力通知部は前記出力通知を通知しないこと
を特徴とする(1)記載のプログラマブルロジックコントローラ。
本発明によれば次のような効果がある。
入力モジュール、CPUモジュール及び出力モジュールのそれぞれが同期をとることで、入力時の処理待ち時間と、出力時の処理待ち時間がなくなり、入出力応答時間を短くすることができる。
以下、図面を用いて本発明を詳細に説明する。
図1は本発明の一実施例を示す構成図である。前出の図と同一のものは同一符号を付ける。
PLC1における入出力データの流れを示すために、CPUモジュール10、入力モジュール20、出力モジュール30だけを示しており、電源モジュール等の他のモジュールの記載は省略し、構成も単純化して記載している。
入力モジュール20において、入力部21は外部機器から電流値、温度、パルス数、接点信号等の入力データを取り込み、取り込んだ入力データは入力データ格納部22に格納される。入力モジュール20は、これらの処理を繰り返す。
入力部21は、入力データを入力データ格納部22に送付すると同時に、入力通知部23を起動する。入力通知部23は、新たな入力データが入力データ格納部22に格納された旨の通知(以下、入力通知という)をCPUモジュール10の入力制御部11に行うものである。
入力部21に、外部機器から入力データを取り込んだ際、入力データの前回値と今回値の変化を検出する入力通知制御部21aを設けた構成としてもよい。この場合、入力通知制御部21aは、入力データに変化があった場合に入力通知部23を起動し、入力データに変化がない場合は入力通知部23を起動しないようにする。
CPUモジュール10において、入力制御部11は入力モジュール20の入力通知部23からの入力通知を待ち、入力通知があるまでは入力データ格納部22からの入力データの取り込みは行わない。
入力制御部11は入力通知部23から入力通知があると、入力データ格納部22から入力データの取り込みを行い、入力データを演算部12に送付する。
演算部12は、取り込んだ入力データをもとに演算を行い、演算結果を出力データとして出力制御部13に送付する。出力制御部13は、出力データを出力モジュール30の出力データ格納部31に送付すると同時に、出力通知部14を起動する。出力通知部14は、新たな出力データを出力モジュール30の出力データ格納部31に送付した旨の通知(以下、出力通知という)を出力部32に行うものである。
出力制御部13に、演算部12の演算による出力データの前回値と今回値の変化を検出する出力通知制御部13aを設けた構成としてもよい。この場合、出力通知制御部13aは、出力データに変化があった場合に出力通知部14を起動し、出力データに変化がない場合は出力通知部14を起動しないようにする。このようにすることで、入力データに変化があった場合でも出力データに変化がなければ出力通知部14を起動することがなく、無駄な処理が行われるのを防ぐことができる。
出力モジュール30において、出力部32はCPUモジュール10の出力通知部14からの出力通知を待ち、出力通知があると出力データ格納部31に格納されている電流値、温度、パルス数、接点信号等の出力データを取り込み、出力データを外部機器へ出力する。
図2は本発明の入出力応答を説明するタイミングチャートである。
入力モジュール20は、定周期で外部機器から入力データを取り込み、入力データ格納部22に入力データを格納する。IN1,IN2,IN3は、入力モジュール20が外部機器から取り込んだ入力データを表している。この例では、入力データがIN1からIN2へ変化し、6周期の間同じ入力データIN2が続いた後に入力データがIN3へ変化している。
CPUモジュール10は、入力モジュール20の入力通知部23から入力通知があるまで入力データの取り込みは行わず、入力通知があると入力データ格納部22から入力データの取り込みを行う。
この例で、入力データがIN1からIN2へ変化した際には、入力モジュール20からCPUモジュール10に入力通知が行われ、CPUモジュール10は入力データIN2の取り込みを開始する。このように、入力データIN2の取り込みが待たされることがなく、CPUモジュール10は、最新の入力データIN2を直ちに取り込むことができる。
CPUモジュール10は、入力データIN2を取り込むと、入力データIN2をもとに演算を行い、演算結果として出力データOUT2を得て、出力モジュール30の出力データ格納部31へ送付する。
出力モジュール30は、CPUモジュール10の出力通知部14からの出力通知を待ち、出力通知があると出力データ格納部31に格納されている出力データOUT2を取り込み、外部機器へ出力する。
この例で、出力データがOUT1からOUT2へ変化した際には、CPUモジュール10から出力モジュール30に出力通知が行われ、出力モジュール30は出力データOUT2の取り込みを開始する。このように、出力データOUT2の取り込みが待たされることがなく、出力モジュール30は、最新の出力データOUT2を直ちに外部機器に出力することができる。
本発明で、CPUモジュールは、入力モジュールからの入力通知により入力データの取り込みを行い、出力モジュールは、CPUモジュールからの出力通知により出力データの取り込みを行い、入力モジュール、CPUモジュール及び出力モジュールのそれぞれが同期をとるようにしたので、入力時の処理待ち時間と、出力時の処理待ち時間がなくなり、入出力応答時間を短縮することができる。
本発明の一実施例を示す構成図である。 本発明の入出力応答を説明するタイミングチャートである。 従来のPLCの構成を示す図である。 従来の入出力応答を説明するタイミングチャートである。
符号の説明
1 PLC
10 CPUモジュール
11 入力制御部
12 演算部
13 出力制御部
13a 出力通知制御部
14 出力通知部
20 入力モジュール
21 入力部
21a 入力通知制御部
22 入力データ格納部
23 入力通知部
30 出力モジュール
31 出力データ格納部
32 出力部

Claims (2)

  1. 外部機器からの入力データを入力部で取り込み、入力データ格納部に格納する入力モジュールと、
    前記入力データ格納部から前記入力データを入力制御部で取り込み、演算部で前記入力データをもとに演算を行い、演算結果である出力データを出力制御部に送付するCPUモジュールと、
    前記出力制御部から送付された前記出力データを出力データ格納部に格納し、出力部で外部機器へ出力する出力モジュールと、
    前記入力モジュールに備えられ、前記入力データが変化したときに、変化後の入力データを前記CPUモジュールが取り込むように入力通知を前記CPUモジュールに通知する入力通知部と、
    前記CPUモジュールに備えられ、前記出力データが変化したときに、変化後の出力データを前記出力モジュールが取り込むように出力通知を前記出力モジュールに通知する出力通知部と、
    を備えたことを特徴とするプログラマブルロジックコントローラ。
  2. 前記入力モジュールに入力される前記入力データが変化した場合でも、前記出力データに変化がない場合には、前記出力通知部は前記出力通知を通知しないこと
    を特徴とする請求項1記載のプログラマブルロジックコントローラ。
JP2008024686A 2008-02-05 2008-02-05 プログラマブルロジックコントローラ Active JP4985979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008024686A JP4985979B2 (ja) 2008-02-05 2008-02-05 プログラマブルロジックコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008024686A JP4985979B2 (ja) 2008-02-05 2008-02-05 プログラマブルロジックコントローラ

Publications (2)

Publication Number Publication Date
JP2009187152A JP2009187152A (ja) 2009-08-20
JP4985979B2 true JP4985979B2 (ja) 2012-07-25

Family

ID=41070346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008024686A Active JP4985979B2 (ja) 2008-02-05 2008-02-05 プログラマブルロジックコントローラ

Country Status (1)

Country Link
JP (1) JP4985979B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013186889A1 (ja) * 2012-06-14 2013-12-19 三菱電機株式会社 I/oデバイス、プログラマブルロジックコントローラ及び演算方法
JP6477161B2 (ja) * 2015-03-31 2019-03-06 オムロン株式会社 情報処理装置、情報処理プログラムおよび情報処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147558A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd シ−ケンサ
JP2962431B2 (ja) * 1991-04-19 1999-10-12 株式会社東芝 プログラマブルコントローラ

Also Published As

Publication number Publication date
JP2009187152A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP6971668B2 (ja) プログラマブルコントローラ
JP5673187B2 (ja) 物体検知システム
JP2011130276A (ja) 同期処理システム及び半導体集積回路
JP2014033248A (ja) 撮像装置
JP2016194830A (ja) 制御装置
JP4985979B2 (ja) プログラマブルロジックコントローラ
JP5402401B2 (ja) モーションコントロールシステム
JP2022028059A5 (ja) 制御システムにおいて実施される方法
JP6007509B2 (ja) シリアルi/fバス制御装置及び撮像装置
JP6330873B2 (ja) 撮像装置
JP2010148005A (ja) 偶数段パルス遅延装置
JP5565623B2 (ja) 入出力モジュール
JP2018022147A5 (ja) 半導体装置
KR20200091575A (ko) 이미지 센서 칩, 전자 장치 및 이미지 센서 칩의 동작 방법
JP2015132894A (ja) マイクロコントローラ装置及びその動作制御方法
JP4657802B2 (ja) 2重系制御システム
JP2007241744A (ja) モーションコントローラとその指令方法
US11758266B2 (en) Image system on chip, image capturing system including the same, and image capturing method
JP5593949B2 (ja) プログラマブルロジックコントローラ
JP2008289259A (ja) 位置決め制御装置、駆動制御装置および制御システム演算交信処理方法
JP2013250696A (ja) プロセッサシステムおよびプロセッサ制御装置
WO2017119100A1 (ja) プログラマブルコントローラ及び同期制御プログラム
JP5158335B2 (ja) Plcのスレーブ
JP2010067077A (ja) 位置決め装置
JP2012090385A (ja) モータ制御システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4985979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3