JP4984264B2 - 導波路の作製方法 - Google Patents
導波路の作製方法 Download PDFInfo
- Publication number
- JP4984264B2 JP4984264B2 JP2008242200A JP2008242200A JP4984264B2 JP 4984264 B2 JP4984264 B2 JP 4984264B2 JP 2008242200 A JP2008242200 A JP 2008242200A JP 2008242200 A JP2008242200 A JP 2008242200A JP 4984264 B2 JP4984264 B2 JP 4984264B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- layer
- metal
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005253 cladding Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000011247 coating layer Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 7
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 6
- 229910015894 BeTe Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000012792 core layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、導波路の作製方法に係り、特に、半導体メサ導波路の作製方法に関する。
導波路側壁の平滑化及び側壁へのサブミクロンオーダーの微細加工を行う場合、電子線描画などで形成したパターンを正確に転写しなければならない。導波路側壁を平滑化すると側壁での光散乱を抑えることができるので、強く光を閉じ込めた場合でも損失を小さくすることができる。また、側壁へサブミクロンオーダーの回折格子を形成すると分布帰還型の共振器を作製することができる。
一般的に側壁を平滑化及び微細加工をする手法としては次のようなことがあげられる。
（１）ドライエッチング条件の最適化。
（２）選択比の高いエッチングマスク材料の選定。
（３）滑らかなエッジを有し且つ微細パターンを有すエッチングマスクの作製。
一般的に側壁を平滑化及び微細加工をする手法としては次のようなことがあげられる。
（１）ドライエッチング条件の最適化。
（２）選択比の高いエッチングマスク材料の選定。
（３）滑らかなエッジを有し且つ微細パターンを有すエッチングマスクの作製。
導波路作製工程と、導波路のコアとクラッドとの屈折率制御の解決すべき点について説明する。
例えば非特許文献１、２に示される従来の技術では、II-VI族半導体導波路作製のためにはBCl3/Arの混合ガスを用いてドライエッチングすることが有効でありこれを採用してきた。また、このときエッチングマスクはフォトリソグラフィーによって形成したパターンをハードベークレジスト又はＳｉＯ2に転写することによって作製してきた。ハードベークレジストマスクを用いる難点はマスク幅を約２μｍ以下にするとマスクが倒れたり剥がれたりして収率が悪くなり、さらに１μｍ以下に設定すると転写エッチング時にサイドエッチングが生じてしまいマスクを形成できないことであった。そのため、ハードベークレジストを用いての導波路狭メサ化は断念せざるを得なかった。また、ＳｉＯ2マスクを用いた時の難点は次のようなことがあった。
（１）側壁が荒れやすい。
（２）0.1μｍ程度までの細線化は不可能。
（３）導波路側壁へサブミクロンレベルの微細加工を行うのは不可能。
例えば非特許文献１、２に示される従来の技術では、II-VI族半導体導波路作製のためにはBCl3/Arの混合ガスを用いてドライエッチングすることが有効でありこれを採用してきた。また、このときエッチングマスクはフォトリソグラフィーによって形成したパターンをハードベークレジスト又はＳｉＯ2に転写することによって作製してきた。ハードベークレジストマスクを用いる難点はマスク幅を約２μｍ以下にするとマスクが倒れたり剥がれたりして収率が悪くなり、さらに１μｍ以下に設定すると転写エッチング時にサイドエッチングが生じてしまいマスクを形成できないことであった。そのため、ハードベークレジストを用いての導波路狭メサ化は断念せざるを得なかった。また、ＳｉＯ2マスクを用いた時の難点は次のようなことがあった。
（１）側壁が荒れやすい。
（２）0.1μｍ程度までの細線化は不可能。
（３）導波路側壁へサブミクロンレベルの微細加工を行うのは不可能。
（１）の発生理由は、材料とのエッチング選択比とマスクの厚みに起因する。BCl3/Arを用いたエッチングではＳｉＯ2とII-VI族半導体材料との間の選択比は約1：3である。また、エッチング深さは2μｍ程度必要である。そのため、マスクの退行に起因する導波路側壁荒れをなるべく防ぐために約2μｍ程度の厚いマスクが必要となる。厚み2μｍ程度のエッチングマスクを転写工程で形成する時に、パターンマスクの退行が生じるのでマスクの側壁が荒れやすい。したがって導波路側壁も荒れやすい。
（２）、（３）においては、約2μｍのＳｉＯ2マスクをエッチングで形成する際に完全に垂直なマスクを形成できないことに起因する。ＳｉＯ2エッチングマスク形成後の形状は、マスクの上底の幅に比べ下底の幅は0.3〜0.4μｍ広くなってしまう。また、エッチング中にパターンマスクも退行するので設計どおりのマスクを形成できなかった。
（２）、（３）においては、約2μｍのＳｉＯ2マスクをエッチングで形成する際に完全に垂直なマスクを形成できないことに起因する。ＳｉＯ2エッチングマスク形成後の形状は、マスクの上底の幅に比べ下底の幅は0.3〜0.4μｍ広くなってしまう。また、エッチング中にパターンマスクも退行するので設計どおりのマスクを形成できなかった。
メサ幅0.1μｍの細線、側壁へのサブミクロンレベルの微細加工を行うには、フォトリソグラフィーではなく電子線描画を用いるほうが好ましい。ここでの問題点は、パターンマスク形成でよく使われる通常の電子線描画レジストだけを用いて厚み２μｍ以上のエッチングマスクを形成することは不可能であったことである。そのため、エッチングマスクを形成するためにはパターンマスクを数度の転写を要する複雑な工程が必要となった。このような転写を繰り返す方法ではマスクの側壁も荒れやすく、導波路の側壁も荒れる。さらに、マスク厚みが厚すぎるので側壁へのサブミクロン以下の微細加工や幅0.1μｍ以下の細線を形成することができないという問題があった。
このような問題を解決するためにメタルマスクをリフトオフにより形成する工程を導入した。リフトオフメタルマスクの利点は次のようなことがあげられる。
（１）メタルの種類によってはエッチング選択比を非常に大きくできる。
（２）エッチング選択が大きいのでメタルマスクの厚みを非常に薄くできる。そのためサブミクロンレベルの微細パターンマスクを形成できる。
これらに着目し、BCl3/Arを用いてII-VI族半導体をエッチングする際に選択比を非常に大きくとれるＮｉをマスク材料として採用し、ドライエッチングを行った。
ところが、図２０に見られるようにマイクロマスキング効果によって側壁荒れや突起が生じてしまい、導波路作製にＮｉリフトオフマスクを採用することができなかった。また、メサ構造をエッチングした後のメタルマスク除去において、通常用いられるＮｉのエッチャント（硫酸、硝酸、水の混合溶液）に基板を浸すと、II-VI族半導体が反応してしまうことが生じた。そのため、メタルマスク除去はできなかった。
（１）メタルの種類によってはエッチング選択比を非常に大きくできる。
（２）エッチング選択が大きいのでメタルマスクの厚みを非常に薄くできる。そのためサブミクロンレベルの微細パターンマスクを形成できる。
これらに着目し、BCl3/Arを用いてII-VI族半導体をエッチングする際に選択比を非常に大きくとれるＮｉをマスク材料として採用し、ドライエッチングを行った。
ところが、図２０に見られるようにマイクロマスキング効果によって側壁荒れや突起が生じてしまい、導波路作製にＮｉリフトオフマスクを採用することができなかった。また、メサ構造をエッチングした後のメタルマスク除去において、通常用いられるＮｉのエッチャント（硫酸、硝酸、水の混合溶液）に基板を浸すと、II-VI族半導体が反応してしまうことが生じた。そのため、メタルマスク除去はできなかった。
次に従来の化合物半導体光導波路では、コアとクラッドとの間の屈折率差を0.2程度までしか大きくすることができない。そのため導波路幅を1μｍ程度まで狭くすると導波路のコアの上下方向での光閉じ込めができなくなってしまい、光を伝搬させることができない。
シリコン細線導波路などコアとクラッドとの間の屈折率差を２程度に設定できる系に比べて光閉じ込めは弱い。ここで、非特許文献１の系においてシリコン細線導波路並みに光閉じ込め可能な光導波路においてサブバンド間遷移吸収を生じさせることができると、スイッチ動作エネルギーの低減化が期待できる。しかし、従来技術では材料の結晶成長の制限により、屈折率差を0.2程度までしか大きくすることができない。
ELECTRONICS LETTERS Vol 42 pp1352-1353 2006 Jpn. J. Appl. Phys. 46 (2007) pp. 200-204
シリコン細線導波路などコアとクラッドとの間の屈折率差を２程度に設定できる系に比べて光閉じ込めは弱い。ここで、非特許文献１の系においてシリコン細線導波路並みに光閉じ込め可能な光導波路においてサブバンド間遷移吸収を生じさせることができると、スイッチ動作エネルギーの低減化が期待できる。しかし、従来技術では材料の結晶成長の制限により、屈折率差を0.2程度までしか大きくすることができない。
ELECTRONICS LETTERS Vol 42 pp1352-1353 2006 Jpn. J. Appl. Phys. 46 (2007) pp. 200-204
本発明は、導波路の狭メサ化及び側壁円滑化が図れる導波路の作製方法を提供することを課題とする。
また本発明は、メサ導波路の側壁への微細加工が図れる導波路の作製方法を提供することを課題とする。
さらに本発明は、コアとクラッドとの間の屈折率差を１以上に設定できる導波路の作製方法を提供することを課題とする。
また本発明は、メサ導波路の側壁への微細加工が図れる導波路の作製方法を提供することを課題とする。
さらに本発明は、コアとクラッドとの間の屈折率差を１以上に設定できる導波路の作製方法を提供することを課題とする。
上記課題は次のような手段により解決される。
（１）スラブ導波路層を有する第１の基板を用意する工程と、該第１の基板の上にシリコン酸化膜を堆積する工程と、その上に所定のパターン開口を有するマスク層を形成する工程と、該マスク層をマスクとして開口部のシリコン酸化膜及びこれに隣接するマスク層下のシリコン酸化膜の一部を除去する工程と、マスク層及びスラブ導波路層上に第１の金属及びスラブ導波路層よりエッチング選択性の小さい第２の金属との積層構造を形成する工程と、該マスク層及びシリコン酸化膜を除去する工程と、第２の金属をマスクにスラブ導波路層をパターニングしてメサ導波路とする工程と、第１の金属とともに第２の金属をリフトオフする工程とを含む導波路の作製方法。
（２）上記スラブ導波路層はII-VI族半導体量子井戸を有する層であることを特徴とする（１）に記載の導波路の作製方法。
（３）上記第１の金属とともに第２の金属をリフトオフする工程の後に基板全面に第１のＳｉＯ２クラッドを形成する工程と、ＢＣＢ塗布層を介して第２の基板を貼り合わせる工程と、第１の基板を除去する工程と、露出したメサ導波路上に第２のＳｉＯ２クラッドを形成しコアとクラッドとの間の屈折率差を1以上に設定する工程とをさらに含む（１）又は（２）に記載の導波路の作製方法。
（４）上記第１の金属とともに第２の金属をリフトオフする工程の後に導波路側壁に微細加工をする工程をさらに含む（１）又は（２）に記載の導波路の作製方法。
（５）上記第２の金属はＮｉであり、上記スラブ導波路層をパターニングする工程は、ＢCl3とＡｒの混合ガスによるドライエッチング工程であることを特徴とする（１）ないし（４）のいずれかに記載の導波路の作製方法。
（１）スラブ導波路層を有する第１の基板を用意する工程と、該第１の基板の上にシリコン酸化膜を堆積する工程と、その上に所定のパターン開口を有するマスク層を形成する工程と、該マスク層をマスクとして開口部のシリコン酸化膜及びこれに隣接するマスク層下のシリコン酸化膜の一部を除去する工程と、マスク層及びスラブ導波路層上に第１の金属及びスラブ導波路層よりエッチング選択性の小さい第２の金属との積層構造を形成する工程と、該マスク層及びシリコン酸化膜を除去する工程と、第２の金属をマスクにスラブ導波路層をパターニングしてメサ導波路とする工程と、第１の金属とともに第２の金属をリフトオフする工程とを含む導波路の作製方法。
（２）上記スラブ導波路層はII-VI族半導体量子井戸を有する層であることを特徴とする（１）に記載の導波路の作製方法。
（３）上記第１の金属とともに第２の金属をリフトオフする工程の後に基板全面に第１のＳｉＯ２クラッドを形成する工程と、ＢＣＢ塗布層を介して第２の基板を貼り合わせる工程と、第１の基板を除去する工程と、露出したメサ導波路上に第２のＳｉＯ２クラッドを形成しコアとクラッドとの間の屈折率差を1以上に設定する工程とをさらに含む（１）又は（２）に記載の導波路の作製方法。
（４）上記第１の金属とともに第２の金属をリフトオフする工程の後に導波路側壁に微細加工をする工程をさらに含む（１）又は（２）に記載の導波路の作製方法。
（５）上記第２の金属はＮｉであり、上記スラブ導波路層をパターニングする工程は、ＢCl3とＡｒの混合ガスによるドライエッチング工程であることを特徴とする（１）ないし（４）のいずれかに記載の導波路の作製方法。
本発明によれば、メサ導波路の狭メサ化及び側壁円滑化、さらに側壁への微細加工及びＳｉＯ2クラッド層へメサ構造の埋め込みがなされるため、強光閉じ込め可能かつ低伝搬損失のメサ導波路や側壁に回折格子を有する導波路が得られる。
以下、図１〜図１４に示す工程模式図を用いて本発明を詳細に説明する。
次の（１）〜（６）の工程説明は、請求項１、２に係る発明を説明するものであり、（７）〜（１０）の工程説明は、（１）〜（６）の工程に引き続いた請求項３に係る発明を説明するものである。
（１）スラブ導波路層をＧａＡｓ基板上に結晶成長させる（図１参照）。
（２）次にＳｉＯ２層を２００ｎｍ堆積させたのち電子線描画でマスクパターンを形成する（図２〜図３参照）。
（３）次にバッファードフッ酸につけ、（２）で形成したＳｉＯ２層の一部を溶かしレジストパターンの端部分にアンダーカットを形成する（図４参照）。このアンダーカットは、次の（４）のメタルを蒸着時にメタルとレジストマスクのエッジを完全に分離することにより、リフトオフを容易に歩留まり良く行うために形成する。
（４）最初にＴｉを４０ｎｍ、次にＮｉを５０ｎｍＥＢ蒸着したのち、マスクパターンとともにマスクパターン上のＴｉ、Ｎｉをリフトオフし、エッチングマスクを形成した後、ＳｉＯ２層をＣＨＦ3ガスを用いて反応性イオンエッチング（ＲＩＥ）で除去する。（図５〜図7参照）。このＲＩＥでの処理は、リフトオフ後に基板表面に付着しているメタルコンタミをＳｉＯ２層と同時に除去するために行う。この処理により、図２０に見られたマイクロマスク効果による表面荒れや側壁荒れを回避することができる（図１６参照）。
（５）ＩＣＰドライエッチングにより細線構造を形成する、このときのエッチングガスはBCl3とArの混合ガスである（図８参照）。
（６）ドライエッチング後、バッファードフッ酸に浸け、（４）で蒸着した下部Ｔｉを溶かすことによりメタルエッチングマスクを除去し、コア層である(CdS/ZnSe)/BeTe多重量子井戸層を有するメサ導波路を得る（図９参照）。
次の（１）〜（６）の工程説明は、請求項１、２に係る発明を説明するものであり、（７）〜（１０）の工程説明は、（１）〜（６）の工程に引き続いた請求項３に係る発明を説明するものである。
（１）スラブ導波路層をＧａＡｓ基板上に結晶成長させる（図１参照）。
（２）次にＳｉＯ２層を２００ｎｍ堆積させたのち電子線描画でマスクパターンを形成する（図２〜図３参照）。
（３）次にバッファードフッ酸につけ、（２）で形成したＳｉＯ２層の一部を溶かしレジストパターンの端部分にアンダーカットを形成する（図４参照）。このアンダーカットは、次の（４）のメタルを蒸着時にメタルとレジストマスクのエッジを完全に分離することにより、リフトオフを容易に歩留まり良く行うために形成する。
（４）最初にＴｉを４０ｎｍ、次にＮｉを５０ｎｍＥＢ蒸着したのち、マスクパターンとともにマスクパターン上のＴｉ、Ｎｉをリフトオフし、エッチングマスクを形成した後、ＳｉＯ２層をＣＨＦ3ガスを用いて反応性イオンエッチング（ＲＩＥ）で除去する。（図５〜図7参照）。このＲＩＥでの処理は、リフトオフ後に基板表面に付着しているメタルコンタミをＳｉＯ２層と同時に除去するために行う。この処理により、図２０に見られたマイクロマスク効果による表面荒れや側壁荒れを回避することができる（図１６参照）。
（５）ＩＣＰドライエッチングにより細線構造を形成する、このときのエッチングガスはBCl3とArの混合ガスである（図８参照）。
（６）ドライエッチング後、バッファードフッ酸に浸け、（４）で蒸着した下部Ｔｉを溶かすことによりメタルエッチングマスクを除去し、コア層である(CdS/ZnSe)/BeTe多重量子井戸層を有するメサ導波路を得る（図９参照）。
図１５にコア層である(CdS/ZnSe)/BeTe多重量子井戸層をメサ導波路に加工したＳＥＭ像を示す。図１９に示す従来の方法で作製したメサ導波路に比較して、導波路の側壁が円滑化されていることが分かる。またメサ巾約0.5μｍと細線化が図られている。
上記（１）〜（６）の工程の後にさらに導波路側壁に微細加工をして得たメサ導波路のＳＥＭ像を図１６に示す。図１６では周期325nmの回折格子が側壁に形成されている。
上記（１）〜（６）の工程の後にさらに導波路側壁に微細加工をして得たメサ導波路のＳＥＭ像を図１６に示す。図１６では周期325nmの回折格子が側壁に形成されている。
図１７に(CdS/ZnSe)/BeTe量子井戸コア層とZnMgBeSeクラッド層からなるハイメサ型導波路の挿入損失の導波路長依存性を図中（ｂ）として示す。図中（ａ）に示す従来のものと比較して低伝搬損失かつメサ幅依存性が小さいメサ導波路が得られていることが分かる。これは（１）〜（６）の工程により狭メサ化及び側壁円滑化がなされているためである。
次にコアとクラッドとの間の屈折率差を1以上に設定できる、(CdS/ZnSe)/BeTe多重量子井戸（屈折率2.55）をコアとしＳｉＯ２（屈折率1.46）クラッドとした導波路作製工程について示す。
（７）（１）〜（６）までの工程で作製したメサ導波路（図１５）にクラッドとなるＳｉＯ２を２μｍ程度蒸着させる（図１０参照）。
（８）その上にスピンコートしたＢＣＢを介してシリコン、ＧａＡｓ、シリカなどの異種基板に張り合わせる（図１１〜１２参照）。
（９）研磨及びウェットエッチングによって、ＧａＡｓ基板を選択的に除去する（図１３参照）。
（１０）クラッドとなるＳｉＯ２を２μｍ程度スパッタ蒸着させることにより埋め込み型細線導波路が完成する（図１４参照）。
（７）（１）〜（６）までの工程で作製したメサ導波路（図１５）にクラッドとなるＳｉＯ２を２μｍ程度蒸着させる（図１０参照）。
（８）その上にスピンコートしたＢＣＢを介してシリコン、ＧａＡｓ、シリカなどの異種基板に張り合わせる（図１１〜１２参照）。
（９）研磨及びウェットエッチングによって、ＧａＡｓ基板を選択的に除去する（図１３参照）。
（１０）クラッドとなるＳｉＯ２を２μｍ程度スパッタ蒸着させることにより埋め込み型細線導波路が完成する（図１４参照）。
図１８に、図１４に示すメサ導波路の実際の断面写真を示す。この図１８に示すようにＳｉＯ2クラッド層内に細線導波路が埋め込まれている。
II-VI族半導体(CdS/ZnSe)/BeTe多重量子井戸（屈折率2.55）とＳｉＯ２（屈折率1.46）との間の屈折率差は1以上ある。そのため、導波路コアとなる多重量子井戸メサ構造をＳｉＯ2層に埋め込むと、細線のサイズをサブミクロンクラスに加工しても光を伝搬させることができる。したがって、細線内部に光をフォトニック結晶やシリコン細線導波路なみに強く閉じ込めることができる。
この技術をサブバンド間遷移光スイッチの作製に応用すれば、効率的に吸収飽和を生じさせることが期待できる。これにより、サブバンド間遷移光スイッチの動作エネルギーを格段に低下できる可能性がある。さらに受光デバイスであるサブバンド間遷移光導波路を貼り合わせ技術により、発光デバイス、これを制御する電子デバイスと融合させワンチップ化することができる。この技術により光通信システム装置の低電力化、小型化が期待できる。
１ ＧａＡｓ基板
２ II−VI族半導体量子井戸を有する層
３ ＳｉＯ２層
４ フォトレジストマスク層
５ Ｔｉ／Ｎｉ金属層
６ II−VI族半導体量子井戸細線導波路
７ ＳｉＯ２クラッド
８ ＢＣＢ塗布層
９ ホスト基板
２ II−VI族半導体量子井戸を有する層
３ ＳｉＯ２層
４ フォトレジストマスク層
５ Ｔｉ／Ｎｉ金属層
６ II−VI族半導体量子井戸細線導波路
７ ＳｉＯ２クラッド
８ ＢＣＢ塗布層
９ ホスト基板
Claims (5)
- スラブ導波路層を有する第１の基板を用意する工程と、該第１の基板の上にシリコン酸化膜を堆積する工程と、その上に所定のパターン開口を有するマスク層を形成する工程と、該マスク層をマスクとして開口部のシリコン酸化膜及びこれに隣接するマスク層下のシリコン酸化膜の一部を除去する工程と、マスク層及びスラブ導波路層上に第１の金属及びスラブ導波路層よりエッチング選択性の小さい第２の金属との積層構造を形成する工程と、該マスク層及びシリコン酸化膜を除去する工程と、第２の金属をマスクにスラブ導波路層をパターニングしてメサ導波路とする工程と、第１の金属とともに第２の金属をリフトオフする工程とを含む導波路の作製方法。
- 上記スラブ導波路層はII-VI族半導体量子井戸を有する層であることを特徴とする請求項１に記載の導波路の作製方法。
- 上記第１の金属とともに第２の金属をリフトオフする工程の後に基板全面に第１のＳｉＯ２クラッドを形成する工程と、ＢＣＢ塗布層を介して第２の基板を貼り合わせる工程と、第１の基板を除去する工程と、露出したメサ導波路上に第２のＳｉＯ２クラッドを形成しコアとクラッドとの間の屈折率差を1以上に設定する工程とをさらに含む請求項１又は２に記載の導波路の作製方法。
- 上記第１の金属とともに第２の金属をリフトオフする工程の後に導波路側壁に微細加工をする工程をさらに含む請求項１又は２に記載の導波路の作製方法。
- 上記第２の金属はＮｉであり、上記スラブ導波路層をパターニングする工程は、ＢCl3とＡｒの混合ガスによるドライエッチング工程であることを特徴とする請求項１ないし４のいずれか１項に記載の導波路の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008242200A JP4984264B2 (ja) | 2008-09-22 | 2008-09-22 | 導波路の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008242200A JP4984264B2 (ja) | 2008-09-22 | 2008-09-22 | 導波路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010072515A JP2010072515A (ja) | 2010-04-02 |
| JP4984264B2 true JP4984264B2 (ja) | 2012-07-25 |
Family
ID=42204319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008242200A Active JP4984264B2 (ja) | 2008-09-22 | 2008-09-22 | 導波路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4984264B2 (ja) |
-
2008
- 2008-09-22 JP JP2008242200A patent/JP4984264B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010072515A (ja) | 2010-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11002907B2 (en) | Stepped optical bridge for connecting semiconductor waveguides | |
| US7248773B2 (en) | Method to trim and smooth high index contrast waveguide structures | |
| CN101877330A (zh) | 具有周期结构的蓝宝石基板 | |
| JP5435523B1 (ja) | 半導体発光素子及びその製造方法 | |
| Lee et al. | Low-loss GaInAsP wire waveguide on Si substrate with benzocyclobutene adhesive wafer bonding for membrane photonic circuits | |
| US8377320B2 (en) | Method of forming an undercut microstructure | |
| CN110875575B (zh) | 一种半导体激光器窄脊条结构的制作方法 | |
| US7674573B2 (en) | Method for manufacturing layered periodic structures | |
| EP0363547B1 (en) | Method for etching mirror facets of III-V semiconductor structures | |
| JP4984264B2 (ja) | 導波路の作製方法 | |
| KR20200040862A (ko) | 다층 스택을 사용하여 장치 제조 | |
| CN111370995B (zh) | 表面光栅半导体激光器及其制作方法 | |
| JP2004093634A (ja) | 構造体の形成方法 | |
| JP4212040B2 (ja) | 複合光導波路 | |
| JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
| JP2006295072A (ja) | 半導体レーザおよびその製造方法 | |
| JP2008300650A (ja) | 半導体光素子の製造方法 | |
| US20120142170A1 (en) | Method of forming photonic crystals | |
| JP2001176840A (ja) | 化合物半導体ウェットエッチング方法 | |
| US20230083043A1 (en) | Waveguide platform | |
| JP3676771B2 (ja) | 半導体装置の製造方法 | |
| US11988868B2 (en) | Forming optical components using selective area epitaxy | |
| JPH063541A (ja) | 導波路型グレーティング及びその作製法 | |
| Wang et al. | Monolithic Integration of Embedded III-V Lasers on SOI | |
| CN117199208A (zh) | 侧壁含拐点的复合图形化衬底、制备方法及led外延片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4984264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |