JP4982915B2 - Digital signal processing integrated circuit and display device - Google Patents

Digital signal processing integrated circuit and display device Download PDF

Info

Publication number
JP4982915B2
JP4982915B2 JP2000291504A JP2000291504A JP4982915B2 JP 4982915 B2 JP4982915 B2 JP 4982915B2 JP 2000291504 A JP2000291504 A JP 2000291504A JP 2000291504 A JP2000291504 A JP 2000291504A JP 4982915 B2 JP4982915 B2 JP 4982915B2
Authority
JP
Japan
Prior art keywords
digital data
signal processing
digital
systems
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000291504A
Other languages
Japanese (ja)
Other versions
JP2002099259A (en
Inventor
敦 須釜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000291504A priority Critical patent/JP4982915B2/en
Publication of JP2002099259A publication Critical patent/JP2002099259A/en
Application granted granted Critical
Publication of JP4982915B2 publication Critical patent/JP4982915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄコンバータからデマルチプレクスされて出力される複数系統のデジタルデータに対して並列に信号処理を行うデジタル信号処理回路およびこれを用いた表示装置に関する。
【０００２】
【従来の技術】
近年、表示装置、例えば液晶表示装置（ＬＣＤ；Liquid Crystal Display）においては、その信号処理系としてゲートアレイのＭＯＳプロセスで構成されるデジタル信号処理（ＤＳＰ；Digital Signal Processor）ＩＣを用いるのが一般的となっている。このデジタル信号処理ＩＣの前段には、当然のことながら、Ａ／Ｄ（アナログ／デジタル）コンバータが設けられることになる。
【０００３】
ところで、駆動周波数が高いシステムを考えた場合に、Ａ／Ｄコンバータは通常バイポーラプロセスで構成されることから高速動作が可能であるが、ＭＯＳプロセスで構成されるデジタル信号処理ＩＣは駆動周波数が高すぎると動作できなくなったり、あるいは高周波クロックに起因する不要輻射によってノイズが増えたりする。このため、入力されるアナログ映像信号をＡ／Ｄコンバータでデジタルデータに変換する際に、複数系統、例えば２系統にデマルチプレクスすることによって以降の駆動周波数を低くする手法が採られている。
【０００４】
すなわち、Ａ／Ｄコンバータにおいて、図９に示すように、マスタークロックＭＣＬＫに同期したデジタルデータＤＡＴＡを、例えばポート１、ポート２の２系統のデジタルデータにデマルチプレクスして出力する。そして、デジタル信号処理ＩＣでは、ポート１、ポート２のデジタルデータをそれぞれに対応した２系統の信号処理系によってマスタークロックＭＣＬＫの１／２の駆動周波数で並列に処理を行うようにする。
【０００５】
ここで、図１０に示すＡ／Ｄコンバータにおいて、アナログ入力信号のダイナミック（Ｄ）レンジを決めるリファレンス電圧Ｖｒｈ，Ｖｒｌや、アナログ入力信号自身のＤＣレベルが、Ａ／Ｄコンバータやデジタル信号処理ＩＣなどが搭載された基板上のノイズなどによって変動すると、相対的にアナログ入力信号のダイナミックレンジが変動することになる。その結果、Ａ／Ｄ変換されたデジタルデータが、図３に示す理想的な出力波形に対して、図４に示すように、出力波形が変動することになる。つまり、基板上のノイズもＡ／Ｄ変換されている状態になっている。
【０００６】
そして、特にクロックノイズなどが原因でノイズが周期的になるため、Ａ／Ｄコンバータからデマルチプレクスされて出力されてくるポート１、ポート２の両デジタルデータの値がばらつく現象が発生する。このポート１、ポート２の両デジタルデータの差が、デジタル信号処理ＩＣと後段のＬＣＤドライバで増幅されるため、ＬＣＤパネルに映像信号を表示した際に、２系統のデマルチプレクスに起因して２ドット周期の縦すじとなって見えてしまう。
【０００７】
一方、デジタル信号処理ＩＣの後段においては、信号処理後のポート１、ポート２のデジタルデータを別々にＤ／Ａ（デジタル／アナログ）コンバータでアナログ信号に変換し、別々のＬＣＤドライバを介してＬＣＤパネルを駆動することになる。
【０００８】
このときに、Ｄ／ＡコンバータおよびＬＣＤドライバ内部のアンプのゲインやオフセットなどの特性が、２系統のアナログＩＣ（Ｄ／ＡコンバータおよびＬＣＤドライバ）間の特性ばらつきによって揃わないため、ＬＣＤドライバの出力におけるポート１、ポート２間の出力レベルが、図５に示す理想的な出力波形に対して、図６に示すように、出力レベルがばらついて見えてしまう。その結果、ＬＣＤパネルに映像信号を表示した際に、２ドット周期の縦すじとなって見えてしまう。
【０００９】
【発明が解決しようとする課題】
Ａ／Ｄコンバータからデマルチプレクスされて出力されてくるポート１、ポート２の両デジタルデータのばらつきに関しては、図１０に示すＡ／Ｄコンバータにおいて、アナログ信号線にダンピング抵抗Ｒを挿入したり、リファレンス電圧入力端子にバイパスコンデンサＣ１，Ｃ２を接続したりしてノイズを取り除く手法が、従来一般的に採られていた。しかしながら、基板上のノイズは数十ｍＶといった微小なレベルであり、このような微小レベルのノイズをこれらの対策だけで取り除くのは、現実的には不可能である。
【００１０】
一方、Ｄ／ＡコンバータおよびＬＣＤドライバのゲインやオフセットのＩＣ間ばらつきに関しては、各ＩＣのアンプのゲインを個別に調整したり、Ｄ／Ａコンバータについては、図１１に示すように、アナログ出力の振幅を決めるリファレンス電圧をＶｒ１，Ｖｒ２を調整することによって補正することになるが、ＬＣＤドライバの場合は、アンプのゲインが固定で調整機能を持たないのが一般的であるため、ＩＣ間ばらつきを補正することはできない。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、Ａ／Ｄコンバータからデマルチプレクスされて出力されてくる複数系統のデジタルデータのばらつきや、Ｄ／ＡコンバータおよびＬＣＤドライバのゲインやオフセットのＩＣ間ばらつきを確実に補正し得るデジタル信号処理回路およびこれを用いた表示装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明によるデジタル信号処理回路は、入力されるアナログ映像信号をＡ／Ｄ変換するとともに、複数系統のデジタルデータにデマルチプレクスして出力するＡ／Ｄコンバータと、出力された前記複数系統のデジタルデータを信号処理するデジタル信号処理ブロックと、該デジタル信号処理ブロックに接続されたシリアルインターフェースと、信号処理後の前記複数系統のデジタルデータを別々にＤ／Ａ変換する複数のＤ／Ａコンバータと、前記複数のＤ／Ａコンバータのうち、第１のＤ／Ａコンバータの後段に接続された第１のドライバと、前記複数のＤ／Ａコンバータのうち、第２のＤ／Ａコンバータの後段に接続された第２のドライバと、マイクロコンピュータと、を有し、前記デジタル信号処理ブロックは、前記デジタルデータの系統ごとに設けられた、入力側の調整回路および出力側の調整回路を含み、前記マイクロコンピュータは、前記Ａ／Ｄコンバータから出力される前記複数系統のデジタルデータのうち、２系統のデジタルデータの出力波形を測定し、当該測定結果から第１の補正値を求め、前記第１と第２のドライバの出力波形を測定し、当該測定結果から第２の補正値を求め、求めた第１と第２の補正値を、前記シリアルインターフェースを介して前記デジタル信号処理ブロックに出力し、前記２系統のデジタルデータが入力される２つの前記入力側の調整回路は、入力した２系統のデジタルデータのゲインとオフセットを前記第１の補正値に基づいて可変し、前記２つの入力側の調整回路でゲインとオフセットを調整された後の２系統のデジタルデータが入力される２つの前記出力側の調整回路は、入力した２系統のデジタルデータのゲインとオフセットを前記第２の補正値に基づいて可変することによって、前記複数系統のデジタルデータに対してそれぞれ独立に振幅調整およびオフセット調整を行う。
このデジタル信号処理回路は、液晶表示装置や液晶プロジェクタなどの表示装置において、その信号処理系に用いられる。
【００１３】
上記構成のデジタル信号処理回路またはこれを信号処理系に用いた表示装置において、デジタル信号処理回路の入力側および／または出力側に配された調整手段が、複数系統のデジタルデータに対してそれぞれ独立に振幅調整およびオフセット調整を行うことで、基板上のノイズに起因する複数系統のデジタルデータ間のばらつきを補正でき、また後段のＩＣ間の特性ばらつきに起因する複数系統のアナログ信号間のばらつきを前もって補正できる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明に係る液晶表示装置のシステム構成の一例を示すブロック図である。
【００１５】
図１に示すように、本システムは、Ｒ（赤）Ｇ（緑）Ｂ(青)に対応して設けられたＡ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂ、ＰＬＬ(Phase Locked Loop)回路１２、デジタルシグナルドライバ（ＤＳＤ）ＩＣ１３、Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２、ＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２およびＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂを有する構成となっている。
【００１６】
本システムにおいては、デジタルシグナルドライバＩＣ１３へのデジタル入力を８ビットパラレル、デジタルシグナルドライバＩＣ１３内部の信号処理とそのデジタル出力を１０ビットパラレル、ＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２の出力のＣＨ（チャンネル）数を６本、そしてＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂの信号線の本数を１２本とする。ただし、これらの数値は一例に過ぎず、特にＬＣＤドライバとＬＣＤパネルとの間の信号線の本数、即ちＬＣＤパネルの信号線の本数はこれに限定されない。
【００１７】
Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂは、Ｒ，Ｇ，Ｂの各アナログ映像信号Ｒin，Ｇin，ＢinをそれぞれＡ／Ｄ変換するとともに、複数系統、例えば２系統のデジタルデータとして出力する。すなわち、図９に示すように、マスタークロックＭＣＬＫに同期したデジタルデータＤＡＴＡを、ポート１、ポート２の２系統のデジタルデータにデマルチプレクスして出力する。
【００１８】
ＰＬＬ回路１２は、入力されるアナログ映像信号から同期分離されて与えられる水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、本システムで用いるマスタークロックＭＣＬＫ、水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣを生成し、デジタルシグナルドライバＩＣ１３に与える。
【００１９】
デジタルシグナルドライバＩＣ１３は、Ｒ，Ｇ，Ｂに対応して設けられたデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂ、シリアルＩ／Ｆ（インターフェース）２２およびタイミングジェネレータ（ＴＧ）２３を有する構成となっている。デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂの具体的な構成については後述する。
【００２０】
シリアルＩ／Ｆ２２には、本システム全体の制御を司る図示せぬマイクロコンピュータ（以下、マイコンと略称する）から種々の情報がシリアルデータとして与えられる。そして、シリアルＩ／Ｆ２２は、このシリアルデータを受けてデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂの制御をなすとともに、タイミングジェネレータ２３のタイミング制御をなす。
【００２１】
タイミングジェネレータ２３には、ＰＬＬ回路１２で生成されたマスタークロックＭＣＬＫ、水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣが供給される。タイミングジェネレータ２３は、マスタークロックＭＣＬＫおよび各同期信号ＨＳＹＮＣ，ＶＳＹＮＣに基づいて各種のタイミング信号を生成し、本システムの全てのタイミング制御を行う。
【００２２】
Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２．１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２は、デジタルシグナルドライバＩＣ１３のデジタル信号処理ブロック２１Ｒ−２１Ｇ−２１Ｂで各種の信号処理がなされたＲ，Ｇ，Ｂの各２系統のデジタルデータを別々にＤ／Ａ変換してＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２に供給する。
【００２３】
また、ＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２は、Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２から供給されるＲ，Ｇ，Ｂの各２系統のアナログ映像信号に対して増幅処理、１Ｈ（Ｈは水平走査期間）反転処理およびサンプル／ホールド処理などを行った後、液晶セルを含む画素(図示せず)がマトリックス状に配置されてなるＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂに与えて表示駆動する。
【００２４】
次に、本発明の特徴部分であるデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂの具体的な構成について説明する。
【００２５】
［第１実施形態］
図２は、本発明の第１実施形態に係るデジタル信号処理回路（デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂ）の構成例を示すブロック図である。なお、Ｒ，Ｇ，Ｂに対応したデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂは全く同じ構成となっている。
【００２６】
デジタル信号処理ブロック２１（２１Ｒ，２１Ｇ，２１Ｂ）は、本来の信号処理機能を持つ信号処理ブロック３１−１，３１−２を備えている。ここで、信号処理ブロック３１−１，３１−２で行われる本来の信号処理とは、ユーザ調整、ホワイトバランス調整、ＯＳＤ(On Screen Display)ＭＩＸ（表示画面上にメニュー画面などの別画面を表示する処理）、ガンマ補正などの通常の画質調整を行う信号処理である。
【００２７】
このデジタル信号処理ブロック２１はさらに、信号処理ブロック３１−１，３１−２の入力側にプリゲインブロック３２−１，３２−２およびプリブライトブロック３３−１，３３−２をそれぞれ有し、また出力側にポストゲインブロック３４−１，３４−２およびポストブライトブロック３５−１，３５−２をそれぞれ有している。
【００２８】
上記構成の第１実施形態に係るデジタル信号処理ブロック２１において、プリゲインブロック３２−１，３２−２は乗算器によって構成され、ポート１、ポート２のデジタルデータに対してそれぞれ独立にゲイン調整（振幅調整）が行えるようになっている。プリブライトブロック３３−１，３３−２は加減算器によって構成され、プリゲインブロック３２−１，３２−２でゲイン調整されたポート１、ポート２のデジタルデータに対してそれぞれ独立にブライト調整（オフセット調整）が行えるようになっている。
【００２９】
一方、ポストゲインブロック３４−１，３４−２は乗算器によって構成され、信号処理ブロック３１−１，３１−２から出力されるポート１、ポート２のデジタルデータに対してそれぞれ独立にゲイン調整（振幅調整）が行えるようになっている。ポストブライトブロック３５−１，３５−２は加減算器によって構成され、ポストゲインブロック３４−１，３４−２でゲイン調整されたポート１、ポート２のデジタルデータに対してそれぞれ独立にブライト調整（オフセット調整）が行えるようになっている。
【００３０】
ところで、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂにおいて、そのアナログ信号入力のダイナミックレンジが基板上のノイズによって変動したとき、先述したように、そのデジタル出力は、図３に示す理想的な出力波形に対して、図４に示すように、ゲインが違っていたり、オフセットがついたりする。これが原因となって、ポート１、ポート２の両デジタルデータ間に値のばらつきが生じ、最終的に、ＬＣＤパネル１６Ｒ，１６Ｇ，１６Ｂに映像を表示したときに２ドット周期の縦すじとなって見えてしまう。
【００３１】
これに対して、本実施形態に係るデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂでは、ポート１、ポート２の各デジタルデータに対して、プリゲインブロック３２−１，３２−２でゲイン差を補正し、プリブライトブロック３３−１，３３−２でオフセットを補正することができる。
【００３２】
このように、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂからデマルチプレクスされて出力されるポート１、ポート２の各デジタルデータに対して、信号処理ブロック３１−１，３１−２の入力側においてそれぞれ独立してゲイン調整およびブライト調整が可能であることで、信号処理ブロック３１−１，３１−２の入力側では、基板上のノイズに起因して発生するポート１、ポート２の両デジタルデータの値のばらつきを補正する演算を行うことができる。
【００３３】
一方、デジタルシグナルドライバＩＣ１３の後段において、Ｄ／Ａコンバータ１４Ｒ−１，１４Ｒ−２．１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２のアンプの特性がばらつくと、アナログ出力の振幅やそのＤＣレベルがＩＣ間でばらつくことになる。さらに、そのアナログ信号をＩＣ間ばらつきのあるＬＣＤドライバ１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２で増幅するため、これらＬＣＤドライバの出力は、図５に示す理想的な出力波形に対して、図６に示すように、ゲイン差とオフセットがついてしまう。
【００３４】
これに対して、本実施形態に係るデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂでは、信号処理ブロック３１−１，３１−２から出力されるポート１、ポート２のデジタルデータに対して、ポストゲインブロック３４−１，３４−２で前もって後段で発生するゲイン差を補正し、さらにポストブライトブロック３５−１，３５−２で前もって後段で発生するオフセットを補正することができる。
【００３５】
このように、信号処理ブロック３１−１，３１−２から出力されるポート１、ポート２のデジタルデータに対してそれぞれ独立してゲイン調整およびブライト調整が可能であることで、信号処理ブロック３１−１，３１−２の出力側では、ポート１、ポート２に対応したアナログＩＣ間（即ち、図１のＤ／Ａコンバータ１４Ｒ−１と１４Ｒ−２，１４Ｇ−１と１４Ｇ−２，１４Ｂ−１と１４Ｂ−２およびＬＣＤドライバ１５Ｒ−１と１５Ｒ−２，１５Ｇ−１と１５Ｇ−２，１５Ｂ−１と１５Ｂ−２）のばらつきを前もって補正する演算を行うことができる。
【００３６】
ここで、プリゲインブロック３２−１，３２−２、プリブライトブロック３３−１，３３−２、ポストゲインブロック３４−１，３４−２およびポストブライトブロック３５−１，３５−２の各演算処理に用いられる係数は、外部のマイコンからシリアルＩ／Ｆ２２（図１を参照）を通して与えられるシリアルデータによって設定される。
【００３７】
この係数設定は、デジタルシグナルドライバＩＣ１３の最終的な調整段階において、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂからデマルチプレクスされて出力されるポート１、ポート２の各デジタル出力波形を実際に観測することによって両デジタルデータ間のばらつきを測定し、また一対のＬＣＤドライバから出力されるポート１、ポート２の各アナログ出力波形を実際に観測することによってアナログＩＣ間のばらつきを測定し、その測定結果に基づいてそれらのばらつきがなくなるようにポート１とポート２に対して各々独立に行われる。
【００３８】
上述したように、第１実施形態に係るデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂでは、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂからデマルチプレクスされて出力されるポート１、ポート２の各デジタルデータに対して、信号処理ブロック３１−１，３１−２の入力側および出力側において独立にゲイン調整およびブライト調整が可能であることにより、ポート１、ポート２間のばらつきを補正することができるため、このばらつきに起因する２ドット周期の縦すじの発生を抑えることができる。
【００３９】
［第２実施形態］
図７は、本発明の第２実施形態に係るデジタル信号処理回路（デジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂ）の構成例を示すブロック図である。なお、Ｒ，Ｇ，Ｂに対応したデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂは全く同じ構成となっている。また、図中、図２と同等部分には同一符号を付して示している。
【００４０】
デジタル信号処理ブロック２１（２１Ｒ，２１Ｇ，２１Ｂ）は、通常の画質調整を行う信号処理ブロック３１−１，３１−２に加えて、その入力側にデジタルフィルタ３６−１，３６−２をそれぞれ有し、またその出力側にポストゲインブロック３４−１，３４−２およびポストブライトブロック３５−１，３５−２をそれぞれ有する構成となっている。
【００４１】
上記構成の第２実施形態に係るデジタル信号処理ブロック２１において、デジタルフィルタ３６−１，３６−２は、高周波のノイズをカットする特性を持っており、そのフィルタリング処理によって、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂでアナログ映像信号と一緒にＡ／Ｄ変換されてしまう基板上のノイズを取り除く作用をなす。なおここでは、デジタルフィルタ３６−１，３６−２の型式および次数、フィルタ係数の設定の仕方については特に問わない。
【００４２】
ここで、基板上のノイズは、先述したように、ポート１とポート２のデジタルデータのばらつきの原因となるものである。したがって、デジタルフィルタ３６−１，３６−２のフィルタリング処理により、アナログ映像信号と一緒にＡ／Ｄ変換されてしまう基板上のノイズを取り除くことで、ポート１とポート２のデジタルデータのばらつきを補正することができる。
【００４３】
また、第１実施形態の場合と同様に、ポストゲインブロック３４−１，３４−２は乗算器によって構成され、信号処理ブロック３１−１，３１−２から出力されるポート１、ポート２のデジタルデータに対してそれぞれ独立にゲイン調整が行えるようになっている。ポストブライトブロック３５−１，３５−２は加減算器によって構成され、ポストゲインブロック３４−１，３４−２でゲイン調整されたポート１、ポート２のデジタルデータに対してそれぞれ独立にブライト調整が行えるようになっている。
【００４４】
これにより、信号処理ブロック３１−１，３１−２の出力側では、ポート１、ポート２に対応したアナログＩＣ間（即ち、図１のＤ／Ａコンバータ１４Ｒ−１と１４Ｒ−２，１４Ｇ−１と１４Ｇ−２，１４Ｂ−１と１４Ｂ−２およびＬＣＤドライバ１５Ｒ−１と１５Ｒ−２，１５Ｇ−１と１５Ｇ−２，１５Ｂ−１と１５Ｂ−２）のばらつきを前もって補正する演算を行うことができる。
【００４５】
上述したように、第２実施形態に係るデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂでは、Ａ／Ｄコンバータ１１Ｒ，１１Ｇ，１１Ｂからデマルチプレクスされて出力されるポート１、ポート２の各デジタルデータに対して、信号処理ブロック３１−１，３１−２の入力側においてノイズを取り除くことができるとともに、その出力側において独立にゲイン調整およびブライト調整が可能であることにより、ポート１、ポート２間のばらつきを補正することができるため、このばらつきに起因する２ドット周期の縦すじの発生を抑えることができる。
【００４６】
特に、信号処理ブロック３１−１，３１−２の入力側にデジタルフィルタ３６−１，３６−２を配したことにより、第１実施形態の場合に比べて回路規模が大きくなる点で不利であるものの、ポート１、ポート２の両デジタルデータ間のばらつきの原因となるノイズを取り除くことになるため、両デジタルデータ間のばらつきを確実に補正できるとともに、無調整にて所期の目的を達成できる利点がある。
【００４７】
なお、上記各実施形態では、信号処理ブロック３１−１，３１−２の入力側および出力側の双方に、ポート１、ポート２の両デジタルデータ間のばらつきを補正するための手段を設けるとしたが、必ずしも入力側および出力側の双方に設ける必要はなく、いずれか一方のみに補正のための手段を配する構成を採ることも可能である。
【００４８】
すなわち、信号処理ブロック３１−１，３１−２の入力側のみに、プリゲインブロック３２−１，３２−２およびプリブライトブロック３３−１，３３−１／デジタルフィルタ３６−１，３６−２を配することで、基板上のノイズに起因して発生するポート１、ポート２の両デジタルデータ間のばらつきについて補正できる。また、信号処理ブロック３１−１，３１−２の出力側のみに、ポストゲインブロック３４−１，３４−２およびポストブライトブロック３５−１，３５−２を配することで、ポート１、ポート２に対応したアナログＩＣ間のばらつきについて補正できる。
【００４９】
また、上記各実施形態では、カラー液晶表示装置に適用した場合を例に採って説明したが、本発明はカラー液晶表示装置への適用に限定されるものではなく、モノクロ液晶表示装置であっても良く、さらには表示デバイスとしてＣＲＴ（陰極線管）や有機ＥＬ素子等を用いた表示装置など、アナログ映像信号をＡ／Ｄコンバータでデジタルデータに変換する際に、複数系統、例えば２系統にデマルチプレクスして並列に処理するデジタル信号処理回路を持つ表示装置全般に適用可能である。
【００５０】
［適用例］
また、上記各実施形態に係るデジタル信号処理ブロック２１（２１Ｒ，２１Ｇ，２１Ｂ）は、液晶プロジェクタのデジタル信号処理回路として用いることも可能である。図８に、液晶プロジェクタの構成の概略を示す。
【００５１】
図８において、光源４１から発せられる白色光は、第１のビームスプリッタ４２で特定の色成分、例えば一番波長の短いＢ（青）の光成分のみが透過し、残りの色の光成分は反射される。第１のビームスプリッタ４２を透過したＢの光成分は、ミラー４３で光路が変更され、レンズ４４を通してＢのＬＣＤパネル１１Ｂに照射される。
【００５２】
第１のビームスプリッタ４２で反射された光成分については、第２のビームスプリッタ４５で例えばＧ（緑）の光成分が反射され、Ｒ（赤）の光成分が透過する。第２のビームスプリッタ４５で反射されたＧの光成分は、レンズ４６を通してＧのＬＣＤパネル１１Ｇに照射される。第２のビームスプリッタ４５を透過したＲの光成分は、ミラー４７，４８で光路が変更され、レンズ４９を通してＲのＬＣＤパネル１１Ｒに照射される。
【００５３】
ＬＣＤパネル１１Ｒ，１１Ｇ，１１Ｂを経たＲ，Ｇ，Ｂの各光は、クロスプリズム５０で光合成される。そして、このクロスプリズム５０から出射される合成光は、投射プリズム５１によってスクリーン５２に投射される。
【００５４】
上記構成の液晶プロジェクタにおいて、ＬＣＤパネル１１Ｒ，１１Ｇ，１１Ｂには、図１に示す信号処理系でＲ，Ｇ，Ｂ毎に並列に信号処理された例えば２系統の映像信号が入力される。
【００５５】
ここで、デジタルシグナルドライバ１３のデジタル信号処理ブロック２１Ｒ，２１Ｇ，２１Ｂに対して、先述した第１または第２実施形態が適用されることにより、ＬＣＤパネル１１Ｒ，１１Ｇ，１１Ｂには、２系統間でばらつきの無いアナログ映像信号が入力される。これにより、スクリーン５２上に画像を表示した際に、２系統のデマルチプレクスに対応した２ドット周期の縦すじの発生を抑えることができるので、良好な画像表示を実現できる。
【００５６】
なお、ここでは、カラーの液晶プロジェクタに適用した場合を例に採って説明したが、モノクロの液晶プロジェクタにも同様に適用可能である。このときは、当然のことながら、信号処理系は１チャンネル分で良いことになる。ただし、信号処理は、少なくとも２系統で並列に行われることが前提となる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、デジタル信号処理回路の入力側および出力側において、複数系統のデジタルデータに対してそれぞれ独立に振幅調整およびオフセット調整を行うようにしたことにより、基板上のノイズに起因する複数系統のデジタルデータ間のばらつきを補正できるとともに、後段のＩＣ間の特性ばらつきに起因する複数系統のアナログ信号間のばらつきを前もって補正できるので、これらのばらつきに起因する例えば２ドット周期の縦すじの発生を確実に抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置のシステム構成の一例を示すブロック図である。
【図２】本発明の第１実施形態に係るデジタル信号処理回路の構成例を示すブロック図である。
【図３】理想的なＡ／Ｄコンバータのデジタル出力の波形図である。
【図４】実際のＡ／Ｄコンバータのデジタル出力の波形図である。
【図５】理想的なＬＣＤドライバのデジタル出力の波形図である。
【図６】実際のＬＣＤドライバのデジタル出力の波形図である。
【図７】本発明の第２実施形態に係るデジタル信号処理回路の構成例を示すブロック図である。
【図８】液晶プロジェクタの一例を示す概略構成図である。
【図９】Ａ／Ｄコンバータでポート１、ポート２のデジタルデータにデマルチプレクスする動作を説明するためのタイミングチャートである。
【図１０】従来技術の課題（その１）を説明するための回路図である。
【図１１】従来技術の課題（その２）を説明するための回路図である。
【符号の説明】
１１Ｒ，１１Ｇ，１１Ｂ…Ａ／Ｄコンバータ、１３…デジタルシグナルドライバ、１４Ｒ−１，１４Ｒ−２，１４Ｇ−１，１４Ｇ−２，１４Ｂ−１，１４Ｂ−２…Ｄ／Ａコンバータ、１５Ｒ−１，１５Ｒ−２，１５Ｇ−１，１５Ｇ−２，１５Ｂ−１，１５Ｂ−２…ＬＣＤドライバ、１６Ｒ，１６Ｇ，１６Ｂ…ＬＣＤパネル、２１，２１Ｒ，２１Ｇ，２１Ｂ…デジタル信号処理ブロック、３１−１，３１−２…信号処理ブロック、３２−１，３２−２…プリゲインブロック、３３−１，３３−２…プリブライトブロック、３４−１，３４−２…ポストゲインブロック、３５−１，３５−２…ポストブライトブロック、３６−１，３６−２…デジタルフィルタ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a digital signal processing circuit and a digital signal processing circuit for performing signal processing in parallel on a plurality of systems of digital data output demultiplexed from an A / D converter.ThisDisplay device usingIn placeRelated.
[0002]
[Prior art]
In recent years, in a display device, for example, a liquid crystal display (LCD), it is common to use a digital signal processor (DSP) IC configured by a gate array MOS process as a signal processing system. It has become. As a matter of course, an A / D (analog / digital) converter is provided in front of the digital signal processing IC.
[0003]
By the way, when considering a system with a high drive frequency, the A / D converter is normally configured with a bipolar process, and thus can operate at high speed. However, a digital signal processing IC configured with a MOS process has a high drive frequency. If it is too high, it will not be possible to operate, or noise will increase due to unnecessary radiation caused by the high-frequency clock. For this reason, when the input analog video signal is converted into digital data by the A / D converter, a method of lowering the subsequent drive frequency by demultiplexing into a plurality of systems, for example, 2 systems, is employed.
[0004]
That is, in the A / D converter, as shown in FIG. 9, the digital data DATA synchronized with the master clock MCLK is demultiplexed into, for example, two systems of digital data of port 1 and port 2 and output. In the digital signal processing IC, the digital data of port 1 and port 2 are processed in parallel at a drive frequency that is ½ of the master clock MCLK by two signal processing systems corresponding to each.
[0005]
Here, in the A / D converter shown in FIG. 10, the reference voltages Vrh and Vrl that determine the dynamic (D) range of the analog input signal, the DC level of the analog input signal itself, the A / D converter, the digital signal processing IC, etc. If it fluctuates due to noise on the board on which the signal is mounted, the dynamic range of the analog input signal will fluctuate relatively. As a result, the output waveform of the A / D converted digital data varies as shown in FIG. 4 with respect to the ideal output waveform shown in FIG. That is, the noise on the substrate is also A / D converted.
[0006]
In particular, since the noise becomes periodic due to clock noise or the like, a phenomenon occurs in which the values of both the digital data of the port 1 and port 2 demultiplexed and output from the A / D converter vary. Since the difference between the digital data of port 1 and port 2 is amplified by the digital signal processing IC and the LCD driver at the subsequent stage, when the video signal is displayed on the LCD panel, it is caused by the two systems of demultiplexing. It appears as a vertical streak with a period of 2 dots.
[0007]
On the other hand, in the subsequent stage of the digital signal processing IC, the digital data of the port 1 and port 2 after the signal processing is separately converted into an analog signal by a D / A (digital / analog) converter, and the LCD is sent via a separate LCD driver. The panel will be driven.
[0008]
At this time, because the characteristics such as the gain and offset of the amplifier inside the D / A converter and the LCD driver are not uniform due to the characteristic variation between the two analog ICs (D / A converter and LCD driver), the output of the LCD driver As shown in FIG. 6, the output level between the port 1 and the port 2 in FIG. 5 appears to vary with respect to the ideal output waveform shown in FIG. As a result, when a video signal is displayed on the LCD panel, it appears as a vertical streak with a 2-dot period.
[0009]
[Problems to be solved by the invention]
Regarding the dispersion of both the digital data of port 1 and port 2 demultiplexed and output from the A / D converter, in the A / D converter shown in FIG. 10, a damping resistor R is inserted into the analog signal line, Conventionally, a method of removing noise by connecting bypass capacitors C1 and C2 to the reference voltage input terminal has been generally employed. However, the noise on the substrate is a minute level such as several tens of mV, and it is practically impossible to remove such a minute level of noise only by these countermeasures.
[0010]
On the other hand, with respect to variations in the gain and offset of the D / A converter and the LCD driver between ICs, the gain of the amplifier of each IC is individually adjusted, or the analog output of the D / A converter as shown in FIG. The reference voltage that determines the amplitude is corrected by adjusting Vr1 and Vr2. However, in the case of an LCD driver, the gain of the amplifier is generally fixed and does not have an adjustment function. It cannot be corrected.
[0011]
  The present invention has been made in view of the above-described problems, and the object of the present invention is to provide a variety of digital data demultiplexed and output from the A / D converter, a D / A converter, Digital signal processing circuit and LCD signal gain and offset can be reliably corrected between ICsThisDisplay device usingPlaceIt is to provide.
[0012]
[Means for Solving the Problems]
  The digital signal processing circuit according to the present invention includes an A / D converter that performs A / D conversion on an input analog video signal and demultiplexes and outputs a plurality of systems of digital data.A digital signal processing block for performing signal processing on the output digital data of the plurality of systems, and a serial interface connected to the digital signal processing block;Separately D / A convert the digital data of the plurality of systems after signal processingpluralWith D / A converterA first driver connected to a subsequent stage of the first D / A converter among the plurality of D / A converters; and a second stage of the second D / A converter among the plurality of D / A converters. A second driver connected to the microcomputer; and the digital signal processing block includes an input side adjustment circuit and an output side adjustment circuit provided for each digital data system, The microcomputer measures the output waveform of two systems of digital data among the plurality of systems of digital data output from the A / D converter, obtains a first correction value from the measurement result, and The output waveform of the second driver is measured, a second correction value is obtained from the measurement result, and the obtained first and second correction values are obtained via the serial interface. The two adjustment circuits on the input side that output to the digital signal processing block and receive the two systems of digital data can vary the gain and offset of the input two systems of digital data based on the first correction value The two adjustment circuits on the output side to which the two digital data after the gain and offset are adjusted by the two input adjustment circuits are input to the two adjustment circuits on the output side. By varying the second correction value based on the second correction value.Amplitude adjustment and offset adjustment are performed independently for multiple systems of digital data.Yeah.
  This digital signal processing circuit is used for a signal processing system in a display device such as a liquid crystal display device or a liquid crystal projector.
[0013]
In the digital signal processing circuit having the above configuration or a display device using the same in a signal processing system, the adjusting means arranged on the input side and / or the output side of the digital signal processing circuit are independent from each other for a plurality of systems of digital data. By performing amplitude adjustment and offset adjustment, it is possible to correct variations between digital data of multiple systems due to noise on the board, and to compensate for variations between analog signals of multiple systems due to characteristic variations between subsequent ICs. Can be corrected in advance.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an example of a system configuration of a liquid crystal display device according to the present invention.
[0015]
As shown in FIG. 1, this system includes A / D converters 11R, 11G, and 11B, PLL (Phase Locked Loop) circuits 12, digital circuits provided corresponding to R (red), G (green), and B (blue). Signal driver (DSD) IC13, D / A converters 14R-1, 14R-2, 14G-1, 14G-2, 14B-1, 14B-2, LCD drivers 15R-1, 15R-2, 15G-1, 15G -2, 15B-1, 15B-2 and LCD panels 16R, 16G, 16B.
[0016]
  In this system, the digital input to the digital signal driver IC 13 is an 8-bit parallel, digital signal driver IC.13Internal signal processing and its digital output are 10-bit parallel, the number of output CH (channel) of LCD drivers 15R-1, 15R-2, 15G-1, 15G-2, 15B-1, 15B-2 is six, The number of signal lines of the LCD panels 16R, 16G, and 16B is 12. However, these numerical values are merely examples, and the number of signal lines between the LCD driver and the LCD panel, that is, the number of signal lines of the LCD panel is not limited to this.
[0017]
The A / D converters 11R, 11G, and 11B A / D convert the R, G, and B analog video signals Rin, Gin, and Bin, respectively, and output the digital data as a plurality of systems, for example, two systems. That is, as shown in FIG. 9, the digital data DATA synchronized with the master clock MCLK is demultiplexed into two systems of port 1 and port 2 and output.
[0018]
The PLL circuit 12 generates a master clock MCLK, a horizontal synchronization signal HSYNC, and a vertical synchronization signal VSYNC used in the present system based on a horizontal synchronization signal HSYNC and a vertical synchronization signal VSYNC which are provided after being synchronized and separated from an input analog video signal. To the digital signal driver IC 13.
[0019]
The digital signal driver IC 13 includes digital signal processing blocks 21R, 21G, and 21B, a serial I / F (interface) 22, and a timing generator (TG) 23 that are provided corresponding to R, G, and B. . Specific configurations of the digital signal processing blocks 21R, 21G, and 21B will be described later.
[0020]
Various information is given to the serial I / F 22 as serial data from a microcomputer (not shown) that controls the entire system. The serial I / F 22 receives the serial data and controls the digital signal processing blocks 21R, 21G, and 21B, and controls the timing generator 23.
[0021]
The timing generator 23 is supplied with the master clock MCLK, the horizontal synchronization signal HSYNC, and the vertical synchronization signal VSYNC generated by the PLL circuit 12. The timing generator 23 generates various timing signals based on the master clock MCLK and the synchronization signals HSYNC and VSYNC, and performs all timing control of this system.
[0022]
The D / A converters 14R-1, 14R-2.14G-1, 14G-2, 14B-1, and 14B-2 are subjected to various signal processing by the digital signal processing block 21R-21G-21B of the digital signal driver IC13. The R, G, and B digital data are separately D / A converted and supplied to the LCD drivers 15R-1, 15R-2, 15G-1, 15G-2, 15B-1, and 15B-2. .
[0023]
The LCD drivers 15R-1, 15R-2, 15G-1, 15G-2, 15B-1, 15B-2 are D / A converters 14R-1, 14R-2, 14G-1, 14G-2, 14B. After performing amplification processing, 1H (H is a horizontal scanning period) inversion processing, sample / hold processing, etc., for each of the two analog video signals of R, G, B supplied from -1, 14B-2, Pixels (not shown) including liquid crystal cells are applied to the LCD panels 16R, 16G, and 16B in which the pixels are arranged in a matrix to drive the display.
[0024]
Next, a specific configuration of the digital signal processing blocks 21R, 21G, and 21B, which is a characteristic part of the present invention, will be described.
[0025]
[First Embodiment]
FIG. 2 is a block diagram showing a configuration example of the digital signal processing circuit (digital signal processing blocks 21R, 21G, and 21B) according to the first embodiment of the present invention. The digital signal processing blocks 21R, 21G, and 21B corresponding to R, G, and B have the same configuration.
[0026]
The digital signal processing block 21 (21R, 21G, 21B) includes signal processing blocks 31-1, 31-2 having an original signal processing function. Here, the original signal processing performed in the signal processing blocks 31-1 and 31-2 includes user adjustment, white balance adjustment, OSD (On Screen Display) MIX (displays another screen such as a menu screen on the display screen). Signal processing for performing normal image quality adjustment such as gamma correction.
[0027]
The digital signal processing block 21 further includes pre-gain blocks 32-1 and 32-2 and pre-bright blocks 33-1 and 33-2 on the input side of the signal processing blocks 31-1 and 31-2, respectively. Post gain blocks 34-1 and 34-2 and post bright blocks 35-1 and 35-2 are provided on the output side.
[0028]
In the digital signal processing block 21 according to the first embodiment having the above-described configuration, the pre-gain blocks 32-1 and 32-2 are configured by multipliers, and gain adjustment is independently performed on the digital data of the port 1 and port 2 ( (Amplitude adjustment) can be performed. The pre-bright blocks 33-1 and 33-2 are composed of adders / subtractors, and brightness adjustment (offset) is independently performed for the digital data of the port 1 and port 2 whose gains are adjusted by the pre-gain blocks 32-1 and 32-2. Adjustment).
[0029]
On the other hand, the post gain blocks 34-1 and 34-2 are constituted by multipliers, and gain adjustments are independently performed on the digital data of the ports 1 and 2 output from the signal processing blocks 31-1 and 31-2 ( (Amplitude adjustment) can be performed. The post-bright blocks 35-1 and 35-2 are composed of adders / subtractors, and the brightness adjustment (offset) is independently performed for the digital data of the port 1 and port 2 whose gains are adjusted by the post-gain blocks 34-1 and 34-2. Adjustment).
[0030]
By the way, in the A / D converters 11R, 11G, and 11B, when the dynamic range of the analog signal input fluctuates due to noise on the substrate, the digital output has an ideal output waveform shown in FIG. On the other hand, as shown in FIG. 4, the gain is different or the offset is added. This causes a variation in values between the digital data of port 1 and port 2, and finally, when an image is displayed on the LCD panels 16R, 16G, and 16B, it becomes a vertical line of a 2-dot cycle. I can see it.
[0031]
On the other hand, in the digital signal processing blocks 21R, 21G, and 21B according to this embodiment, the gain difference is corrected by the pre-gain blocks 32-1 and 32-2 for the digital data of the port 1 and the port 2. The prebright blocks 33-1 and 33-2 can correct the offset.
[0032]
As described above, the digital data of the ports 1 and 2 demultiplexed and output from the A / D converters 11R, 11G, and 11B are respectively input on the input side of the signal processing blocks 31-1 and 31-2. Since the gain adjustment and the brightness adjustment can be performed independently, on the input side of the signal processing blocks 31-1 and 31-2, both the digital data of the port 1 and the port 2 generated due to the noise on the board are stored. It is possible to perform an operation for correcting variation in values.
[0033]
On the other hand, if the amplifier characteristics of the D / A converters 14R-1, 14R-2.14G-1, 14G-2, 14B-1, 14B-2 vary in the subsequent stage of the digital signal driver IC 13, the amplitude of the analog output or The DC level will vary between ICs. Further, since the analog signal is amplified by LCD drivers 15R-1, 15R-2, 15G-1, 15G-2, 15B-1, and 15B-2 having variations between ICs, the outputs of these LCD drivers are shown in FIG. As shown in FIG. 6, a gain difference and an offset are attached to the ideal output waveform shown in FIG.
[0034]
On the other hand, in the digital signal processing blocks 21R, 21G, and 21B according to the present embodiment, the post-gain block is applied to the digital data of the ports 1 and 2 output from the signal processing blocks 31-1 and 31-2. The gain difference generated in the subsequent stage can be corrected in advance by 34-1 and 34-2, and the offset generated in the subsequent stage can be corrected in advance by the post bright blocks 35-1 and 35-2.
[0035]
As described above, the gain adjustment and the brightness adjustment can be independently performed on the digital data of the port 1 and the port 2 output from the signal processing blocks 31-1 and 31-2, so that the signal processing block 31- 1 and 31-2, between analog ICs corresponding to port 1 and port 2 (that is, D / A converters 14R-1 and 14R-2, 14G-1 and 14G-2, 14B-1 in FIG. 1). 14B-2 and LCD drivers 15R-1 and 15R-2, 15G-1 and 15G-2, and 15B-1 and 15B-2).
[0036]
Here, each calculation process of the pre-gain blocks 32-1 and 32-2, the pre-bright blocks 33-1 and 33-2, the post-gain blocks 34-1 and 34-2, and the post-bright blocks 35-1 and 35-2. The coefficient used for is set by serial data provided from an external microcomputer through the serial I / F 22 (see FIG. 1).
[0037]
In this coefficient setting, in the final adjustment stage of the digital signal driver IC 13, the digital output waveforms of the ports 1 and 2 that are demultiplexed and output from the A / D converters 11R, 11G, and 11B are actually observed. Measure the dispersion between the two digital data, measure the dispersion between the analog ICs by actually observing the analog output waveforms of the port 1 and port 2 output from the pair of LCD drivers, and the measurement results Are performed independently for port 1 and port 2 so as to eliminate these variations.
[0038]
As described above, in the digital signal processing blocks 21R, 21G, and 21B according to the first embodiment, the digital data of the port 1 and the port 2 that are demultiplexed and output from the A / D converters 11R, 11G, and 11B are output. On the other hand, since the gain adjustment and the bright adjustment can be independently performed on the input side and the output side of the signal processing blocks 31-1 and 31-2, the variation between the port 1 and the port 2 can be corrected. It is possible to suppress the occurrence of vertical stripes having a two-dot period due to this variation.
[0039]
[Second Embodiment]
FIG. 7 is a block diagram showing a configuration example of a digital signal processing circuit (digital signal processing blocks 21R, 21G, and 21B) according to the second embodiment of the present invention. The digital signal processing blocks 21R, 21G, and 21B corresponding to R, G, and B have the same configuration. Moreover, in the figure, the same code | symbol is attached | subjected and shown to the part equivalent to FIG.
[0040]
The digital signal processing block 21 (21R, 21G, 21B) has digital filters 36-1, 36-2 on the input side in addition to the signal processing blocks 31-1, 31-2 that perform normal image quality adjustment. In addition, post gain blocks 34-1 and 34-2 and post bright blocks 35-1 and 35-2 are provided on the output side.
[0041]
In the digital signal processing block 21 according to the second embodiment having the above-described configuration, the digital filters 36-1 and 36-2 have a characteristic of cutting high-frequency noise, and the A / D converter 11R, The 11G and 11B functions to remove noise on the substrate that is A / D converted together with the analog video signal. Here, the type and order of the digital filters 36-1 and 36-2, and the method of setting the filter coefficient are not particularly limited.
[0042]
Here, as described above, the noise on the substrate causes variations in digital data of the port 1 and the port 2. Therefore, the filtering processing of the digital filters 36-1 and 36-2 removes noise on the board that is A / D converted together with the analog video signal, thereby correcting the digital data variation of the port 1 and port 2. can do.
[0043]
Similarly to the case of the first embodiment, the post gain blocks 34-1 and 34-2 are configured by multipliers, and the digital signals of the ports 1 and 2 output from the signal processing blocks 31-1 and 31-2. The gain can be adjusted independently for each data. The post-bright blocks 35-1 and 35-2 are constituted by adders / subtracters, and the brightness adjustment can be performed independently for the digital data of the ports 1 and 2 that have been gain-adjusted by the post-gain blocks 34-1 and 34-2. It is like that.
[0044]
Thereby, on the output side of the signal processing blocks 31-1 and 31-2, the analog ICs corresponding to the ports 1 and 2 (that is, the D / A converters 14R-1 and 14R-2 and 14G-1 in FIG. 1) are connected. 14G-2, 14B-1 and 14B-2, LCD drivers 15R-1 and 15R-2, 15G-1 and 15G-2, and 15B-1 and 15B-2). it can.
[0045]
As described above, in the digital signal processing blocks 21R, 21G, and 21B according to the second embodiment, the digital data of the port 1 and the port 2 that are demultiplexed and output from the A / D converters 11R, 11G, and 11B are output. On the other hand, noise can be removed on the input side of the signal processing blocks 31-1 and 31-2, and gain adjustment and bright adjustment can be independently performed on the output side, so that the port 1 and the port 2 can be adjusted. Since the variation can be corrected, it is possible to suppress the occurrence of vertical stripes having a 2-dot period due to the variation.
[0046]
In particular, the arrangement of the digital filters 36-1 and 36-2 on the input side of the signal processing blocks 31-1 and 31-2 is disadvantageous in that the circuit scale becomes larger than in the case of the first embodiment. However, since the noise that causes the variation between the digital data of port 1 and port 2 is removed, the variation between the digital data can be corrected reliably and the intended purpose can be achieved without adjustment. There are advantages.
[0047]
In each of the above embodiments, means for correcting variations between the digital data of port 1 and port 2 are provided on both the input side and the output side of the signal processing blocks 31-1 and 31-2. However, it is not always necessary to provide both on the input side and on the output side, and it is possible to adopt a configuration in which means for correction is arranged on only one of them.
[0048]
That is, the pre-gain blocks 32-1 and 32-2 and the pre-bright blocks 33-1 and 33-1 / digital filters 36-1 and 36-2 are provided only on the input side of the signal processing blocks 31-1 and 31-2. By arranging, it is possible to correct the variation between the digital data of port 1 and port 2 caused by noise on the substrate. Further, by providing the post gain blocks 34-1 and 34-2 and the post bright blocks 35-1 and 35-2 only on the output side of the signal processing blocks 31-1 and 31-2, the port 1 and the port 2 are arranged. It is possible to correct for variations between analog ICs corresponding to.
[0049]
In each of the above embodiments, the case where the present invention is applied to a color liquid crystal display device has been described as an example. However, the present invention is not limited to application to a color liquid crystal display device, and is a monochrome liquid crystal display device. In addition, when an analog video signal is converted into digital data by an A / D converter, such as a display device using a CRT (cathode ray tube) or an organic EL element as a display device, a plurality of systems, for example, two systems are used. The present invention can be applied to all display devices having digital signal processing circuits that are multiplexed and processed in parallel.
[0050]
[Application example]
The digital signal processing block 21 (21R, 21G, 21B) according to each of the above embodiments can also be used as a digital signal processing circuit of a liquid crystal projector. FIG. 8 shows an outline of the configuration of the liquid crystal projector.
[0051]
In FIG. 8, the white light emitted from the light source 41 is transmitted through the first beam splitter 42 only through a specific color component, for example, the B (blue) light component having the shortest wavelength, and the light components of the remaining colors are transmitted. Reflected. The B light component transmitted through the first beam splitter 42 has its optical path changed by the mirror 43 and is irradiated to the B LCD panel 11 </ b> B through the lens 44.
[0052]
For the light component reflected by the first beam splitter 42, for example, the G (green) light component is reflected by the second beam splitter 45, and the R (red) light component is transmitted. The G light component reflected by the second beam splitter 45 is applied to the G LCD panel 11G through the lens 46. The R light component transmitted through the second beam splitter 45 has its optical path changed by mirrors 47 and 48, and is irradiated to the R LCD panel 11 </ b> R through the lens 49.
[0053]
The R, G, and B lights that have passed through the LCD panels 11R, 11G, and 11B are combined by the cross prism 50. The combined light emitted from the cross prism 50 is projected onto the screen 52 by the projection prism 51.
[0054]
In the liquid crystal projector having the above configuration, for example, two systems of video signals that are processed in parallel for each of R, G, and B in the signal processing system shown in FIG. 1 are input to the LCD panels 11R, 11G, and 11B.
[0055]
Here, the first or second embodiment described above is applied to the digital signal processing blocks 21R, 21G, and 21B of the digital signal driver 13, whereby the LCD panels 11R, 11G, and 11B have two systems. An analog video signal with no variation is input. As a result, when an image is displayed on the screen 52, it is possible to suppress the occurrence of vertical streaks with a two-dot period corresponding to the two systems of demultiplexing, so that a good image display can be realized.
[0056]
Here, the case where the present invention is applied to a color liquid crystal projector has been described as an example, but the present invention can be similarly applied to a monochrome liquid crystal projector. In this case, as a matter of course, the signal processing system may be one channel. However, it is assumed that signal processing is performed in parallel in at least two systems.
[0057]
【The invention's effect】
  As described above, according to the present invention, the input side and output of the digital signal processing circuitOn the sideIn this case, the amplitude adjustment and the offset adjustment are independently performed on the digital data of a plurality of systems, so that variations between the digital data of the plurality of systems due to noise on the substrate can be corrected and the IC in the subsequent stage Since variations among analog signals of a plurality of systems due to characteristic variations between them can be corrected in advance, for example, it is possible to reliably suppress the occurrence of vertical stripes having a 2-dot cycle due to these variations.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of a system configuration of a liquid crystal display device according to the present invention.
FIG. 2 is a block diagram showing a configuration example of a digital signal processing circuit according to the first embodiment of the present invention.
FIG. 3 is a waveform diagram of a digital output of an ideal A / D converter.
FIG. 4 is a waveform diagram of a digital output of an actual A / D converter.
FIG. 5 is a waveform diagram of a digital output of an ideal LCD driver.
FIG. 6 is a waveform diagram of a digital output of an actual LCD driver.
FIG. 7 is a block diagram showing a configuration example of a digital signal processing circuit according to a second embodiment of the present invention.
FIG. 8 is a schematic configuration diagram illustrating an example of a liquid crystal projector.
FIG. 9 is a timing chart for explaining an operation of demultiplexing digital data of port 1 and port 2 with an A / D converter.
FIG. 10 is a circuit diagram for explaining a problem (part 1) of the prior art.
FIG. 11 is a circuit diagram for explaining a problem (part 2) of the prior art.
[Explanation of symbols]
11R, 11G, 11B ... A / D converter, 13 ... digital signal driver, 14R-1, 14R-2, 14G-1, 14G-2, 14B-1, 14B-2 ... D / A converter, 15R-1, 15R-2, 15G-1, 15G-2, 15B-1, 15B-2 ... LCD driver, 16R, 16G, 16B ... LCD panel, 21, 21R, 21G, 21B ... digital signal processing block, 31-1, 31 -2, ... Signal processing block, 32-1, 32-2 ... Pre-gain block, 33-1, 33-2 ... Pre-bright block, 34-1, 34-2 ... Post-gain block, 35-1, 35-2 ... Post-bright block, 36-1, 36-2 ... Digital filter

Claims (8)

入力されるアナログ映像信号をＡ／Ｄ変換するとともに、複数系統のデジタルデータにデマルチプレクスして出力するＡ／Ｄコンバータと、
出力された前記複数系統のデジタルデータを信号処理するデジタル信号処理ブロックと、
該デジタル信号処理ブロックに接続されたシリアルインターフェースと、
信号処理後の前記複数系統のデジタルデータを別々にＤ／Ａ変換する複数のＤ／Ａコンバータと、
前記複数のＤ／Ａコンバータのうち、第１のＤ／Ａコンバータの後段に接続された第１のドライバと、
前記複数のＤ／Ａコンバータのうち、第２のＤ／Ａコンバータの後段に接続された第２のドライバと、
マイクロコンピュータと、
を有し、
前記デジタル信号処理ブロックは、前記デジタルデータの系統ごとに設けられた、入力側の調整回路および出力側の調整回路を含み、
前記マイクロコンピュータは、前記Ａ／Ｄコンバータから出力される前記複数系統のデジタルデータのうち、２系統のデジタルデータの出力波形を測定し、当該測定結果から第１の補正値を求め、前記第１と第２のドライバの出力波形を測定し、当該測定結果から第２の補正値を求め、求めた第１と第２の補正値を、前記シリアルインターフェースを介して前記デジタル信号処理ブロックに出力し、
前記２系統のデジタルデータが入力される２つの前記入力側の調整回路は、入力した２系統のデジタルデータのゲインとオフセットを前記第１の補正値に基づいて可変し、前記２つの入力側の調整回路でゲインとオフセットを調整された後の２系統のデジタルデータが入力される２つの前記出力側の調整回路は、入力した２系統のデジタルデータのゲインとオフセットを前記第２の補正値に基づいて可変することによって、前記複数系統のデジタルデータに対してそれぞれ独立に振幅調整およびオフセット調整を行う
デジタル信号処理回路。An A / D converter for A / D converting an input analog video signal and demultiplexing and outputting to a plurality of digital data;
A digital signal processing block for performing signal processing on the output digital data of the plurality of systems;
A serial interface connected to the digital signal processing block;
A plurality of D / A converters for separately D / A converting the digital data of the plurality of systems after signal processing ;
A first driver connected to a subsequent stage of the first D / A converter among the plurality of D / A converters;
A second driver connected to a subsequent stage of the second D / A converter among the plurality of D / A converters;
A microcomputer,
Have
The digital signal processing block includes an input side adjustment circuit and an output side adjustment circuit provided for each digital data system,
The microcomputer measures an output waveform of two systems of digital data among the plurality of systems of digital data output from the A / D converter, obtains a first correction value from the measurement result, and determines the first correction value. And the output waveform of the second driver is obtained, a second correction value is obtained from the measurement result, and the obtained first and second correction values are output to the digital signal processing block via the serial interface. ,
The two input side adjustment circuits to which the two systems of digital data are input vary the gain and offset of the two systems of input digital data based on the first correction value, and The two adjustment circuits on the output side to which the two systems of digital data after the gain and the offset are adjusted by the adjustment circuit are input, the gain and the offset of the two systems of the input digital data are used as the second correction value. by varying based, intends row amplitude adjustment and offset adjustment independently to digital data of the plurality of channels
Digital signal processing circuit. 前記入力側と出力側の各調整回路は、前記デジタルデータを系統ごとに独立に調整するゲインブロックとブライトブロックを有し、
該ゲインブロックは振幅調整を行う乗算器で構成され、
前記ブライトブロックはオフセット調整を行う加減算器から構成される
請求項１記載のデジタル信号処理回路。 Each adjustment circuit on the input side and output side has a gain block and a bright block that independently adjust the digital data for each system,
The gain block is composed of a multiplier for adjusting the amplitude,
The bright blocks Ru consists subtracter for performing offset adjustment
Digital signal processing circuit 請 Motomeko 1 wherein. 前記入力側の調整回路はデジタルフィルタから構成され、該デジタルフィルタは前記デジタルデータの系統ごとに配される
請求項１記載のデジタル信号処理回路。 Said adjustment circuit on the input side is formed from the digital filter, the digital filter is a digital signal processing circuit according to claim 1, wherein arranged on each grid of the digital data. 画像を表示する表示部と、
該表示部を駆動するための回路部と、
前記表示部および前記回路部を制御するマイクロコンピュータと、
を有し、
前記回路部は、
入力されるアナログ映像信号をＡ／Ｄ変換するとともに、複数系統のデジタルデータにデマルチプレクスして出力するＡ／Ｄコンバータと、
出力された前記複数系統のデジタルデータを信号処理するデジタル信号処理ブロックと、
該デジタル信号処理ブロックに接続されたシリアルインターフェースと、
信号処理後の前記複数系統のデジタルデータを別々にＤ／Ａ変換する複数のＤ／Ａコンバータと、
前記複数のＤ／Ａコンバータのうち、第１のＤ／Ａコンバータと前記表示部との間に接続された第１のドライバと、
前記複数のＤ／Ａコンバータのうち、第２のＤ／Ａコンバータと前記表示部との間に接続された第２のドライバと、
を有し、
前記デジタル信号処理ブロックは、前記デジタルデータの系統ごとに設けられた、入力側の調整回路および出力側の調整回路を含み、
前記マイクロコンピュータは、前記Ａ／Ｄコンバータから出力される前記複数系統のデジタルデータのうち、２系統のデジタルデータの出力波形を測定し、当該測定結果から第１の補正値を求め、前記第１と第２のドライバの出力波形を測定し、当該測定結果から第２の補正値を求め、求めた第１と第２の補正値を、前記シリアルインターフェースを介して前記デジタル信号処理ブロックに出力し、
前記２系統のデジタルデータが入力される２つの前記入力側の調整回路は、入力した２系統のデジタルデータのゲインとオフセットを前記第１の補正値に基づいて可変し、前記２つの入力側の調整回路でゲインとオフセットを調整された後の２系統のデジタルデータが入力される２つの前記出力側の調整回路は、入力した２系統のデジタルデータのゲインとオフセットを前記第２の補正値に基づいて可変することによって、前記複数系統のデジタルデータに対してそれぞれ独立に振幅調整およびオフセット調整を行う
表示装置。A display for displaying an image;
A circuit unit for driving the display unit;
A microcomputer for controlling the display unit and the circuit unit;
Have
The circuit section is
An A / D converter for A / D converting an input analog video signal and demultiplexing and outputting to a plurality of digital data;
A digital signal processing block for performing signal processing on the output digital data of the plurality of systems ;
A serial interface connected to the digital signal processing block;
A plurality of D / A converters for separately D / A converting the digital data of the plurality of systems after signal processing ;
A first driver connected between the first D / A converter and the display unit among the plurality of D / A converters;
A second driver connected between the second D / A converter and the display unit among the plurality of D / A converters;
Have
The digital signal processing block includes an input side adjustment circuit and an output side adjustment circuit provided for each digital data system,
The microcomputer measures an output waveform of two systems of digital data among the plurality of systems of digital data output from the A / D converter, obtains a first correction value from the measurement result, and determines the first correction value. And the output waveform of the second driver is obtained, a second correction value is obtained from the measurement result, and the obtained first and second correction values are output to the digital signal processing block via the serial interface. ,
The two input side adjustment circuits to which the two systems of digital data are input vary the gain and offset of the two systems of input digital data based on the first correction value, and The two adjustment circuits on the output side to which the two systems of digital data after the gain and the offset are adjusted by the adjustment circuit are input, the gain and the offset of the two systems of the input digital data are used as the second correction value. by varying based, intends row amplitude adjustment and offset adjustment independently to digital data of the plurality of channels
Viewing equipment. 前記入力側と出力側の各調整回路は、
前記デジタルデータを系統ごとに独立に振幅調整する乗算器と、
前記デジタルデータを系統ごとに独立にオフセット調整する加減算器と、
から構成される
請求項４記載の表示装置。 Each adjustment circuit on the input side and output side is:
A multiplier that independently adjusts the amplitude of the digital data for each system ;
An adder / subtractor that independently adjusts the offset of the digital data for each system ;
Ru is composed of
The display device according to claim 4 . 前記入力側の調整回路はデジタルフィルタから構成され、該デジタルフィルタは前記デジタルデータの系統ごとに配される
請求項４記載の表示装置。 It said adjustment circuit on the input side is composed of a digital filter, said digital filter Ru is arranged for each line of the digital data
The display device according to claim 4 . 前記表示部は、液晶セルがマトリックス状に配置されてなる
請求項４から６の何れか一項記載の表示装置。 Wherein the display unit, that Do a liquid crystal cell are arranged in a matrix
The display device according to claim 4 . 前記表示部は、液晶セルがマトリックス状に配置されてなるＬＣＤパネルであり、
前記ＬＣＤパネルに光を照射する照射手段と、
前記ＬＣＤパネルを経た光をスクリーン上に投影する投影手段と、
をさらに有する請求項７に記載の表示装置。 The display unit is an LCD panel in which liquid crystal cells are arranged in a matrix ,
Irradiating means for irradiating a light before Symbol LCD panel,
Projection means for projecting the light passed through the LCD panel onto a screen;
The display device according to claim 7, further comprising:
JP2000291504A 2000-09-26 2000-09-26 Digital signal processing integrated circuit and display device Expired - Fee Related JP4982915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000291504A JP4982915B2 (en) 2000-09-26 2000-09-26 Digital signal processing integrated circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000291504A JP4982915B2 (en) 2000-09-26 2000-09-26 Digital signal processing integrated circuit and display device

Publications (2)

Publication Number Publication Date
JP2002099259A JP2002099259A (en) 2002-04-05
JP4982915B2 true JP4982915B2 (en) 2012-07-25

Family

ID=18774563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000291504A Expired - Fee Related JP4982915B2 (en) 2000-09-26 2000-09-26 Digital signal processing integrated circuit and display device

Country Status (1)

Country Link
JP (1) JP4982915B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630145A (en) * 2018-06-26 2018-10-09 江苏集萃有机光电技术研究所有限公司 A kind of silicon substrate drive substrate and OLED display

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991413B2 (en) * 1998-01-12 2007-10-17 ソニー株式会社 Liquid crystal display device and driving circuit thereof
JP3349948B2 (en) * 1998-03-23 2002-11-25 沖電気工業株式会社 Analog / digital converter
JP2000209088A (en) * 1999-01-19 2000-07-28 Seiko Epson Corp Semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2002099259A (en) 2002-04-05

Similar Documents

Publication Publication Date Title
JP2000013814A (en) Video signal processing circuit
JP2003050572A (en) Image display system, projector, program, information storage medium and image processing method
KR100810567B1 (en) Reduction of contouring in liquid crystal on silicon displays by dithering
JP4114628B2 (en) Flat display device drive circuit and flat display device
JP2001147667A (en) Liquid crystal monitor device
JP4982915B2 (en) Digital signal processing integrated circuit and display device
JPH11305734A (en) Liquid crystal display device
US7030936B2 (en) Pedestal level control circuit and method for controlling pedestal level
JP2005316188A (en) Driving circuit of flat display device, and flat display device
KR19990025691U (en) Automatic correction device for gamma characteristic of LCD module
JP4543531B2 (en) Digital signal processing circuit and processing method thereof, display device, liquid crystal display device, and liquid crystal projector
JPH06161384A (en) Liquid crystal gamma correcting circuit
JPH1013848A (en) White balance adjustment system for plasma display panel
JP3451583B2 (en) Liquid crystal display clamp circuit
JP2008098814A (en) Video-signal processor
JP2000181407A (en) Liquid crystal display device
JP2007523385A (en) Cyclic data signal averaging system and method of use in video display system
KR100515978B1 (en) Automatic white balance apparatus and method thereof
JP2006148605A (en) Image processing apparatus and image processing method
KR100633157B1 (en) Display apparatus and color adjustment method of display apparatus
KR100197584B1 (en) Lcd display apparatus
JP3256062B2 (en) Signal processing circuit of liquid crystal display
KR100813076B1 (en) Control apparatus and method for protecting corduroy noise of Projection TV
JP3451827B2 (en) Display unevenness suppressing device, signal driving device, and image display system
JPH0764529A (en) Multi-display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees