KR100515978B1 - Automatic white balance apparatus and method thereof - Google Patents
Automatic white balance apparatus and method thereof Download PDFInfo
- Publication number
- KR100515978B1 KR100515978B1 KR10-2004-0074742A KR20040074742A KR100515978B1 KR 100515978 B1 KR100515978 B1 KR 100515978B1 KR 20040074742 A KR20040074742 A KR 20040074742A KR 100515978 B1 KR100515978 B1 KR 100515978B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- converter
- offset
- pattern
- image signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/73—Colour balance circuits, e.g. white balance circuits or colour temperature control
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
본 발명은 평판모니터 및 영상기기의 신호처리보드내의 A/D 컨버터의 오프셋 및 이득 값 편차에 의한 화이트 밸런스 틀어짐 현상을 자동으로 조정하기 위한 것으로, 마이크로 컨트롤러의 제어에 따라, 소정의 테스트 패턴을 갖는 제1 영상신호를 생성하는 OSD 블록부와, 상기 OSD 블록부로부터 생성된 상기 제1 영상신호와 PC의 RGB 신호를 멀티플렉싱하여 제2 영상신호를 생성하여 상기 A/D 컨버터로 피드백하는 멀티플렉서를 구비하는 A/D 컨버터의 오프셋 및 이득 값 조정용 패턴 생성부를 제공함으로써 기존에는 장비를 사용하여 수동 또는 자동으로 조정하던 방식에서 벗어나 외부 장비의 도움 없이 보드내의 회로만으로 자동으로 조정함으로써 공장에서 화이트 밸런스 조정시 소요되는 시간을 획기적으로 줄일 수 있다.The present invention is to automatically adjust the white balance distortion caused by the deviation of the offset and gain value of the A / D converter in the signal processing board of the flat panel monitor and the image device, and has a predetermined test pattern under the control of the microcontroller. An OSD block unit for generating a first image signal, and a multiplexer for generating a second image signal by multiplexing the RGB signal of the PC and the first image signal generated from the OSD block unit; By providing a pattern generator for adjusting the offset and gain values of the A / D converter, it is possible to adjust the white balance in the factory by automatically adjusting only the circuits on the board without the help of external equipment. The time required can be significantly reduced.
Description
본 발명은 평판모니터 및 영상기기의 신호처리보드내의 A/D 컨버터의 오프셋 및 이득 값 조정 장치 및 방법에 관한 것으로, 더욱 상세하게는 별도의 외부 테스트 장비없이 보드내의 회로만으로 자동으로 조정함으로써 화이트 밸런스 조정시 소요되는 시간을 획기적으로 줄일 수 있는 A/D 컨버터의 오프셋 및 이득 값 조정 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for adjusting offset and gain values of an A / D converter in a signal processing board of a flat panel monitor and an imaging device. More particularly, the present invention relates to a white balance by automatically adjusting only a circuit in a board without an external test equipment. The present invention relates to an apparatus and method for adjusting offset and gain values of an A / D converter that can significantly reduce the time required for adjustment.
동일한 크기의 RGB 영상신호를 입력하면 이론적으로 화면상에는 백색이 나타나야 함에도 불구하고, 신호처리과정에서 RGB 영상신호의 크기가 서로 상이하게 변형됨으로 인해 화면 상에 원하지 않는 색상 즉, 붉은색, 파란색, 초록색 등 다양한 색상이 나타나게 된다.Although theoretically white should appear on the screen when RGB video signals of the same size are input, unwanted colors, i.e. red, blue, and green, are not displayed on the screen due to the different sizes of RGB video signals in the signal processing. Various colors will appear.
이러한 현상은 아날로그 RGB 영상신호를 디지털 영상신호로 변환하는 과정에서 A/D 컨버터의 바이어스 오프셋(bias offset) 편차 및 이득 값(gain) 편차에 기인한 것으로, RGB 각각에 대한 A/D 컨버터 채널의 바이어스 전압 및 이득값이 일정하지 않아 발생한다.이러한 현상을 구체적으로 설명하면 아래와 같다.아날로그 영상신호를 A/D 컨버터에 의해서 디지털 영상신호로 변환하기 위해서는 먼저 아날로그 영상신호의 블랙 신호 및 화이트 신호를 일정 레벨로 고정시키는 과정이 필요하다. 즉, 블랙 신호라 함은 밝기가 가장 어두운 부분의 신호로서 이 신호를 예를 들어 디지털 8비트로 변환할 때, 블랙신호의 디지털 값이 항상 헥사 값(hexa value)으로 "0x00h"가 되어야 함에도 불구하고 A/D 컨버터 내부의 아날로그 회로의 OP앰프의 편차에 의해 신호의 블랙부분이 밝은 쪽 또는 어두운 쪽으로 치우치게 된다. 이러한 편차를 오프셋 편차라고 하며, 이러한 오프셋 편차를 없애기 위해 신호의 블랙 신호를 일정한 레벨 "0x00h"로 고정시키는 일련의 작업을 블랙 조정이라 한다.앞에서 설명한 오프셋 편차와 같이 신호의 화이트 레벨이 A/D 컨버터 내부의 아날로그 회로의 OP앰프의 편차에 의해서 편차가 생기게 된다. 즉, 화이트 신호라 함은 밝기가 가장 밝은 부분의 신호로서 이 신호를 예를 들어서 디지털 8비트로 변환할 경우, 화이트 신호의 디지털 값이 항상 헥사값으로 "0xffh"가 되어야 함에도 불구하고 A/D 컨버터 내부의 아날로그 회로의 OP앰프의 편차에 의해 신호의 화이트부분이 밝은 쪽 또는 어두운 쪽으로 치우치게 되는데, 이러한 편차를 이득 값 편차라 하고 이러한 이득 값 편차를 없애기 위해 입력신호의 화이트신호를 일정한 레벨 "0xffh"로 고정시키는 일련의 작업을 화이트 조정이라 한다.상술한 설명을 요약하면, RGB 입력신호를 예를 들어 8비트 A/D 컨버터에 의해서 디지털 값으로 변환할 때, 블랙 신호는 "0x00h", 화이트 신호는 "0xffh" 값으로 일정하게 변환되어야 함에도 불구하고, OP앰프의 편차에 의해서 오프셋 편차 및 이득값 편차가 발생하게 되는 것이다. 상기한 오프셋 편차를 예를 들면, 레드(R)입력신호의 블랙부분의 디지털 변환 값이 "0x00h"가 아니라 "0x02h"와 같이 되고, 그린(G)신호는 "0x00h", 블루(B)신호는 "0x00h"로 될 경우 RGB신호중 레드(R)신호의 블랙부분의 디지털 변환값이 높기 때문에 전체적으로 화이트 밸런스가 붉은색을 띄게 된다. 또, 이득값 편차를 예를 들면, R신호의 화이트신호의 디지털 변환값이 "0xffh"가 아니라 "0xfbh"와 같이 되고, G,B신호가 각각 "0xffh"로 될 경우, 전체적으로 화이트 밸런스가 화이트가 아닌 다른 색으로 변색되게 된다.This phenomenon is caused by bias offset deviation and gain deviation of the A / D converter in the process of converting an analog RGB video signal into a digital video signal. This phenomenon occurs when the bias voltage and the gain value are not constant. This phenomenon is described in detail below. In order to convert an analog video signal to a digital video signal using an A / D converter, first, a black signal and a white signal of an analog video signal are first converted into a digital signal. The process of fixing to a certain level is necessary. In other words, the black signal is the signal of the darkest part, and when the signal is converted to, for example, 8-bit digital, the digital value of the black signal should always be "0x00h" as the hexa value. The black part of the signal is biased toward the bright or dark side due to the deviation of the op amp in the analog circuit inside the A / D converter. This deviation is called offset deviation, and a series of operations to fix the signal's black signal to a constant level "0x00h" to eliminate this offset deviation is called black adjustment. As described above, the white level of the signal is A / D. The deviation is caused by the deviation of the OP amplifier of the analog circuit inside the converter. In other words, the white signal is the brightest part of the signal. When this signal is converted to 8-bit digital, for example, the digital signal of the white signal must always be "0xffh" in hexahed. The white part of the signal is biased toward the bright or dark side due to the deviation of the op amp of the internal analog circuit. This deviation is called the gain value deviation and the white signal of the input signal is set to a constant level "0xffh" to eliminate the gain value deviation. A series of operations to fix the value of the signal is called white adjustment. Summarizing the above description, when converting an RGB input signal into a digital value by, for example, an 8-bit A / D converter, the black signal is "0x00h" and the white signal. Although the value must be constantly converted to the value of "0xffh", the offset deviation and the gain value deviation are caused by the deviation of the OP amplifier. . Taking the above offset deviation, for example, the digital conversion value of the black portion of the red (R) input signal becomes "0x02h" instead of "0x00h", and the green (G) signal is "0x00h" and the blue (B) signal. In the case of " 0x00h ", the white balance becomes red overall because the digital conversion value of the black portion of the red (R) signal among the RGB signals is high. For example, if the digital value of the white signal of the R signal becomes "0xfbh" instead of "0xffh", and the G and B signals become "0xffh", the white balance is white as a whole. Color changes to a color other than.
일반적으로, 제품 생산시 공장 라인에서 A/D 컨버터의 바이어스 및 이득값을 RGB 각각 동일하게 조정하기 위해 A/D 컨버터 조정(calibration)을 행하는데, 이것은 별도의 패턴 발생기를 모니터와 영상기기와 같은 세트(set)에 연결함으로써 이루어진다.In general, A / D converter calibration is performed at the factory line to adjust the bias and gain values of the A / D converter equally in RGB. By connecting to a set.
먼저, 패턴 발생기로부터 풀블랙(full black) 신호를 발생시켜 RGB 각각의 디지털 변환값을 CPU에서 읽어들여 그 값이 각각 상술한 바와 같이 "0x00h"가 되도록 순차적으로 조정한다.First, a full black signal is generated from the pattern generator, and the digital conversion values of each RGB are read from the CPU and sequentially adjusted so that the values become "0x00h" as described above.
다음에, 풀화이트(full white) 신호를 입력한 후 RGB 각각의 값이 상기한 ㅂ바와 같이 "0xffh"가 되도록 A/D 컨버터의 이득값을 변경한 후 그 값을 EEPROM에 저장한다.Next, after inputting a full white signal, the gain value of the A / D converter is changed so that each value of RGB becomes "0xffh" as described above, and the value is stored in the EEPROM.
그러나, 이러한 A/D 컨버터 조정 과정은 세트에 장비를 반드시 연결해야 하는 불편함이 있고, 그로 인해 작업시 소요되는 시간적인 손실이 발생하기 때문에 생산성 향상에 걸림돌이 되는 문제가 있어 왔다.However, this A / D converter adjustment process has a problem in that it is inconvenient to connect the equipment to the set, and thus there is a problem that increases the productivity because there is a time loss during work.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 별도의 외부 테스트 장비없이 모니터 및 영상기기 보드내의 회로만으로 자체적으로 A/D 컨버터의 조정을 수행하여 작업성 및 생산성 향상시키는데 있다.The present invention has been made to solve the above problems, an object of the present invention is to improve the workability and productivity by performing the adjustment of the A / D converter by itself only the circuit in the monitor and the video equipment board without a separate external test equipment have.
상기 목적을 달성하기 위한 본 발명의 실시예 회로 구성을 도 1에 나타내었다.An embodiment circuit configuration of the present invention for achieving the above object is shown in FIG.
도 1를 참조하면, 본 발명의 A/D 컨버터의 오프셋 및 이득 값 조정 장치는,외부로부터 입력되는 수평 및 수직 동기 신호에 따라 전체 동작을 관리 및 제어하는 마이크로 컨트롤러(10), 제어에 필요한 데이터를 저장하고 있는 메모리부(12), 외부로부터 출력되는 아날로그 형태의 영상 신호를 디지털 신호로 변환시켜 출력하는 A/D 컨버터(ADC)(14), 상기 A/D 컨버터(14)로부터 출력되는 디지털 신호를 LCD 패널의 해상도에 맞게 변환시켜 상기 LCD 패널(20)로 출력시키는 스케일러(16)를 구비하는 모니터 및 영상기기에 있어서, 상기 A/D 컨버터(14)의 오프셋 및 이득 값을 조정하기 위한 장치로서, 상기 마이크로 컨트롤러(14)의 제어에 따라, 소정의 테스트 패턴을 갖는 제1 영상신호를 생성하는 OSD 블록부(18)와, 상기 OSD 블록부(18)로부터 생성된 상기 제1 영상신호와 PC의 RGB 신호를 멀티플렉싱하여 제2 영상신호를 생성하여 상기 A/D 컨버터(14)로 피드백하는 멀티플렉서(MUX : multiplexer)(22)를 구비하는 A/D 컨버터의 오프셋 및 이득 값 조정용 패턴 생성부를 포함한다.Referring to FIG. 1, an apparatus for adjusting offset and gain values of an A / D converter according to the present invention may include a microcontroller 10 that manages and controls an entire operation according to horizontal and vertical synchronization signals input from outside, and data required for control. The memory unit 12 stores the digital signal outputted from the A / D converter (ADC) 14 and the A / D converter 14 to convert an analog image signal output from the outside into a digital signal. In the monitor and video device having a scaler 16 for converting a signal to the resolution of the LCD panel to output the LCD panel 20, for adjusting the offset and gain value of the A / D converter 14 An apparatus, comprising: an OSD block portion 18 for generating a first image signal having a predetermined test pattern under the control of the microcontroller 14, and the first image signal generated from the OSD block portion 18 And PC RGB And a pattern generator for adjusting an offset and a gain value of an A / D converter having a multiplexer (MUX) 22 which multiplexes a signal to generate a second image signal and feeds it back to the A / D converter 14.
상기 패턴 생성부는 상기 제1 영상신호를 아날로그 신호로 변환하는 D/A 컨버터(DAC)(24)와, 상기 D/A 컨버터(24)로부터 변환된 아날로그 신호를 PC신호의 입력규격으로 증폭하는 증폭기(AMP)(26)와, 상기 증폭기(26)로부터의 출력을 상기 멀티플렉서(22)로 입력시키는 3채널 버퍼(28)를 더 포함한다.The pattern generator includes a D / A converter (DAC) 24 for converting the first video signal into an analog signal, and an amplifier for amplifying the analog signal converted from the D / A converter 24 to an input standard of a PC signal. (AMP) 26, and a three-channel buffer 28 for inputting the output from the amplifier 26 to the multiplexer 22.
또한, 상기 패턴 생성부는 상기 제1 영상신호 생성시, 상기 제1 영상신호에 동기된 수평 및 수직 동기신호를 동일한 타이밍으로 출력한후 로직 버퍼(30)를 통해 상기 멀티플렉서(22)로 입력시킨다.In addition, the pattern generator outputs the horizontal and vertical synchronization signals synchronized with the first image signal at the same timing and inputs them to the multiplexer 22 through the logic buffer 30 when the first image signal is generated.
상기 OSD 블록부(18)로부터 생성되는 제1 영상신호는 A/D 컨버터의 오프셋 및 이득 값 조정에 필요한 패턴이며, 통상적으로 사용하는 스케일러(16), 마이콤 또는 OSD 생성 전용 IC 등에 내장되는 OSD 블록부를 이용하여 생성된다.The first image signal generated from the OSD block unit 18 is a pattern necessary to adjust the offset and gain of the A / D converter, and is an OSD block embedded in a scaler 16, a microcomputer, or an OSD generation IC used in general. It is generated using wealth.
상기 제2 영상신호는 D/A 컨버터(24)를 사용하여 상기 제1 영상신호를 PC신호와 동일한 아날로그 RGB 신호로 변환한 다음에, 증폭기(26)와 3채널 버퍼(28)를 통한 증폭 및 버퍼링 과정을 수행함으로써 얻어지며, 최종적으로 상기 제2 영상신호는 A/D 컨버터(14)에 피드백 입력되어 오프셋 및 이득값을 조정하는데 사용된다.The second video signal is converted into an analog RGB signal identical to a PC signal by using a D / A converter 24, and then amplified by an amplifier 26 and a three-channel buffer 28. Obtained by performing a buffering process, the second image signal is finally fed back to the A / D converter 14 and used to adjust the offset and gain values.
좀더 구체적으로 살펴보면, 상기 마이크로 컨트롤러(10)의 제어에 따라 A/D 컨버터(14)의 조정모드로 진입하는 경우에, OSD 블록부(18)를 이용하여 도 2에 도시된 바와 같은 16 그레이 패턴(풀블랙으로부터 풀화이트까지 16단계)을 생성한 후 디스플레이 포트를 통하여 디지털 신호를 출력시킨다. 또한, 디스플레이용 동기 포트(sync port)를 이용하여 상기 패턴에 동기된 수평 및 수직 동기신호를 동일한 타이밍으로 출력한 후 D/A 컨버터(24)로 입력한다. 상기 D/A 컨버터(24)는 디지털신호를 아날로그신호로 변환하여 PC신호의 입력규격으로 증폭한 후 3채널 버퍼(28)를 이용하여 상기 멀티플렉서(22)로 입력시킨다. 상기 도2에 도시되어 있는 바와 같이, 16 그레이 패턴신호는 스케일러(16)내의 OSD블록을 이용하여 생성된 신호로서 A/D 컨버터 조정을 위하여 입력신호로 사용하기 위하여 만들어진 신호이다.1024픽셀, 768라인을 보유하는 XGA급(1024×768) 해상도의 LCD 패널의 경우를 예를 들어 설명하면 아래와 같다.먼저, OSD블록에서 생성된 XGA, 16 그레이 패턴은 A/D 컨버터에서 디지털로 데이터 변환된 후 스케일러(16)로 입력된다. 한편, 마이크로 컨트롤러(10)에서는 스케일러(16)의 레드신호 캡처범위를 화이트신호 대역인 (966,10)지점으로 하도록 명령을 한다. (966,10)으로 화이트신호 캡처 범위를 지정한 것은 16 그레이 1024×768(XGA)신호의 경우 1024 픽셀을 수평으로 16등분한 것이 되므로, 1계조당 64 픽셀이 되며 화이트 영역은 신호의 오른쪽 영역에 해당하므로, 960 픽셀(=1024-64)로부터 화이트 신호의 영역이 시작된다.따라서, "966"으로 수평픽셀을 설정한 배경은 화이트 신호가 시작되는 960 픽셀에서 약간의 여유 픽셀(6 픽셀)을 두고 캡처하고자 하는 의도이다.수직 캡처 라인의 경우에는 수평 캡처 영역이 정해지면 그것을 기준으로 수직 라인이 정해지기 때문에 "10" 라인으로 지정한 것은 특별한 의미가 있는 것이 아니라 안정적인 캡처를 하기 위한 임의의 라인수를 지정한 것이다. 한편, 마이크로 컨트롤러(10)에서는 블랙 신호 캡처 영역을 (10,10)으로 지정한다. (10,10)으로 블랙 신호 캡처 영역을 지정한 것은 위에서 설명한 바와 같이 1024×768(XGA) 신호 입력의 경우, 블랙 신호가 영역이 수평 방향으로 0 픽셀 내지 64 픽셀이므로 약간의 여유(10 픽셀)를 두고 "10" 픽셀로 설정했으며, 수직 방향으로는 0 라인 내지 768 라인까지 어느 라인을 사용해도 무방하나, 편의상 "10" 라인으로 지정한 것이다.스케일러(16)에서는 A/D 컨버터에서 출력되는 데이터중 이미 지정해 놓은 (966,10) 대역의 신호를 캡처한 후 그 크기에 대한 정보를 마이크로 컨트롤러(10)으로 전송한다. 이때 그 크기에 대한 정보가 "255(0xffh)"보다 크거나 작을 경우, 마이크로 컨트롤러(10)에서는 A/D 컨버터의 입력게인 레지스터(input gain register) 값을 증가 또는 감소시킨 후 스케일러를 통하여 재측정하고, 결과치가 "255(0xffh)"가 될 때까지 상기의 과정을 반복한다. 그 후 그린(G) 신호, 블루(B) 신호에 대해서도 동일한 과정을 반복하여 조정을 행한 후 조정된 데이터값은 EEPROM(12)에 저장하고 다음 단계인 오프셋 조정을 동일한 과정으로 행한다.More specifically, when entering the adjustment mode of the A / D converter 14 under the control of the microcontroller 10, the 16 gray pattern as shown in Figure 2 using the OSD block unit 18. (16 steps from full black to full white), and then output the digital signal through the display port. In addition, a horizontal and vertical synchronization signal synchronized with the pattern are output at the same timing by using a display synchronization port and input to the D / A converter 24. The D / A converter 24 converts a digital signal into an analog signal, amplifies it to an input standard of a PC signal, and then inputs it to the multiplexer 22 using a three-channel buffer 28. As shown in FIG. 2, the 16 gray pattern signal is a signal generated using the OSD block in the scaler 16, and is a signal made for use as an input signal for A / D converter adjustment. 1024 pixels, 768 An example of an XGA-class (1024 x 768) resolution LCD panel with lines is described below. First, the XGA and 16 gray patterns generated from the OSD block are converted to digital data by the A / D converter. It is input to the scaler 16. On the other hand, the microcontroller 10 instructs the red signal capture range of the scaler 16 to be the point (966, 10) which is the white signal band. In the case of 16 gray 1024 × 768 (XGA) signals, the white signal capture range is specified as (966,10), which is divided into 16 equal parts of 1024 pixels horizontally. As such, the area of the white signal starts from 960 pixels (= 1024-64). Thus, a background with horizontal pixels set to " 966 " may have some marginal pixels (6 pixels) from 960 pixels where the white signal starts. In the case of a vertical capture line, a vertical line is defined based on a horizontal capture area, so specifying a "10" line is not particularly meaningful, but an arbitrary number of lines for stable capture. Is specified. On the other hand, the microcontroller 10 designates the black signal capture region as (10, 10). Specifying the black signal capture area as (10, 10) means that for 1024 x 768 (XGA) signal input, as described above, the black signal has some margin (10 pixels) because the area is 0 to 64 pixels in the horizontal direction. It is set to "10" pixels, and it is possible to use any line from 0 to 768 lines in the vertical direction, but it is designated as "10" line for convenience. In the scaler 16, among the data output from the A / D converter After capturing the signal of the designated (966, 10) band, information about the magnitude is transmitted to the microcontroller 10. At this time, if the information on the size is larger or smaller than "255 (0xffh)", the microcontroller 10 increases or decreases the input gain register value of the A / D converter and then re-measures it through the scaler. Then, the above process is repeated until the result value is "255 (0xffh)". Thereafter, the same procedure is repeated for the green (G) signal and the blue (B) signal, and the adjusted data values are stored in the EEPROM 12, and the next step, offset adjustment, is performed in the same process.
한편, 상기 디스플레이 포트로부터 출력된 수평 및 수직 동기신호는 로직 버퍼(30)를 거친후 상기 멀티플렉서(22)로 입력되는데, 이때 MUX 출력이 A/D 컨버터의 오프셋 및 이득 값을 조정하기 위한 패턴신호가 되도록 한다.Meanwhile, the horizontal and vertical synchronization signals output from the display port are input to the multiplexer 22 after passing through the logic buffer 30, wherein the MUX output is a pattern signal for adjusting the offset and gain values of the A / D converter. To be
즉, 상기 멀티플렉서(22)는 상기 마이크로 콘트롤러(10)의 제어에 따라 PC로부터의 영상신호와 테스트 패턴을 갖는 영상 신호를 순차적으로 A/D 컨버터(14)로 출력시키게 된다.That is, the multiplexer 22 sequentially outputs an image signal from a PC and an image signal having a test pattern to the A / D converter 14 under the control of the microcontroller 10.
이와 같이 구성된 본 발명에 따른 A/D 컨버터의 오프셋 및 이득 값 조정 장치의 동작을 도3에 나타낸 본 발명에 따른 A/D 컨버터의 오프셋 및 이득 값 조정 방법의 순서도를 참조하여 상세히 설명하면 다음과 같다.The operation of the offset and gain value adjusting device of the A / D converter according to the present invention configured as described above will be described in detail with reference to the flowchart of the offset and gain value adjusting method of the A / D converter according to the present invention shown in FIG. same.
도 3a를 참조하면, 상기 마이크로 컨트롤러(10)의 제어에 따라 A/D 컨버터(14)의 조정모드로 진입하는 경우에, 먼저 OSD 블록부(18)를 이용하여 소정의 테스트 패턴을 갖는 제1 영상신호를 생성한다(S10).Referring to FIG. 3A, when entering the adjustment mode of the A / D converter 14 under the control of the microcontroller 10, firstly having a predetermined test pattern by using the OSD block unit 18. A video signal is generated (S10).
다음에, 상기 제1 영상신호와 PC의 RGB 신호를 멀티플렉서(22)에 의해 멀티플렉싱하여 제2 영상신호를 획득한다(S20).Next, the first video signal and the RGB signal of the PC are multiplexed by the multiplexer 22 to obtain a second video signal (S20).
최종적으로, 상기 제2 영상신호를 A/D 컨버터(14)의 오프셋 및 이득 값 조정용 패턴으로 입력받아 각각의 RGB 신호에 대해 A/D 컨버터의 오프셋 및 이득 값 조정을 순차적으로 수행하게 된다(S30).Finally, the second image signal is input as an offset and gain value adjustment pattern of the A / D converter 14 to sequentially perform offset and gain value adjustment of the A / D converter for each RGB signal (S30). ).
상기 제2 단계는 도 3b에 도시된 바와 같이 상기 제1 영상신호에 동기된 수평 및 수직 동기신호를 동일한 타이밍으로 출력한후 상기 제1 영상신호를 D/A 컨버터(24)로 입력하는 단계(S22)와, 상기 D/A 컨버터(24)로부터 변환된 아날로그 신호를 PC신호의 입력규격으로 증폭한후 3채널 버퍼(28)를 통해 멀티플렉서(22)로 입력시키는 단계(S24)와, 상기 제1 영상신호에 동기된 수평 및 수직 동기신호를 로직 버퍼(30)를 통해 멀티플렉서(22)로 입력시키는 단계(S26)로 구성된다.In the second step, as shown in FIG. 3B, the horizontal and vertical synchronization signals synchronized with the first image signal are output at the same timing, and then the first image signals are input to the D / A converter 24 ( S22 and amplifying the analog signal converted from the D / A converter 24 to the input standard of the PC signal and inputting the multiplexer 22 through the three-channel buffer 28 (S24). In step S26, the horizontal and vertical synchronization signals synchronized with one video signal are input to the multiplexer 22 through the logic buffer 30.
본 발명에 따른 A/D 컨버터에서의 오프셋 및 이득 값 조정에 대해서는 도 4 내지 도 7에 상세하게 도시되어 있다.The offset and gain value adjustment in the A / D converter according to the present invention is shown in detail in FIGS. 4 to 7.
도 4는 A/D 컨버터에서의 전반적인 오프셋 및 이득 값 조정에 대해서 설명하는 순서도로서, 상기 16 그레이 패턴이 입력되면 화이트 조정 및 블랙 조정을 수행한다.FIG. 4 is a flowchart illustrating overall offset and gain value adjustment in the A / D converter. When the 16 gray pattern is input, white adjustment and black adjustment are performed.
도 5는 화이트 조정 및 블랙 조정에 대해 설명하는 순서도로서, 입력 캡쳐 범위를 설정하여 동일 패턴에서 RGB 각각의 크기를 동일하게 조정하되, 화이트 조정(이득값 조정)은 입력 캡쳐 범위로서 화이트 신호 검출 영역을 (966,10) 지점으로 하고, 블랙 조정(오프셋 조정)은 입력 캡쳐 범위로서 블랙 신호 검출 영역을 (10,10) 지점으로 한다는 차이를 가진다(도 2 참조). FIG. 5 is a flowchart illustrating white adjustment and black adjustment, in which the size of each RGB in the same pattern is adjusted by setting the input capture range, while the white adjustment (gain adjustment) is a white signal detection area as an input capture range. Is the (966, 10) point, and the black adjustment (offset adjustment) has the difference that the black signal detection area is the (10, 10) point as the input capture range (see Fig. 2).
도 6과 도 7은 각각 화이트 조정 및 블랙 조정에 대해 상세히 설명하는 순서도이다.6 and 7 are flowcharts illustrating details of white adjustment and black adjustment, respectively.
A/D 컨버터 내부의 이득값 및 오프셋 편차 조정 관련 레지스터는 8비트로 조정하게 되어 있으며, 0x00h ~ 0xffh 값으로 조정하게 되어 있다.이득값 관련 레지스트의 경우, 도 6를 참조하면, 마이크로 컨트롤러는 레지스터 초기화 후, A/D 컨버터의 이득값을 0x80h로 설정한 후 픽셀의 평균값이 255(0xffh)가 될 때까지 이득값을 증감시키게 되는데, 측정결과가 0xffh보다 적을 경우에는 AD 컨버터의 이득값에 해당하는 레지스터 값을 증가시킨 후 스케일러를 통하여 재측정하고, 결과치가 0xffh가 될 때까지 상기의 과정을 반복하며, 측정치가 0xffh보다 큰 경우는 AD 컨버터 레지스터 값을 감소시킨 후 0xffh가 될 때까지 그 과정을 반복한다. The registers related to gain and offset deviation adjustment in the A / D converter are adjusted to 8 bits and adjusted to values of 0x00h to 0xffh. In the case of a gain-related register, referring to FIG. After setting the gain value of the A / D converter to 0x80h, the gain value is increased or decreased until the average pixel value is 255 (0xffh). When the measurement result is less than 0xffh, it corresponds to the gain value of the AD converter. After increasing the register value, re-measure through the scaler and repeat the above process until the result is 0xffh.If the measurement is greater than 0xffh, reduce the AD converter register value and repeat the process until it becomes 0xffh. Repeat.
이러한 절차는 RGB 신호 각각에 대해서 동일한 과정을 반복하여 조정을 수행하며, 조정된 데이터값은 메모리부에 저장한후 다음 단계인 블랙 조정을 수행한다.This procedure performs the adjustment by repeating the same process for each of the RGB signals, and the adjusted data value is stored in the memory unit and then the black adjustment is performed.
도 7를 참조하면, 블랙 조정은 화이트 조정과 유사한 방법으로 행해지나, AD 컨버터 오프셋값을 0x00h로 설정한 후 픽셀의 평균값이 0이 될 때까지 오프셋값을 증감시킨다는 차이를 가진다.Referring to FIG. 7, the black adjustment is performed in a similar manner to the white adjustment, except that the AD converter offset value is set to 0x00h, and then the offset value is increased or decreased until the average value of the pixels becomes zero.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시형태에 국한되어 정해져서는 안되며 후술되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야만 한다.As described above, in the detailed description of the present invention, specific embodiments have been described, but various modifications can be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.
이와 같이, 본 발명은 평판모니터 및 영상기기의 신호처리보드내의 A/D 컨버터의 오프셋 및 이득 값 편차에 의한 화이트 밸런스 틀어짐 현상을 자동으로 조정하기 위한 것으로, 기존에는 장비를 사용하여 수동 또는 자동으로 조정하던 방식에서 벗어나 외부 장비의 도움 없이 보드내의 회로만으로 자동 조정함으로써 공장에서 A/D 컨버터의 조정을 통한 화이트 밸런스 조정시 소요되는 시간을 획기적으로 줄일 수 있어 생산성 향상 및 생산원가를 절약할 수 있는 효과가 있다.As described above, the present invention is to automatically adjust the white balance distortion caused by the deviation of the offset and gain value of the A / D converter in the signal processing board of the flat panel monitor and the imaging device. It is possible to improve productivity and save production cost by dramatically reducing the time required for white balance adjustment by adjusting the A / D converter in the factory by automatically adjusting only the circuits on the board without the help of external equipment. It works.
도 1은 본 발명에 따른 A/D 컨버터의 오프셋 및 이득 값 조정 장치 구성도.1 is a block diagram of a device for adjusting offset and gain values of an A / D converter according to the present invention.
도 2는 본 발명에 따른 A/D 컨버터의 오프셋 및 이득 값 조정에 사용되는 16 그레이 패턴을 도시하는 도면.2 shows a 16 gray pattern used for adjusting the offset and gain values of the A / D converter according to the present invention;
도 3은 본 발명에 따른 A/D 컨버터의 오프셋 및 이득 값 조정 방법의 순서도.3 is a flowchart illustrating a method of adjusting an offset and a gain value of an A / D converter according to the present invention.
도 4는 A/D 컨버터에서의 전반적인 오프셋 및 이득 값 조정에 대해서 설명하는 순서도.4 is a flowchart for explaining overall offset and gain value adjustment in an A / D converter.
도 5는 white 조정 및 black 조정에 대해 설명하는 순서도.5 is a flowchart for explaining white adjustment and black adjustment.
도 6과 도 7은 각각 white 조정 및 black 조정에 대해 상세히 설명하는 순서도.6 and 7 are flowcharts illustrating details of white adjustment and black adjustment, respectively.
※ 도면의 주요부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
10 : 마이크로 컨트롤러 14 : A/D 컨버터10: microcontroller 14: A / D converter
16 : 스케일러 18 : OSD 블록부16: scaler 18: OSD block portion
20 : LCD 패널 22 : 멀티플렉서20: LCD panel 22: multiplexer
24 : D/A 컨버터 26 : 증폭기24: D / A converter 26: amplifier
28 : 3채널 버퍼 30 : 로직 버퍼28: 3 channel buffer 30: logic buffer
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0074742A KR100515978B1 (en) | 2004-09-17 | 2004-09-17 | Automatic white balance apparatus and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0074742A KR100515978B1 (en) | 2004-09-17 | 2004-09-17 | Automatic white balance apparatus and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050002687A KR20050002687A (en) | 2005-01-10 |
KR100515978B1 true KR100515978B1 (en) | 2005-09-21 |
Family
ID=37218092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-0074742A KR100515978B1 (en) | 2004-09-17 | 2004-09-17 | Automatic white balance apparatus and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100515978B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007065182A (en) * | 2005-08-30 | 2007-03-15 | Sanyo Electric Co Ltd | Display apparatus |
KR100830465B1 (en) * | 2006-06-01 | 2008-05-20 | 엘지전자 주식회사 | Method and Apparatus for adjusting white balance of video display device |
KR100780141B1 (en) * | 2006-10-12 | 2007-11-27 | 엘지전자 주식회사 | Method for enhancing image qualiyty of video signal processing system |
-
2004
- 2004-09-17 KR KR10-2004-0074742A patent/KR100515978B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050002687A (en) | 2005-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6795063B2 (en) | Display apparatus and method for gamma correction | |
CN101667416B (en) | Method for adjusting and analyzing color temperature and GAMMA of display | |
KR100859938B1 (en) | Method and device of rapidly generating a gray-level versus brightness curve of a display | |
JP2016197854A (en) | Signal processing device, signal processing method, and camera system | |
US7545299B2 (en) | Analog front end device | |
JP5147219B2 (en) | Automatic image adjustment system | |
KR100515978B1 (en) | Automatic white balance apparatus and method thereof | |
KR100514749B1 (en) | Apparatus and method for auto calibration of display device | |
KR20080056624A (en) | Method and device of rapidly generating a gray-level versus brightness curve of a display | |
KR20010002554A (en) | Setting method for gain and offset value in Liquid Crystal Display | |
KR20080067226A (en) | Method for removing rgb declination of color space converter | |
JP2007041296A (en) | Image processor and method, and program and recording medium | |
JP2005249596A (en) | Method of calibrating plurality of color monitors | |
KR100474076B1 (en) | Auto white balance circuit responds to light source and movie camera using auto white balence circuit responds to light source | |
KR100562869B1 (en) | Signal Processing System for Testing A/D Converter and Method thereof | |
KR20050067931A (en) | Apparatus and method for calibrating adc of video display device | |
JP2000181407A (en) | Liquid crystal display device | |
KR20010076835A (en) | Auto white balancing device and method of digital camera | |
KR100581866B1 (en) | Method and apparatus for white balance adjustment, and display panel comprising the same | |
KR20050056782A (en) | Automatical white balance adjustment apparatus | |
WO2022190247A1 (en) | Panel driving circuit | |
KR100664030B1 (en) | Video adjustment apparatus for display unit | |
KR100531858B1 (en) | Auto white valance apparatus for display apparatus | |
JP4982915B2 (en) | Digital signal processing integrated circuit and display device | |
KR100970957B1 (en) | Setting Method For Offset And Gain Value In Liquid Crystal Display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G15R | Request for early opening | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130625 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140725 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150813 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160725 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 14 |