JPH0764529A - Multi-display device - Google Patents
Multi-display deviceInfo
- Publication number
- JPH0764529A JPH0764529A JP5213729A JP21372993A JPH0764529A JP H0764529 A JPH0764529 A JP H0764529A JP 5213729 A JP5213729 A JP 5213729A JP 21372993 A JP21372993 A JP 21372993A JP H0764529 A JPH0764529 A JP H0764529A
- Authority
- JP
- Japan
- Prior art keywords
- core
- control circuit
- rgb
- reference signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】マルチディスプレイ装置に関し、
マルチディスプレイ全体の輝度やコントラストなどの調
整に関する。[Industrial application] Multi-display device
Adjusting the brightness and contrast of the entire multi-display.
【0002】[0002]
【従来の技術】テレビセットを積み上げて、一つの画面
を構成するマルチディスプレイは、前面投射型や背面投
射型の大画面ディスプレイよりも奥行きが短く比較的輝
度が高いため、イベント会場やショールームなどで多用
されるようになってきた。個々のテレビセット(以下コ
アと呼ぶ)は、ブラウン管式の直視タイプものやプロジ
ェクションタイプのものが実用化されている。なかでも
プロジェクションタイプのものは、直視タイプに比べ画
面がフラットでコアとコアとのつなぎ目が細いことなど
から、よく用いられるようになっている。2. Description of the Related Art A multi-display that stacks up a TV set to form one screen has a shorter depth and relatively higher brightness than a large screen of front projection type or rear projection type. It has become popular. Individual television sets (hereinafter referred to as cores) have been put into practical use as CRT-type direct-viewing type and projection type. Among them, the projection type is often used because the screen is flat and the joints between the cores are thin compared to the direct-view type.
【0003】マルチディスプレイには、例えば図2に示
すように4個のコア1a〜1dから構成されるものがあ
る。図3は図2におけるマルチディスプレイのシステム
構成例を示す図である。40は画像拡大装置、14a〜
14d及び41は映像信号入力端子、1a〜1dはコア
である。左上部にあるコア1aには、通常の映像信号の
水平,垂直の走査期間の前半1/2が画面一杯に表示さ
れる様に、画像拡大装置40から映像信号出力がされて
加えられる。同様に右上にあるコア1bには、前記映像
信号の水平走査期間の後半1/2、垂直走査期間の前半
1/2が画面一杯に表示される様に、画像拡大装置40
から映像信号出力が加えられる。コア1c,コア1dに
対しても同様の処理が行われる。Some multi-displays include, for example, four cores 1a to 1d as shown in FIG. FIG. 3 is a diagram showing a system configuration example of the multi-display in FIG. 40 is an image enlarging device, 14a-
14d and 41 are video signal input terminals, and 1a to 1d are cores. A video signal is output from the image enlarging device 40 and added to the core 1a in the upper left portion so that the first half of the horizontal and vertical scanning periods of the normal video signal is displayed on the full screen. Similarly, in the core 1b at the upper right, the image enlarging device 40 is arranged so that the latter half of the horizontal scanning period and the first half of the vertical scanning period of the video signal are displayed in full screen.
The video signal output is added from. Similar processing is performed on the cores 1c and 1d.
【0004】ここで、コア1a〜1dからなるマルチデ
ィスプレイ全体の輝度やコントラストなどは、初期調整
時にコア間で輝度差のないように、サービスマンにより
コア毎に厳密に調整され、その調整した値が固定されて
いる。このため、単体のテレビセットなどのように、輝
度やコントラストあるいは色相などを、ユーザーが好み
に合わせて自由に調整することができない。これに対し
て特開平4−285992では、映像信号のオーバース
キャン期間に挿入した基準信号を光検出器で検出して、
各コアの検出レベルが基準コアの検出レベルに一致する
ように制御しておき、基準コアのコントラストを調整す
ることで全体のコントラストを変えるようにしている。Here, the brightness and contrast of the entire multi-display including the cores 1a to 1d are strictly adjusted for each core by a serviceman so that there is no brightness difference between the cores at the time of initial adjustment, and the adjusted values are set. Is fixed. For this reason, it is not possible for the user to freely adjust the brightness, contrast, hue, etc., as in a single TV set. On the other hand, in Japanese Patent Laid-Open No. 4-285992, a photodetector detects a reference signal inserted in an overscan period of a video signal,
The detection level of each core is controlled to match the detection level of the reference core, and the overall contrast is changed by adjusting the contrast of the reference core.
【0005】[0005]
【発明が解決しようとする課題】上記従来技術では、白
レベルを検出してコントラストの調整を行なっているだ
けで、輝度調整や色相調整などについては特に触れられ
ていなかった。In the above-mentioned prior art, only the white level is detected and the contrast is adjusted, but the brightness adjustment and the hue adjustment are not particularly mentioned.
【0006】[0006]
【課題を解決するための手段】そこで、本発明では黒レ
ベルと白レベルの基準信号電圧を、コアのCRTのカソ
ード段から検出し、該検出した各コアの黒レベル電圧と
白レベル電圧を基準コアのそれに一致するよう各コアを
フィードバック制御する。Therefore, in the present invention, the reference signal voltages of the black level and the white level are detected from the cathode stage of the CRT of the core, and the detected black level voltage and the white level voltage of each core are used as the reference. Feedback control each core to match that of the core.
【0007】[0007]
【作用】これにより、基準コアのコントラスト,輝度,
色相,画質を調整するだけで、マルチディスプレイ全体
のコントラスト,輝度,色相,画質を調整することがで
きる。[Operation] As a result, the contrast, brightness, and
The contrast, brightness, hue, and image quality of the entire multi-display can be adjusted simply by adjusting the hue and image quality.
【0008】[0008]
【実施例】図1に本発明の第1の実施例を示す。ここで
は、説明を簡単にするため図3に示すようなコアを4個
用いた場合を例にとって説明する。FIG. 1 shows the first embodiment of the present invention. Here, in order to simplify the description, a case where four cores as shown in FIG. 3 are used will be described as an example.
【0009】図1はコア1a〜1d、白レベル基準電源
2、黒レベル基準電源3、タイミング発生回路4、コン
トラスト調整用電源5、輝度調整用電源6、比較制御回
路18からなる。コア1a〜1dは、基準信号挿入ブロ
ック19、コントラスト制御回路8、輝度制御回路9、
CRT(陰極線管)駆動回路10、CRT11、からな
る。FIG. 1 includes cores 1a to 1d, a white level reference power supply 2, a black level reference power supply 3, a timing generation circuit 4, a contrast adjustment power supply 5, a brightness adjustment power supply 6, and a comparison control circuit 18. The cores 1a to 1d include a reference signal insertion block 19, a contrast control circuit 8, a brightness control circuit 9,
It comprises a CRT (cathode ray tube) drive circuit 10 and a CRT 11.
【0010】動作は次の通りである。The operation is as follows.
【0011】タイミング発生回路4の出力でコア1a〜
1dの基準信号挿入ブロック19内の基準信号挿入用S
W7が切換えられ、端子15,16,17に接続され
る。端子15には白レベル基準電源2、端子17には黒
レベル基準電源3、端子16には外部映像信号が印加さ
れている。これにより図4に示すような、白レベルと黒
レベルからなる基準信号を例えばオーバースキャン期間
に挿入した映像信号を形成しコントラスト制御回路8に
入力する。白レベル基準電源2と黒レベル基準電源3は
各コア共通に印加しているので、各コアに同じ基準信号
を挿入することになる。The core 1a ...
Reference signal insertion S in the reference signal insertion block 19 of 1d
W7 is switched and connected to terminals 15, 16 and 17. A white level reference power supply 2 is applied to the terminal 15, a black level reference power supply 3 is applied to the terminal 17, and an external video signal is applied to the terminal 16. As a result, as shown in FIG. 4, a reference signal having a white level and a black level is inserted into the contrast control circuit 8 to form a video signal, for example, inserted in the overscan period. Since the white level reference power supply 2 and the black level reference power supply 3 are commonly applied to each core, the same reference signal is inserted into each core.
【0012】基準信号を挿入された映像信号は、コント
ラスト制御回路8で電圧振幅が、輝度制御回路9で黒レ
ベルが決められ、CRT(陰極線管)駆動回路10で電
圧増幅されて、CRT11のカソードに印加され、CR
T11から出射された光で映像を表示する。The video signal into which the reference signal has been inserted has the voltage amplitude determined by the contrast control circuit 8 and the black level determined by the brightness control circuit 9 and voltage-amplified by the CRT (cathode ray tube) drive circuit 10 to produce the cathode of the CRT 11. Applied to the CR
An image is displayed by the light emitted from T11.
【0013】一方、カソードの電圧は検出抵抗12,1
3を介して比較制御回路18に入力している。比較制御
回路18では、各コアのカソードから検出した白レベル
と黒レベルを取り出す。そして、基準コアを例えば1d
として、各コアの白レベルと黒レベルが基準コア1dの
それに一致するように各コアのコントラスト制御回路
8、輝度制御回路9をフィードバック制御する。これに
より、各コアの黒レベルと白レベルは常に基準コアの黒
レベルと白レベルに一致することになる。On the other hand, the voltage of the cathode is detected by the detection resistors 12, 1.
3 is input to the comparison control circuit 18. The comparison control circuit 18 extracts the white level and the black level detected from the cathode of each core. Then, the reference core is, for example, 1d
As a result, the contrast control circuit 8 and the brightness control circuit 9 of each core are feedback-controlled so that the white level and the black level of each core match those of the reference core 1d. As a result, the black level and the white level of each core always match the black level and the white level of the reference core.
【0014】比較制御回路18は例えば図5に示すよう
に、マイコン70を主体にA/Dコンバータ71a,7
1b,71c,71d、とD/Aコンバータ73a,7
4a,73b,74b,73c,74cで構成できる。For example, as shown in FIG. 5, the comparison control circuit 18 is mainly composed of a microcomputer 70 and A / D converters 71a, 7a.
1b, 71c, 71d, and D / A converters 73a, 7
4a, 73b, 74b, 73c, 74c.
【0015】A/Dコンバータ71a,71b,71
c,71dにはコア1a,コア1b,コア1c、コア1
dのカソードから抵抗12,13を介して検出した映像
信号が入力される。A/Dコンバータ71a,71b,
71c,71dの変換タイミングは、もちろん白レベル
と黒レベルの基準信号挿入位置であり、変換タイミング
パルスは、例えば水平・垂直同期(Hsync,Vsy
nc)をマイコン70の割込み信号にして、ソフトウエ
アで生成してもよい。もちろん専用の論理回路で構成し
てもよい。このA/Dコンバータ71a,71b,71
c,71dで白レベルと黒レベルがA/D変換され、マ
イコン70に取り込まれる。図6を使ってマイコン70
の動作の概念を示す。A / D converters 71a, 71b, 71
c, 71d, core 1a, core 1b, core 1c, core 1
A video signal detected through the resistors 12 and 13 is input from the cathode of d. A / D converters 71a, 71b,
The conversion timings of 71c and 71d are, of course, the reference signal insertion positions of the white level and the black level, and the conversion timing pulse is, for example, horizontal / vertical synchronization (Hsync, Vsy).
nc) may be an interrupt signal of the microcomputer 70 and may be generated by software. Of course, a dedicated logic circuit may be used. This A / D converter 71a, 71b, 71
The white level and the black level are A / D converted by c and 71d and taken into the microcomputer 70. Microcomputer 70 using FIG.
The concept of the operation of is shown.
【0016】マイコン70に取り込まれたコア1a,コ
ア1b,コア1c,コア1dの白レベルと黒レベルの情
報がある。このうち、黒レベルの情報はそのまま比較器
22a,22b,22cに入力される。白レベルは黒レ
ベルとの差をとって振幅レベルの情報として比較器21
a,21b,21cに入力される。ここで、コアdの黒
レベルと振幅レベルの情報が、比較器22a,22b,
22c,21a,21b,21cの基準の情報となる。
すなわち、比較器22a,22b,22cの出力は各コ
アの黒レベルの制御情報になり、比較器21a,21
b,21cの出力は各コアの振幅レベルの制御情報にな
る。この黒レベルの制御情報で、輝度の制御を、振幅レ
ベルの情報でコントラストを制御する。もちろんここま
で述べたことは、マイコン70のソフトウエア処理であ
る。実際には、図5に示すように、例えば、コア1aの
黒レベルの制御情報(比較器22aの出力に相当)はD
/Aコンバータ74aでアナログ電圧に変換されて、コ
ア1aの輝度制御回路9を制御し、振幅レベルの制御情
報(比較器21aの出力に相当)はD/Aコンバータ7
3aでアナログ電圧に変換されて、コア1aのコントラ
スト制御回路8を制御する。コア1b,コア1cについ
ても同様である。There is information on the white level and the black level of the core 1a, the core 1b, the core 1c, and the core 1d fetched by the microcomputer 70. Of these, the black level information is directly input to the comparators 22a, 22b, 22c. The white level and the black level are taken as a difference to obtain the amplitude level information from the comparator 21.
a, 21b, 21c. Here, the information of the black level and the amplitude level of the core d is compared with the comparators 22a, 22b,
It becomes the reference information of 22c, 21a, 21b, and 21c.
That is, the output of the comparators 22a, 22b, 22c becomes the black level control information of each core, and the comparators 21a, 21b
The outputs of b and 21c become control information of the amplitude level of each core. The black level control information controls the brightness and the amplitude level information controls the contrast. Of course, what has been described so far is the software processing of the microcomputer 70. Actually, as shown in FIG. 5, for example, the black level control information (corresponding to the output of the comparator 22a) of the core 1a is D
The A / A converter 74a converts the analog voltage to control the brightness control circuit 9 of the core 1a, and the amplitude level control information (corresponding to the output of the comparator 21a) is supplied to the D / A converter 7.
It is converted into an analog voltage by 3a and controls the contrast control circuit 8 of the core 1a. The same applies to the cores 1b and 1c.
【0017】ここで、コントラスト調整用電源5、輝度
調整用電源6でコントラスト制御回路8、輝度制御回路
9の制御電圧を変え、基準コア1dの白レベルと黒レベ
ルを変える。この時、上記フィードバック制御により、
各コアの黒レベルと白レベルも同時に変わることにな
る。すなわち、基準コアのコントラストと輝度を変える
だけでマルチディスプレイ全体のコントラストと輝度を
変えることができる。Here, the control voltage of the contrast control circuit 8 and the brightness control circuit 9 are changed by the contrast adjusting power source 5 and the brightness adjusting power source 6 to change the white level and the black level of the reference core 1d. At this time, by the above feedback control,
The black level and white level of each core will change at the same time. That is, it is possible to change the contrast and brightness of the entire multi-display simply by changing the contrast and brightness of the reference core.
【0018】図7に本発明の第2の実施例を示す。本実
施例の特徴はマルチディスプレイ全体の色相を変えるこ
とができる点である。第一の実施例と同様、説明を簡単
にするため図2に示すようなコアを4個用いた場合を例
にとって説明する。FIG. 7 shows a second embodiment of the present invention. The feature of this embodiment is that the hue of the entire multi-display can be changed. Similar to the first embodiment, a case where four cores as shown in FIG. 2 are used will be described as an example to simplify the description.
【0019】図7はコア101a〜101d、白レベル
基準電源2、黒レベル基準電源3、タイミング発生回路
4、電圧振幅調整用電源105R,105G,105
B、DCレベル調整用電源106R,106G,106
B、比較制御回路118からなる。コア101a〜10
1dは、基準信号挿入ブロック119R,119G,1
19B、電圧可変増幅器108R,108G,108
B、クランプ回路109R,109G,109B、CR
T(陰極線管)駆動回路110R,110G,110
B、CRT111R,111G,111B,からなる。FIG. 7 shows cores 101a to 101d, white level reference power supply 2, black level reference power supply 3, timing generation circuit 4, voltage amplitude adjusting power supplies 105R, 105G and 105.
B, DC level adjusting power supply 106R, 106G, 106
B is composed of a comparison control circuit 118. Cores 101a-10
1d is a reference signal insertion block 119R, 119G, 1
19B, voltage variable amplifiers 108R, 108G, 108
B, clamp circuits 109R, 109G, 109B, CR
T (cathode ray tube) drive circuit 110R, 110G, 110
B, CRT 111R, 111G, 111B.
【0020】動作は次の通りである。The operation is as follows.
【0021】コア101a〜101dの入力は例えばR
GBとする。端子114aR,114aG,114aB
に印加されたRGBの映像信号は、基準信号挿入ブロッ
ク119R,119G,119Bでそれぞれ基準信号を
挿入される。基準信号挿入ブロックの詳細は第1の実施
例と同じなので説明は省く。The input of the cores 101a to 101d is, for example, R
Let's say GB. Terminals 114aR, 114aG, 114aB
The reference signals of the RGB image signals applied to the reference signals are respectively inserted in the reference signal insertion blocks 119R, 119G, and 119B. The details of the reference signal insertion block are the same as those in the first embodiment, and the description thereof will be omitted.
【0022】基準信号を挿入されたRGBの映像信号
は、それぞれ電圧可変増幅器108R,108G,10
8Bで電圧振幅が、クランプ回路109R,109G,
109B、でDCレベルが決められ、CRT(陰極線
管)駆動回路110R,110G,110Bで電圧増幅
されて、CRT111R,111G,111Bのカソー
ドに印加され、CRT111R,111G,111Bか
ら出射された光で映像を表示する。The RGB video signals into which the reference signals are inserted are voltage variable amplifiers 108R, 108G, 10 respectively.
The voltage amplitude at 8B is clamp circuits 109R, 109G,
The DC level is determined by 109B, the voltage is amplified by the CRT (cathode ray tube) drive circuits 110R, 110G, 110B, the voltage is applied to the cathodes of the CRTs 111R, 111G, 111B, and the images are emitted from the CRTs 111R, 111G, 111B. Is displayed.
【0023】一方、カソードの電圧は検出抵抗12R,
12G,12B,13R,13G,13Bを介して比較
制御回路118に入力している。比較制御回路118で
は、各コアのカソードから検出したRGBそれぞれの白
レベルと黒レベルを取り出す。そして、基準コアを例え
ば1dとして、各コアRGBの白レベルと黒レベルが基
準コア1dのそれに一致するように各コアの電圧可変増
幅器108R,108G,108B、クランプ回路10
9R,109G,109Bをフィードバック制御する。
従って、各コアRGBの白レベルと黒レベルは常に基準
コアRGBの白レベルと黒レベルに一致している。On the other hand, the cathode voltage is the detection resistance 12R,
It is input to the comparison control circuit 118 via 12G, 12B, 13R, 13G and 13B. The comparison control circuit 118 extracts the white level and the black level of each RGB detected from the cathode of each core. The reference core is, for example, 1d, and the voltage variable amplifiers 108R, 108G, 108B and the clamp circuit 10 of each core are arranged so that the white level and the black level of each core RGB match that of the reference core 1d.
Feedback control is performed on 9R, 109G, and 109B.
Therefore, the white level and the black level of each core RGB always match the white level and the black level of the reference core RGB.
【0024】なお、比較制御回路118は例えば図5に
示す回路で良い。もちろん、各コアのRGB信号に対応
するように、A/Dコンバータ及びD/Aコンバータは
その個数を増やすことは言うまでもない。回路の動作そ
のものは第1の実施例と同じなので説明は省く。The comparison control circuit 118 may be, for example, the circuit shown in FIG. Needless to say, the number of A / D converters and D / A converters is increased so as to correspond to the RGB signals of each core. The operation of the circuit itself is the same as that of the first embodiment, so its explanation is omitted.
【0025】ここで、例えば電圧振幅調整用電源105
Rで電圧可変増幅器108Rの制御電圧を変え、基準コ
ア1dのRの電圧振幅を変える。この時上記フィードバ
ック制御により、各コアのRの電圧振幅も同時に変わる
ことになる。すなわち、基準コアのRGBの電圧振幅を
変えるだけでマルチディスプレイ全体の色相を変えるこ
とができる。RGBのDCレベルについても電圧振幅と
同様の操作ができることは言うまでもない。Here, for example, the voltage amplitude adjusting power supply 105
The control voltage of the variable voltage amplifier 108R is changed by R, and the voltage amplitude of R of the reference core 1d is changed. At this time, the voltage amplitude of R of each core also changes at the same time by the feedback control. That is, the hue of the entire multi-display can be changed only by changing the RGB voltage amplitudes of the reference core. It goes without saying that the same operation as the voltage amplitude can be performed on the DC levels of RGB.
【0026】図8に本発明の第3の実施例を示す。本実
施例の特徴はマルチディスプレイ全体の画質調整を行な
うことである。図8の回路構成で図1と大きく異なるの
は画質調整回路をフィードバック制御する点である。FIG. 8 shows a third embodiment of the present invention. The feature of this embodiment is that the image quality of the entire multi-display is adjusted. The circuit configuration of FIG. 8 is largely different from that of FIG. 1 in that the image quality adjustment circuit is feedback-controlled.
【0027】図1と異なる点を説明する。基準信号挿入
ブロック19で基準信号を挿入した映像信号は、画質調
整回路20でアパーチャ補正行ない、コントラスト制御
回路8、輝度制御回路9、CRT駆動回路10を通っ
て、CRT11に印加される。Differences from FIG. 1 will be described. The image signal into which the reference signal is inserted by the reference signal insertion block 19 is applied to the CRT 11 through the image quality adjustment circuit 20, the aperture correction, the contrast control circuit 8, the brightness control circuit 9, and the CRT drive circuit 10.
【0028】カソードから抵抗12,13を介して検出
された基準信号は比較制御回路に入力される。比較制御
回路218の構成は例えば図5と同じで良い。もちろん
出力は一つなのでA/Dコンバータの個数は各コア一づ
つにすることは言うまでもない。一方、カソードから抵
抗12,13を介して検出された基準信号は画質調整回
路でアパーチャ補正を受けているため、図9のようにオ
ーバーシュートΔVo、アンダーシュトΔVuのついた
波形になっている。比較制御回路218のA/Dコンバ
ータ71a,71b,71c,71dではこの基準信号
を図9のA/D変換パルスのタイミングでA/D変換す
る。マイコン70ではA/D変換した値からこのオーバ
ーシュートΔVo、アンダーシュトΔVuを求める。そ
して、各コアのオーバーシュートΔVo、アンダーシュ
トΔVuが基準コアのそれに一致するように各コアの画
質調整回路20をフィードバック制御する。The reference signal detected from the cathode through the resistors 12 and 13 is input to the comparison control circuit. The configuration of the comparison control circuit 218 may be the same as that shown in FIG. 5, for example. Of course, since there is only one output, it goes without saying that the number of A / D converters should be one for each core. On the other hand, since the reference signal detected from the cathode through the resistors 12 and 13 has been subjected to aperture correction by the image quality adjustment circuit, it has a waveform with overshoot ΔVo and undershoot ΔVu as shown in FIG. In the A / D converters 71a, 71b, 71c, 71d of the comparison control circuit 218, this reference signal is A / D converted at the timing of the A / D conversion pulse of FIG. The microcomputer 70 obtains the overshoot ΔVo and the undershoot ΔVu from the A / D converted values. Then, the image quality adjustment circuit 20 of each core is feedback-controlled so that the overshoot ΔVo and the undershoot ΔVu of each core match those of the reference core.
【0029】従って、各コアの画質は常に基準コアの画
質に一致している。Therefore, the image quality of each core always matches the image quality of the reference core.
【0030】ここで、画質調整用電源21で画質調整回
路20の制御電圧を変えると、基準コア1dのオーバー
シュートΔVo、アンダーシュトΔVuが変わる。この
時、上記フィードバック制御により各コアのオーバーシ
ュート、アンダーシュトの量も同時に変わることにな
る。すなわち、基準コアの画質調整を行なうだけでマル
チディスプレイ全体の画質調整を行なうことができる。
なお、本実施例では水平方向についてのみ述べたが、垂
直方向についても例えば図10に示す基準信号の波形を
用いれば良い。When the control voltage of the image quality adjusting circuit 20 is changed by the image quality adjusting power source 21, the overshoot ΔVo and the undershoot ΔVu of the reference core 1d are changed. At this time, the amount of overshoot and undershoot of each core also changes at the same time due to the feedback control. That is, the image quality of the entire multi-display can be adjusted only by adjusting the image quality of the reference core.
Although only the horizontal direction is described in the present embodiment, the waveform of the reference signal shown in FIG. 10 may be used for the vertical direction, for example.
【0031】基準信号は例えば、5水平走査周期分挿入
し、A/D変換は水平走査周期毎にA/D変換パルス1
l〜8lで行なうものとすると、3lと5lの差がオー
バーシュートΔVとなる。水平方向の場合と同様に基準
コアのΔVに各コアのそれが一致するよう画質調整回路
をフィードバック制御しておき、基準コアのΔVを変え
ることで垂直方向のマルチディスプレイ全体の画質を変
えることができる。もちろん、この時の画質調整回路は
垂直方向のオーバーシュートなどが調整できる回路を用
いることは言うまでもない。For example, the reference signal is inserted for 5 horizontal scanning cycles, and the A / D conversion is performed by the A / D conversion pulse 1 for each horizontal scanning cycle.
If it is performed with 1 to 8 l, the difference between 3 l and 5 l becomes the overshoot ΔV. As in the case of the horizontal direction, the image quality adjustment circuit is feedback-controlled so that the ΔV of the reference core matches that of each core, and by changing the ΔV of the reference core, the image quality of the entire vertical multi-display can be changed. it can. Needless to say, the image quality adjusting circuit at this time uses a circuit capable of adjusting the vertical overshoot or the like.
【0032】以上、ブラウン管式コアによるマルチディ
スプレイを例にとって説明したが、液晶パネルを用いた
コアからなるマルチディスプレイについても同様の効果
を実現できる。この時、CRT駆動電圧の代わりに液晶
パネルの駆動電圧を検出すればよい。また、4個のコア
で構成されるマルチディスプレイだけでなく6個や12
個,24個などコアの個数はいくつでもよいことは言う
までもない。Although the multi-display using the CRT type core has been described above as an example, the same effect can be realized in the multi-display including the core using the liquid crystal panel. At this time, the drive voltage of the liquid crystal panel may be detected instead of the CRT drive voltage. In addition to the multi-display consisting of 4 cores, 6 or 12
It goes without saying that any number of cores such as 24 and 24 may be used.
【0033】[0033]
【発明の効果】本発明によれば、マルチディスプレ全体
のコントラスト調整,輝度調整,色相調整,画質調整を
簡単に行なうことができる。According to the present invention, it is possible to easily perform contrast adjustment, brightness adjustment, hue adjustment, and image quality adjustment of the entire multi-display.
【図1】本発明の第1の実施例を示す構成図である。FIG. 1 is a configuration diagram showing a first embodiment of the present invention.
【図2】画像表示装置の設置を示す構成図である。FIG. 2 is a configuration diagram showing installation of an image display device.
【図3】マルチディスプレイの構成を示すブロック図で
ある。FIG. 3 is a block diagram showing a configuration of a multi-display.
【図4】基準信号を表すタイミング図である。FIG. 4 is a timing diagram showing a reference signal.
【図5】比較制御回路18の構成図である。5 is a configuration diagram of a comparison control circuit 18. FIG.
【図6】マイコン70の動作概念説明図である。FIG. 6 is an explanatory diagram of an operation concept of the microcomputer 70.
【図7】本発明の第2の実施例を示す図である。FIG. 7 is a diagram showing a second embodiment of the present invention.
【図8】本発明の第3の実施例を示す構成図である。FIG. 8 is a configuration diagram showing a third embodiment of the present invention.
【図9】第3の実施例の動作を説明する基準信号の波形
図である。FIG. 9 is a waveform diagram of a reference signal for explaining the operation of the third embodiment.
【図10】第3の実施例の動作を説明する基準信号の波
形図である。FIG. 10 is a waveform diagram of a reference signal for explaining the operation of the third embodiment.
1a〜1d,101a〜101d,201a〜201d
…コア、18,118,218…比較制御回路、2…白
レベル基準電源、3…黒レベル基準電源、19…基準信
号挿入ブロック、8…コントラスト制御回路、9…輝度
制御回路、10,110R,110G,110B…CR
T駆動回路、11,111R,111G,111B…C
RT、4…タイミング発生回路、5…コントラスト調整
用電源、6…輝度調整用電源、108R,108G,1
08B…電圧可変増幅器、109R,109G,109
B…クランプ回路、105R,105G,105B…電
圧振幅調整用電源、106R,106G,106B…D
Cレベル調整用電源、7…基準信号挿入用SW、40…
画像拡大装置、70…マイコン、71a,71b,71
c,71d…A/Dコンバータ、73a,73b,73
c,73d,74a,74b,74c,74d…D/A
コンバータ。1a to 1d, 101a to 101d, 201a to 201d
... Core, 18, 118, 218 ... Comparison control circuit, 2 ... White level reference power supply, 3 ... Black level reference power supply, 19 ... Reference signal insertion block, 8 ... Contrast control circuit, 9 ... Luminance control circuit, 10, 110R, 110G, 110B ... CR
T drive circuit, 11, 111R, 111G, 111B ... C
RT, 4 ... Timing generation circuit, 5 ... Contrast adjustment power supply, 6 ... Luminance adjustment power supply, 108R, 108G, 1
08B ... Voltage variable amplifier, 109R, 109G, 109
B ... Clamp circuit, 105R, 105G, 105B ... Voltage amplitude adjusting power supply, 106R, 106G, 106B ... D
C level adjustment power supply, 7 ... Reference signal insertion SW, 40 ...
Image enlarging device, 70 ... Microcomputer, 71a, 71b, 71
c, 71d ... A / D converter, 73a, 73b, 73
c, 73d, 74a, 74b, 74c, 74d ... D / A
converter.
Claims (3)
て、1枚の画像を表示するマルチディスプレイ装置にお
いて、 各コアのコントラスト及び輝度制御前段の、映像信号の
帰線期間中又はオーバースキャン相当期間に、基準信号
を挿入する基準信号挿入回路と、 前記各コアの基準信号を、コントラスト及び輝度制御後
に検出する検出回路と、 該各コアのうち、任意の一つのコアを基準コアとし、該
基準コアのコントラスト及び輝度制御後に取り出した基
準信号と、前記基準コアを除く該各コアのコントラスト
及び輝度制御後に取り出した基準信号とを比較し、該比
較した結果を出力する比較制御回路と、 該比較制御回路の出力で、前記基準コアを除く該各コア
のコントラスト及び輝度を制御するコントラスト及び輝
度制御回路と、 前記基準コアのコントラスト及び輝度を制御するコント
ラスト及び輝度制御回路と、 該基準コアのコントラスト及び輝度制御回路を制御する
制御回路と、から成るコントラスト,輝度一斉制御回路
を設けたことを特徴とするマルチディスプレイ装置。1. A multi-display device which displays a single image by combining a plurality of image display devices (cores), and which corresponds to the contrast and brightness control of each core, during a blanking period of a video signal or overscan. A reference signal insertion circuit for inserting a reference signal in a period, a detection circuit for detecting the reference signal of each core after contrast and brightness control, and an arbitrary one of the cores as a reference core, A comparison control circuit that compares the reference signal extracted after the contrast and brightness control of the reference core with the reference signal extracted after the contrast and brightness control of each core except the reference core, and outputs the comparison result; A contrast and brightness control circuit for controlling the contrast and brightness of each core except the reference core at the output of the comparison control circuit; A multi-display in which a contrast / brightness simultaneous control circuit including a contrast / brightness control circuit for controlling the contrast / brightness of the quasi-core and a control circuit for controlling the contrast / brightness control circuit of the reference core is provided. apparatus.
て、1枚の画像を表示するマルチディスプレイ装置にお
いて、 各コアのRGB振幅制御及びRGB直流レベル制御前段
の、映像信号の帰線期間中又はオーバースキャン相当期
間に、基準信号を挿入する基準信号挿入回路と、 前記各コアの基準信号を、RGB振幅制御及びRGB直
流レベル制御後にRGB別々に検出する検出回路と、 該各コアのうち、任意の一つのコアを基準コアとし、該
基準コアのRGB振幅制御及びRGB直流レベル制御後
に取り出したRGB基準信号と、前記基準コアを除く該
各コアのRGB振幅制御及びRGB直流レベル制御後に
取り出したRGB基準信号とを比較し、該比較した結果
を出力する比較制御回路と、 該比較制御回路の出力で、前記基準コアを除く該各コア
のRGB振幅及びRGB直流レベルを制御するRGB振
幅及びRGB直流レベル制御回路と、 前記基準コアのRGB振幅及びRGB直流レベルを制御
するRGB振幅及びRGB直流レベル制御回路と、 該基準コアのRGB振幅及びRGB直流レベル制御回路
を制御する制御回路と、から成るRGB振幅,RGB直
流レベル一斉制御回路を設けたことを特徴とするマルチ
ディスプレイ装置。2. A multi-display device for displaying a single image by combining a plurality of image display devices (cores), in which RGB amplitude control and RGB DC level control of each core are performed during a blanking period of a video signal. Alternatively, in a period corresponding to overscan, a reference signal insertion circuit that inserts a reference signal, a detection circuit that detects the reference signal of each core separately for RGB after RGB amplitude control and RGB DC level control, and among the cores, An arbitrary one core is used as a reference core, and an RGB reference signal extracted after RGB amplitude control and RGB DC level control of the reference core, and RGB amplitude control and RGB DC level control of each core except the reference core are extracted. The reference core is divided by an output of the comparison control circuit that compares the RGB reference signal and outputs the result of the comparison. An RGB amplitude and RGB DC level control circuit that controls the RGB amplitude and RGB DC level of each core; an RGB amplitude and RGB DC level control circuit that controls the RGB amplitude and RGB DC level of the reference core; And a control circuit for controlling the RGB amplitude and RGB DC level control circuit of, and an RGB amplitude and RGB DC level simultaneous control circuit comprising the multi-display device.
て、1枚の画像を表示するマルチディスプレイ装置にお
いて、 各コアの画質制御前段の、映像信号の帰線期間中又はオ
ーバースキャン相当期間に、基準信号を挿入する基準信
号挿入回路と、 前記各コアの基準信号を、画質制御後に検出する検出回
路と、 該各コアのうち、任意の一つのコアを基準コアとし、該
基準コアの画質制御後に取り出した基準信号と、前記基
準コアを除く該各コアの画質制御後に取り出した基準信
号とを比較し、該比較した結果を出力する比較制御回路
と、 該比較制御回路の出力で、前記基準コアを除く該各コア
の画質を制御する画質制御回路と、 前記基準コアの画質を制御する画質制御回路と、 該基準コアの画質制御回路を制御する制御回路と、から
成る画質一斉制御回路を設けたことを特徴とするマルチ
ディスプレイ装置。3. A multi-display device for displaying a single image by combining a plurality of image display devices (cores), in a blanking period of a video signal or during a period corresponding to overscan before image quality control of each core. A reference signal insertion circuit for inserting a reference signal, a detection circuit for detecting the reference signal of each core after image quality control, and an arbitrary one of the cores as a reference core, and an image quality of the reference core A comparison control circuit for comparing the reference signal taken out after the control and the reference signal taken out after the image quality control of each core except the reference core and outputting the result of the comparison, and an output of the comparison control circuit, An image control circuit that controls the image quality of each core except the reference core, an image quality control circuit that controls the image quality of the reference core, and a control circuit that controls the image quality control circuit of the reference core. Multi-display apparatus characterized in that a simultaneous control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5213729A JPH0764529A (en) | 1993-08-30 | 1993-08-30 | Multi-display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5213729A JPH0764529A (en) | 1993-08-30 | 1993-08-30 | Multi-display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0764529A true JPH0764529A (en) | 1995-03-10 |
Family
ID=16644040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5213729A Pending JPH0764529A (en) | 1993-08-30 | 1993-08-30 | Multi-display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0764529A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015622A (en) * | 2001-06-27 | 2003-01-17 | Pioneer Electronic Corp | Multi-display device |
KR100394883B1 (en) * | 2000-09-11 | 2003-08-19 | 미쓰비시덴키 가부시키가이샤 | Crt display apparatus |
JP2005227321A (en) * | 2004-02-10 | 2005-08-25 | Nec Engineering Ltd | Contrast control method for display device |
-
1993
- 1993-08-30 JP JP5213729A patent/JPH0764529A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100394883B1 (en) * | 2000-09-11 | 2003-08-19 | 미쓰비시덴키 가부시키가이샤 | Crt display apparatus |
JP2003015622A (en) * | 2001-06-27 | 2003-01-17 | Pioneer Electronic Corp | Multi-display device |
JP2005227321A (en) * | 2004-02-10 | 2005-08-25 | Nec Engineering Ltd | Contrast control method for display device |
JP4546107B2 (en) * | 2004-02-10 | 2010-09-15 | Necエンジニアリング株式会社 | Contrast control method for display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4930004A (en) | Automatic level adjusting system for a television receiver | |
KR20000016955A (en) | Method and apparatus for processing video pictures, in particular for large area flicker effect reduction | |
JP2000330542A (en) | Display device and its control method | |
KR0124387B1 (en) | Method & apparatus for picture state stabilization picture in picture function being possesse | |
JP2000260331A (en) | Plasma display device | |
JP2001078113A (en) | Video equipment and method for displaying image | |
JPH07333760A (en) | Automatic adjusting system | |
JPH0764529A (en) | Multi-display device | |
JP2003189321A (en) | Projection television and convergence control method thereof | |
JP3318819B2 (en) | Liquid crystal drive | |
JPH06101805B2 (en) | Video signal processor | |
EP1600005B1 (en) | Processing signals for a color sequential display | |
KR20060065277A (en) | Display apparatus and the control method thereof | |
JPH06233150A (en) | Focus voltage controller | |
US5943028A (en) | Self-raster circuit of a monitor | |
JP2001045321A (en) | Deflection error correcting circuit for television apparatus | |
JPH09185351A (en) | Multiscreen system display device | |
KR100626461B1 (en) | A convergence system of image display device | |
JP3413740B2 (en) | Multi-frequency compatible display with automatic white balance correction function | |
JP3451827B2 (en) | Display unevenness suppressing device, signal driving device, and image display system | |
JP3123504B2 (en) | Multi-screen display device | |
KR100296417B1 (en) | correcting Apparatus of Image-Quality for Black Screen | |
JP4982915B2 (en) | Digital signal processing integrated circuit and display device | |
JP2001051645A (en) | Picture display device | |
KR0178183B1 (en) | Operation control method for clamp signal generation |