JP3256062B2 - Signal processing circuit of liquid crystal display - Google Patents

Signal processing circuit of liquid crystal display

Info

Publication number
JP3256062B2
JP3256062B2 JP01004894A JP1004894A JP3256062B2 JP 3256062 B2 JP3256062 B2 JP 3256062B2 JP 01004894 A JP01004894 A JP 01004894A JP 1004894 A JP1004894 A JP 1004894A JP 3256062 B2 JP3256062 B2 JP 3256062B2
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
clamp
gamma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01004894A
Other languages
Japanese (ja)
Other versions
JPH07222083A (en
Inventor
健 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01004894A priority Critical patent/JP3256062B2/en
Publication of JPH07222083A publication Critical patent/JPH07222083A/en
Application granted granted Critical
Publication of JP3256062B2 publication Critical patent/JP3256062B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置の信号処
理回路に係り、特にブライトネス・コントロールに関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing circuit for a liquid crystal display, and more particularly to a brightness control.

【0002】[0002]

【従来の技術】液晶表示装置の液晶パネルは、マトリク
ス状に配列した多数の液晶素子からなる表示部と、表示
部の液晶素子を駆動するドライバーとからなっている。
液晶表示装置の信号処理回路は、映像信号に基づいて、
上記のドライバーに表示信号を送ると共に、液晶素子の
共通電極に駆動信号を送る働きをする。
2. Description of the Related Art A liquid crystal panel of a liquid crystal display device comprises a display section comprising a large number of liquid crystal elements arranged in a matrix and a driver for driving the liquid crystal elements of the display section.
The signal processing circuit of the liquid crystal display device, based on the video signal,
It functions to send a display signal to the driver and a drive signal to the common electrode of the liquid crystal element.

【0003】信号処理回路は、図10に示すように、表
示部の明るさを調整するためのブライトネス・コントロ
ール回路101と、表示部の駆動特性を補正するための
ガンマー補正回路102とを備えている。
As shown in FIG. 10, the signal processing circuit includes a brightness control circuit 101 for adjusting the brightness of the display unit, and a gamma correction circuit 102 for correcting the drive characteristics of the display unit. I have.

【0004】ブライトネス・コントロール回路101
は、クランプ・パルスに応じて、映像信号のペデスタル
・レベルを電圧V1にクランプする。
[0004] Brightness control circuit 101
Clamps the pedestal level of the video signal to the voltage V1 according to the clamp pulse.

【0005】上記のクランプ・パルスは、映像信号(図
11(a))のバックポーチ(水平帰線消去期間の中
で、水平同期信号の後ろの期間)の所定の期間、図11
(b)に示すように、ハイレベルになる。このため、水
平走査期間毎に、映像信号のペデスタル・レベルを電圧
V1にクランプすることができる。したがって、電圧V
1を調整することにより、表示部の明るさを所望の明る
さにセットすることができる。
The above-mentioned clamp pulse is applied for a predetermined period of the back porch (the period after the horizontal synchronizing signal in the horizontal blanking period) of the video signal (FIG. 11A).
As shown in (b), the level becomes high. Therefore, the pedestal level of the video signal can be clamped at the voltage V1 every horizontal scanning period. Therefore, the voltage V
By adjusting 1, the brightness of the display unit can be set to a desired brightness.

【0006】ガンマー補正回路102は、ブライトネス
・コントロール回路101で得られた信号のガンマー補
正を行う。そして、ガンマー補正して得られた映像信号
102a(図11(d))を出力すると共に、映像信号
102aを反転させた映像信号102b(図11
(c))を出力する。
[0006] The gamma correction circuit 102 performs gamma correction of the signal obtained by the brightness control circuit 101. Then, a video signal 102a (FIG. 11D) obtained by gamma correction is output, and a video signal 102b (FIG. 11
(C)) is output.

【0007】ガンマー補正回路102からの映像信号1
02a、102bは、スイッチ回路103に入力され
る。スイッチ回路103は、フレーム・パルスがハイレ
ベルのとき映像信号102bを出力し、フレーム・パル
スがローレベルのとき映像信号102aを出力する。
The video signal 1 from the gamma correction circuit 102
02a and 102b are input to the switch circuit 103. The switch circuit 103 outputs the video signal 102b when the frame pulse is at a high level, and outputs the video signal 102a when the frame pulse is at a low level.

【0008】上記のフレーム・パルスは、図11(f)
に示すように、水平走査期間毎にハイレベル、ローレベ
ルを交互に採る。このため、スイッチ回路103の出力
は、図11(e)に示すように、水平走査期間毎に映像
信号102aと、映像信号102bとを交互に切り換え
た信号になる。
[0008] The above-mentioned frame pulse is shown in FIG.
As shown in (1), a high level and a low level are alternately taken every horizontal scanning period. Therefore, as shown in FIG. 11E, the output of the switch circuit 103 is a signal in which the video signal 102a and the video signal 102b are alternately switched every horizontal scanning period.

【0009】スイッチ回路103の出力は、増幅回路1
04で増幅され、バッファ105でインピーダンス変換
された後、表示信号として、上記の液晶素子を駆動する
ドライバーに送られる。
The output of the switch circuit 103 is
After being amplified at 04 and subjected to impedance conversion at the buffer 105, it is sent as a display signal to a driver for driving the above-described liquid crystal element.

【0010】また、フレーム・パルスは、増幅回路10
6で増幅され、バッファ107でインピーダンス変換さ
れた後、駆動信号として、上記の液晶素子の共通電極に
印加される。
[0010] The frame pulse is supplied to the amplifying circuit 10.
After being amplified at 6 and subjected to impedance conversion at the buffer 107, it is applied as a drive signal to the common electrode of the liquid crystal element.

【0011】[0011]

【発明が解決しようとする課題】ところが、上記従来の
構成では、ブライトネス・コントロール回路101でペ
デスタル・レベルをクランプしているので、ブライトネ
ス・コントロール回路101以降の電気的結合をすべて
直流結合にする必要がある。このため、画質を低下させ
る原因となるオフセット電圧が発生しやすいという問題
点を有している。
However, in the above-mentioned conventional configuration, since the pedestal level is clamped by the brightness control circuit 101, it is necessary to make all the electric couplings after the brightness control circuit 101 DC coupling. There is. For this reason, there is a problem that an offset voltage which causes a deterioration in image quality is easily generated.

【0012】さらに、バッファ105からの表示信号の
振幅が、ピーク・トゥー・ピークで10Vにも達する。
このため、水平走査期間毎に切り換わる波形の高周波成
分を互いに揃えることが困難であるという問題点を有し
ている。また、液晶素子を駆動するドライバーの耐圧を
高くする必要があり、コストアップを招くという問題点
を有している。
Further, the amplitude of the display signal from the buffer 105 reaches 10 V peak-to-peak.
For this reason, there is a problem in that it is difficult to align the high-frequency components of the waveform that switches every horizontal scanning period. In addition, it is necessary to increase the withstand voltage of the driver for driving the liquid crystal element, which causes a problem that the cost is increased.

【0013】[0013]

【課題を解決するための手段】請求項1の発明に係る液
晶表示装置の信号処理回路は、上記の課題を解決するた
めに、可変電圧発生器と、映像信号のペデスタル・レベ
ルを可変電圧発生器の出力電圧にクランプする第1のク
ランプ回路と、第1のクランプ回路でペデスタル・クラ
ンプされた信号のバックポーチに所定の第1電圧の標識
パルスを挿入する第1のスイッチ回路と、第1のスイッ
チ回路により標識パルスが挿入された信号をガンマー補
正するガンマー補正回路と、ガンマー補正回路によりガ
ンマー補正された信号を反転させる第1の反転アンプ
と、ガンマー補正回路によりガンマー補正された信号の
ペデスタル・レベルを所定の第2電圧にクランプする第
2のクランプ回路と、第1の反転アンプからの反転信号
のペデスタル・レベルをガンマー補正された信号のペデ
スタル・レベルとの差を一定にする第3電圧にクランプ
する第3のクランプ回路と、第2、第3のクランプ回路
の出力信号を交互に選択して出力する第2のスイッチ回
路と、第2のスイッチ回路からの出力信号を増幅する増
幅回路と、増幅後にインピーダンス変換を行って液晶素
子を駆動するドライバーに信号を出力する第1のバッフ
ァと、増幅回路の出力から標識パルスの増幅された電圧
可変電圧発生器の出力電圧に対応した電圧の信号とし
て検出する検出回路と、検出回路の出力信号を反転させ
る第2の反転アンプと、検出回路の出力信号と第2の反
転アンプからの反転信号とを交互に選択して出力する第
3のスイッチ回路と、第3のスイッチ回路の次段でイン
ピーダンス変換を行って液晶素子の共通電極に信号を出
力する第2のバッファとが備えられていることを特徴と
している。
According to a first aspect of the present invention, there is provided a signal processing circuit for a liquid crystal display device, comprising: a variable voltage generator for generating a pedestal level of a video signal; A first clamp circuit that clamps to an output voltage of the device, a first switch circuit that inserts a beacon pulse of a predetermined first voltage into a back porch of the signal pedestal-clamped by the first clamp circuit, A gamma correction circuit for gamma correcting the signal into which the marker pulse is inserted by the switch circuit, a first inverting amplifier for inverting the signal gamma corrected by the gamma correction circuit, and a pedestal of the signal gamma corrected by the gamma correction circuit A second clamp circuit for clamping the level to a predetermined second voltage, and a pedestal level of an inverted signal from the first inverting amplifier Pede of the gamma corrected signal
A third clamping circuit for clamping the third voltage to the difference between Stal-level constant, a second, a second switch circuit for selecting and outputting an output signal of the third clamp circuits alternately, a Amplifying the output signal from the second switch circuit.
Width circuit and liquid crystal element by performing impedance conversion after amplification
A first buffer for outputting a signal to a driver for driving a child
§ and, amplified voltage labeled pulse from the output of the amplifier circuit
Was a voltage signal corresponding to the output voltage of the variable voltage generator
A detection circuit for detecting Te, a second inverting amplifier and a third switch for the inverted signal selects alternately output from the output signal and a second inverting amplifier of the detection circuit for inverting the output signal of the detection circuit Circuit and the next stage of the third switch circuit.
Performs impedance conversion and outputs a signal to the common electrode of the liquid crystal element.
And a second buffer to be provided.

【0014】請求項2の発明に係る液晶表示装置の信号
処理回路は、上記の課題を解決するために、請求項1の
液晶表示装置の信号処理回路であって、第1のクランプ
回路でペデスタル・クランプされた信号からペデスタル
・レベルより小さい信号をクリップするスライス回路が
設けられていることを特徴としている。
According to a second aspect of the present invention, there is provided a signal processing circuit of a liquid crystal display device according to the first aspect, wherein the first clamp circuit includes a pedestal. A slice circuit for clipping a signal smaller than the pedestal level from the clamped signal is provided.

【0015】[0015]

【作用】請求項1の構成によれば、液晶パネルのドライ
バーに必要な表示信号が第2のスイッチ回路から得ら
れ、液晶パネルの液晶素子の共通電極に印加するための
電圧が第3のスイッチ回路から得られる。さらに、可変
電圧発生器の出力電圧を調整することにより、液晶パネ
ルのブライトネス・コントロールを行うことができる。
しかも、映像信号に標識パルスを挿入したので、検出回
路により、標識パルスのレベルとペデスタル・レベルと
から可変電圧発生器の出力電圧に対応した電圧を求める
ことができる。したがって、ガンマー補正した信号映像
信号のペデスタル・レベルを可変電圧発生器の出力電圧
にクランプする第1のクランプ回路以降の電気的結合を
交流結合にすることが可能になる。これにより、オフセ
ット電圧が発生しにくくなるので、画質が向上する。ま
た、ガンマー補正後の映像信号から共通電極に印加する
ための電圧を得ているので、信号処理回路を構成するト
ランジスター間のばらつきによる悪影響が少なくなる。
According to the first aspect of the present invention, a display signal required for a driver of the liquid crystal panel is obtained from the second switch circuit, and a voltage to be applied to the common electrode of the liquid crystal element of the liquid crystal panel is changed by the third switch circuit. Obtained from the circuit. Further, the brightness of the liquid crystal panel can be controlled by adjusting the output voltage of the variable voltage generator.
Moreover, since the marker pulse is inserted into the video signal, a voltage corresponding to the output voltage of the variable voltage generator can be obtained by the detection circuit from the level of the marker pulse and the pedestal level. Therefore, it becomes possible to make the electrical coupling after the first clamp circuit for clamping the pedestal level of the gamma-corrected signal video signal to the output voltage of the variable voltage generator an AC coupling. This makes it difficult for an offset voltage to be generated, thereby improving image quality. Further, since the voltage to be applied to the common electrode is obtained from the video signal after the gamma correction, the adverse effect due to the variation between the transistors constituting the signal processing circuit is reduced.

【0016】請求項2の構成によれば、請求項1の作用
に加え、第1のクランプ回路でペデスタル・クランプさ
れた信号から水平同期信号が除去される。このため、従
来と比較して、水平同期信号の振幅分だけ、液晶パネル
のドライバーに送られる表示信号のピーク・トゥー・ピ
ークの振幅を小さくすることができる。
According to the configuration of claim 2, in addition to the function of claim 1, the horizontal synchronizing signal is removed from the signal pedestal clamped by the first clamp circuit. For this reason, the peak-to-peak amplitude of the display signal sent to the driver of the liquid crystal panel can be reduced by the amplitude of the horizontal synchronizing signal as compared with the related art.

【0017】[0017]

【実施例】本発明の一実施例について図1ないし図9に
基づいて説明すれば、以下の通りである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0018】本実施例の液晶表示装置の信号処理回路
は、図1に示すように、ブライトネス・コントロールを
行うための可変電圧発生器1と、映像信号のペデスタル
・レベルを可変電圧発生器1の出力電圧V1にクランプ
するクランプ回路2(第1のクランプ回路)と、クラン
プ回路2でペデスタル・クランプされた信号から電圧V
1よりも小さい信号を除去するスライス回路3と、スラ
イス回路3で得られた信号に電圧V2(第1電圧)の標
識パルスを挿入するスイッチ回路4(第1のスイッチ回
路)とを備えている。
As shown in FIG. 1, the signal processing circuit of the liquid crystal display device according to the present embodiment includes a variable voltage generator 1 for performing brightness control and a variable voltage generator 1 for controlling the pedestal level of a video signal. A clamp circuit 2 (first clamp circuit) for clamping to an output voltage V1, and a voltage V from a signal pedestal-clamped by the clamp circuit 2.
A slice circuit 3 for removing a signal smaller than 1 and a switch circuit 4 (first switch circuit) for inserting a marker pulse of a voltage V2 (first voltage) into a signal obtained by the slice circuit 3 are provided. .

【0019】さらに、本実施例の信号処理回路は、スイ
ッチ回路4で標識パルスが挿入された信号のガンマー補
正を行うガンマー補正回路5と、ガンマー補正回路5か
らの信号を電圧V3(第2電圧)にクランプするクラン
プ回路6(第2のクランプ回路)と、ガンマー補正回路
5からの信号を反転させる増幅率が−1の反転アンプ7
(第1の反転アンプ)と、反転アンプ7からの信号を電
圧V4(第3電圧)にクランプするクランプ回路8(第
3のクランプ回路)と、クランプ回路6からの信号とク
ランプ回路8からの信号とを交互に切り換えて出力する
スイッチ回路9(第2のスイッチ回路)と、スイッチ回
路9からの信号を増幅する増幅回路10と、増幅回路1
0からの信号をインピーダンス変換して出力するバッフ
ァ11とを備えている。
Further, the signal processing circuit of the present embodiment includes a gamma correction circuit 5 for performing gamma correction on the signal into which the beacon is inserted by the switch circuit 4, and a signal from the gamma correction circuit 5 which is supplied with a voltage V3 (second voltage). ) And an inverting amplifier 7 having an amplification factor of -1 for inverting the signal from the gamma correction circuit 5.
(First inverting amplifier), a clamp circuit 8 (third clamp circuit) for clamping a signal from the inverting amplifier 7 to a voltage V4 (third voltage), a signal from the clamp circuit 6 and a signal from the clamp circuit 8 A switch circuit 9 (second switch circuit) for alternately switching and outputting a signal, an amplifier circuit 10 for amplifying a signal from the switch circuit 9, and an amplifier circuit 1
And a buffer 11 for converting a signal from 0 into an impedance and outputting the converted signal.

【0020】さらに、本実施例の信号処理回路は、増幅
回路10からの信号から標識パルスを検出することによ
り可変電圧発生器1の出力電圧V1に対応した電圧の信
号を出力する検出回路12と、検出信号を反転させる増
幅率が−1の反転アンプ13(第2の反転アンプ)と、
検出信号と反転検出信号とを交互に選択して出力するア
ナログ・マルチプレクサー14(第3のスイッチ回路)
と、バッファ15とを備えている。
Further, the signal processing circuit of the present embodiment includes a detection circuit 12 for detecting a marker pulse from the signal from the amplifier circuit 10 and outputting a signal of a voltage corresponding to the output voltage V1 of the variable voltage generator 1. An inverting amplifier 13 (second inverting amplifier) having an amplification factor of -1 for inverting the detection signal;
Analog multiplexer 14 (third switch circuit) for alternately selecting and outputting a detection signal and an inverted detection signal
And a buffer 15.

【0021】以下、上記信号処理回路の動作を、図2の
波形図を主に参照しながら説明する。
Hereinafter, the operation of the signal processing circuit will be described mainly with reference to the waveform diagram of FIG.

【0022】映像信号(図2(a))は、コンデンサー
C1を介してスライス回路3に入力される。ここで、コ
ンデンサーC1はクランプ回路2のクランプ容量として
働く。
The video signal (FIG. 2A) is input to the slice circuit 3 via the capacitor C1. Here, the capacitor C1 functions as a clamp capacitance of the clamp circuit 2.

【0023】クランプ回路2は、クランプ・パルス2c
に応じて、映像信号(図2(a))のペデスタル・レベ
ルを可変電圧発生器1の出力電圧V1にクランプする。
The clamp circuit 2 includes a clamp pulse 2c
, The pedestal level of the video signal (FIG. 2A) is clamped to the output voltage V1 of the variable voltage generator 1.

【0024】上記のクランプ・パルス2cは、映像信号
のバックポーチ内の所定期間、図2(b)に示すよう
に、ハイレベルになる。このため、水平走査期間毎に、
映像信号のペデスタル・レベルが電圧V1になるように
ペデスタル・クランプすることができる。したがって、
可変電圧発生器1の出力電圧V1を調整することによ
り、表示部の明るさを所望の明るさにセットすることが
できる。
The above-mentioned clamp pulse 2c is at a high level as shown in FIG. 2B for a predetermined period in the back porch of the video signal. Therefore, every horizontal scanning period,
The pedestal can be clamped so that the pedestal level of the video signal becomes the voltage V1. Therefore,
By adjusting the output voltage V1 of the variable voltage generator 1, the brightness of the display unit can be set to a desired brightness.

【0025】スライス回路3は、クランプ回路2でペデ
スタル・クランプされた信号から電圧V1よりも小さい
信号をクリップする。これにより、ペデスタル・レベル
が電圧V1にクランプされ、かつ、水平同期信号が除去
された信号(図2(c))が得られる。
The slice circuit 3 clips a signal smaller than the voltage V1 from the signal pedestal clamped by the clamp circuit 2. As a result, a signal (FIG. 2C) in which the pedestal level is clamped at the voltage V1 and the horizontal synchronization signal is removed is obtained.

【0026】スイッチ回路4は、制御パルス(図2
(d))がハイレベルの期間、所定の電圧V2を出力
し、制御パルスがローレベルの期間、スライス回路3か
らの信号を出力する。
The switch circuit 4 receives a control pulse (FIG. 2).
(D)) outputs a predetermined voltage V2 during the high level period, and outputs a signal from the slice circuit 3 during the control pulse low level period.

【0027】上記の制御パルスは、映像信号のバックポ
ーチ内の所定の期間、ハイレベルにされる。このため、
電圧V2はこの期間だけ、選択される。
The control pulse is set to a high level for a predetermined period in the back porch of the video signal. For this reason,
Voltage V2 is selected only during this period.

【0028】これにより、電圧V2の大きさに応じて、
図2(e)に示すように、ペデスタル・レベルの上側ま
たは下側に標識パルスが挿入される。標識パルスの、ペ
デスタル・レベルからの高さは|V2−V1|である。
Thus, according to the magnitude of the voltage V2,
As shown in FIG. 2E, a beacon is inserted above or below the pedestal level. The height of the beacon from the pedestal level is | V2-V1 |.

【0029】ガンマー補正回路5は、スイッチ回路4で
得られた信号のガンマー補正を行う。このガンマー補正
回路5は、図7(b)に示すような入出力特性を有して
おり、例えば、図7(a)の信号を入力すると、図7
(b)の下の曲線に示す値の信号を出力する。
The gamma correction circuit 5 performs gamma correction on the signal obtained by the switch circuit 4. This gamma correction circuit 5 has input / output characteristics as shown in FIG. 7B. For example, when the signal of FIG.
(B) A signal having a value indicated by the lower curve is output.

【0030】クランプ回路6は、クランプ・パルス6c
(図2(f))に応じて、ガンマー補正回路5でガンマ
ー補正して得られた信号のペデスタル・レベルを電圧V
3にクランプする(図2(g))。
The clamp circuit 6 includes a clamp pulse 6c
According to (FIG. 2 (f)), the pedestal level of the signal obtained by gamma correction by the gamma correction circuit 5 is changed to the voltage V
3 (FIG. 2 (g)).

【0031】上記のクランプ・パルス6cは、水平帰線
消去期間内で、かつ、標識パルスの期間を除く期間、ハ
イレベルになる。このため、水平走査期間毎に、ガンマ
ー補正回路5でガンマー補正して得られた信号のペデス
タル・レベルを電圧V3にクランプすることができる。
The clamp pulse 6c goes high during the horizontal blanking period and excluding the period of the beacon pulse. Therefore, the pedestal level of the signal obtained by gamma correction by the gamma correction circuit 5 can be clamped to the voltage V3 every horizontal scanning period.

【0032】反転アンプ7は、ガンマー補正回路5でガ
ンマー補正して得られた信号を反転させる。
The inverting amplifier 7 inverts the signal obtained by the gamma correction by the gamma correction circuit 5.

【0033】クランプ回路8は、クランプ・パルス6c
に応じて、反転アンプ7で反転して得られた信号のペデ
スタル・レベルを電圧V4にクランプする(図2
(h))。
The clamp circuit 8 has a clamp pulse 6c
, The pedestal level of the signal obtained by inverting by the inverting amplifier 7 is clamped to the voltage V4 (FIG. 2).
(H)).

【0034】スイッチ回路9は、フレーム・パルス9f
(図2(i))がハイレベルの期間、クランプ回路8か
らの信号を出力し、フレーム・パルス9fがローレベル
の期間、クランプ回路6からの信号を出力する(図2
(j))。
The switch circuit 9 has a frame pulse 9f
(FIG. 2 (i)) outputs a signal from the clamp circuit 8 during the high level period, and outputs a signal from the clamp circuit 6 during the frame pulse 9f is low level (FIG. 2).
(J)).

【0035】上記のフレーム・パルス9fは、水平走査
期間毎に(あるいは、垂直走査期間毎に)ハイレベル、
ローレベルを交互に採る。このため、スイッチ回路9の
出力は、水平走査期間毎に(あるいは、垂直走査期間毎
に)、クランプ回路6、8からの信号を交互に切り換え
た信号になる。これにより、映像信号を反転した信号の
黒レベルと非反転信号の黒レベルとのレベル差を一定に
することができる。
The above-mentioned frame pulse 9f is at a high level every horizontal scanning period (or every vertical scanning period).
Take low level alternately. Therefore, the output of the switch circuit 9 is a signal obtained by alternately switching the signals from the clamp circuits 6 and 8 every horizontal scanning period (or every vertical scanning period). Thus, the level difference between the black level of the signal obtained by inverting the video signal and the black level of the non-inverted signal can be made constant.

【0036】増幅回路10は、スイッチ回路9からの信
号を増幅する。増幅回路10で増幅された信号は、バッ
ファ11でインピーダンス変換が行われた後、表示信号
として、液晶素子を駆動するドライバー(図示されてい
ない)に送られる。
The amplifier circuit 10 amplifies the signal from the switch circuit 9. The signal amplified by the amplifier circuit 10 is subjected to impedance conversion in the buffer 11 and then sent as a display signal to a driver (not shown) for driving a liquid crystal element.

【0037】上記の増幅回路10で増幅された信号は、
検出回路12にも入力される。検出回路12は、クラン
プ・パルス12c(図2(k))によって、標識パルス
を検出する。すなわち、クランプ・パルス12cがハイ
レベルの期間における、増幅回路10で増幅された信号
の電圧Vbをホールドし、出力する(図2(l)参
照)。
The signal amplified by the amplifier circuit 10 is
It is also input to the detection circuit 12. The detection circuit 12 detects the marker pulse by the clamp pulse 12c (FIG. 2 (k)). That is, the voltage Vb of the signal amplified by the amplifier circuit 10 during the period when the clamp pulse 12c is at the high level is held and output (see FIG. 2 (l)).

【0038】電圧Vbとペデスタル・レベルとの差は、
(V2−V1)Kである。ここで、Kは、増幅回路10
の増幅率である。このため、検出回路12で得られた検
出信号の電圧Vbは、可変電圧発生器1の出力電圧V1
に応じた信号になっている。
The difference between the voltage Vb and the pedestal level is
(V2-V1) K. Here, K is the amplifying circuit 10
Is the amplification factor. Therefore, the voltage Vb of the detection signal obtained by the detection circuit 12 is equal to the output voltage V1 of the variable voltage generator 1.
It is a signal according to.

【0039】したがって、検出信号に基づいて、ブライ
トネス・コントロールを行うことができる。
Therefore, brightness control can be performed based on the detection signal.

【0040】検出信号は、反転アンプ13で反転され
る。アナログ・マルチプレクサー14は、フレーム・パ
ルス14f(図2(m))がハイレベルの期間、検出回
路12からの信号を出力し、フレーム・パルス14fが
ローレベルの期間、反転アンプ13からの信号を出力す
る。
The detection signal is inverted by the inverting amplifier 13. The analog multiplexer 14 outputs the signal from the detection circuit 12 while the frame pulse 14f (FIG. 2 (m)) is at a high level, and outputs the signal from the inverting amplifier 13 while the frame pulse 14f is at a low level. Is output.

【0041】上記のフレーム・パルス14fは、水平走
査期間毎に(あるいは、垂直走査期間毎に)ハイレベ
ル、ローレベルを交互に採る。このため、アナログ・マ
ルチプレクサー14の出力は、水平走査期間毎に(ある
いは、垂直走査期間毎に)、検出信号と、検出信号を反
転させた信号とを交互に切り換えた信号になっている。
The frame pulse 14f alternately takes a high level and a low level every horizontal scanning period (or every vertical scanning period). Therefore, the output of the analog multiplexer 14 is a signal that alternately switches between the detection signal and the signal obtained by inverting the detection signal for each horizontal scanning period (or for each vertical scanning period).

【0042】アナログ・マルチプレクサー14からの信
号は、バッファ15でインピーダンス変換が行われた
後、駆動信号(図2(n))として、液晶素子の共通電
極(図示されていない)に印加される。駆動信号の振幅
は、通常、図8に示すように、液晶素子の透過率が急激
に減少する電圧にセットされている。
The signal from the analog multiplexer 14 is subjected to impedance conversion in the buffer 15 and then applied as a drive signal (FIG. 2 (n)) to a common electrode (not shown) of the liquid crystal element. . Usually, the amplitude of the drive signal is set to a voltage at which the transmittance of the liquid crystal element sharply decreases, as shown in FIG.

【0043】上記のフレーム・パルス9f、14fは基
本的に同一であるが、極性については、スイッチ回路9
およびアナログ・マルチプレクサー14の回路構成に応
じて、同極性あるいは逆極性に設定される。
Although the above-mentioned frame pulses 9f and 14f are basically the same, the polarity of the switch
The polarity is set to the same polarity or the opposite polarity according to the circuit configuration of the analog multiplexer 14.

【0044】以上のように、クランプ回路6、8によ
り、映像信号の反転信号の黒レベルと非反転信号の黒レ
ベルとのレベル差を一定にできるので、液晶素子を駆動
するドライバーの耐圧を高くする必要がなくなる。ま
た、ガンマー補正後の映像信号から共通電極に印加する
ための電圧を得ているので、信号処理回路を構成するト
ランジスター間のばらつきによる悪影響を小さくでき
る。
As described above, since the level difference between the black level of the inverted signal of the video signal and the black level of the non-inverted signal can be made constant by the clamp circuits 6 and 8, the withstand voltage of the driver for driving the liquid crystal element can be increased. You don't have to. Further, since the voltage to be applied to the common electrode is obtained from the video signal after the gamma correction, the adverse effect due to the variation between the transistors constituting the signal processing circuit can be reduced.

【0045】上記の信号処理回路の回路例を図1の各ブ
ロックに付記された符号に対応して図3ないし図6に示
す。なお、これは信号処理回路の一例であって、これに
限定されるものではない。
The circuit example of the above signal processing circuit is shown in FIG.
3 to 6 corresponding to the reference numerals attached to the locks . Note that this is an example of a signal processing circuit, and the present invention is not limited to this.

【0046】この信号処理回路におけるガンマー補正回
路5(図4)は、NPNトランジスター21、22から
なる第1クリップ回路と、PNPトランジスター23、
24からなる第2のクリップ回路と、第1のクリップ回
路からの信号を反転する反転回路25と、増幅回路26
とからなっている。
The gamma correction circuit 5 (FIG. 4) in this signal processing circuit includes a first clip circuit including NPN transistors 21 and 22, a PNP transistor 23,
24, an inverting circuit 25 for inverting a signal from the first clipping circuit, and an amplifying circuit 26
It consists of

【0047】スイッチ回路4からの信号(図9(a))
は、第1、第2クリップ回路でそれぞれ電圧VTHでクリ
ップされ、電圧VTH以上のクリップ信号(図9(b))
と、電圧VTH以下のクリップ信号(図9(c))とが得
られる。電圧VTH以上のクリップ信号は、反転回路25
で反転される。この反転された信号と、電圧VTH以下の
クリップ信号と、スイッチ回路4からの原信号とが加算
合成され、ガンマー補正された信号(図9(d))が得
られる。
Signal from switch circuit 4 (FIG. 9A)
Is clipped by the first and second clipping circuits at the voltage V TH , respectively, and is a clip signal of the voltage V TH or more (FIG. 9B)
And a clip signal (FIG. 9C) equal to or lower than the voltage V TH . The clip signal having the voltage VTH or more is supplied to the inversion circuit 25
Is inverted. The inverted signal, the clip signal of the voltage VTH or less, and the original signal from the switch circuit 4 are added and synthesized to obtain a gamma-corrected signal (FIG. 9D).

【0048】なお、上記の回路において、クリップ回路
の個数、加算合成時の合成比を変えることにより、さま
ざまな入出力特性を容易に得ることができる。
In the above circuit, various input / output characteristics can be easily obtained by changing the number of clipping circuits and the combination ratio at the time of addition and combination.

【0049】請求項1の発明に対応する液晶表示装置の
信号処理回路は、可変電圧発生器1と、映像信号のペデ
スタル・レベルを可変電圧発生器1の出力電圧V1にク
ランプするクランプ回路2と、クランプ回路2でペデス
タル・クランプされた信号のバックポーチに所定の電圧
V2の標識パルスを挿入するスイッチ回路4と、スイッ
チ回路4により標識パルスが挿入された信号をガンマー
補正するガンマー補正回路5と、ガンマー補正回路5に
よりガンマー補正された信号を反転させる反転アンプ7
と、ガンマー補正回路5によりガンマー補正された信号
のペデスタル・レベルを所定の電圧V3にクランプする
クランプ回路6と、反転アンプ7からの反転信号のペデ
スタル・レベルを所定の電圧V4にクランプするクラン
プ回路8と、クランプ回路6、8の出力信号を交互に選
択して出力するスイッチ回路9と、スイッチ回路9の出
力から標識パルスを検出することにより可変電圧発生器
1の出力電圧に対応した電圧の信号を出力する検出回路
12と、検出回路12の出力信号を反転させる反転アン
プ13と、検出回路12の出力信号と反転アンプ13か
らの反転信号とを交互に選択して出力するアナログ・マ
ルチプレクサー14とが備えられている構成である。
The signal processing circuit of the liquid crystal display device according to the present invention comprises a variable voltage generator 1 and a clamp circuit 2 for clamping a pedestal level of a video signal to an output voltage V1 of the variable voltage generator 1. A switch circuit 4 for inserting a marker pulse of a predetermined voltage V2 into the back porch of the signal pedestal-clamped by the clamp circuit 2, a gamma correction circuit 5 for gamma-correcting the signal with the marker pulse inserted by the switch circuit 4. Amplifier 7 for inverting the signal gamma-corrected by the gamma correction circuit 5
A clamp circuit 6 for clamping the pedestal level of the signal gamma-corrected by the gamma correction circuit 5 to a predetermined voltage V3, and a clamp circuit for clamping the pedestal level of the inverted signal from the inverting amplifier 7 to a predetermined voltage V4. 8, a switch circuit 9 for alternately selecting and outputting the output signals of the clamp circuits 6 and 8, and detecting a beacon pulse from the output of the switch circuit 9 to generate a voltage corresponding to the output voltage of the variable voltage generator 1. A detection circuit 12 for outputting a signal, an inverting amplifier 13 for inverting the output signal of the detection circuit 12, and an analog multiplexer for alternately selecting and outputting the output signal of the detection circuit 12 and the inverted signal from the inverting amplifier 13 14 is provided.

【0050】これによれば、液晶パネルのドライバーに
必要な表示信号がスイッチ回路9から得られ、液晶パネ
ルの液晶素子の共通電極に印加するための電圧がアナロ
グ・マルチプレクサー14から得られる。さらに、可変
電圧発生器1の出力電圧V1を調整することにより、液
晶パネルのブライトネス・コントロールを行うことがで
きる。しかも、映像信号に標識パルスを挿入したので、
検出回路12により、標識パルスのレベルとペデスタル
・レベルとから可変電圧発生器1の出力電圧V1に対応
した電圧を求めることができる。したがって、映像信号
のペデスタル・レベルを可変電圧発生器1の出力電圧V
1にクランプするクランプ回路2以降の電気的結合を交
流結合にすることが可能になる。これにより、オフセッ
ト電圧が発生しにくくなるので、画質が向上する。
According to this, a display signal required for the driver of the liquid crystal panel is obtained from the switch circuit 9, and a voltage to be applied to the common electrode of the liquid crystal element of the liquid crystal panel is obtained from the analog multiplexer 14. Further, the brightness control of the liquid crystal panel can be performed by adjusting the output voltage V1 of the variable voltage generator 1. Moreover, since a beacon was inserted into the video signal,
The detection circuit 12 can determine a voltage corresponding to the output voltage V1 of the variable voltage generator 1 from the level of the marker pulse and the pedestal level. Therefore, the pedestal level of the video signal is changed to the output voltage V of the variable voltage generator 1.
The electric coupling after the clamp circuit 2 to be clamped at 1 can be AC coupling. This makes it difficult for an offset voltage to be generated, thereby improving image quality.

【0051】また、ガンマー補正後の映像信号から共通
電極に印加するための電圧を得ているので、信号処理回
路を構成するトランジスター間のばらつきによる悪影響
を小さくできる。
Further, since the voltage to be applied to the common electrode is obtained from the video signal after the gamma correction, the adverse effect due to the variation between the transistors constituting the signal processing circuit can be reduced.

【0052】請求項2の発明に対応する液晶表示装置の
信号処理回路は、請求項1の液晶表示装置の信号処理回
路であって、クランプ回路2でペデスタル・クランプさ
れた信号からペデスタル・レベルより小さい信号をクリ
ップするスライス回路3が設けられている構成である。
The signal processing circuit of the liquid crystal display device according to the second aspect of the present invention is the signal processing circuit of the liquid crystal display device of the first aspect, wherein a signal pedestal-clamped by the clamp circuit 2 is used to determine a pedestal level. This is a configuration in which a slice circuit 3 that clips a small signal is provided.

【0053】これによれば、請求項1の作用効果に加
え、クランプ回路2でペデスタル・クランプされた信号
から水平同期信号が除去される。このため、従来と比較
して、水平同期信号の振幅分だけ、液晶パネルのドライ
バーに送られる表示信号のピーク・トゥー・ピークの振
幅を小さくすることができる。
According to this, in addition to the effect of the first aspect, the horizontal synchronizing signal is removed from the signal pedestal-clamped by the clamp circuit 2. For this reason, the peak-to-peak amplitude of the display signal sent to the driver of the liquid crystal panel can be reduced by the amplitude of the horizontal synchronizing signal as compared with the related art.

【0054】[0054]

【発明の効果】請求項1の発明に係る液晶表示装置の信
号処理回路は、以上のように、可変電圧発生器と、映像
信号のペデスタル・レベルを可変電圧発生器の出力電圧
にクランプする第1のクランプ回路と、第1のクランプ
回路でペデスタル・クランプされた信号のバックポーチ
に所定の第1電圧の標識パルスを挿入する第1のスイッ
チ回路と、第1のスイッチ回路により標識パルスが挿入
された信号をガンマー補正するガンマー補正回路と、ガ
ンマー補正回路によりガンマー補正された信号を反転さ
せる第1の反転アンプと、ガンマー補正回路によりガン
マー補正された信号のペデスタル・レベルを所定の第2
電圧にクランプする第2のクランプ回路と、第1の反転
アンプからの反転信号のペデスタル・レベルをガンマー
補正された信号のペデスタル・レベルとの差を一定にす
第3電圧にクランプする第3のクランプ回路と、第
2、第3のクランプ回路の出力信号を交互に選択して出
力する第2のスイッチ回路と、第2のスイッチ回路から
の出力信号を増幅する増幅回路と、増幅後にインピーダ
ンス変換を行って液晶素子を駆動するドライバーに信号
を出力する第1のバッファと、増幅回路の出力から標識
パルスの増幅された電圧を可変電圧発生器の出力電圧に
対応した電圧の信号として検出する検出回路と、検出回
路の出力信号を反転させる第2の反転アンプと、検出回
路の出力信号と第2の反転アンプからの反転信号とを交
互に選択して出力する第3のスイッチ回路と、第3のス
イッチ回路の次段でインピーダンス変換を行って液晶素
子の共通電極に信号を出力する第2のバッファとが備え
られているので、液晶パネルのドライバーに必要な表示
信号が第2のスイッチ回路から得られ、液晶パネルの液
晶素子の共通電極に印加するための電圧が第3のスイッ
チ回路から得られる。さらに、可変電圧発生器の出力電
圧を調整することにより、液晶パネルのブライトネス・
コントロールを行うことができる。しかも、映像信号に
標識パルスを挿入したので、検出回路により、標識パル
スのレベルとペデスタル・レベルとから可変電圧発生器
の出力電圧に対応した電圧を求めることができる。した
がって、映像信号のペデスタル・レベルを可変電圧発生
器の出力電圧にクランプする第1のクランプ回路以降の
電気的結合を交流結合にすることが可能になる。これに
より、オフセット電圧が発生しにくくなるので、画質が
向上するという効果を奏する。また、ガンマー補正後の
映像信号から共通電極に印加するための電圧を得ている
ので、信号処理回路を構成するトランジスター間のばら
つきによる悪影響を小さくできるという効果を併せて奏
する。
As described above, the signal processing circuit of the liquid crystal display device according to the first aspect of the present invention includes the variable voltage generator and the second embodiment for clamping the pedestal level of the video signal to the output voltage of the variable voltage generator. A first clamp circuit, a first switch circuit for inserting a marker pulse of a predetermined first voltage into the back porch of the signal pedestal clamped by the first clamp circuit, and a marker pulse inserted by the first switch circuit Gamma correction circuit for gamma-correcting the resulting signal, a first inversion amplifier for inverting the signal gamma-corrected by the gamma correction circuit, and a second predetermined pedestal level of the signal gamma-corrected by the gamma correction circuit.
Gamma and second clamp circuit for clamping a voltage, a pedestal level of the inverted signal from the first inverting amplifier
Keep the difference between the corrected signal and the pedestal level constant.
A third clamp circuit for clamping to a third voltage, a second switch circuit for alternately selecting and outputting output signals of the second and third clamp circuits, and a second switch circuit.
Circuit that amplifies the output signal of the
Signal to the driver that drives the liquid crystal element by
, A detection circuit for detecting the amplified voltage of the marker pulse from the output of the amplification circuit as a signal of a voltage corresponding to the output voltage of the variable voltage generator, and inverting the output signal of the detection circuit. A second inverting amplifier, a third switch circuit for alternately selecting and outputting an output signal of the detection circuit and an inverting signal from the second inverting amplifier, and a third switch .
Impedance conversion is performed at the next stage of the
Since a second buffer for outputting a signal to the common electrode of the liquid crystal panel is provided, a display signal necessary for the driver of the liquid crystal panel is obtained from the second switch circuit and applied to the common electrode of the liquid crystal element of the liquid crystal panel. Voltage from the third switch circuit. Furthermore, by adjusting the output voltage of the variable voltage generator, the brightness and
You can take control. Moreover, since the marker pulse is inserted into the video signal, a voltage corresponding to the output voltage of the variable voltage generator can be obtained by the detection circuit from the level of the marker pulse and the pedestal level. Therefore, the electrical coupling after the first clamp circuit that clamps the pedestal level of the video signal to the output voltage of the variable voltage generator can be AC coupled. As a result, an offset voltage is less likely to be generated, and an effect of improving image quality is achieved. Further, since the voltage to be applied to the common electrode is obtained from the video signal after the gamma correction, the effect of reducing the adverse effect due to the variation between the transistors constituting the signal processing circuit is also achieved.

【0055】請求項2の発明に係る液晶表示装置の信号
処理回路は、以上のように、請求項1の液晶表示装置の
信号処理回路であって、第1のクランプ回路でペデスタ
ル・クランプされた信号からペデスタル・レベルより小
さい信号をクリップするスライス回路が設けられている
ので、請求項1の効果に加え、第1のクランプ回路でペ
デスタル・クランプされた信号から水平同期信号が除去
される。このため、従来と比較して、水平同期信号の振
幅分だけ、液晶パネルのドライバーに送られる表示信号
のピーク・トゥー・ピークの振幅を小さくすることがで
きる。これにより、表示信号の反転波形と非反転波形の
高周波成分が互いに揃いやすくなると共に、安価な低耐
圧のドライバーを使用することが可能になるという効果
を奏する。
The signal processing circuit of the liquid crystal display device according to the second aspect of the present invention is the signal processing circuit of the liquid crystal display device of the first aspect, wherein the signal processing circuit is pedestal-clamped by the first clamp circuit. Since the slice circuit for clipping a signal smaller than the pedestal level from the signal is provided, in addition to the effect of the first aspect, the horizontal synchronization signal is removed from the signal pedestal clamped by the first clamp circuit. For this reason, the peak-to-peak amplitude of the display signal sent to the driver of the liquid crystal panel can be reduced by the amplitude of the horizontal synchronizing signal as compared with the related art. As a result, the high frequency components of the inversion waveform and the non-inversion waveform of the display signal can be easily aligned with each other, and an inexpensive low withstand voltage driver can be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶表示装置の信号処理回路の概
略の構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of a signal processing circuit of a liquid crystal display device according to the present invention.

【図2】図1の信号処理回路の動作を示す波形図であ
る。
FIG. 2 is a waveform chart showing an operation of the signal processing circuit of FIG.

【図3】図1の信号処理回路の一例を示す回路図であ
る。
FIG. 3 is a circuit diagram illustrating an example of a signal processing circuit of FIG. 1;

【図4】図3に続くものであり、信号処理回路の回路図
である。
FIG. 4 is a circuit diagram of a signal processing circuit following FIG. 3;

【図5】図4に続くものであり、信号処理回路の回路図
である。
FIG. 5 is a circuit diagram of a signal processing circuit following FIG. 4;

【図6】図5に続くものであり、信号処理回路の回路図
である。
FIG. 6 is a circuit diagram of a signal processing circuit following FIG. 5;

【図7】図1の信号処理回路におけるガンマー補正回路
の入出力特性を示す説明図である。
7 is an explanatory diagram showing input / output characteristics of a gamma correction circuit in the signal processing circuit of FIG.

【図8】液晶素子の透過率を印加電圧に対してプロット
したグラフである。
FIG. 8 is a graph in which the transmittance of a liquid crystal element is plotted with respect to an applied voltage.

【図9】図4のガンマー補正回路の動作を示す波形図で
ある。
FIG. 9 is a waveform chart showing an operation of the gamma correction circuit of FIG.

【図10】従来の液晶表示装置の信号処理回路の概略の
構成を示すブロック図である。
FIG. 10 is a block diagram illustrating a schematic configuration of a signal processing circuit of a conventional liquid crystal display device.

【図11】図10の信号処理回路の動作を示す波形図で
ある。
11 is a waveform chart showing an operation of the signal processing circuit of FIG.

【符号の説明】[Explanation of symbols]

1 可変電圧発生器 2 クランプ回路(第1のクランプ回路) 3 スライス回路 4 スイッチ回路(第1のスイッチ回路) 5 ガンマー補正回路 6 クランプ回路(第2のクランプ回路) 7 反転アンプ(第1の反転アンプ) 8 クランプ回路(第3のクランプ回路) 9 スイッチ回路(第2のスイッチ回路)10 増幅回路 11 バッファ(第1のバッファ) 12 検出回路 13 反転アンプ(第2の反転アンプ) 14 アナログ・マルチプレクサー(第3のスイッチ
回路)15 バッファ(第2のバッファ)
DESCRIPTION OF SYMBOLS 1 Variable voltage generator 2 Clamp circuit (1st clamp circuit) 3 Slice circuit 4 Switch circuit (1st switch circuit) 5 Gamma correction circuit 6 Clamp circuit (2nd clamp circuit) 7 Inverting amplifier (1st inversion) Amplifier) 8 clamp circuit (third clamp circuit) 9 switch circuit (second switch circuit) 10 amplifier circuit 11 buffer (first buffer) 12 detection circuit 13 inverting amplifier (second inverting amplifier) 14 analog multiple Xer (third switch circuit) 15 buffers (second buffer)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】可変電圧発生器と、映像信号のペデスタル
・レベルを可変電圧発生器の出力電圧にクランプする第
1のクランプ回路と、第1のクランプ回路でペデスタル
・クランプされた信号のバックポーチに所定の第1電圧
の標識パルスを挿入する第1のスイッチ回路と、第1の
スイッチ回路により標識パルスが挿入された信号をガン
マー補正するガンマー補正回路と、ガンマー補正回路に
よりガンマー補正された信号を反転させる第1の反転ア
ンプと、ガンマー補正回路によりガンマー補正された信
号のペデスタル・レベルを所定の第2電圧にクランプす
る第2のクランプ回路と、第1の反転アンプからの反転
信号のペデスタル・レベルをガンマー補正された信号の
ペデスタル・レベルとの差を一定にする第3電圧にクラ
ンプする第3のクランプ回路と、第2、第3のクランプ
回路の出力信号を交互に選択して出力する第2のスイッ
チ回路と、第2のスイッチ回路からの出力信号を増幅す
る増幅回路と、増幅後にインピーダンス変換を行って液
晶素子を駆動するドライバーに信号を出力する第1のバ
ッファと、増幅回路の出力から標識パルスの増幅された
電圧を可変電圧発生器の出力電圧に対応した電圧の信号
として検出する検出回路と、検出回路の出力信号を反転
させる第2の反転アンプと、検出回路の出力信号と第2
の反転アンプからの反転信号とを交互に選択して出力す
る第3のスイッチ回路と、第3のスイッチ回路の次段で
インピーダンス変換を行って液晶素子の共通電極に信号
を出力する第2のバッファとが備えられていることを特
徴とする液晶表示装置の信号処理回路。
1. A variable voltage generator, a first clamp circuit for clamping a pedestal level of a video signal to an output voltage of the variable voltage generator, and a back porch of a signal pedestal clamped by the first clamp circuit. A first switch circuit for inserting a beacon pulse of a predetermined first voltage into the signal, a gamma-correction circuit for gamma-correcting the signal into which the beacon pulse has been inserted by the first switch circuit, and a signal gamma-corrected by the gamma-correction circuit First inverting amplifier, a second clamp circuit for clamping the pedestal level of the signal gamma-corrected by the gamma correction circuit to a predetermined second voltage, and a pedestal of the inverted signal from the first inverting amplifier -For signals with gamma-corrected levels
A third clamping circuit for clamping the third voltage to the difference between the pedestal level constant, a second, a second switch circuit for selecting and outputting an output signal of the third clamp circuits alternately, a Amplify the output signal from the second switch circuit
Amplifier circuit that performs impedance conversion after amplification
The first bus that outputs a signal to the driver that drives the crystal element
And Ffa was amplified from the output of the amplifier circuit of the labeling pulse
A voltage signal corresponding to the output voltage of the variable voltage generator
A second inverting amplifier for inverting an output signal of the detection circuit; a second inversion amplifier for inverting an output signal of the detection circuit;
A third switch circuit that alternately selects and outputs an inverted signal from the inverting amplifier of
Impedance conversion and signal to common electrode of liquid crystal element
The signal processing circuit of the liquid crystal display device, characterized in that is provided with a second buffer for outputting.
【請求項2】第1のクランプ回路でペデスタル・クラン
プされた信号からペデスタル・レベルより小さい信号を
クリップするスライス回路が設けられていることを特徴
とする請求項1記載の液晶表示装置の信号処理回路。
2. A signal processing apparatus according to claim 1, further comprising a slice circuit for clipping a signal smaller than the pedestal level from the signal pedestal-clamped by the first clamp circuit. circuit.
JP01004894A 1994-01-31 1994-01-31 Signal processing circuit of liquid crystal display Expired - Lifetime JP3256062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01004894A JP3256062B2 (en) 1994-01-31 1994-01-31 Signal processing circuit of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01004894A JP3256062B2 (en) 1994-01-31 1994-01-31 Signal processing circuit of liquid crystal display

Publications (2)

Publication Number Publication Date
JPH07222083A JPH07222083A (en) 1995-08-18
JP3256062B2 true JP3256062B2 (en) 2002-02-12

Family

ID=11739521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01004894A Expired - Lifetime JP3256062B2 (en) 1994-01-31 1994-01-31 Signal processing circuit of liquid crystal display

Country Status (1)

Country Link
JP (1) JP3256062B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265285A (en) 2000-03-14 2001-09-28 Nec Corp Driving circuit for liquid crystal display device

Also Published As

Publication number Publication date
JPH07222083A (en) 1995-08-18

Similar Documents

Publication Publication Date Title
JP2002351382A (en) Display device
JP3256062B2 (en) Signal processing circuit of liquid crystal display
JPH11305734A (en) Liquid crystal display device
US7030936B2 (en) Pedestal level control circuit and method for controlling pedestal level
JP3451583B2 (en) Liquid crystal display clamp circuit
JPS6358512B2 (en)
JPH04229788A (en) Video signal processing circuit
JP2957824B2 (en) Tone correction circuit for liquid crystal display
JPH07325551A (en) Pixel array display device
JPH07319420A (en) Pixel synchronization device
JPH07129125A (en) Picture element arrangement display device
JPH07104705A (en) Driving circuit for liquid crystal device
JP3019332B2 (en) Bright control circuit
JPH0546112A (en) Liquid crystal driving circuit
KR100206322B1 (en) Luminance control method and circuit for lcd projection tv
JPH0622329A (en) Color video display element drive circuit, color video display device and video signal processing circuit
JP4982915B2 (en) Digital signal processing integrated circuit and display device
JP4017064B2 (en) Video signal processing method and apparatus
JP3326829B2 (en) Drive signal processing circuit for liquid crystal display
JPH06110413A (en) Circuit for driving display device
KR19990039298A (en) Video Clamp Device for HDTV Monitors
JPH07129124A (en) Picture element arrangement display device
JPH05188883A (en) Liquid crystal display device
JPH07311566A (en) Pixel synchronizing device
JPH0698284A (en) Video signal processor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 12

EXPY Cancellation because of completion of term