JP4982898B2 - 低密度パリティ検査符号の生成方法及び生成システム - Google Patents
低密度パリティ検査符号の生成方法及び生成システム Download PDFInfo
- Publication number
- JP4982898B2 JP4982898B2 JP2007296951A JP2007296951A JP4982898B2 JP 4982898 B2 JP4982898 B2 JP 4982898B2 JP 2007296951 A JP2007296951 A JP 2007296951A JP 2007296951 A JP2007296951 A JP 2007296951A JP 4982898 B2 JP4982898 B2 JP 4982898B2
- Authority
- JP
- Japan
- Prior art keywords
- ldpc
- decoding circuit
- code
- check matrix
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
和田山 正 著 「低密度パリティ検査符号とその復号法」トリケップス、2002年 R.G.Gallager著 「Low density parity check codes」MIT Press、1963年 R.H.Morelos-Zaragosa著 「The Art of Error Correcting Coding」Wiley、2003年 S.Lin、D.J.Constello, Jr. 著 「Error Control Coding」Pearson Prentice Hall、2004年 小林 直人、野村亮、松嶋 敏泰 著 「低密度パリティチェック符号の復号アルゴリズムに関する一考察」電子情報通信学会、2002年 C.A.C.Coello、G.B.Lamont編 「Applications of Multi-Objective Evolutionary Algorithms」World Scientific、2004年 D.E.Goldberg著 「Genetic Algorithms in Search, Optimization,and Machine Learning」Addison Wesley、1989年
第一の変形実施形態は、FPGA通信路エミュレータ3におけるLDPC符号の評価時に、送信データとして“0000…0”を送るというものである。こうすることにより、送信側における、LDPC符号化回路が不要になり、最適化処理が軽くなる。
2 LDPC符号化・復号回路生成装置
3 FPGA通信路エミュレータ
4 LDPC符号検査行列
5 LDPC符号検査行列評価値
6 LDPC符号化・復号回路
7 誤り訂正符号性能評価値
8 LDPC符号検査行列の一例
9 染色体の一例
10 LDPC生成システムの初期化
11 遺伝的アルゴリズムの開始点
12 初期集団の生成
13 評価値の計算
14 選択淘汰の実行
15 交叉の実行
16 突然変異の実行
17 終了条件の判定
18 遺伝的アルゴリズムの終了点
19 評価関数1の軸
20 評価関数2の軸
21 多目的最適化で望ましい点
22 多目的最適化で望ましい点
23 多目的最適化で望ましい点
24 多目的最適化で望ましい点
25 多目的最適化で望ましくない点
26 多目的最適化で望ましくない点
27 点21から評価関数1の軸に下ろした垂線
28 点21から評価関数2の軸に下ろした垂線
29 点26から評価関数1の軸に下ろした垂線
30 点26から評価関数2の軸に下ろした垂線
Claims (16)
- 複数の評価値を考慮して最適化が可能な多目的最適化装置から最適解の候補としてLDPC符号検査行列をLDPC符号化・復号回路生成装置に出力し、
LDPC符号化・復号回路生成装置は、受け取ったLDPC符号検査行列に基づくLDPC符号化・復号回路を生成して、通信路エミュレータに渡し、かつ、生成したLDPC符号化・復号回路についてのハードウェアとしての評価の評価値及びLDPC符号検査行列そのものに対する評価値を算出し、
さらに、LDPC符号化・復号回路生成装置は、通信路エミュレータからLDPC符号化・復号回路の評価結果として誤り訂正符号性能評価値を受け取り、それに内部で算出した前記評価値を合わせて、ベクトル値であるLDPC符号検査行列評価値として前記多目的最適化装置に出力し、
多目的最適化装置は、受け取ったLDPC符号検査行列評価値を用いて望ましい評価値を有するLDPC符号を定義する検査行列を作成することから成る低密度パリティ検査符号の生成方法。 - 前記LDPC符号化・復号回路生成装置が、前記通信路エミュレータから受け取る誤り訂正符号性能評価値は、LDPC符号化・復号回路生成装置から受け取ったLDPC符号化・復号回路と内蔵されている通信路のエミュレータを組み合わせて、LDPC符号検査行列に基づくLDPC符号の誤り訂正能力を評価したものである請求項1に記載の低密度パリティ検査符号の生成方法。
- 前記多目的最適化装置で行われる多目的最適化処理は、遺伝的アルゴリズムを適用して行われる請求項1に記載の低密度パリティ検査符号の生成方法。
- 前記通信路エミュレータにおけるLDPC符号化・復号回路の評価のために、送信データとして全て0からなる“0000…0”を送る請求項1に記載の低密度パリティ検査符号の生成方法。
- 前記LDPC符号検査行列そのものに対する評価値として、検査行列中の
“1” の数を用いる請求項1に記載の低密度パリティ検査符号の生成方法。 - 前記LDPC符号化・復号回路生成装置でLDPC符号化・復号回路を生成して通信路エミュレータに送る際に、通信路エミュレータもいっしょに生成して送る請求項1に記載の低密度パリティ検査符号の生成方法。
- 前記通信路エミュレータは、FPGA通信路エミュレータ又は同等の機能を持つソフトウェア、或いはFPGAを用いない専用の通信路エミュレータ、若しくは実際の通信路や通信装置そのものを用いる請求項1に記載の低密度パリティ検査符号の生成方法。
- 伝送されるデジタル・データの誤りの訂正を行う通信システム、或いは書き込んだデータを読み出した際のデータ誤りの訂正を行うデータ蓄積装置に適用される請求項1に記載の低密度パリティ検査符号の生成方法。
- 複数の評価値を考慮して最適化が可能な多目的最適化装置と、LDPC符号化・復号回路生成装置と、通信路エミュレータとを備え、
前記LDPC符号化・復号回路生成装置は、前記多目的最適化装置から最適解の候補として出力されるLDPC符号検査行列を受け取って該LDPC符号検査行列に基づきLDPC符号化・復号回路を生成して前記通信路エミュレータに渡すと共に、生成したLDPC符号化・復号回路のハードウェアとしての評価値及びLDPC符号検査行列そのものに対する評価値を算出し、かつ、前記通信路エミュレータからLDPC符号化・復号回路の評価結果として誤り訂正符号性能評価値を受け取り、それに内部で算出した前記評価値を合わせて、ベクトル値であるLDPC符号検査行列評価値として前記多目的最適化装置に出力し、
前記多目的最適化装置は、受け取ったLDPC符号検査行列評価値を用いて望ましい評価値を有するLDPC符号を定義するLDPC符号検査行列を作成することから成る低密度パリティ検査符号の生成システム。 - 前記LDPC符号化・復号回路生成装置が、前記通信路エミュレータから受け取る誤り訂正符号性能評価値は、LDPC符号化・復号回路生成装置から受け取ったLDPC符号化・復号回路と内蔵されている通信路のエミュレータを組み合わせて、LDPC符号検査行列に基づくLDPC符号の誤り訂正能力を評価したものである請求項9に記載の低密度パリティ検査符号の生成システム。
- 前記多目的最適化装置で行われる多目的最適化処理は、遺伝的アルゴリズムを適用して行われる請求項9に記載の低密度パリティ検査符号の生成システム。
- 前記通信路エミュレータにおけるLDPC符号化・復号回路の評価のために、送信データとして全て0からなる“0000…0”を送る請求項9に記載の低密度パリティ検査符号の生成システム。
- 前記LDPC符号検査行列そのものに対する評価値として、検査行列中の
“1” の数を用いる請求項9に記載の低密度パリティ検査符号の生成システム。 - 前記LDPC符号化・復号回路生成装置でLDPC符号化・復号回路を生成して通信路エミュレータに送る際に、通信路エミュレータもいっしょに生成して送る請求項9に記載の低密度パリティ検査符号の生成システム。
- 前記通信路エミュレータは、FPGA通信路エミュレータ又は同等の機能を持つソフトウェア、或いはFPGAを用いない専用の通信路エミュレータ、若しくは実際の通信路や通信装置そのものを用いる請求項9に記載の低密度パリティ検査符号の生成システム。
- 伝送されるデジタル・データの誤りの訂正を行う通信システム、或いは書き込んだデータを読み出した際のデータ誤りの訂正を行うデータ蓄積装置に適用される請求項9に記載の低密度パリティ検査符号の生成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007296951A JP4982898B2 (ja) | 2007-11-15 | 2007-11-15 | 低密度パリティ検査符号の生成方法及び生成システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007296951A JP4982898B2 (ja) | 2007-11-15 | 2007-11-15 | 低密度パリティ検査符号の生成方法及び生成システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009124493A JP2009124493A (ja) | 2009-06-04 |
JP4982898B2 true JP4982898B2 (ja) | 2012-07-25 |
Family
ID=40816158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007296951A Expired - Fee Related JP4982898B2 (ja) | 2007-11-15 | 2007-11-15 | 低密度パリティ検査符号の生成方法及び生成システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4982898B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2941135B2 (ja) * | 1992-01-24 | 1999-08-25 | 富士通株式会社 | 疑似lsi装置及びそれを用いたデバッグ装置 |
US6842872B2 (en) * | 2001-10-01 | 2005-01-11 | Mitsubishi Electric Research Laboratories, Inc. | Evaluating and optimizing error-correcting codes using projective analysis |
JP4761152B2 (ja) * | 2006-11-08 | 2011-08-31 | 独立行政法人産業技術総合研究所 | 伝送線路特性のモデル化方法およびそのモデル化装置 |
-
2007
- 2007-11-15 JP JP2007296951A patent/JP4982898B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009124493A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11444636B2 (en) | System and methods for quantum post-selection using logical parity encoding and decoding | |
JP5055578B2 (ja) | ホログラフィック記憶のための連結コード | |
CN103888148B (zh) | 一种动态阈值比特翻转的ldpc码硬判决译码方法 | |
CN107659382B (zh) | 用于编码信息的方法和设备 | |
US9287897B2 (en) | Systematic rate-independent Reed-Solomon erasure codes | |
CN102623067A (zh) | 用于基于闪存的存储器系统的软解码系统和方法 | |
JP2002353946A (ja) | 有限サイズのデータブロックに対して誤り訂正符号を評価する方法 | |
JP4672015B2 (ja) | 低密度パリティ検査コードを用いた符号化及び復号化方法 | |
US8468438B2 (en) | Method and apparatus for elementary updating a check node during decoding of a block encoded with a non-binary LDPC code | |
TW202001920A (zh) | 在資料儲存系統中用於改善資料回復之方法及裝置 | |
CN116530023A (zh) | 具有外部块码和内部极化调整卷积码的串行级联码 | |
KR100943602B1 (ko) | 통신 시스템에서 신호 수신 장치 및 방법 | |
CN100433561C (zh) | 转换用于低密度奇偶校验编码的奇偶校验矩阵的方法 | |
CN101572109A (zh) | 数据解码装置,磁盘装置以及数据解码方法 | |
KR100837730B1 (ko) | 사전에 지정한 패리티를 검사한 결과를 이용해 ldpc코드를 부호화하는 방법 | |
WO2018219001A1 (zh) | Ldpc码校验矩阵的构造方法和设备 | |
JP4982898B2 (ja) | 低密度パリティ検査符号の生成方法及び生成システム | |
KR20210004897A (ko) | 비트 매칭 기반으로 선형 부호를 고속 복호화하는 방법 및 장치 | |
US20070277075A1 (en) | Method of Generating Parity Information Using Low Density Parity Check | |
KR20200003185A (ko) | 시퀀스 결정을 위한 방법 및 장치, 디바이스 및 저장 매체 | |
KR20230124036A (ko) | 저밀도 패리티 체크 인코딩 방법, 저밀도 패리티 체크디코딩 방법, 인코딩 장치, 디코딩 장치 및 매체 | |
KR20220094174A (ko) | 메모리 시스템에 대한 길이 호환 극성 코드에서의 에러 정정을 수행하기 위한 시스템 및 방법 | |
JP5749784B2 (ja) | 誤り訂正符号方法 | |
JP2010535459A (ja) | 線形計画法復号のための座標上昇法 | |
EP4254192A1 (en) | Encoding and decoding of data using generalized ldpc codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |