JP4982898B2 - 低密度パリティ検査符号の生成方法及び生成システム - Google Patents

低密度パリティ検査符号の生成方法及び生成システム Download PDF

Info

Publication number
JP4982898B2
JP4982898B2 JP2007296951A JP2007296951A JP4982898B2 JP 4982898 B2 JP4982898 B2 JP 4982898B2 JP 2007296951 A JP2007296951 A JP 2007296951A JP 2007296951 A JP2007296951 A JP 2007296951A JP 4982898 B2 JP4982898 B2 JP 4982898B2
Authority
JP
Japan
Prior art keywords
ldpc
decoding circuit
code
check matrix
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007296951A
Other languages
English (en)
Other versions
JP2009124493A (ja
Inventor
栄一 高橋
洋祐 飯島
正宏 村川
哲也 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007296951A priority Critical patent/JP4982898B2/ja
Publication of JP2009124493A publication Critical patent/JP2009124493A/ja
Application granted granted Critical
Publication of JP4982898B2 publication Critical patent/JP4982898B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、最適な低密度パリティ検査符号(LDPC符号)を定義する検査行列を作成するための低密度パリティ検査符号の生成方法及び生成システムに関する。
誤り訂正符号とは、データの誤りを訂正するために本来のデータとは別に付加される冗長なデータのことである。本来のデータに誤り訂正符号を付加して送信することで、受信者がその受け取ったデータから送信された本来のデータを正しく推測できるようになる。
近年、誤り訂正符号の中でも高い誤り訂正能力を有する低密度パリティ検査符号が注目を集めている。低密度パリティ検査符号は「Low Density Parity Check符号」とも呼ばれることから、以下、「LDPC符号」と呼ぶ。LDPC符号については以下の文献(非特許文献1〜4)に詳細な説明がある。しかし、LDPC符号には、復号時に用いる検査行列の系統的な構成方法が知られていないという欠点があった。
検査行列は、LDPC符号における基本的なデータであり、送信側では検査行列から機械的に導出可能な生成行列というデータを用いて符号化を行い、受信側では検査行列そのものを用いて受信データに誤りが含まれているかどうかを検査し、誤りが存在する場合には検査行列に基づいて処理を行う復号アルゴリズムによって誤りを訂正する。すなわち、LDPC符号をシステムに実装しようとする者は、提案されているアドホックな手法により構成した検査行列を候補として、多くの時間を費やしてシミュレーションなどによりその性能を確認しなければならないなどの問題があった。
この改善策として、復号アルゴリズムを工夫する方法があり、その1つが非特許文献5に説明されている。しかし、いくら復号アルゴリズムを工夫しても、復号処理の基となる検査行列を適切に選択しなければ、十分な誤り訂正ができないことが知られている。
和田山 正 著 「低密度パリティ検査符号とその復号法」トリケップス、2002年 R.G.Gallager著 「Low density parity check codes」MIT Press、1963年 R.H.Morelos-Zaragosa著 「The Art of Error Correcting Coding」Wiley、2003年 S.Lin、D.J.Constello, Jr. 著 「Error Control Coding」Pearson Prentice Hall、2004年 小林 直人、野村亮、松嶋 敏泰 著 「低密度パリティチェック符号の復号アルゴリズムに関する一考察」電子情報通信学会、2002年 C.A.C.Coello、G.B.Lamont編 「Applications of Multi-Objective Evolutionary Algorithms」World Scientific、2004年 D.E.Goldberg著 「Genetic Algorithms in Search, Optimization,and Machine Learning」Addison Wesley、1989年
本発明が解決しようとしている課題は、系統的な構成方法の知られていないLDPC符号に対して、確率的探索アルゴリズムとFPGAエミュレータを用いた代替手法を提示することである。
本発明の低密度パリティ検査符号の生成方法は、複数の評価値を考慮して最適化が可能な多目的最適化装置から最適解の候補としてLDPC符号検査行列をLDPC符号化・復号回路生成装置に出力し、LDPC符号化・復号回路生成装置は、受け取ったLDPC符号検査行列に基づくLDPC符号化・復号回路を生成して、通信路エミュレータに渡し、かつ、生成したLDPC符号化・復号回路についての評価及びLDPC符号検査行列に対する評価を行なって評価値を算出する。さらに、LDPC符号化・復号回路生成装置は、通信路エミュレータからLDPC符号化・復号回路の評価結果を受け取り、それに内部で算出した前記評価値を合わせて、LDPC符号検査行列評価値として前記多目的最適化装置に出力する。多目的最適化装置は、受け取ったLDPC符号検査行列評価値を用いて最適なLDPC符号を定義する検査行列を作成する。
また、本発明の低密度パリティ検査符号の生成システムは、複数の評価値を考慮して最適化が可能な多目的最適化装置と、LDPC符号化・復号回路生成装置と、通信路エミュレータとを備える。前記LDPC符号化・復号回路生成装置は、前記多目的最適化装置から最適解の候補として出力されるLDPC符号検査行列を受け取って該LDPC符号検査行列に基づきLDPC符号化・復号回路を生成して前記通信路エミュレータに渡すと共に、生成したLDPC符号化・復号回路及びLDPC符号検査行列に対する評価を行なって評価値を算出し、かつ、前記通信路エミュレータからLDPC符号化・復号回路の評価結果を受け取り、それに内部で算出した前記評価値を合わせて、LDPC符号検査行列評価値として前記多目的最適化装置に出力する。前記多目的最適化装置は、受け取ったLDPC符号検査行列評価値を用いて最適なLDPC符号を定義するLDPC符号検査行列を作成する。
本発明の低密度パリティ検査符号の生成方法及び生成システムは、符号ブロック長と符号化率、すなわち検査行列や生成行列の行数と列数を指定するだけで、検査行列の構成方法を具体的に指定することなく、十分な誤り訂正性能を有するLDPC符号を自動的に探索可能であり、また、互いにトレードオフの関係にあると考えられる誤り訂正の性能と符号化・復号回路の複雑さの両方を同時に考慮した探索が可能であり、さらに、実用的な時間内にLDPC符号とその符号化・復号回路の実装を同時に提示できるという利点がある。
以下、例示に基づき、本発明を説明する。図1は、本発明装置の1実施形態を説明する図である。図中符号1は多目的最適化装置であり、多数の目的を達成、すなわち、多数の評価値を同時に考慮した最適化が可能な装置、ソフトウェア、もしくは、そうしたソフトウェアを搭載した計算機である。多目的最適化のアルゴリズムとしては、非特許文献6に紹介されているようなもの、例えば、NSGA IIアルゴリズムを採用することができる。
多目的最適化装置1は、その多目的最適化の過程で、最適解の候補となる検査行列に対する評価値を得る必要がある。ここで、多目的最適化においては、評価値が複数の値の組、つまり、ベクトルで表現される点が通常の最適化処理と異なる。
図1中で、符号4が多目的最適化装置1から最適解の候補として出力される検査行列であり、符号5がそれに対する評価値ベクトル、LDPC符号検査行列評価値である。多目的最適化装置1から最適解の候補として出力される検査行列4を受け取るのは、LDPC符号化・復号回路生成装置2である。
LDPC符号化・復号回路生成装置2は、多目的最適化装置1からLDPC符号の検査行列4を受け取り、その検査行列4に基づくLDPC符号化・復号回路6を生成して、FPGA通信路エミュレータ3に渡す。
LDPC符号化・復号回路生成装置2は、また、生成したLDPC符号化・復号回路6について、ハードウェアとしての評価を行い、回路規模や最高動作クロック周波数、符号化処理や復号処理のレイテンシなどの評価値を算出するとともに、検査行列そのものに対する評価として、行列中の“1” の数や “1” が2個未満の行や列の存在、また、ループと呼ばれる特別な位置関係に“1” が並んでいる数などを算出する。
さらに、LDPC符号化・復号回路生成装置2は、FPGA通信路エミュレータ3に渡したLDPC符号化・復号回路6の評価結果を、FPGA通信路エミュレータ3から誤り訂正符号性能評価値7として受け取り、それに内部で算出した上記の評価値を合わせて、ベクトル値であるLDPC符号検査行列評価値5として多目的最適化装置1に出力する。多目的最適化装置1は、受け取ったLDPC符号検査行列評価値5を用いて最適なLDPC符号を定義する検査行列を作成する。
FPGA通信路エミュレータ3は、LDPC符号化・復号回路生成装置2から受け取ったLDPC符号化・復号回路6と内蔵されている通信路のエミュレータを組み合わせて、検査行列4に基づくLDPC符号の誤り訂正能力を評価し、その評価結果を誤り訂正符号性能評価値7としてLDPC符号化・復号回路生成装置2に返す。この誤り訂正符号性能評価値7も誤り訂正能力を示す単なるスカラー値ではなく、例えば、個々のSN比に対する訂正後のビット誤り率の変化を表すグラフのようなデータとなる。
次に、多目的最適化装置1の中心的な処理である多目的最適化について説明する。非特許文献6に記載されている通り、多目的最適化は遺伝的アルゴリズムと適性が高く、遺伝的アルゴリズムをベースに実装されることが多い。遺伝的アルゴリズムについては、非特許文献7で詳しく説明されている。遺伝的アルゴリズムを適用するには、まず、最適化の対象となるデータに対して、染色体というデータの構造を決める必要がある。本発明においては、検査行列を染色体に変換する。
図2に、染色体データの構成方法を説明する。符号8が検査行列の一例であり、大きさ6×3の検査行列である。それに対する染色体が符号9であり、ここでは検査行列8の各行を一次元に順番に並べて染色体9を構成する方法を示している。
検査行列から染色体を構成する方法はこれ以外にも存在し、例えば、もう一つは検査行列の各列を一次元に並べて染色体を構成する方法であり、別の方法としては、検査行列中の“1” の座標を1次元に並べて染色体を構成する方法である。
図3に、遺伝的アルゴリズムの具体的なステップを示す。符号10では、まず、最適化システムの初期化を行う。次の符号11が遺伝的アルゴリズムの開始点である。符号12では、遺伝的アルゴリズムの最初のステップとして、初期集団と呼ばれる最適解候補の集合体を生成する。集合体の生成には乱数を利用したり、最適化対象の性質に基づくヒューリスティックスなどを用いることが多い。本発明では、検査行列を多数生成する。
符号13では、複数の評価値を考慮して、集合体の個々の要素に対する評価値の計算を行う。本発明では、多目的最適化装置1からLDPC符号化・復号回路生成装置2に検査行列4を渡し、FPGA通信路エミュレータ3を使う等して評価値を計算する。
次の符号14では、選択淘汰、すなわち優れたLDPC符号を残し、そうでないものを捨てるという操作を行う。本発明では多目的最適化を行うために、ベクトル値である評価値を用いてこの操作を行う。
符号15では、集合体中の2つの要素から交叉という操作を行い、新たな要素を生成する。符号16では突然変異という操作を行い、新たな要素を生成する。符号17で、繰り返しの終了条件を満足するかどうかを判定し、決められた回数の繰り返しが終了したなど、条件を満足した場合には符号18で終了し、そうでない場合には符号13の前に戻って、さらに上記の処理を行う。
図4により、多目的最適化のためにベクトル値である評価値を用いた選択淘汰のための判断方法を説明する。この例では、評価関数が2つあり、評価値が2値のベクタで表現されている場合について説明する。
図4のように、評価関数が2つの場合、評価値が付された各検査行列は二次元平面上の点として表現される。符号19が評価関数1に対応した軸、符号20が評価関数2に対応した軸であり、両関数とも原点に近い方が目的に対して望ましい方向とする。符号21から符号26までの点が各検査行列に対応している。
符号21の点に対して、評価関数1の軸19に対して垂直線27を引き、また評価関数2の軸20に対して垂直線28を引くと、2つの軸のこれらの垂直線27、28とで形成される長方形の領域内には他の点が存在せず、この点21よりも明らかに優れた点は存在しないことが分かる。多目的最適化では、このような点を望ましい点として残していく。他にも、符号22、23,24が同じように望ましい点である。
一方、符号26の点に対して、同様の操作を行う。評価関数1の軸19に対して垂直線29を引き、また評価関数2の軸20に対して垂直線30を引くと、2つの軸のこれらの垂直線29、30とで形成される長方形の領域内には他の点21と23が存在し、この点26よりも明らかに優れた点が存在することが分かる。したがって、点26は望ましい点ではない。他に点25も同様である。このように、点21、22、23、24のような望ましい点を残して、最適化を行うことで、多目的最適化が可能となる。
本実施形態には、以下のような3つの変形実施形態が存在する。
第一の変形実施形態は、FPGA通信路エミュレータ3におけるLDPC符号の評価時に、送信データとして“0000…0”を送るというものである。こうすることにより、送信側における、LDPC符号化回路が不要になり、最適化処理が軽くなる。
第二の変形実施形態は、簡便なLDPC符号化・復号回路に対する評価値として、検査行列中の “1” の数を用いるという方法である。こうすることで、LDPC符号化・復号回路生成装置2におけるLDPC符号化・復号回路の評価が不要になり、処理が高速化される。これは、最適化の初期の処理を加速するためにも用いることができる。
第三の変形実施形態は、LDPC符号化・復号回路生成装置2でLDPC符号化・復号回路を生成してFPGA通信路エミュレータ3に送る際に、通信路エミュレータもいっしょに生成してFPGA通信路エミュレータ3に送る方法である。こうすることにより、通信路エミュレータを替えることが可能になり、本発明の適用範囲が広くなる。
以上、図示例に基づき説明したが、この発明は上述の例に限定されるものでなく、特許請求の範囲の記載の範囲内で当業者が容易に改変し得る他の構成をも含むものである。例えば、FPGA通信路エミュレータ3は、FPGAを用いない専用の通信路エミュレータを用いることも可能であり、また、エミュレータではなく実際の通信路や通信装置そのものを用いることも可能である。さらに、FPGA通信路エミュレータ3は、同等の機能を持つソフトウェアとして作成することもできる。
本発明が適用可能な別の例としては、通信路以外のデータ伝送システムにも適応可能であり、最も顕著な例はHDDに代表されるデータ蓄積装置である。さらに、LDPC符号以外の誤り訂正符号に対しても、その誤り訂正符号が構成法の一部にランダム性を有している場合には、本発明の方法や装置が適用可能である。さらに、FPGAの特性を活かして、通信路の特性が変化した場合に、新たな検査行列を評価して、動的に符号化方式を切り替えることも可能である。
本技術は、すべてのデジタル・データを伝送する通信システムのみならず、HDDを初めとするデータ蓄積装置にも適用できる。具体的にデジタル・データ用通信システムには、有線通信及び無線通信があり、有線通信にはケーブルを用いるもの、プリント基板上の通信、ICチップ内の通信などがあり、データ伝送媒体としては電気信号を用いるものや光信号を用いるものがあり、無線通信の媒体としては電磁波を用いるものや赤外光を含む光を用いるものがあるが、これらすべてに適用可能である。
また、データ蓄積装置に対しては、装置に書き込んだデータを読み出した際のデータ誤りの訂正に用いることが可能であり、データ蓄積装置の具体例としては、HDD、フロッピー(登録商標)ディスク、MO、Zip、Jazz、USBフラッシュメモリデバイスをはじめとする不揮発性メモリデバイスを用いた半導体メモリ装置、各種CDや各種DVD、そして、Blu-rayやHD-DVDなどの次世代DVDを扱うデータ蓄積装置に適用可能である。
低密度パリティ検査符号の生成方法及び生成システムの実施方法を示した説明図である。 検査行列から染色体データを構成する方法を示した説明図である。 遺伝的アルゴリズムの実施方法を示した説明図である。 多目的最適化での望ましい点の判定方法を示した説明図である。
符号の説明
1 多目的最適化装置
2 LDPC符号化・復号回路生成装置
3 FPGA通信路エミュレータ
4 LDPC符号検査行列
5 LDPC符号検査行列評価値
6 LDPC符号化・復号回路
7 誤り訂正符号性能評価値
8 LDPC符号検査行列の一例
9 染色体の一例
10 LDPC生成システムの初期化
11 遺伝的アルゴリズムの開始点
12 初期集団の生成
13 評価値の計算
14 選択淘汰の実行
15 交叉の実行
16 突然変異の実行
17 終了条件の判定
18 遺伝的アルゴリズムの終了点
19 評価関数1の軸
20 評価関数2の軸
21 多目的最適化で望ましい点
22 多目的最適化で望ましい点
23 多目的最適化で望ましい点
24 多目的最適化で望ましい点
25 多目的最適化で望ましくない点
26 多目的最適化で望ましくない点
27 点21から評価関数1の軸に下ろした垂線
28 点21から評価関数2の軸に下ろした垂線
29 点26から評価関数1の軸に下ろした垂線
30 点26から評価関数2の軸に下ろした垂線

Claims (16)

  1. 複数の評価値を考慮して最適化が可能な多目的最適化装置から最適解の候補としてLDPC符号検査行列をLDPC符号化・復号回路生成装置に出力し、
    LDPC符号化・復号回路生成装置は、受け取ったLDPC符号検査行列に基づくLDPC符号化・復号回路を生成して、通信路エミュレータに渡し、かつ、生成したLDPC符号化・復号回路についてのハードウェアとしての評価の評価値及びLDPC符号検査行列そのものに対する評価を算出し、
    さらに、LDPC符号化・復号回路生成装置は、通信路エミュレータからLDPC符号化・復号回路の評価結果として誤り訂正符号性能評価値を受け取り、それに内部で算出した前記評価値を合わせて、ベクトル値であるLDPC符号検査行列評価値として前記多目的最適化装置に出力し、
    多目的最適化装置は、受け取ったLDPC符号検査行列評価値を用いて望ましい評価値を有するLDPC符号を定義する検査行列を作成することから成る低密度パリティ検査符号の生成方法。
  2. 前記LDPC符号化・復号回路生成装置が、前記通信路エミュレータから受け取る誤り訂正符号性能評価値は、LDPC符号化・復号回路生成装置から受け取ったLDPC符号化・復号回路と内蔵されている通信路のエミュレータを組み合わせて、LDPC符号検査行列に基づくLDPC符号の誤り訂正能力を評価したものである請求項1に記載の低密度パリティ検査符号の生成方法。
  3. 前記多目的最適化装置で行われる多目的最適化処理は、遺伝的アルゴリズムを適用して行われる請求項1に記載の低密度パリティ検査符号の生成方法。
  4. 前記通信路エミュレータにおけるLDPC符号化・復号回路の評価のために、送信データとして全て0からなる“0000…0”を送る請求項1に記載の低密度パリティ検査符号の生成方法。
  5. 前記LDPC符号検査行列そのものに対する評価値として、検査行列中の
    “1” の数を用いる請求項1に記載の低密度パリティ検査符号の生成方法。
  6. 前記LDPC符号化・復号回路生成装置でLDPC符号化・復号回路を生成して通信路エミュレータに送る際に、通信路エミュレータもいっしょに生成して送る請求項1に記載の低密度パリティ検査符号の生成方法。
  7. 前記通信路エミュレータは、FPGA通信路エミュレータ又は同等の機能を持つソフトウェア、或いはFPGAを用いない専用の通信路エミュレータ、若しくは実際の通信路や通信装置そのものを用いる請求項1に記載の低密度パリティ検査符号の生成方法。
  8. 伝送されるデジタル・データの誤りの訂正を行う通信システム、或いは書き込んだデータを読み出した際のデータ誤りの訂正を行うデータ蓄積装置に適用される請求項1に記載の低密度パリティ検査符号の生成方法。
  9. 複数の評価値を考慮して最適化が可能な多目的最適化装置と、LDPC符号化・復号回路生成装置と、通信路エミュレータとを備え、
    前記LDPC符号化・復号回路生成装置は、前記多目的最適化装置から最適解の候補として出力されるLDPC符号検査行列を受け取って該LDPC符号検査行列に基づきLDPC符号化・復号回路を生成して前記通信路エミュレータに渡すと共に、生成したLDPC符号化・復号回路のハードウェアとしての評価値及びLDPC符号検査行列そのものに対する評価を算出し、かつ、前記通信路エミュレータからLDPC符号化・復号回路の評価結果として誤り訂正符号性能評価値を受け取り、それに内部で算出した前記評価値を合わせて、ベクトル値であるLDPC符号検査行列評価値として前記多目的最適化装置に出力し、
    前記多目的最適化装置は、受け取ったLDPC符号検査行列評価値を用いて望ましい評価値を有するLDPC符号を定義するLDPC符号検査行列を作成することから成る低密度パリティ検査符号の生成システム。
  10. 前記LDPC符号化・復号回路生成装置が、前記通信路エミュレータから受け取る誤り訂正符号性能評価値は、LDPC符号化・復号回路生成装置から受け取ったLDPC符号化・復号回路と内蔵されている通信路のエミュレータを組み合わせて、LDPC符号検査行列に基づくLDPC符号の誤り訂正能力を評価したものである請求項9に記載の低密度パリティ検査符号の生成システム。
  11. 前記多目的最適化装置で行われる多目的最適化処理は、遺伝的アルゴリズムを適用して行われる請求項9に記載の低密度パリティ検査符号の生成システム。
  12. 前記通信路エミュレータにおけるLDPC符号化・復号回路の評価のために、送信データとして全て0からなる“0000…0”を送る請求項9に記載の低密度パリティ検査符号の生成システム。
  13. 前記LDPC符号検査行列そのものに対する評価値として、検査行列中の
    “1” の数を用いる請求項9に記載の低密度パリティ検査符号の生成システム。
  14. 前記LDPC符号化・復号回路生成装置でLDPC符号化・復号回路を生成して通信路エミュレータに送る際に、通信路エミュレータもいっしょに生成して送る請求項9に記載の低密度パリティ検査符号の生成システム。
  15. 前記通信路エミュレータは、FPGA通信路エミュレータ又は同等の機能を持つソフトウェア、或いはFPGAを用いない専用の通信路エミュレータ、若しくは実際の通信路や通信装置そのものを用いる請求項9に記載の低密度パリティ検査符号の生成システム。
  16. 伝送されるデジタル・データの誤りの訂正を行う通信システム、或いは書き込んだデータを読み出した際のデータ誤りの訂正を行うデータ蓄積装置に適用される請求項9に記載の低密度パリティ検査符号の生成システム。
JP2007296951A 2007-11-15 2007-11-15 低密度パリティ検査符号の生成方法及び生成システム Expired - Fee Related JP4982898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007296951A JP4982898B2 (ja) 2007-11-15 2007-11-15 低密度パリティ検査符号の生成方法及び生成システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007296951A JP4982898B2 (ja) 2007-11-15 2007-11-15 低密度パリティ検査符号の生成方法及び生成システム

Publications (2)

Publication Number Publication Date
JP2009124493A JP2009124493A (ja) 2009-06-04
JP4982898B2 true JP4982898B2 (ja) 2012-07-25

Family

ID=40816158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007296951A Expired - Fee Related JP4982898B2 (ja) 2007-11-15 2007-11-15 低密度パリティ検査符号の生成方法及び生成システム

Country Status (1)

Country Link
JP (1) JP4982898B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941135B2 (ja) * 1992-01-24 1999-08-25 富士通株式会社 疑似lsi装置及びそれを用いたデバッグ装置
US6842872B2 (en) * 2001-10-01 2005-01-11 Mitsubishi Electric Research Laboratories, Inc. Evaluating and optimizing error-correcting codes using projective analysis
JP4761152B2 (ja) * 2006-11-08 2011-08-31 独立行政法人産業技術総合研究所 伝送線路特性のモデル化方法およびそのモデル化装置

Also Published As

Publication number Publication date
JP2009124493A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
US11444636B2 (en) System and methods for quantum post-selection using logical parity encoding and decoding
JP5055578B2 (ja) ホログラフィック記憶のための連結コード
CN103888148B (zh) 一种动态阈值比特翻转的ldpc码硬判决译码方法
CN107659382B (zh) 用于编码信息的方法和设备
US9287897B2 (en) Systematic rate-independent Reed-Solomon erasure codes
CN102623067A (zh) 用于基于闪存的存储器系统的软解码系统和方法
JP2002353946A (ja) 有限サイズのデータブロックに対して誤り訂正符号を評価する方法
JP4672015B2 (ja) 低密度パリティ検査コードを用いた符号化及び復号化方法
US8468438B2 (en) Method and apparatus for elementary updating a check node during decoding of a block encoded with a non-binary LDPC code
TW202001920A (zh) 在資料儲存系統中用於改善資料回復之方法及裝置
CN116530023A (zh) 具有外部块码和内部极化调整卷积码的串行级联码
KR100943602B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
CN100433561C (zh) 转换用于低密度奇偶校验编码的奇偶校验矩阵的方法
CN101572109A (zh) 数据解码装置,磁盘装置以及数据解码方法
KR100837730B1 (ko) 사전에 지정한 패리티를 검사한 결과를 이용해 ldpc코드를 부호화하는 방법
WO2018219001A1 (zh) Ldpc码校验矩阵的构造方法和设备
JP4982898B2 (ja) 低密度パリティ検査符号の生成方法及び生成システム
KR20210004897A (ko) 비트 매칭 기반으로 선형 부호를 고속 복호화하는 방법 및 장치
US20070277075A1 (en) Method of Generating Parity Information Using Low Density Parity Check
KR20200003185A (ko) 시퀀스 결정을 위한 방법 및 장치, 디바이스 및 저장 매체
KR20230124036A (ko) 저밀도 패리티 체크 인코딩 방법, 저밀도 패리티 체크디코딩 방법, 인코딩 장치, 디코딩 장치 및 매체
KR20220094174A (ko) 메모리 시스템에 대한 길이 호환 극성 코드에서의 에러 정정을 수행하기 위한 시스템 및 방법
JP5749784B2 (ja) 誤り訂正符号方法
JP2010535459A (ja) 線形計画法復号のための座標上昇法
EP4254192A1 (en) Encoding and decoding of data using generalized ldpc codes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees