JP4973147B2 - インバータの出力電圧制御装置 - Google Patents

インバータの出力電圧制御装置 Download PDF

Info

Publication number
JP4973147B2
JP4973147B2 JP2006313733A JP2006313733A JP4973147B2 JP 4973147 B2 JP4973147 B2 JP 4973147B2 JP 2006313733 A JP2006313733 A JP 2006313733A JP 2006313733 A JP2006313733 A JP 2006313733A JP 4973147 B2 JP4973147 B2 JP 4973147B2
Authority
JP
Japan
Prior art keywords
voltage
value
output voltage
inverter
limiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006313733A
Other languages
English (en)
Other versions
JP2008131735A (ja
Inventor
正和 宗島
寛 材津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2006313733A priority Critical patent/JP4973147B2/ja
Publication of JP2008131735A publication Critical patent/JP2008131735A/ja
Application granted granted Critical
Publication of JP4973147B2 publication Critical patent/JP4973147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、UPS(無停電電源装置)や並列型瞬低補償装置に用いられて負荷に交流電力を供給するインバータに係り、特にインバータの出力電圧歪み補正を行う出力電圧制御装置に関する。
UPSの回路構成例を図8に示す。平常時は、系統からの交流入力を順変換器1で直流に変換し、蓄電池2を充電するとともに、インバータ3へ電力を供給する。インバータ3はこの直流電力を交流電力に変換し負荷4に供給する。この構成になるUPSは、交流を直流に変換した後に交流に再変換して負荷に供給するため、交流入力電源の電圧変動・周波数変動・波形歪みの影響を受けない安定した品質の電力を負荷へ供給できる。また、交流入力停電時は、蓄電池2より直流電力を供給し、インバータ3は無停電で負荷へ安定した交流電力を供給し続けることができる。
制御装置は、検出部5によってインバータ出力電圧Vinv_U,Vinv_V,Vinv_Wを検出し、電圧指令値演算部6への検出入力とする。また、RMS演算部7は、インバータ出力電圧の実効値Vrms_invを演算し、電圧指令値演算部6に入力する。位相検出部8は、インバータ出力電圧Vinv_U,Vinv_V,Vinv_Wより位相θを検出し、電圧指令値演算部6に入力する。電圧指令値演算部6は、これら入力と出力電圧指令値Vrefから、インバータの出力電圧と周波数と位相を制御する電圧指令を出力する。
並列型瞬低補償装置の回路構成例を図9に示す(例えば、特許文献1参照)。平常時は、系統から高速スイッチ11を介して負荷12に電力を供給する。双方向電力変換機能をもつ交直変換装置13は、平常時には停止または直流電源としての電気二重層キャパシタ14を浮動充電する。系統の停電時は高速スイッチ11を切り離し、電気二重層キャパシタ14に蓄積された直流電力を交直変換装置13により交流電力に変換し、負荷12へ無瞬断で電力を供給する。制御装置5〜8は、瞬低補償動作中では、UPSの場合と同様の検出および制御になる。
上記のUPSまたは並列型瞬低補償装置における電圧指令値演算部6の演算ブロックを図10に示す。歪み補正制御部9は、インバータ出力電圧Vinv_U,Vinv_V,Vinv_Wと、電圧指令値Vrefと位相sin(θ)の積(正常電圧瞬時値)との偏差に基づいた歪み補正制御信号を発生し、AVR制御部10は電圧指令値Vrefとインバータ出力電圧実効値Vrms_invの偏差を「0」にする自動電圧制御演算を行い、これによってインバータ周波数信号sin(θ)の振幅を調節した電圧制御信号を得る。
ここで、歪み補正は、負荷4,12に整流器負荷などが存在する場合、インバータ3や交直変換装置13の出力電圧が負荷に流れる高調波電流成分の影響を受けて、歪んでしまうため、この電圧波形の歪みを所望する正弦波に整形するためのものである。
同様に、交流系統電源から見て、UPSの順変換器1や並列型瞬低補償装置の交直変換装置13が整流器負荷になり、それに流れる高調波電流が系統電圧を歪ませてしまう。この高調波電流の抑制には、一般的にはLCフィルタで行われ、さらには交流系統にアクティブフィルタを設ける場合もある。
特開2005−73410号公報
前記のように、一般的に、インバータの負荷に整流器負荷が存在する場合、インバータ出力電圧が高調波成分の影響を受けて、歪んでしまう。この電圧波形の歪みを所望する波形に整形するために、従来の電圧制御方式では、歪み補正を行っている。
この歪み補正は、瞬時値での演算をするため、高速な応答が可能であるが、補正ゲインを大きくすると高次成分の位相ずれにより発散してしまうため、補正ゲインを大きくすることができない。その結果、十分な波形整形をすることができないという問題がある。
本発明の目的は、高速応答を維持しながら、高精度の歪み補正ができるインバータの出力電圧制御装置を提供することにある。
本発明は、整流器負荷による電圧歪みは5,7次等の成分がほとんどであることに着目し、離散フーリエ変換(DFT:discrete Fourier transform)と、逆離散フーリエ変換(IDFT:inverse discrete Fourier transform)により、インバータ出力電圧に含まれる主要な高調波成分を抽出し、この高調波成分を電圧歪み分として蓄積することで補正ゲインを大きくした電圧歪み補正信号を得、これを従来の高速応答の歪み補正と組み合わせることで前記の課題を解決するものであり、以下の構成を特徴とする。
(1)整流器負荷による電圧歪みを補正する歪み補正制御手段と、該負荷に供給する交流電圧を制御する自動電圧制御手段とによってインバータの出力電圧指令を得るインバータの出力電圧制御装置であって、
前記インバータの出力電圧信号の離散フーリエ変換と逆離散フーリエ変換によって該出力電圧信号に含まれる主要な高調波成分を抽出するフーリエ変換手段と、
前記高調波成分を系統1周期あたりのサンプル数の電圧歪み成分として蓄積入力し、蓄積入力した電圧歪み成分をフィードバックして前記フーリエ変換手段で抽出した高調波成分に加算する偏差蓄積手段と、
前記電圧歪み分の蓄積値を上限値と下限値に制限して前記出力電圧指令に加算するリミッタと、
を備えたことを特徴とする。
(2)前記インバータの出力電圧を三相全波整流し、この整流電圧が閾値を越えたときに、前記リミッタの上限値と下限値を「0」にして前記偏差蓄積手段の蓄積値を一旦リセットするリミッタ値制御手段を備えたことを特徴とする。
(3)前記インバータの出力電圧をdq変換して実効値を算出し、その実効値が閾値を越えたときに、前記リミッタの上限値と下限値を「0」にして前記偏差蓄積手段の蓄積値を一旦リセットするリミッタ値制御手段を備えたことを特徴とする。
以上のとおり、本発明によれば、離散フーリエ変換(DFT)と逆離散フーリエ変換(IDFT)により、インバータ出力電圧に含まれる主要な高調波成分を抽出し、この高調波成分を電圧歪み分として蓄積することで補正ゲインを大きくした電圧歪み補正信号を得、これを従来の高速応答の歪み補正と組み合わせた歪み補正を行うため、高速応答を維持しながら、高精度の歪み補正ができる。
また、インバータの出力電圧を三相全波整流し、この整流電圧が閾値を越えたときに、リミッタの上限値と下限値を「0」にして偏差蓄積手段の蓄積値を一旦リセットするリミッタ値制御手段を備えることにより、整流器負荷の負荷変動等が発生した場合にも過補正による過電圧を防止できる。
また、電圧ピーク検出に、dq変換を用いて算出した電圧実効値から検出することにより、応答を速めて過電圧を防止できる。
(実施形態1)
本実施形態は、DFT,IDFTにより5,7次等のM次高調波成分を抽出し、電圧指令値とインバータ出力電圧の偏差を蓄積する繰り返し制御を用いた電圧制御方式を、従来の歪み補正方式と組み合わせた歪み補正方式である。
図1に繰り返し制御を用いた電圧制御ブロック図を示し、歪み補正・AVR制御部20は、従来の制御ブロックと同じ構成である。
離散フーリエ変換部21は、検出したインバータ出力電圧Vinv_U,Vinv_V,Vinv_Wが入力され、M次の高調波sin(Mθ)とcos(Mθ)によってM次の実数部(re)と虚数部(im)別にDFT処理を行う。
逆離散フーリエ変換部22は、離散フーリエ変換出力のうち、インバータ出力電圧に含まれる主要な高調波成分になるM次の高調波sin(Mθ)とcos(Mθ)を乗じ、これらの合成によるIDFT処理を行い、インバータ出力電圧に含まれる主要な高調波成分のみを抽出する。
ここで、離散フーリエ変換部21では、DFT処理を行うために、1周期あたりのサンプル数N個の値を保持する必要があり、DFT部分のセレクタIが、(0)から(N−1)までを切り替え、(N−1)の次は(0)に戻る動作を行い、N個のデータの保持を行う。
例えば、U相のDFT出力の実数部Vdft_re_U、虚数部Vdft_re_Uは以下のように表せる。
Figure 0004973147
U相のIDFT出力Vidft_Uは(5)式のように表せる。
Figure 0004973147
(1)〜(5)式と同様に、V相とW相のIDFT出力Vidft_V,Vidft_Wも求める。
次に、逆離散フーリエ変換出力Vidft_Uは、設定されたゲインをもつ増幅器23によって増幅し、さらにリミッタ24により上限値、下限値に制限した歪み補正分を得る。リミッタ24の出力になる電圧歪み分(偏差)を蓄積入力とする偏差蓄積部25は、セレクタiにより、系統の1周期あたりのサンプル数N個分の蓄積を行い、蓄積された電圧歪み分をフィードバックして増幅器23の出力に加算する。そして、リミッタ24の出力を従来方式の電圧指令値に加算する。
したがって、本実施形態では、M次高調波成分をそれぞれ抽出し、この抽出分を電圧歪みとして蓄積を行い、この蓄積歪み分で電圧指令値を補正する。Mを主要な高調波成分の次数、例えば5,7次のように限定すれば、偏差蓄積によりゲインを大きくすることができ、その結果、精度良く波形整形することができる。また、繰り返し制御では、DFTを行う際に、1周期の波形が必要であるため、応答が遅い。しかし、ゲインは大きくできないが、応答の速い従来の歪み補正と組み合わせることで、より効果的に波形整形することができる。
(実施形態2)
実施形態1において、整流器負荷の負荷変動等が発生した場合、繰り返し制御の負荷変動前に蓄積された大きい偏差が偏差蓄積部25に残っているため、負荷変動の仕方によっては、過補正になってしまう場合がある。そのような負荷変動が発生した結果、電圧波形には大きいピークが発生し、過電圧になる可能性がある。
そこで、本実施形態は、インバータ出力電圧を三相全波整流した値を用いて、負荷変動発生後と負荷変動発生前の偏差蓄積項による高調波成分の過補正が引き起こす電圧波形のピークを検出し、偏差蓄積部25の蓄積値を一旦リセットする方式である。
図2に三相全波整流により電圧ピークを検出し、リミッタ24の上限値、下限値を制御することで、蓄積偏差を一旦リセットするリミッタ値制御部26を、実施形態1の構成に追加した電圧制御ブロック図を示す。
リミッタ値制御部26において、電圧ピーク検出回路31は、インバータ出力電圧Vinv_U,Vinv_V,Vinv_Wを三相全波整流し、ある閾値を越えたら電圧ピークを検出し、電圧ピーク検出信号として0,1の2値信号を生成する。立ち上がり検出回路32は、電圧ピーク検出信号の立ち上がりを検出する。ワンショットタイマ33は、立ち上がり検出信号を系統1周期時間Tのワンショットタイマにより周期Tの時間、電圧ピーク検出信号が論理「1」になるようにする。OR回路34は、元の電圧ピーク信号とワンショットタイマ33の出力との論理和演算を行う。切換スイッチ35はOR回路34の出力が「0」のときは値LIMIT側に保持され、「1」になった期間Tだけ値0側に切換えられ、これら値LIMITまたは値0をリミッタ部24の上限値として制御する。また、反転増幅器36は切換スイッチ35の出力を反転し、値「−LIMIT」または値「0」をリミッタ部24の下限値として制御する。
したがって、リミッタ値制御部26は、負荷変動の発生で偏差蓄積部25の偏差蓄積値が過大になり、高調波成分の過補正を引き起こそうとするときに、これをインバータ出力電圧波形のピークで検出し、リミッタ部24の上限値と下限値を値「0」にすることで、系統1周期あたりのサンプル数N個分の偏差蓄積部25の蓄積値をリセットし、高調波成分の過補正を防止する。
(実施形態3)
本実施形態は、実施形態2における電圧ピーク検出部31がdq変換を用いて電圧ピークを検出する場合である。
今、三相のインバータ出力電圧Vinv_U,Vinv_V,Vinv_Wを(6)式のように表すとする。
Figure 0004973147
ここで、Aは振幅、θは位相である。さらに、インバータ出力電圧をdq変換によってd軸のインバータ出力電圧Vinv_d,q軸インバータ出力電圧Vinv_qに変換すると、(7)式のようになる。
Figure 0004973147
(7)式を用いてインバータ出力電圧の電圧実効値Vinv_rmsを求めると(8)式のように表せる。
Figure 0004973147
図3に(6)〜(8)式による、dq変換を用いた電圧変動検出方式の演算ブロックを示す。dq変換部37はインバータ出力電圧をdq変換し、これらの電圧Vinv_d,Vinv_qから実効値演算部38で実効値を算出し、その値がある閾値を越えたときに電圧ピーク検出部39で電圧ピーク検出信号を生成する。この電圧ピーク検出信号を用いて、リミッタ値制御部26が偏差蓄積部25の蓄積分をリセットする。
本実施形態はdq変換を用いて算出した電圧実効値による偏差蓄積分をリセットするものであり、実施形態2とでは、電圧ピークを検出するためのピーク値はほぼ同じであるが、応答性を高めることができる。
(計算機シミュレーション)
上記の実施形態2または3における電圧ピーク発生と検出について、計算機シミュレーション結果を説明する。
図4は、負荷変動発生前のインバータ出力電圧波形の例を示す。但し、振幅は1、周波数は60[Hz]とする。負荷変動が発生する前は、繰り返し制御を用いた電圧制御により、電圧波形が整形されているとする。図5は、負荷変動が発生し、電圧波形にピークが生じた場合の波形例を示す。
図6は、負荷変動前におけるインバータ出力を三相全波整流した値、及びdq変換を用いて算出した電圧実効値を示す。ある閾値、例えば1.05の値より大きくなったら、電圧ピーク検出とするが、負荷変動前は検出されない。図7は、電圧波形にピークを生じさせる負荷変動発生後におけるインバータ出力を三相全波整流した値、及びdq変換を用いて算出した電圧実効値を示す。同様に、閾値1.05より大きくなったら電圧ピーク検出とする。電圧波形にピークを生じさせる負荷変動発生後は、電圧ピークが1.05より大きくなっており、電圧ピークを検出できる。
本発明の実施形態1を示す制御装置のブロック図。 本発明の実施形態2を示す制御装置のブロック図。 本発明の実施形態3における電圧ピーク検出回路図。 負荷変動発生前のインバータ出力電圧波形例。 負荷変動発生後の電圧波形ピークの波形例。 負荷変動発生前の三相全波整流波形と電圧実効値。 負荷変動発生後の三相全波整流ピーク波形と電圧実効値。 UPSの全体回路図。 瞬低補償装置の全体回路図。 従来の電圧制御ブロック図。
符号の説明
3 インバータ
9 歪み補正制御部
10 自動電圧制御部(AVR)
21 離散フーリエ変換部
22 逆離散フーリエ変換部
23 増幅器
24 リミッタ
25 偏差蓄積部
26 リミッタ値制御部

Claims (3)

  1. 整流器負荷による電圧歪みを補正する歪み補正制御手段と、該負荷に供給する交流電圧を制御する自動電圧制御手段とによってインバータの出力電圧指令を得るインバータの出力電圧制御装置であって、
    前記インバータの出力電圧信号の離散フーリエ変換と逆離散フーリエ変換によって該出力電圧信号に含まれる主要な高調波成分を抽出するフーリエ変換手段と、
    前記高調波成分を系統1周期あたりのサンプル数の電圧歪み成分として蓄積入力し、蓄積入力した電圧歪み成分をフィードバックして前記フーリエ変換手段で抽出した高調波成分に加算する偏差蓄積手段と、
    前記電圧歪み分の蓄積値を上限値と下限値に制限して前記出力電圧指令に加算するリミッタと、
    を備えたことを特徴とするインバータの出力電圧制御装置。
  2. 前記インバータの出力電圧を三相全波整流し、この整流電圧が閾値を越えたときに、前記リミッタの上限値と下限値を「0」にして前記偏差蓄積手段の蓄積値を一旦リセットするリミッタ値制御手段を備えたことを特徴とする請求項1に記載のインバータの出力電圧制御装置。
  3. 前記インバータの出力電圧をdq変換して実効値を算出し、その実効値が閾値を越えたときに、前記リミッタの上限値と下限値を「0」にして前記偏差蓄積手段の蓄積値を一旦リセットするリミッタ値制御手段を備えたことを特徴とする請求項1に記載のインバータの出力電圧制御装置。
JP2006313733A 2006-11-21 2006-11-21 インバータの出力電圧制御装置 Active JP4973147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006313733A JP4973147B2 (ja) 2006-11-21 2006-11-21 インバータの出力電圧制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006313733A JP4973147B2 (ja) 2006-11-21 2006-11-21 インバータの出力電圧制御装置

Publications (2)

Publication Number Publication Date
JP2008131735A JP2008131735A (ja) 2008-06-05
JP4973147B2 true JP4973147B2 (ja) 2012-07-11

Family

ID=39557057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006313733A Active JP4973147B2 (ja) 2006-11-21 2006-11-21 インバータの出力電圧制御装置

Country Status (1)

Country Link
JP (1) JP4973147B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104049159A (zh) * 2014-05-16 2014-09-17 北京京东方能源科技有限公司 逆变器的故障检测方法和检测装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338353B2 (ja) * 2009-02-12 2013-11-13 株式会社明電舎 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置
JP2011166852A (ja) * 2010-02-04 2011-08-25 Kyushu Electric Power Co Inc 交直変換装置の制御方法及び制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293970A (ja) * 1990-04-11 1991-12-25 Meidensha Corp インバータの出力電圧波形制御方式
JPH07254841A (ja) * 1994-03-14 1995-10-03 Fuji Electric Co Ltd ディジタルフィルタ
JPH09322556A (ja) * 1996-06-04 1997-12-12 Tokyo Electric Power Co Inc:The 電圧形系統連系インバータシステム
JP2003079163A (ja) * 2001-09-04 2003-03-14 Honda Motor Co Ltd インバータ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104049159A (zh) * 2014-05-16 2014-09-17 北京京东方能源科技有限公司 逆变器的故障检测方法和检测装置

Also Published As

Publication number Publication date
JP2008131735A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
JP5259077B2 (ja) 瞬時電圧低下補償回路、電力変換装置、瞬時電圧低下補償方法及び瞬時電圧低下補償プログラム
JP4766005B2 (ja) 高調波電流補償装置
JP4575272B2 (ja) 分散型電源システム及び系統安定化方法
US9404947B2 (en) Systems and methods for detecting power quality of uninterrupible power supplies
JP5893057B2 (ja) 単独運転検出装置及び単独運転検出方法
Pádua et al. Frequency-adjustable positive sequence detector for power conditioning applications
WO2013142553A2 (en) System and method for islanding detection and protection
US10516330B2 (en) Power converting device for controlling current based on oscillation component of voltage amplitude, and current control method based on oscillation component of voltage amplitude
JP6374213B2 (ja) 電力変換装置
Bongiorno et al. Effect of sampling frequency and harmonics on delay-based phase-sequence estimation method
Singh et al. ISOGI-Q based control algorithm for a single stage grid tied SPV system
JP2013110884A (ja) 無効電力補償装置およびその制御方法
JP4773936B2 (ja) 無効電力補償装置および系統電圧制御方法
JP2011015493A (ja) 分散型電源装置
JP4973147B2 (ja) インバータの出力電圧制御装置
EP3012951A1 (en) Resonance suppression device
JP6304180B2 (ja) 電力変換装置、発電システム、制御装置および制御方法
JP6228854B2 (ja) 電力変換器、負荷装置、及び、制御方法
JP5776308B2 (ja) 系統連系電力変換装置
Renders et al. Improving the voltage dip immunity of converter-connected distributed generation units
JP2007330032A (ja) 系統連系インバータ
JP2011067008A (ja) 電力変換装置
JP7251113B2 (ja) 無効電力補償装置及びその制御プログラム、並びに無効電力補償システム
JP2009195059A (ja) 電力変換方法および電力変換装置
JP2007225427A (ja) 停電検出回路及び無停電電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Ref document number: 4973147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3