JP4971833B2 - Isolated DC-DC converter - Google Patents
Isolated DC-DC converter Download PDFInfo
- Publication number
- JP4971833B2 JP4971833B2 JP2007051417A JP2007051417A JP4971833B2 JP 4971833 B2 JP4971833 B2 JP 4971833B2 JP 2007051417 A JP2007051417 A JP 2007051417A JP 2007051417 A JP2007051417 A JP 2007051417A JP 4971833 B2 JP4971833 B2 JP 4971833B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- snubber
- voltage
- inductor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、昇圧型又は降圧型の絶縁型DC−DCコンバータに関し、特に、スイッチング損失を低減することのできる絶縁型DC−DCコンバータに関する。 The present invention relates to a step-up or step-down type isolated DC-DC converter, and more particularly to an isolated DC-DC converter that can reduce switching loss.
絶縁型DC−DCコンバータでは、パワートランジスタ、IGBT、FET等のスイッチング素子をPWM動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。絶縁型DC−DCコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、PWM動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。 Insulation type DC-DC converters are of a type that performs voltage conversion by PWM operation of switching elements such as power transistors, IGBTs, and FETs, and are used in a wide range of fields. Insulation-type DC-DC converters are required to have further low loss, high efficiency and low noise as power saving, miniaturization and high performance of electronic devices. In particular, switching loss and switching due to PWM operation are desired. Reduction of surge is desired.
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型絶縁型DC−DCコンバータにスイッチング損失を低減するための補助回路を付加したものが提案されている(例えば、特許文献1参照)。 One of the technologies for reducing such switching loss and switching surge is soft switching technology. For example, a common buck-boost type isolated DC-DC converter including an inductor, a switching element, and a diode is used to reduce the switching loss. A device to which an auxiliary circuit is added has been proposed (see, for example, Patent Document 1).
また、フライバック型DC−DCコンバータでは、スイッチング素子をオンにさせることでトランスの1次側コイルに電力を蓄えた後、スイッチング素子をオフにしてトランスに蓄えられた電力を2次側コイルから放出し、整流回路を介して直流電圧を出力する。このようなフライバック型DC−DCコンバータにおいては、スイッチング素子を2つ備え、該スイッチング素子のスイッチング損失を低減する技術が提案されている(例えば、特許文献2参照)。 In a flyback type DC-DC converter, power is stored in the primary coil of the transformer by turning on the switching element, and then the power stored in the transformer is turned off from the secondary coil by turning off the switching element. It discharges and outputs a DC voltage through a rectifier circuit. In such a flyback type DC-DC converter, a technique of providing two switching elements and reducing the switching loss of the switching elements has been proposed (for example, see Patent Document 2).
次に、従来回路における代表的なスイッチング損失について図12を参照しながら説明する。 Next, typical switching loss in the conventional circuit will be described with reference to FIG.
ここで、ソフトスイッチングは、ZVS(Zero Voltage Switching)又はZCS(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはZVS/ZCSの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。 Here, soft switching is a switching method for realizing ZVS (Zero Voltage Switching) or ZCS (Zero Current Switching), and has low switching loss and stress applied to the power semiconductor device. On the other hand, a switching method in which the voltage / current is directly turned on / off by the switching function of the power semiconductor device is called hard switching. In the following description, a method in which both or one of ZVS / ZCS is realized is called soft switching, and the other is called hard switching.
図12にパワー半導体デバイスとしてのIGBT(Insulated Gate Bipolar Transistor)のスイッチング時の電圧/電流波形を示し、実線920は電圧、破線922は電流である。IGBTは、パワーMOS−FETの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ON電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にMOS−FET構造より遅れてオンする。さらに、MOS−FET構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流924が生じる。このような特性からも分かるようにIGBTパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧/電流の過度交差(ハッチング部参照)を生じスイッチング損失を発生している。
FIG. 12 shows a voltage / current waveform at the time of switching of an IGBT (Insulated Gate Bipolar Transistor) as a power semiconductor device. A
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図12で示すようなサージ電圧926並びにサージ電流928が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
This switching loss is generated as heat at the time of switching, hinders high frequency operation, and the cooling device including the radiating fins becomes larger and becomes a problem that cannot be ignored with higher frequency. In addition, parasitic parameters of floating inductors, capacitor passive circuit elements, and power semiconductor devices exist in the path connecting the power supply, power semiconductor device, and load. The
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流di/dtが高い場合にはEMIノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるdv/dt及びdi/dtストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のSOA(Safety Operation Area:安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、dv/dtによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、di/dtによるローパスフィルタリアクトルやトランス、ACモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがSOAを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるdv/dtやdi/dtストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。 In addition, simple voltage / current turn-on / turn-off, so-called hard switching, is often insufficient for high-efficiency control of large power with a large output capacity. In particular, when the surge current di / dt is high, the EMI noise level is high, and the voltage between the noise terminals is generated over a wide frequency band. The size increases. In addition, due to an increase in dv / dt and di / dt stress due to switching and an increase in switching loss, it is expected that the power operating device (SOA) specific to the power semiconductor device will be exceeded depending on the load state. The reliability is not necessarily high. In addition, there is a concern that a ground leakage current due to dv / dt, an increase in voltage between noise terminals due to this, and a dielectric breakdown of a low-pass filter reactor, transformer, and AC motor winding due to di / dt may occur. For this reason, it is necessary to provide a snubber circuit so that the voltage / current surge does not exceed the SOA during high-frequency switching. However, the snubber circuit reduces dv / dt and di / dt stress due to switching loss and surge, but a new problem arises such as loss due to the snubber circuit itself. Thus, the effects of switching loss and voltage / current stress, and the increase in cost and loss caused by the design of the snubber circuit and noise filter provided as countermeasures may negate the advantages of high-frequency switching. From such a background, power converters using hard switching to soft switching technology are being developed.
ところで、入力電圧を高くする場合で、スイッチング素子の耐電圧を超える入力電圧になるときには、スイッチング素子を直列に接続することにより、1つ当たりのスイッチング素子に加わる印加電圧を低減するとも思われる。しかしながら、単純にスイッチング素子を直列接続しただけでは、個々のスイッチング素子に特性のばらつきがあることからオン・オフタイミングがずれ、所定のスイッチング素子だけに入力電圧が直接に印加することがある。したがって、スイッチング素子の耐圧を必ずしも小さくすることはできない。 By the way, when the input voltage is increased and the input voltage exceeds the withstand voltage of the switching element, it is considered that the applied voltage applied to each switching element is reduced by connecting the switching elements in series. However, if the switching elements are simply connected in series, the characteristics of the individual switching elements vary and the on / off timing is shifted, and the input voltage may be applied directly only to the predetermined switching elements. Therefore, the breakdown voltage of the switching element cannot always be reduced.
一方、図13に示すように、複数のDC−DCコンバータ500a及び500bを電源502に対して直列に接続する回路によれば、スイッチング素子504a〜504dが直列状に接続されていることから、それぞれのスイッチング素子504a〜504dに印加される電圧は小さくなり、耐電圧の小さいものを用いることができる。
On the other hand, as shown in FIG. 13, according to the circuit in which a plurality of DC-
しかしながら、2つのDC−DCコンバータ500a及び500bに対する入力電圧を等分させるために、入力側に高電圧用で、高容量の2つのキャパシタ506a及び506bが必要であって、基板面積が大きくなるとともに必要費用が高騰する。
However, in order to equally divide the input voltages for the two DC-
本発明はこのような課題を考慮してなされたものであり、高い入力電圧に対しても適用可能であって、しかも高電圧、高容量の部品点数を抑制し、且つスイッチング損失の少ない絶縁型DC−DCコンバータを提供することを目的とする。 The present invention has been made in consideration of such problems, and can be applied to a high input voltage. Further, the present invention suppresses the number of high-voltage and high-capacity components and has low switching loss. An object is to provide a DC-DC converter.
本発明に係る絶縁型DC−DCコンバータにおいては、トランスと整流回路とを備えた絶縁型DC−DCコンバータであって、前記トランスの1次コイルの両端に対してそれぞれにx個ずつ直列接続されたスイッチング素子と、前記トランスの1次側に前記スイッチング素子のそれぞれに対応して設けられた2x個の巻線と、各前記スイッチング素子に対して並列接続され、スナバキャパシタが電源ライン側にとなるように該スナバキャパシタ及びスナバダイオードが直列接続されたスナバ回路と、前記スナバキャパシタ及び前記スナバダイオードの接続点に一端が接続された補助ダイオードとを有し、前記補助ダイオードの他端は前記巻線の一端に接続され、該巻線の他端は電源ラインに接続されていることを特徴とする。 The insulated DC-DC converter according to the present invention is an insulated DC-DC converter including a transformer and a rectifier circuit, and is connected in series to each of both ends of the primary coil of the transformer. Switching elements, 2x windings provided corresponding to the switching elements on the primary side of the transformer, and connected in parallel to the switching elements, and a snubber capacitor is connected to the power line side. A snubber circuit in which the snubber capacitor and the snubber diode are connected in series, and an auxiliary diode having one end connected to a connection point of the snubber capacitor and the snubber diode, and the other end of the auxiliary diode is connected to the winding. It is connected to one end of the wire, and the other end of the winding is connected to the power supply line.
このようにスイッチング素子を直列に接続することにより、高い入力電圧に対しても適用可能となる。また、入力電圧を等分させるための入力側に高電圧の複数のキャパシタ等が不要であり、高電圧用で高容量の部品を抑制することができる。さらに、スナバ回路によりスイッチング損失を低減させることができる。 Thus, by connecting the switching elements in series, it can be applied to a high input voltage. In addition, a plurality of high voltage capacitors or the like are not required on the input side for equally dividing the input voltage, and high-capacity components for high voltage can be suppressed. Furthermore, switching loss can be reduced by the snubber circuit.
この場合、前記1次コイルに直列接続された第1補助インダクタと、前記トランスの2次コイルに直列接続された第2補助インダクタとを有していてもよい。 In this case, a first auxiliary inductor connected in series to the primary coil and a second auxiliary inductor connected in series to the secondary coil of the transformer may be included.
また、前記補助ダイオードと前記巻線との間に共振インダクタを有していてもよい。 A resonance inductor may be provided between the auxiliary diode and the winding.
本発明に係る絶縁型DC−DCコンバータによれば、高い入力電圧に対しても適用可能であって、しかも高電圧、高容量の部品点数を少なくすることができる。また、スナバ回路によりスイッチング損失を低減させることができる。 The isolated DC-DC converter according to the present invention can be applied to a high input voltage, and the number of high-voltage and high-capacity components can be reduced. Moreover, the switching loss can be reduced by the snubber circuit.
以下、本発明に係る絶縁型DC−DCコンバータについて実施の形態を挙げ、添付の図1〜図9を参照しながら説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, an insulated DC-DC converter according to the present invention will be described with reference to FIGS.
図1に示すように、本実施の形態に係る絶縁型DC−DCコンバータ10は、絶縁の昇降圧型であって、直流の電源11の電圧を昇圧又は降圧して負荷Rに供給するものである。
As shown in FIG. 1, the isolated DC-
絶縁型DC−DCコンバータ10は、入力側にプラス及びマイナス接続用のTi1及びTi2を有し、出力側にプラス及びマイナス接続用のTo1及びTo2を有している。
The isolated DC-
絶縁型DC−DCコンバータ10は、スイッチング機能部12a、12b、12c及び12dと、6巻線式の結合インダクタ16と、整流回路18と、第1回生ダイオード20a及び第2回生ダイオード20bとを有する。
The isolated DC-
スイッチング機能部12a〜12dは、説明の便宜上、複数の素子をまとめて表しているのであって、実回路上で明確に区画されているものではない。
The
結合インダクタ16は、5つの1次インダクタ(巻線)16a、16b、16c、16d、16d、16eと、1つの2次インダクタ16fとを有する。4つの1次インダクタ16a、16b、16c及び16dは同じ向きに同じ巻線数で構成されている。1次インダクタ16a及び16bの一端はスイッチング機能部12a及び12bに接続され、他端はそれぞれマイナスライン(電源ライン)24bに接続されている。1次インダクタ16c及び16dの一端はスイッチング機能部12c及び12dに接続され、他端はそれぞれプラスライン(電源ライン)24aに接続されている。1次インダクタ16a、16b、16c、16d及び16eには、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタ(共振インダクタ)28a、28b、28c、28d及び28eが直列状に存在する。2次インダクタ16fについても、同様の漏れインダクタ28fが直列に存在する。
The coupled
漏れインダクタ28a〜28dだけではインダクタンスが十分でないと考えられる場合には、補助ダイオード36a〜36dと1次インダクタ16a〜16dとの間に共振インダクタを設けてもよい。これらの漏れインダクタ28a〜28d及び共振インダクタによれば、後述する共振作用を奏し、エネルギーを有効利用することができる。
When it is considered that the inductance is not sufficient with only the
漏れインダクタ28eについても直列に第1補助インダクタを設けてもよく、漏れインダクタ28fについても直列に第2補助インダクタを設けてもよい。これらの補助インダクタによれば、1次電流及び2次電流の立ち上がり、立ち下がりを抑制し、サージの発生を防止することができる。
The first auxiliary inductor may be provided in series for the
1次インダクタ16a、16b、16c及び16dは、主にエネルギ損失の低減の作用を奏する。1次インダクタ16eと2次インダクタ16fは、結合インダクタ16における変圧の主たる作用を奏する。
The
スイッチング機能部12a、12b、12c及び12dには、順にスイッチング素子22a、22b、22c及び22dが設けられている。スイッチング素子22a、22b、22c及び22dは半導体素子であって、例えば、パワートランジスタ、IGBT、FET等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されPWM動作を行う。
スイッチング素子22aとスイッチング素子22bは、プラスライン(一方の電源)24aと1次インダクタ16eの一端との間に直列に接続されている。つまり、スイッチング素子22aのコレクタがプラスライン24aに接続され、スイッチング素子22aのエミッタとスイッチング素子22bのコレクタが接続され、スイッチング素子22bのエミッタが1次インダクタ16eの一端に接続されている。スイッチング素子22aとスイッチング素子22bとを第1直列接続部26aとも呼ぶ。
The switching
スイッチング素子22cとスイッチング素子22dは、マイナスライン(他方の電源)24bと1次インダクタ16eの他端との間に直列に接続されている。つまり、スイッチング素子22cのコレクタが1次インダクタ16eの他端に接続され、スイッチング素子22cのエミッタとスイッチング素子22dのコレクタが接続され、スイッチング素子22dのエミッタがマイナスライン24bに接続されている。スイッチング素子22cとスイッチング素子22dとを第2直列接続部26bとも呼ぶ。
The switching
第1直列接続部26aと1次インダクタ16eの一端との接続部と、マイナスライン24bとの間には第1回生ダイオード20aが設けられている。第1回生ダイオード20aは、マイナスライン24bの側がアノードとなっている。
A first
第2直列接続部26bと1次インダクタ16eの他端との接続部と、プラスライン24aとの間には第2回生ダイオード20bが設けられている。第2回生ダイオード20bは、プラスライン24aの側がカソードとなっている。
A second
第1回生ダイオード20a及び第2回生ダイオード20bによれば、結合インダクタ16のエネルギーを電源11に回生することにより、エネルギーを有効利用することができる。
According to the first
スイッチング機能部12aは、スイッチング素子22aと、該スイッチング素子22aと並列に設けられた逆導通ダイオード(又は寄生ダイオード)30aと、直列に接続されたスナバダイオード32a及びスナバキャパシタ34aと、補助ダイオード36aとを有する。スナバキャパシタ34aとスナバダイオード32aはスナバ直列回路を形成している。
The
スイッチング素子22aは、コレクタが逆導通ダイオード30aのカソードに接続され、エミッタが逆導通ダイオード30aのアノードに接続されている。
The switching
スナバキャパシタ34aは、プラスライン24a側となるように接続されている。つまり、スナバダイオード32aのカソードは、スイッチング素子22aのエミッタに接続され、アノードはスナバキャパシタ34aの一端に接続されている。スナバキャパシタ34aの他端はスイッチング素子22aのコレクタ(つまりプラスライン24a)に接続されている。
The
補助ダイオード36aのカソードは、スナバダイオード32aとスナバキャパシタ34aとの間に接続されている。補助ダイオード36aのアノードは漏れインダクタ28aを介して1次インダクタ16aの一端に接続されている。
The cathode of the
スイッチング機能部12bは、スイッチング機能部12aと同構成であることから、符号の添え字aに代えて添え字bを付して表し、その詳細な説明を省略する。
Since the
スイッチング機能部12dは、スイッチング素子22dと、該スイッチング素子22dと並列に設けられた逆導通ダイオード(又は寄生ダイオード)30dと、直列に接続されたスナバダイオード32d及びスナバキャパシタ34dと、補助ダイオード36dとを有する。スナバキャパシタ34dとスナバダイオード32dはスナバ直列回路を形成している。
The
スイッチング素子22dは、コレクタが逆導通ダイオード30dのカソードに接続され、エミッタが逆導通ダイオード30dのアノードに接続されている。
The switching
スナバキャパシタ34dは、マイナスライン24b側となるように接続されている。つまり、スナバダイオード32dのアノードは、スイッチング素子22dのコレクタに接続され、カソードはスナバキャパシタ34dの一端に接続されている。スナバキャパシタ34dの他端はスイッチング素子22dのエミッタ(つまりマイナスライン24b)に接続されている。
The
補助ダイオード36dのアノードは、スナバダイオード32dとスナバキャパシタ34dとの間に接続されている。補助ダイオード36dのカソードは漏れインダクタ28dを介して1次インダクタ16dの一端に接続されている。
The anode of the
スイッチング機能部12cは、スイッチング機能部12dと同構成であることから、符号の添え字dに代えて添え字cを付して表し、その詳細な説明を省略する。
Since the
整流回路18は、整流用のダイオード40と、平滑キャパシタ42とを有する。平滑キャパシタ42は2次インダクタ16fに対して並列に接続されており、ダイオード40は、2次インダクタ16fの一端と平滑キャパシタ42の一端との間に挿入されている。平滑キャパシタ42としては、例えば電解キャパシタが用いられる。
The
なお、図1から明らかなように、絶縁型DC−DCコンバータ10では、入力電圧Viを等分させるためのキャパシタ(図13のキャパシタ506a及び506b参照)等は設けられていない。つまり、絶縁型DC−DCコンバータ10では、高電圧、高容量の部品は必要がない。これは、図13のDC−DCコンバータ500a及び500bが入力側で直列接続、出力側で並列接続された回路とは異なり、絶縁型DC−DCコンバータ10は全体として1つのコンバータを構成しているためである。
As is clear from FIG. 1, the insulation type DC-
1次インダクタ16eと2次インダクタ16fとの巻数比は、R1=n2/n1である。1次インダクタ16aと2次インダクタ16fとの巻数比は、R2=n3/n1である。R1=R2(つまりn2=n3)と設定してもよい。
The turn ratio between the
絶縁型DC−DCコンバータ10における各箇所における電流、電圧を次のように名称とその方向を規定する。
The name and direction of the current and voltage at each location in the insulated DC-
1次インダクタ16eに流れる電流(つまり、1次電流)をi1、2次インダクタ16fに流れる電流(つまり、2次電流)をi2とする。
The current flowing through the
プラスライン24aからスイッチング素子22aに流れる電流をis、スナバキャパシタ34aからプラスライン24aの方向に向かって流れる電流をics、1次インダクタ16aから補助ダイオード36aに向かって流れる電流をilsとする。
The current flowing from the
電源11の電圧をVi、負荷Rに供給される電圧をVoとする。スナバキャパシタ34aの両端に生じる電圧をvcsとする。
The voltage of the power supply 11 is Vi, and the voltage supplied to the load R is Vo. A voltage generated across the
次に、このように構成される絶縁型DC−DCコンバータ10を用いた変圧の作用について説明する。
Next, the effect | action of the transformation using the insulation type DC-
絶縁型DC−DCコンバータ10の変圧作用は、図2に示すようにモード0〜モード5の6つのモードに区分することができる。モード0〜モード5はこの順に繰り返し行われる。図2において、モード0は時刻t0〜t1、モード1は時刻t1〜t2、モード2は時刻t2〜t3、モード3は時刻t3〜t4、モード4は時刻t4〜t5、モード0は時刻t5〜t0である。
The transforming action of the isolated DC-
変圧作用時には、スイッチング素子22a〜22dが同期したPWM動作を行う。なお、図3〜図8においては、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。各モードの説明では、スイッチング機能部12a〜12dのうち、代表的にスイッチング機能部12aの作用について述べる。スイッチング機能部12bはスイッチング機能部12aと同極性、同作用を奏する。スイッチング機能部12c及び12dは、スイッチング機能部12aに対して極性が逆であって、同作用を奏する。モード0の開始時(つまり、モード5の終了時)では、スナバキャパシタ34aに電荷が充電され、漏れインダクタ28aにエネルギーが蓄えられているものとする。
At the time of voltage transformation, the
図3に示すように、モード0ではスイッチング素子22aがオンになる。これにより、プラスライン24a、スイッチング素子22a、22b、漏れインダクタ28e、1次インダクタ16e、スイッチング素子22c、22d及びマイナスライン24bに至る電流i1が発生する。
As shown in FIG. 3, in mode 0, the switching
これとともに、1次インダクタ16a、漏れインダクタ28a、補助ダイオード36a、スナバキャパシタ34aを通る電流が発生する。この系統では、1次インダクタ16aに電圧R2×Viを発生させ、スナバキャパシタ34aと漏れインダクタ28aとにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ34aが放電を開始する。つまり、漏れインダクタ28aに蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ34aの電荷を放出させ、パルス電流回生作用が得られる。
Along with this, a current passing through the
また、モード0では、スイッチング素子22aのターンオン時に、漏れインダクタ28a、28e(及び第1補助インダクタ)によりスイッチング素子22aを流れる電流の立ち上がりが抑制され、スイッチング素子22aはZCSターンオンとなる(図2参照)。整流回路18の電流i2は減少するが、漏れインダクタ28f(及び第2補助インダクタ)により立ち下がりが抑制される。このような電流の立ち上がり、立ち下がりの抑制作用によりサージの発生を防止することができる。
In mode 0, when the switching
モード0のエネルギー回生スナバ回路における回路状態方程式は(1)式のようになる。 The circuit state equation in the mode 0 energy regenerative snubber circuit is as shown in equation (1).
ここで、Lsは漏れインダクタ28aのインダクタンス、Csはスナバキャパシタ34aの容量である。
Here, Ls is the inductance of the
また、スイッチング素子22aのターンオン時点で、スナバキャパシタ34aの電圧及び回生電流の初期値をそれぞれvcs=Vco、ils=0とすると、スナバキャパシタの電圧vcsと回生電流ilsは、それぞれ(2)式のようになる。
Further, when the voltage of the
ただし、Zs=√(Ls/Cs)、ωs=1/√(Ls・Cs)である。スナバキャパシタのエネルギーが完全に放電するためには、ωt=πの時点で、スナバキャパシタの電圧をゼロ以下とする条件、vcs≦0が必要となる。したがって、次の(3)式が成り立つ。 However, Zs = √ (Ls / Cs) and ωs = 1 / √ (Ls · Cs). In order to completely discharge the energy of the snubber capacitor, it is necessary to satisfy the condition that the voltage of the snubber capacitor is zero or less, v cs ≦ 0 at the time of ωt = π. Therefore, the following equation (3) holds.
図4に示すように、モード1では、スナバキャパシタ34aが蓄えた電荷を完全放電した後にスナバダイオード32aが導通し、漏れインダクタ28aに蓄えられた残留エネルギーをパルス回生電流ilsとして放出を継続する。つまり、電流は2次インダクタ16b、漏れインダクタ28a、補助ダイオード36a及びスナバダイオード32aを流れることになる。このように、スナバキャパシタ34aの放電が終了した後にも、漏れインダクタ28aのエネルギーを利用して回生動作を継続することができる。
As shown in FIG. 4, in mode 1, the
モード1においては、パルス回生電流ilsが不必要に流れ続けないように、巻数比の条件として、次の(4)式が成立するようにしておくとよい。 In mode 1, the following equation (4) is preferably satisfied as a condition of the turns ratio so that the pulse regeneration current i ls does not continue to flow unnecessarily.
この後、パルス回生電流ilsがゼロになるとモード2に移行する。
Thereafter, when the pulse regenerative current i ls becomes zero, the
図5に示すように、モード2では、漏れインダクタ28aがエネルギーを放出し終え、電源11から供給される電力はプラスライン24a、スイッチング素子22a、22b、漏れインダクタ28e、1次インダクタ16e、スイッチング素子22c、22d及びマイナスライン24bに至り、1次インダクタ16eにエネルギーが蓄積される。
As shown in FIG. 5, in
図6に示すように、モード3では、スイッチング素子22aをオフにする。これにより、電源11から供給される電流は、スナバダイオード32a及びスナバキャパシタ34aに流れることになり、該スナバキャパシタ34aが充電される。このとき、スイッチング素子22aの両端電圧vsは0であることから(図2参照)、スイッチング素子22aはZVSで(つまり、ソフトスイッチングで)ターンオフする。スイッチング素子22aをオフするタイミングは、PWMのデューティファクタにより設定される。
As shown in FIG. 6, in mode 3, the switching
スナバキャパシタ34aが充電されることによりvsは(5)式に示す電圧上昇率で上昇する。
When the
このとき充電されたスナバキャパシタ34aは、前記の通りモード0の共振作用に供されることになる。
The
スイッチング素子22a〜22bは同時にオフになるように制御されるが、実際には若干のばらつきが発生しうる。しかしながら、それぞれスナバキャパシタ34a〜34dが設けられているため、いずれか1つのスイッチング素子だけに入力電圧Viが直接的に印加されることはない。
Although the
また、スナバキャパシタ34a〜34dは、直列状に接続されるとともに、スイッチング素子22a〜22dに対して並列に接続されていることから、各スイッチング素子22a〜22dに対して印加される電圧は、Vi/2となる。したがって、スイッチング素子22a〜22dの耐圧は小さくて足り、低廉化を図ることができる。当然に、スナバキャパシタ34a〜34dの耐圧も小さく設定することができる。
Further, since the
図7に示すように、モード4では、スナバキャパシタ34aの電流ilsは0となり、漏れインダクタ28eの残留エネルギーは、第1回生ダイオード20a及び第2回生ダイオード20bを通って電源11に回生する。これにより、エネルギーを有効利用できる。
As shown in FIG. 7, in
一方、整流回路18では、電流i2が流れ始めるが、漏れインダクタ28f(及び第2補助インダクタ)の作用により立ち上がりが抑制され、サージの発生を防止できる。
On the other hand, in the
図8に示すように、モード5では、結合インダクタ16に蓄えられていたエネルギーが2次インダクタ16fからダイオード40を通って平滑キャパシタ42及び負荷Rに供給される。この後、前記のモード0に戻り、一連のサイクルを継続することになる。
As shown in FIG. 8, in
上述したように、本実施の形態に係る絶縁型DC−DCコンバータ10では、スイッチング素子22a〜22dが直列に接続されていることから入力電圧Viが高い場合であっても適用可能である。また、スイッチング素子22a〜22dの耐電圧は、入力電圧Viに対してVi/2で足りる。
As described above, the isolated DC-
さらに、入力電圧Viを等分させるための入力側の高電圧、高容量の複数のキャパシタ(図13のキャパシタ506a及び506b参照)等を省略することができる。これにより基板面積を小さくすることができるとともに廉価に構成可能となる。さらに、スナバ回路によりスイッチング損失を低減させることができる。
Further, a high voltage on the input side for equally dividing the input voltage Vi, a plurality of capacitors having a high capacity (see
なお、DC−DCコンバータ10では、種々の変形が可能であって、スイッチング機能部12a〜12dは4つに限らず、1次インダクタ16eを中心とした片側1つの2つでもよいし、片側3つ以上の6個以上であってもよい。
Note that the DC-
さらに、整流回路18はフライバック型に限らず、図9に示すようなフォワード型整流回路18a等であってもよい。
Furthermore, the
また、本実施の形態に係る絶縁型DC−DCコンバータ10では、スイッチング素子22aと並列に設けたスナバダイオード32aとスナバキャパシタ34aで構成したスナバ直列回路のエネルギーをスイッチング素子22aがターンオンした時点で、補助ダイオード36aと結合インダクタ16の2次側にまとめた漏れインダクタ28aとスナバキャパシタ34aで共振させ、スナバエネルギーを出力側に回生させることができる。
Further, in the isolated DC-
さらに、このパルス電流回生動作により、スナバキャパシタ34aの電圧をゼロまで放電させることで、スイッチング素子22aのターンオフはZVS転流となる。スイッチング素子22aのターンオン動作時は、漏れインダクタ28e(及び第1補助インダクタ)によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ZCSターンオンとなる。このように、スイッチング素子22aではソフトスイッチング動作が実現される。
Furthermore, by discharging the voltage of the
次に、絶縁型DC−DCコンバータ10で用いられているソフトスイッチングの特性について図10を参照しながら説明する。図10は、IGBTのZVS/ZCSスイッチング波形例であり、実線100は電圧、破線102は電流である。
Next, soft switching characteristics used in the insulated DC-
図10に示すように、一般にターンオフ時は、IGBT固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図12で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にLC主共振もしくはLC補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子22aに並列に接続された逆導通ダイオード30aに電流が流れている間にIGBTのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
As shown in FIG. 10, generally, at the time of turn-off, a transient crossing of current and voltage slightly occurs from the rising voltage time inherent to the IGBT and the tail current generation period, and switching loss occurs. However, it can be seen that the switching loss causing the transient crossing is greatly reduced as compared with the switching method that directly cuts off the DC voltage or the like as shown in FIG. This is because the LC main resonance or the LC auxiliary resonance is used to increase the voltage between the switch terminals at the time of turn-off, the lossless capacitor incorporated in parallel with the power semiconductor device is charged, and the voltage gradually increases. In addition, suppression of surge voltage is realized at the same time, thus performing zero voltage switching operation. At the time of turn-on, an on signal is sent to the gate of the IGBT while the current flows through the
図10と図12との比較から明らかなように、電流と電圧の過渡交差はIGBTのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。 As is clear from the comparison between FIG. 10 and FIG. 12, the transient crossing of the current and voltage does not occur except for a slight crossing with the on-voltage of the IGBT, and the switching loss can be reduced as compared with the conventional switching. Surge voltage and current are also suppressed.
このように、ZVS/ZCSの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つEMIノイズ・RFIノイズが抑制される。 Thus, by performing switching operation using both or one of ZVS / ZCS, switching loss and stress at the time of switching transient are reduced, and EMI noise and RFI noise are suppressed.
図11にパワー半導体デバイスの電圧/電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線110で示し、ソフトスイッチング方式による場合を実線112で示す。
FIG. 11 shows a voltage / current switching locus of the power semiconductor device by a
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、dv/dtストレス、di/dtストレスが共に大きくなりパワー半導体デバイス固有のSOAの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。 In the case of the hard switching system, the switching loss due to the transient crossing of the current and voltage at the time of switching is large, and the dv / dt stress and di / dt stress both increase and operate near the SOA limit inherent in power semiconductor devices. A voltage surge or current surge has occurred. Therefore, in general, in the hard switching system, a snubber circuit is loaded so that the switching locus of the power semiconductor device is close to both the voltage and current axes.
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つEMI/RFIノイズを抑制することができる。 On the other hand, in the soft switching method, it is understood that the switching loss is greatly reduced because the switching locus passes through the vicinity of the vertical current axis and the horizontal voltage axis without snubber. From the above, when the soft switching method is applied, switching loss, surge voltage and surge current at the time of switching transient can be reduced, and EMI / RFI noise can be suppressed.
上述したように、本実施の形態に係る絶縁型DC−DCコンバータ10は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、ソフトスイッチングのための周辺素子も少ない。スイッチング素子22a〜22dの制御方法はハードスイッチングPWMと変わらずに簡便に行うことができる。
As described above, the isolated DC-
絶縁型DC−DCコンバータ10のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
In the snubber circuit of the isolated DC-
なお、絶縁型DC−DCコンバータ10では、高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
Of course, the isolated DC-
本発明に係る絶縁型DC−DCコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。 The insulation type DC-DC converter according to the present invention is not limited to the above-described embodiment, and various configurations can be adopted without departing from the gist of the present invention.
10…絶縁型DC−DCコンバータ 11…電源
12a〜12d…スイッチング機能部 16…結合インダクタ
16a〜16e…1次インダクタ 18…整流回路
20a、20b…回生ダイオード 22a〜22d…スイッチング素子
26a、26b…直列接続部 28a〜28f…漏れインダクタ
30a〜30d…逆導通ダイオード 32a〜32d…スナバダイオード
34a〜34d…スナバキャパシタ 36a〜36d…補助ダイオード
DESCRIPTION OF
Claims (3)
前記トランスの1次コイルの一端とプラスラインとの間、前記1次コイルとマイナスラインとの間に複数直列接続されたスイッチング素子と、
前記トランスの1次側に前記スイッチング素子のそれぞれに対応して設けられた巻線と、
各前記スイッチング素子に対して並列接続され、スナバキャパシタ及びスナバダイオードが直列接続されたスナバ回路と、
各前記巻線に対応して設けられ、前記スナバキャパシタ及び前記スナバダイオードの接続点に一端が接続された補助ダイオードと、
を有し、
前記1次コイルの一端と前記プラスラインとの間に接続された前記スイッチング素子に対して並列接続された前記スナバ回路は、前記スナバキャパシタが前記プラスライン側となるように接続され、
前記1次コイルの他端と前記マイナスラインとの間に接続された前記スイッチング素子に対して並列接続された前記スナバ回路は、前記スナバキャパシタが前記マイナスライン側となるように接続され、
前記補助ダイオードの他端は対応する前記巻線の一端に接続され、
前記1次コイルの一端と前記プラスラインとの間に接続された前記スイッチング素子に対応して設けられた前記巻線の他端は前記マイナスラインに接続され、
前記1次コイルの他端と前記マイナスラインとの間に接続された前記スイッチング素子に対応して設けられた前記巻線の他端は前記プラスラインに接続されていることを特徴とする絶縁型DC−DCコンバータ。 An isolated DC-DC converter including a transformer and a rectifier circuit,
A plurality of switching elements connected in series between one end of the primary coil of the transformer and the plus line, and between the primary coil and the minus line ;
A winding provided corresponding to each of the switching elements on the primary side of the transformer,
A snubber circuit connected in parallel to each of the switching elements, in which a snubber capacitor and a snubber diode are connected in series;
An auxiliary diode provided corresponding to each of the windings and having one end connected to a connection point of the snubber capacitor and the snubber diode;
Have
The snubber circuit connected in parallel to the switching element connected between one end of the primary coil and the plus line is connected such that the snubber capacitor is on the plus line side,
The snubber circuit connected in parallel to the switching element connected between the other end of the primary coil and the minus line is connected such that the snubber capacitor is on the minus line side,
The other end of the auxiliary diode is connected to one end of the corresponding winding,
The other end of the winding provided corresponding to the switching element connected between one end of the primary coil and the plus line is connected to the minus line,
An insulating type wherein the other end of the winding provided corresponding to the switching element connected between the other end of the primary coil and the minus line is connected to the plus line. DC-DC converter.
前記1次コイルに直列接続された第1補助インダクタと、
前記トランスの2次コイルに直列接続された第2補助インダクタと、
を有することを特徴とする絶縁型DC−DCコンバータ。 The insulated DC-DC converter according to claim 1,
A first auxiliary inductor connected in series to the primary coil;
A second auxiliary inductor connected in series to the secondary coil of the transformer;
An insulated DC-DC converter characterized by comprising:
前記補助ダイオードと前記巻線との間に共振インダクタを有することを特徴とする絶縁型DC−DCコンバータ。 The insulated DC-DC converter according to claim 1 or 2,
An insulated DC-DC converter comprising a resonant inductor between the auxiliary diode and the winding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051417A JP4971833B2 (en) | 2007-03-01 | 2007-03-01 | Isolated DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051417A JP4971833B2 (en) | 2007-03-01 | 2007-03-01 | Isolated DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008220000A JP2008220000A (en) | 2008-09-18 |
JP4971833B2 true JP4971833B2 (en) | 2012-07-11 |
Family
ID=39839366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007051417A Expired - Fee Related JP4971833B2 (en) | 2007-03-01 | 2007-03-01 | Isolated DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4971833B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101998078B1 (en) | 2012-12-10 | 2019-07-09 | 삼성전자 주식회사 | Hybrid charge pump and method for operating the same, power management IC comprising the pump, and display device comprsing the PMIC |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4319430B2 (en) * | 2003-03-04 | 2009-08-26 | 株式会社三社電機製作所 | Power supply |
-
2007
- 2007-03-01 JP JP2007051417A patent/JP4971833B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008220000A (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Adib et al. | Zero-voltage transition current-fed full-bridge PWM converter | |
US9705411B2 (en) | Soft-switched bidirectional buck-boost converters | |
JP5314724B2 (en) | DC power supply | |
US7233507B2 (en) | Non dissipative snubber circuit with saturable reactor | |
JP4824524B2 (en) | Unidirectional DC-DC converter and control method thereof | |
US7557546B2 (en) | Unidirectional DC-DC converter | |
EP1028518A2 (en) | Soft-switching cell for reducing switching losses in pulse-width-modulated converters | |
US7209370B2 (en) | Circuit for reducing losses at light load in a soft switching full bridge converter | |
CA2768517A1 (en) | Dc-dc converter circuit for high input-to-output voltage conversion | |
Bodur et al. | A new zero-voltage transition pulse width modulated boost converter | |
Hajiheidari et al. | Asymmetric ZVS buck converters with high-step-down conversion ratio | |
CN108199579B (en) | High-transformation-ratio soft-switching DC-DC buck converter with coupling inductor | |
JP4765018B2 (en) | Power converter | |
Moradisizkoohi et al. | A quasi-resonant bi-directional buck-boost converter for Electric Vehicle applications | |
JP4806325B2 (en) | DC-DC converter | |
JP2006087284A (en) | Dc/dc converter | |
Sayed et al. | New DC rail side soft-switching PWM DC-DC converter with voltage doubler rectifier for PV generation interface | |
JP4971833B2 (en) | Isolated DC-DC converter | |
Das et al. | A zero-current-transition converter with reduced auxiliary circuit losses | |
JP4806324B2 (en) | DC-DC converter | |
Blinov et al. | Cell-level power supply for high-voltage modular multilevel converters | |
JP4806323B2 (en) | DC-DC converter | |
KR100428422B1 (en) | Zero Voltage Switching Fullbridge Converter | |
JP2015204735A (en) | Switching circuit and switching power supply | |
Ramesh et al. | A Comparative Investigation of Clamping techniques for Bi-directional Energy Harvester Interface (BEHI) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |