JP4806324B2 - DC-DC converter - Google Patents
DC-DC converter Download PDFInfo
- Publication number
- JP4806324B2 JP4806324B2 JP2006277621A JP2006277621A JP4806324B2 JP 4806324 B2 JP4806324 B2 JP 4806324B2 JP 2006277621 A JP2006277621 A JP 2006277621A JP 2006277621 A JP2006277621 A JP 2006277621A JP 4806324 B2 JP4806324 B2 JP 4806324B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- inductor
- snubber
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、非絶縁で降圧型のDC−DCコンバータに関し、特に、スイッチング損失を低減することのできるDC−DCコンバータに関する。 The present invention relates to a non-insulated step-down DC-DC converter, and more particularly to a DC-DC converter capable of reducing switching loss.
DC−DCコンバータでは、パワートランジスタ、IGBT、FET等のスイッチング素子をPWM動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。DC−DCコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、PWM動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。 Some DC-DC converters perform a voltage conversion by PWM operation of switching elements such as power transistors, IGBTs, and FETs, and are used in a wide range of fields. DC-DC converters are required to have further low loss, high efficiency and low noise as power saving, miniaturization and high performance of electronic devices. In particular, switching loss and switching surge caused by PWM operation are desired. Reduction is desired.
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型DC−DCコンバータにスイッチング損失を低減するための補助回路を付加したものが、特許文献1に提案されている。 One of the technologies for reducing such switching loss and switching surge is soft switching technology. For example, an auxiliary circuit for reducing switching loss in a general buck-boost type DC-DC converter including an inductor, a switching element, and a diode. Japanese Patent Application Laid-Open No. H10-228707 proposes a product with the addition of.
特許文献1における補助回路部は、図11に示すように、トランジスタ900a、900bの各コレクタ・エミッタ間に接続されるキャパシタ901a、901bを備え、更に接続点902と出力端子及び基準端子との間に、第1及び第2補助電流経路が構成される。インダクタ903及びトランス904の一方巻線904aまでは、第1及び第2補助電流経路に共通である。
As shown in FIG. 11, the auxiliary circuit unit in
第1補助電流経路では一方巻線904aからトランジスタ905aを介して出力端子に至る経路が形成され、第2補助電流経路では、一方巻線904aからトランジスタ905bを介して基準端子に至る経路が形成される。コンデンサ902a、902b及び第1、第2補助電流経路によりトランジスタ900a、900bのスイッチング動作時の端子電圧が僅少となり、スイッチング損失を低減できる。
In the first auxiliary current path, a path from the one winding 904a to the output terminal via the
しかしながら、上記の技術は、スイッチング損失を低減するために有効であるが、補助回路の追加により部品点数が増加する。特に、スイッチング素子の数量が増加することからPWM駆動用の制御回路の部品点数も付随して増加する。 However, although the above technique is effective for reducing the switching loss, the number of parts increases due to the addition of the auxiliary circuit. In particular, since the number of switching elements increases, the number of parts of the control circuit for PWM driving also increases.
従来回路における代表的なスイッチング損失について図12を参照しながら説明する。 A typical switching loss in the conventional circuit will be described with reference to FIG.
ここで、ソフトスイッチングは、ZVS(Zero Voltage Switching)又はZCS(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはZVS/ZCSの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。 Here, soft switching is a switching method for realizing ZVS (Zero Voltage Switching) or ZCS (Zero Current Switching), and has low switching loss and stress applied to the power semiconductor device. On the other hand, a switching method in which the voltage / current is directly turned on / off by the switching function of the power semiconductor device is called hard switching. In the following description, a method in which both or one of ZVS / ZCS is realized is called soft switching, and the other is called hard switching.
図12にパワー半導体デバイスとしてのIGBT(Insulated Gate Bipolar Transistor)のスイッチング時の電圧/電流波形を示し、実線920は電圧、破線922は電流である。IGBTは、パワーMOS−FETの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ON電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にMOS−FET構造より遅れてオンする。さらに、MOS−FET構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流924が生じる。このような特性からも分かるようにIGBTパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧/電流の過度交差(ハッチング部参照)を生じスイッチング損失を発生している。
FIG. 12 shows a voltage / current waveform at the time of switching of an IGBT (Insulated Gate Bipolar Transistor) as a power semiconductor device. A
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図12で示すようなサージ電圧926並びにサージ電流928が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
This switching loss is generated as heat at the time of switching, hinders high frequency operation, and the cooling device including the radiating fins becomes larger and becomes a problem that cannot be ignored with higher frequency. In addition, parasitic parameters of floating inductors, capacitor passive circuit elements, and power semiconductor devices exist in the path connecting the power supply, power semiconductor device, and load. The
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流di/dtが高い場合にはEMIノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるdv/dt及びdi/dtストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のSOA(Safety Operation Area:安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、dv/dtによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、di/dtによるローパスフィルタリアクトルやトランス、ACモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがSOAを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるdv/dtやdi/dtストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。 In addition, simple voltage / current turn-on / turn-off, so-called hard switching, is often insufficient for high-efficiency control of large power with a large output capacity. In particular, when the surge current di / dt is high, the EMI noise level is high, and the voltage between the noise terminals is generated over a wide frequency band. The size increases. In addition, due to an increase in dv / dt and di / dt stress due to switching and an increase in switching loss, it is expected that the power operating device (SOA) specific to the power semiconductor device will be exceeded depending on the load state. The reliability is not necessarily high. In addition, there is a concern that a ground leakage current due to dv / dt, an increase in voltage between noise terminals due to this, and a dielectric breakdown of a low-pass filter reactor, transformer, and AC motor winding due to di / dt may occur. For this reason, it is necessary to provide a snubber circuit so that the voltage / current surge does not exceed the SOA during high-frequency switching. However, the snubber circuit reduces dv / dt and di / dt stress due to switching loss and surge, but a new problem arises such as loss due to the snubber circuit itself. Thus, the effects of switching loss and voltage / current stress, and the increase in cost and loss caused by the design of the snubber circuit and noise filter provided as countermeasures may negate the advantages of high-frequency switching. From such a background, power converters using hard switching to soft switching technology are being developed.
本発明は上記の課題を考慮してなされたものであり、非絶縁型のDC−DCコンバータにおいて、簡便な回路構成でスイッチング損失及びサージノイズの低減を実現することができるDC−DCコンバータを提供することを目的とする。 The present invention has been made in consideration of the above problems, and provides a DC-DC converter capable of realizing a reduction in switching loss and surge noise with a simple circuit configuration in a non-insulated DC-DC converter. The purpose is to do.
本発明に係るDC−DCコンバータは、2つの入力電源端子の間で、直列接続されたスイッチング素子及びメインダイオードと、一次インダクタ及び二次インダクタからなる結合インダクタと、を備えたDC−DCコンバータであって、前記一次インダクタは、前記スイッチング素子と前記メインダイオードとの接続点から出力電源端子の一端までの間に設けられ、スナバダイオード及びスナバキャパシタからなるスナバ直列回路を前記スイッチング素子に並列接続し、前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、前記二次インダクタの他端を前記出力電源端子の他端に接続したことを特徴とする。 A DC-DC converter according to the present invention is a DC-DC converter including a switching element and a main diode connected in series between two input power supply terminals, and a coupled inductor including a primary inductor and a secondary inductor. The primary inductor is provided between a connection point between the switching element and the main diode and one end of an output power supply terminal, and a snubber series circuit including a snubber diode and a snubber capacitor is connected in parallel to the switching element. A regenerative diode is provided between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor, and the other end of the secondary inductor is connected to the other end of the output power supply terminal. To do.
このような構成によれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。 According to such a configuration, surge noise between switching elements can be reduced by the snubber capacitors connected in parallel when the switching elements are turned off. Further, when the switching element is turned on, the snubber capacitor starts to discharge due to a resonance phenomenon between the snubber capacitor and the leakage inductance component of the coupled inductor, and the energy stored in the snubber capacitor can be supplied to the output side. .
この場合、前記スイッチング素子から前記一次インダクタまでの間に、補助インダクタを備えていてもよい。これにより、スイッチング素子間のターンオン時の電流立ち上がりが抑制され、電流サージを低減することができる。 In this case, an auxiliary inductor may be provided between the switching element and the primary inductor. Thereby, the current rising at the time of turn-on between the switching elements is suppressed, and the current surge can be reduced.
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えていてもよい。 A resonant inductor may be provided between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor.
このような共振インダクタを設けることにより、スイッチング素子のターンオン時に前記スナバキャパシタと共振インダクタとによってより確実な共振現象が発生し、前記スナバキャパシタのエネルギーを出力側に一層確実に回生することができる。 By providing such a resonant inductor, a more reliable resonance phenomenon is generated by the snubber capacitor and the resonant inductor when the switching element is turned on, and the energy of the snubber capacitor can be more reliably regenerated to the output side.
また、スイッチング素子のターンオン時の電流の立ち上がりがさらに抑制され、キャパシタが完全に放電した後、共振インダクタに蓄積している残留エネルギーを出力側に放出し、効率が一層向上する。二次インダクタの漏れインダクタンス成分が少ない場合にこれらの共振インダクタを入れると特に有効である。 Further, the rise of current when the switching element is turned on is further suppressed, and after the capacitor is completely discharged, the residual energy accumulated in the resonant inductor is discharged to the output side, thereby further improving the efficiency. Inserting these resonant inductors is particularly effective when the leakage inductance component of the secondary inductor is small.
本発明に係るDC−DCコンバータによれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。さらに、このようなスイッチング損失及びサージノイズを低減を奏するソフトスイッチングを簡便な回路構成で実現することができる。 According to the DC-DC converter of the present invention, surge noise between switching elements can be reduced by a snubber capacitor connected in parallel when the switching element is turned off. Further, when the switching element is turned on, the snubber capacitor starts to discharge due to a resonance phenomenon between the snubber capacitor and the leakage inductance component of the coupled inductor, and the energy stored in the snubber capacitor can be supplied to the output side. . Furthermore, soft switching that reduces such switching loss and surge noise can be realized with a simple circuit configuration.
以下、本発明に係るDC−DCコンバータについて実施の形態を挙げ、添付の図1〜図10を参照しながら説明する。 Embodiments of the DC-DC converter according to the present invention will be described below with reference to FIGS.
図1に示すように、本実施の形態に係るDC−DCコンバータ10は、非絶縁の降圧型であって、直流のソース電源11の電圧を降圧して負荷Rに供給するものである。
As shown in FIG. 1, a DC-
DC−DCコンバータ10は、入力側にプラス及びマイナス接続用のTi1(入力電源端子の一端)及びTi2(入力電源端子の他端)を有し、出力側にプラス及びマイナス接続用のTo1(出力電源端子の一端)及びTo2(出力電源端子の他端)を有している。
The DC-
DC−DCコンバータ10は、入力側及び出力側で電圧を安定化させる入力キャパシタ12及び出力キャパシタ14と、2巻線式の結合インダクタ16と、スイッチング機能部20と、補助インダクタ22と、ダイオード(メイン)23とを有する。入力キャパシタ12及び出力キャパシタ14としては、例えば電解キャパシタが用いられる。スイッチング機能部20は、説明の便宜上複数の素子をまとめて表しており、主に降圧の作用を奏する。
The DC-
また、DC−DCコンバータ10は、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタである共振インダクタ26を有する。
The DC-
結合インダクタ16は、一次インダクタ16a及び二次側の二次インダクタ16bを有する。一次インダクタ16aの一方はプラス側の出力端子To1に接続され、他端は接続点P01を介して補助インダクタ22に接続されている。
The coupled
二次インダクタ16bの一方はグランドラインGを介してマイナス側の出力端子To2に接続され、他端はスイッチング機能部20に接続されている。この二次インダクタ16bとスイッチング機能部20との間に、共振インダクタ26が存在するものとする。一次インダクタ16aと二次インダクタ16bとの巻数比は、R1=n2/n1である。
One end of the
スイッチング機能部20は、スイッチング素子40と、該スイッチング素子40と並列に設けられた逆導通ダイオード(又は寄生ダイオード)42と、直列に接続されたスナバダイオード44及びスナバキャパシタ46と、回生ダイオード48とを有する。
The
スイッチング素子40は半導体素子であって、例えば、パワートランジスタ、IGBT、FET等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されPWM動作を行う。スナバキャパシタ46とスナバダイオード44はスナバ直列回路を形成している。
The switching
スイッチング素子40は、エミッタが補助インダクタ22及び逆導通ダイオード42のアノードに接続され、コレクタが入力端子Ti1及び逆導通ダイオード42のカソードに接続されている。
The switching
スナバダイオード44のカソードは、スイッチング素子40のエミッタに接続され、アノードはスナバキャパシタの一端に接続されている。スナバキャパシタの他端はスイッチング素子40のコレクタに接続されている。
The cathode of the
回生ダイオード48のカソードは、スナバダイオード44とスナバキャパシタ46との間に接続されている。この接続箇所を接続点P2とする。回生ダイオード48のアノードは共振インダクタ26を介して二次インダクタ16bに接続されている。
The cathode of the
ダイオード23のカソードは接続点P01に接続されており、アノードはグランドラインGに接続されている。
The cathode of the
DC−DCコンバータ10における各箇所における電流、電圧を次のように名称とその方向を規定する。
The name and direction of the current and voltage at each location in the DC-
一次インダクタ16aから出力端子To1に向かう方向の電流をi1、補助インダクタ22から接続点P01へ向かう方向の電流をi2とする。
The current in the direction from the
入力端子Ti1からスイッチング素子40に流れる電流をis、スナバキャパシタ46を接続点P2の方向に向かって流れる電流をics、共振インダクタ26から回生ダイオード48に向かって流れる電流をilsとする。
The current flowing from the input terminal Ti1 to the switching
逆導通ダイオード42の順方向電流をidsとする。スナバダイオード44の順方向電流をidaとする。
The forward current of the
また、ソース電源11の電圧をVi、負荷Rに供給される電圧をVoとする。さらに、スイッチング素子40の両端に生じる電圧(エミッタを基準としたコレクタの電圧)をVs、スナバキャパシタ46の両端に生じる電圧(接続点P2を基準とした入力端子Ti1の電圧)をVcsとする。 Further, the voltage of the source power supply 11 is Vi, and the voltage supplied to the load R is Vo. Further, a voltage generated at both ends of the switching element 40 (collector voltage with respect to the emitter) is Vs, and a voltage generated at both ends of the snubber capacitor 46 (voltage at the input terminal Ti1 with reference to the connection point P2) is Vcs.
次に、このように構成されるDC−DCコンバータ10を用いた降圧の作用について説明する。
Next, the step-down operation using the DC-
次に、DC−DCコンバータ10を用いた降圧作用について説明する。降圧動作には、図2に示すように、順にモード0〜モード5の6つのモードに区分することができる。降圧作用時には、スイッチング素子40がPWM動作に基づいてオン・オフ動作を行う。なお、図3〜図8においては、電流の流れを矢印I、I1及びI2で表す。また、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。
Next, the step-down action using the DC-
図3に示すように、モード0では、一次インダクタ16aの蓄積エネルギーの作用下に、電流Iはダイオード23、一次インダクタ16a及び接続点P01に流れ込んでいる。モード0では、スナバキャパシタ46に電荷が充電されているものとする。
As shown in FIG. 3, in
図4に示すように、モード1ではスイッチング素子40がオンになる。これにより、主に矢印I1及びI2で示す2系統の電流が発生する。矢印I1で示す第1の系統では、電流は二次インダクタ16b、共振インダクタ26、回生ダイオード48、スナバキャパシタ46を通り入力キャパシタ12側に向かって流れる。この第1の系統では、スナバキャパシタ46と共振インダクタ26とにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ46が放電を開始する。つまり、共振インダクタ26に蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ46の電荷を放出させ、パルス電流回生作用が得られる。
As shown in FIG. 4, in
矢印I2で示すように、第2系統では、電流が入力キャパシタ12、スイッチング素子40、補助インダクタ22及び出力キャパシタ14に流れ込む。
As indicated by an arrow I2, in the second system, current flows into the
また、モード1では、スイッチング素子40のターンオン時に、補助インダクタ22により、スイッチング素子40を流れる電流の立ち上がりが抑制され、スイッチング素子40はZCSターンオンとなる(図2参照)。
In
共振インダクタ26とスナバキャパシタ46との部分共振によるパルス電流回生は、次のようにして発生する。まず、二次インダクタ16bに電圧R1Viを発生させ、スナバキャパシタ電圧Vcsを生じさせる。モード1のエネルギー回生スナバ回路における回路状態方程式は(1)式のようになる。
Pulse current regeneration due to partial resonance between the
ここで、Lsは共振インダクタ26のインダクタンス、Csはスナバキャパシタ46の容量である。
Here, Ls is the inductance of the
また、スイッチング素子40のターンオン時点で、スナバキャパシタ46の電圧及び回生電流の初期値をそれぞれVcs=Vco、ils=0とすると、スナバキャパシタの電圧Vcsと回生電流ilsは、それぞれ(2)式のようになる。
Further, when the voltage of the
ただし、ω=1/√(Ls・Cs)は角周波数である。スナバキャパシタ46のエネルギーが完全に放電するためには、ωt=πの時点で、スナバキャパシタ46の電圧をゼロ以下とする条件Vcs≦0が必要となる。
However, ω = 1 / √ (Ls · Cs) is an angular frequency. In order for the energy of the
ここで、Vα(=Vco−Vo)はスナバキャパシタ電圧Vcsの跳ね上がり電圧であり、負荷電流に依存する。Vαは最低でも0であり、この条件下で巻数比を決定することになる。従って、結合インダクタ16の昇圧比の1/2の巻数比にすれば、スナバキャパシタ46のエネルギーは完全放電するようになる。
Here, Vα (= Vco−Vo) is a jump voltage of the snubber capacitor voltage Vcs and depends on the load current. Vα is at least 0, and the turn ratio is determined under this condition. Therefore, if the turn ratio is 1/2 of the step-up ratio of the coupled
図5に示すように、モード2では、スナバキャパシタ46が蓄えた電荷を完全放電した後にスナバダイオード44が導通し、共振インダクタ26に蓄えられた残留エネルギーをパルス回生電流ilsとして放出を継続する。つまり、矢印I1で示すように、第1系統の電流は二次インダクタ16b、共振インダクタ26、回生ダイオード48、スナバダイオード44及び逆導通ダイオード42を流れることになる。このように、スナバキャパシタ46の放電が終了した後にも、共振インダクタ26のエネルギーを利用して回生動作を継続することができる。この後、パルス回生電流ilsがゼロになるとモード3に移行する。
As shown in FIG. 5, in
図6に示すように、モード3では、矢印Iで示すように、共振インダクタ26がエネルギーを放出し終え、電流は一次インダクタ16a、補助インダクタ22、スイッチング素子40、一次インダクタ16a及び入力キャパシタ12を通ってグランドラインGに流れ込む。このとき、一次インダクタ16aにエネルギーが蓄積される。
As shown in FIG. 6, in
図7に示すように、モード4では、スイッチング素子40をオフにする。これにより、入力側の電力はスナバキャパシタ46、スナバダイオード44、補助インダクタ22及び一次インダクタ16aに流れることになり、スナバキャパシタ46が充電される。このとき、スイッチング素子40の両端電圧Vcsは0であることから(図2参照)、スイッチング素子40はZVSでターンオフする。スイッチング素子40をオフするタイミングは、PWMのデューティファクタにより設定される。
As shown in FIG. 7, in
スナバキャパシタ46が充電されることによりVsは次第に上昇する。このとき充電されたスナバキャパシタ46は、前記の通りモード1の共振作用に供されることになる。
As the
図8に示すように、モード5では、スナバキャパシタ46が十分に充電されると、該スナバキャパシタ46及びスナバダイオード44に電流は流れなくなり、ダイオード23が導通する。つまり、矢印Iで示すように、電流はダイオード23、一次インダクタ16a及び接続点P01へ流れる。
As shown in FIG. 8, in
この後、前記のモード0に戻り、一連のサイクルを継続することになる。
Thereafter, the
このように、DC−DCコンバータ10の直流降圧動作時には、スイッチング素子40の高周波スイッチングによって降圧を行い、ソース電源11から電力を接続点P01に供給する。また、DC−DCコンバータ10ではスイッチング素子40と並列に設けたスナバダイオード44とスナバキャパシタ46で構成したスナバ直列回路のエネルギーをスイッチング素子40がターンオンした時点で、回生ダイオード48と結合インダクタ16の二次側にまとめた共振インダクタ26とスナバキャパシタ46で共振させ、スナバエネルギーを出力側に回生させることができる。
As described above, during the DC step-down operation of the DC-
また、このパルス電流回生動作により、スナバキャパシタ46の電圧をゼロまで放電させることで、スイッチング素子40のターンオフはZVS転流となる。スイッチング素子40のターンオン動作時は、補助インダクタ22によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ZCSターンオンとなる(図2参照)。このように、スイッチング素子40ではソフトスイッチング動作が実現される。
In addition, by discharging the
次に、DC−DCコンバータ10で用いられているソフトスイッチングの特性について図9を参照しながら説明する。図9は、IGBTのZVS/ZCSスイッチング波形例であり、実線100は電圧、破線102は電流である。
Next, soft switching characteristics used in the DC-
図9に示すように、一般にターンオフ時は、IGBT固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図12で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にLC主共振もしくはLC補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子40に並列に接続された逆導通ダイオード42に電流が流れている間にIGBTのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
As shown in FIG. 9, generally, at the time of turn-off, a transient crossing of current and voltage slightly occurs from the rising voltage time inherent to the IGBT and the tail current generation period, and switching loss occurs. However, it can be seen that the switching loss causing the transient crossing is greatly reduced as compared with the switching method that directly cuts off the DC voltage or the like as shown in FIG. This is because the LC main resonance or the LC auxiliary resonance is used to increase the voltage between the switch terminals at the time of turn-off, the lossless capacitor incorporated in parallel with the power semiconductor device is charged, and the voltage gradually increases. In addition, suppression of surge voltage is realized at the same time, thus performing zero voltage switching operation. At the time of turn-on, an on signal is sent to the gate of the IGBT while the current flows through the
図9と図12との比較から明らかなように、電流と電圧の過渡交差はIGBTのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。 As is clear from the comparison between FIG. 9 and FIG. 12, the transient crossing of the current and the voltage does not occur except for a slight crossing with the on-voltage of the IGBT, and the switching loss can be reduced as compared with the conventional switching. Surge voltage and current are also suppressed.
このように、ZVS/ZCSの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つEMIノイズ・RFIノイズが抑制される。 Thus, by performing switching operation using both or one of ZVS / ZCS, switching loss and stress at the time of switching transient are reduced, and EMI noise and RFI noise are suppressed.
図10にパワー半導体デバイスの電圧/電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線110で示し、ソフトスイッチング方式による場合を実線112で示す。
In FIG. 10, the voltage / current switching locus of the power semiconductor device is indicated by a
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、dv/dtストレス、di/dtストレスが共に大きくなりパワー半導体デバイス固有のSOAの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。 In the case of the hard switching system, the switching loss due to the transient crossing of the current and voltage at the time of switching is large, and the dv / dt stress and di / dt stress both increase and operate near the SOA limit inherent in power semiconductor devices. A voltage surge or current surge has occurred. Therefore, in general, in the hard switching system, a snubber circuit is loaded so that the switching locus of the power semiconductor device is close to both the voltage and current axes.
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つEMI/RFIノイズを抑制することができる。 On the other hand, in the soft switching method, it is understood that the switching loss is greatly reduced because the switching locus passes through the vicinity of the vertical current axis and the horizontal voltage axis without snubber. From the above, when the soft switching method is applied, switching loss, surge voltage and surge current at the time of switching transient can be reduced, and EMI / RFI noise can be suppressed.
上述したように、本実施の形態に係るDC−DCコンバータ10は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、スイッチング素子はスイッチング素子40だけで足り、しかもソフトスイッチングのための周辺素子も少ない。スイッチング素子40の制御方法は従前のハードスイッチングPWMと変わらずに簡便に行うことができる。
As described above, the DC-
DC−DCコンバータ10のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
In the snubber circuit of the DC-
なお、DC−DCコンバータ10では、スイッチング素子40は高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
In the DC-
本発明に係るDC−DCコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。 The DC-DC converter according to the present invention is not limited to the above-described embodiment, but can of course adopt various configurations without departing from the gist of the present invention.
10…DC−DCコンバータ 16…結合インダクタ
16a…一次インダクタ 16b…二次インダクタ
20…スイッチング機能部 22…補助インダクタ
23…ダイオード 26…共振インダクタ
40…スイッチング素子 42…逆導通ダイオード
44…スナバダイオード 46…スナバキャパシタ
48…回生ダイオード
Ti1…入力電源端子の一端 Ti2…入力電源端子の他端
To1…出力電源端子の一端 To2…出力電源端子の他端
DESCRIPTION OF
Claims (3)
一次インダクタ及び二次インダクタからなる結合インダクタと、
を備えたDC−DCコンバータであって、
前記一次インダクタは、前記スイッチング素子と前記メインダイオードとの接続点から出力電源端子の一端までの間に設けられ、
スナバダイオード及びスナバキャパシタからなるスナバ直列回路を前記スイッチング素子に並列接続し、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、
前記二次インダクタの他端を前記出力電源端子の他端に接続したことを特徴とするDC−DCコンバータ。 A switching element and a main diode connected in series between two input power supply terminals;
A coupled inductor consisting of a primary inductor and a secondary inductor;
A DC-DC converter comprising:
The primary inductor is provided between a connection point of the switching element and the main diode to one end of an output power supply terminal,
A snubber series circuit composed of a snubber diode and a snubber capacitor is connected in parallel to the switching element,
A regenerative diode is provided between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor,
A DC-DC converter characterized in that the other end of the secondary inductor is connected to the other end of the output power supply terminal.
前記スイッチング素子から前記一次インダクタまでの間に、補助インダクタを備えることを特徴とするDC−DCコンバータ。 The DC-DC converter according to claim 1, wherein
A DC-DC converter comprising an auxiliary inductor between the switching element and the primary inductor.
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えることを特徴とするDC−DCコンバータ。 The DC-DC converter according to claim 1 or 2,
A DC-DC converter comprising a resonant inductor between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277621A JP4806324B2 (en) | 2006-10-11 | 2006-10-11 | DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277621A JP4806324B2 (en) | 2006-10-11 | 2006-10-11 | DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008099422A JP2008099422A (en) | 2008-04-24 |
JP4806324B2 true JP4806324B2 (en) | 2011-11-02 |
Family
ID=39381674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277621A Expired - Fee Related JP4806324B2 (en) | 2006-10-11 | 2006-10-11 | DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4806324B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5484818B2 (en) * | 2009-08-05 | 2014-05-07 | 株式会社ダイヘン | Power supply |
TWI510052B (en) * | 2013-12-13 | 2015-11-21 | Xyzprinting Inc | Scanner |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833732A (en) * | 1981-08-25 | 1983-02-28 | Nec Corp | Chopper type regulator |
JPH0646600B2 (en) * | 1985-05-20 | 1994-06-15 | 松下電器産業株式会社 | Power supply |
JPH0783588B2 (en) * | 1989-12-07 | 1995-09-06 | サンケン電気株式会社 | Switching power supply |
JPH10285915A (en) * | 1997-04-11 | 1998-10-23 | Toshiba Fa Syst Eng Kk | Snubber energy regenerating circuit |
JP3465746B2 (en) * | 2000-04-07 | 2003-11-10 | サンケン電気株式会社 | DC-DC converter |
JP2002305874A (en) * | 2001-04-03 | 2002-10-18 | Tdk Corp | Step-down switching power supply unit |
-
2006
- 2006-10-11 JP JP2006277621A patent/JP4806324B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008099422A (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang | A novel ZCS-PWM flyback converter with a simple ZCS-PWM commutation cell | |
Urgun | Zero-voltage transition–zero-current transition pulsewidth modulation DC–DC buck converter with zero-voltage switching–zero-current switching auxiliary circuit | |
Adib et al. | Zero-voltage transition current-fed full-bridge PWM converter | |
US6525513B1 (en) | Soft switching topological circuit in boost or buck converter | |
US8787042B2 (en) | DC power supply including arrangement to reduce switching loss and a snubber circuit to suppress surge voltages | |
US7233507B2 (en) | Non dissipative snubber circuit with saturable reactor | |
EP1028518A2 (en) | Soft-switching cell for reducing switching losses in pulse-width-modulated converters | |
US7209370B2 (en) | Circuit for reducing losses at light load in a soft switching full bridge converter | |
CN111953204B (en) | High-voltage gain DC boost converter and control method thereof | |
EP3393027A1 (en) | Soft-switching for high-frequency power conversion | |
Hajiheidari et al. | Asymmetric ZVS buck converters with high-step-down conversion ratio | |
JP4765018B2 (en) | Power converter | |
JP6452226B2 (en) | DC-DC converter auxiliary circuit and bidirectional buck-boost DC-DC converter using the auxiliary circuit | |
CN108199579B (en) | High-transformation-ratio soft-switching DC-DC buck converter with coupling inductor | |
JP4806325B2 (en) | DC-DC converter | |
JP4806324B2 (en) | DC-DC converter | |
Moradisizkoohi et al. | A quasi-resonant bi-directional buck-boost converter for Electric Vehicle applications | |
JP4806323B2 (en) | DC-DC converter | |
Sayed et al. | New DC rail side soft-switching PWM DC-DC converter with voltage doubler rectifier for PV generation interface | |
JP2006087284A (en) | Dc/dc converter | |
Das et al. | A zero-current-transition converter with reduced auxiliary circuit losses | |
JP4971833B2 (en) | Isolated DC-DC converter | |
CN107425706B (en) | Active clamp circuit of DC/DC converter | |
CN110350781B (en) | Non-resonance soft switching circuit based on capacitance branch circuit | |
KR100428422B1 (en) | Zero Voltage Switching Fullbridge Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |