JP4970002B2 - サラウンド制御回路 - Google Patents

サラウンド制御回路 Download PDF

Info

Publication number
JP4970002B2
JP4970002B2 JP2006309625A JP2006309625A JP4970002B2 JP 4970002 B2 JP4970002 B2 JP 4970002B2 JP 2006309625 A JP2006309625 A JP 2006309625A JP 2006309625 A JP2006309625 A JP 2006309625A JP 4970002 B2 JP4970002 B2 JP 4970002B2
Authority
JP
Japan
Prior art keywords
surround
circuit
control circuit
voltage
smoothing capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006309625A
Other languages
English (en)
Other versions
JP2008125018A (ja
Inventor
秀幸 中曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2006309625A priority Critical patent/JP4970002B2/ja
Publication of JP2008125018A publication Critical patent/JP2008125018A/ja
Application granted granted Critical
Publication of JP4970002B2 publication Critical patent/JP4970002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Description

本発明は、スピーカから発生する可聴帯域の切替音であるボツ音の低減を図ったサラウンド制御回路に関するものである。
図3にボツ音低減を図った従来のサラウンド制御回路の構成を示す。10はサラウンド回路(図示せず)でのサラウンド効果の強弱を決定するサラウンド効果制御電圧Vcontを生成する第1の制御回路、20はサラウンド回路でのサラウンドモードの動作/非動作状態を切り替える第2の制御回路である。
第1の制御回路10において、入力するオーディオ信号Vinは、抵抗R0を介して電圧/電流変換回路1に入力して電流信号に変換され、整流回路2で整流され、平滑回路3で平滑される。この平滑回路3では、平滑用コンデンサC1に保持される電圧が抵抗R1に発生する電圧のピーク値となるように、演算増幅器OPとトランジスタQ1が動作し、その平滑用コンデンサC1に発生するサラウンド効果制御電圧Vcontがサラウンド回路に供給される。電流源I2は平滑用コンデンサC1に蓄積された電荷の放電用である。平滑用コンデンサC1は比較的大きな容量値が要求されるので、半導体集積回路では外付けとなる。
第2の制御回路20において、トランジスタQ2〜Q7、電流源I3、基準電圧Vthの電圧源は比較回路4を構成し、そのうちトランジスタQ4とQ5、Q6とQ7はそれぞれカレントミラー回路を構成する。SWはサラウンドモードの動作/非動作状態の切り替えのスイッチである。I1は電流源、C2はボツ音低減用コンデンサ、R2は抵抗である。ボツ音低減用コンデンサC2は比較的大きな容量値が要求されるので、平滑用コンデンサC1と同様に、半導体集積回路では外付けとなる。トランジスタQ4の電流Iout1とトランジスタQ7の電流Iout2はサラウンドモードの動作/非動作状態の切替用の制御信号として、サラウンド回路に供給される。この第2の制御回路20については、例えば、特許文献1に類似の記載がある。
さて、第1の制御回路10では、入力するオーディオ信号Vinのピーク値を示す電圧がノードN1に生成され、サラウンド効果の強弱を決定するサラウンド効果制御電圧Vcontとしてサラウンド回路に供給される。一方、第2の制御回路20では、スイッチSWがOFFのときは、ノードN2の電位Vn2が低くなる(ほぼ接地電位)ので、トランジスタQ2のベース電位が基準電圧Vthより低くなり、そのトランジスタQ2がONし、トランジスタQ3がOFFしている。このため、トランジスタQ4の電流Iout1が出力し、トランジスタQ7の電流Iout2はゼロとなっている。これにより、サラウンド回路によるサラウンドモードが動作状態となっている。
ここで、スイッチSWをONさせると、電流源I1の電流が抵抗R2に流れてそこの電圧Vn2が上昇し、その電圧Vn2が基準電圧Vthよりも高くなると、トランジスタQ2がOFF、トランジスタQ3がONとなる。このため、トランジスタQ4の電流Iout1がゼロとなり、トランジスタQ7の電流Iout2が出力する。これにより、サラウンド回路によるサラウンドモードが非動作状態となる。
図4は以上のスイッチSWのON/OFFによるサラウンドモードの動作/非動作状態の特性を示す図である。スイッチSWがOFFになっているときは、ノードN2の電圧Vn2は基準電圧Vthよりも低い電圧であり、トランジスタQ2がONして、電流Iout1が出力し、サラウンド回路によるサラウンドモードが動作状態にある。このときのサラウンド効果の強弱はサラウンド効果制御電圧Vcontによって設定される。
時刻t1でスイッチSWをONすると、ノードN2の電圧Vn2が、電流源I1の電流値とボツ音低減用コンデンサC2の容量値とで決まる時定数で上昇し、基準電圧Vthを超えると、サラウンド回路によるサラウンドモードが非動作状態となる。このように、サラウンドモードの動作状態から非動作状態への切替時は、ノードN2の電圧Vn2の上昇が緩慢となるので、電流Iout1の減少と電流Iout2の増大が緩慢に行われ、ボツ音の発生が抑制される。
また、時刻t2でスイッチSWをOFFすると、ノードN2の電圧Vn2が、抵抗R2の抵抗値とボツ音低減用コンデンサC2の容量値とで決まる時定数で下降し、基準電圧Vthを下回ると、サラウンド回路によるサラウンドモードが動作状態となる。このように、サラウンドモードの非動作状態から動作状態への切替時も、ノードN2の電圧Vn2の下降が緩慢となるので、電流Iout1の増大と電流Iout2の減少が緩慢に行われ、上記同様にボツ音の発生が抑制される。
特開2003−347862号公報
ところが、図3に示した従来のサラウンド制御回路では、サラウンド回路によるサラウンドモードの動作/非動作状態を切り替える際に発生するボツ音の低減を、ボツ音低減用コンデンサC2によって行っているため、ボツ音低減以外には全く効果のないコンデンサC2が別途必要となり、サラウンド制御回路を半導体集積回路で構成するとき、ボツ音低減用コンデンサC2の外付け用の端子が特別に必要となり、端子数が増大するという問題がある。
本発明の目的は、ボツ音低減用の特別なコンデンサを不要にしながらもボツ音低減を図り、上記した問題を解決したサラウンド制御回路を提供することである。
請求項1にかかる発明のサラウンド制御回路は、オーディオ信号を整流した電圧を平滑する平滑用コンデンサを備え、該平滑用コンデンサに生じる電圧をサラウンド効果の強弱を設定するサラウンド効果制御信号として出力する第1の制御回路と、スイッチのON/OFF制御により基準電圧に対する比較電位を変化させることで比較回路を動作させ、該比較回路の出力によってサラウンドモードの動作/非動作の状態を設定する第2の制御回路とを備え前記比較電位が生じるノードに、前記平滑用コンデンサおよび前記平滑用コンデンサの電荷を放電する放電素子をそれぞれ接続し、前記スイッチをONにしたときは、前記平滑用コンデンサに前記オーディオ信号を整流した電圧を印加するとともに第1の電流を充電して、前記比較電位を前記基準電圧より高くすることで、前記第2の制御回路により、サラウンドモードを非動作状態にさせ、前記スイッチをOFFにしたときは、前記平滑用コンデンサに前記オーディオ信号を整流した電圧を印加して、前記比較電位を前記基準電圧より低くすることで、前記第2の制御回路により、サラウンドモードを動作状態にさせる、ことを特徴とする。
本発明によれば、サラウンド効果制御信号を生成する平滑用コンデンサをボツ音低減用コンデンサとして共用するので、コンデンサの数を1個削減することができ、そのための外付け端子を削減することができる。
図1は本発明の1つの実施例のサラウンド制御回路の構成を示す回路図である。本実施例は、図3で説明した第1の制御回路10と第2の制御回路20を一体化して、平滑用コンデンサC1をオーディオ信号の平滑用とボツ音低減用に共用したものである。すなわち、平滑回路3の平滑用コンデンサC1が接続されるノードNを、比較回路4の比較電位の生成点(トランジスタQ2のベースへの接続点)とし、そのノードNにスイッチSWと電流源I1の直列回路を接続したものである。電流源I2の電流値は、電流源I1の電流値に比べて十分小さな値である(I2<<I1)。なお、この電流源I2はこれに限らず放電素子であればよいので、抵抗R2に代えても良い。各部分の構成については、前述した図3で説明したのと同じであるので、説明を省略する。
図2は以上のスイッチSWのON/OFFによるサラウンドモードの動作/非動作状態の特性を示す図である。スイッチSWがOFFになっているときは、ノードNの比較電位は平滑回路3のサラウンド効果制御電圧Vcont(図4に示した電圧Vcontと同じ)によって決まり、その値は基準電圧Vthよりも低い電圧である。よって、トランジスタQ2がONして、電流Iout1が出力し、電流Iout2はゼロとなって、サラウンド回路によるサラウンドモードが動作状態にある。このときのサラウンド効果の強弱は電圧Vcontによって設定される。
時刻t1でスイッチSWをONすると、ノードNの電圧Vcontが、電流源I1の電流値と平滑用コンデンサC1の容量値とで決まる時定数で上昇し、基準電圧Vthを超えると、トランジスタQ2がOFFし、トランジスタQ3がONして、電流Iout1がゼロ、電流Iout2が出力するので、サラウンド回路によるサラウンドモードが非動作状態となる。このように、サラウンドモードが非動作状態であるので、電圧Vcontが高い電圧になっても、異常は発生しない。このようなサラウンドモードの動作状態から非動作状態への切替時は、ノードNの電圧Vcontの上昇が緩慢となるので、電流Iout1の減少と電流Iout2の増大は緩慢に行われ、ボツ音の発生が抑制される。
また、時刻t2でスイッチSWをOFFすると、ノードNの電圧Vcontが、平滑用コンデンサC1の容量値と電流源I2の電流値で決まる時定数で下降し、基準電圧Vthを下回ると、トランジスタQ2がONし、トランジスタQ3がOFFして、電流Iout1が出力し、電流Iout2がゼロなるので、サラウンドモードが動作状態となる。このようなサラウンドモードの非動作状態から動作状態への切替時も、ノードNの電圧Vcontの下降が緩慢となるので、電流Iout1の増大と電流Iout2の減少が緩慢に行われ、上記同様にボツ音の発生が抑制される。
本発明の1つの実施例のサラウンド制御回路の構成を示す回路図である。 図1のサラウンド制御回路の制御特性図である。 従来のサラウンド制御回路の構成を示す回路図である。 図3のサラウンド制御回路の制御特性図である。
符号の説明
1:電圧/電流変換回路
2:整流回路
3:平滑回路
4:比較回路

Claims (1)

  1. オーディオ信号を整流した電圧を平滑する平滑用コンデンサを備え、該平滑用コンデンサに生じる電圧をサラウンド効果の強弱を設定するサラウンド効果制御信号として出力する第1の制御回路と、
    スイッチのON/OFF制御により基準電圧に対する比較電位を変化させることで比較回路を動作させ、該比較回路の出力によってサラウンドモードの動作/非動作の状態を設定する第2の制御回路とを備え
    前記比較電位が生じるノードに、前記平滑用コンデンサおよび前記平滑用コンデンサの電荷を放電する放電素子をそれぞれ接続し
    前記スイッチをONにしたときは、前記平滑用コンデンサに前記オーディオ信号を整流した電圧を印加するとともに第1の電流を充電して、前記比較電位を前記基準電圧より高くすることで、前記第2の制御回路により、サラウンドモードを非動作状態にさせ、
    前記スイッチをOFFにしたときは、前記平滑用コンデンサに前記オーディオ信号を整流した電圧を印加して、前記比較電位を前記基準電圧より低くすることで、前記第2の制御回路により、サラウンドモードを動作状態にさせる、
    ことを特徴とするサラウンド制御回路。
JP2006309625A 2006-11-15 2006-11-15 サラウンド制御回路 Active JP4970002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006309625A JP4970002B2 (ja) 2006-11-15 2006-11-15 サラウンド制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309625A JP4970002B2 (ja) 2006-11-15 2006-11-15 サラウンド制御回路

Publications (2)

Publication Number Publication Date
JP2008125018A JP2008125018A (ja) 2008-05-29
JP4970002B2 true JP4970002B2 (ja) 2012-07-04

Family

ID=39509281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309625A Active JP4970002B2 (ja) 2006-11-15 2006-11-15 サラウンド制御回路

Country Status (1)

Country Link
JP (1) JP4970002B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05232149A (ja) * 1992-02-20 1993-09-07 Nec Corp ピークホールド回路
JPH0818366A (ja) * 1994-06-29 1996-01-19 Sony Corp オーディオ用ic
JP2003304133A (ja) * 2002-04-09 2003-10-24 New Japan Radio Co Ltd ボツ音低減回路
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP3980937B2 (ja) * 2002-05-30 2007-09-26 新日本無線株式会社 ボツ音防止回路

Also Published As

Publication number Publication date
JP2008125018A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
US6194875B1 (en) Controller for DC-DC converter
JP5730520B2 (ja) スイッチングレギュレータ
JP6328072B2 (ja) オン時間設定回路、電源制御ic、スイッチング電源装置
US8294299B2 (en) Control device for DC-DC converter and related DC-DC converter
KR20020071761A (ko) 직류-직류 변환기, 전원 회로 및 그 제어 방법
JP4721274B2 (ja) Dc/dcコンバータ
JPH11353040A (ja) 電源装置
JP5728415B2 (ja) 動作制御回路、dc−dcコンバータ制御回路及びdc−dcコンバータ
JP5095312B2 (ja) D級増幅回路
JP4970002B2 (ja) サラウンド制御回路
CN218387309U (zh) 自适应导通时间控制电路、电源转换器、芯片和电子设备
JP2007151322A (ja) 電源回路およびdc−dcコンバータ
JP2004015154A (ja) 音声出力装置を有する電子装置
JP4654047B2 (ja) D級増幅器
JP2000184612A (ja) Dc―dcコンバ―タの制御方法、dc―dcコンバ―タの制御回路、及び、dc―dcコンバ―タ
JP6710104B2 (ja) 電源装置および電源制御方法
JP2011066726A (ja) 増幅装置
JP2009207256A (ja) 降圧型スイッチングレギュレータ
US9130516B2 (en) POP noise suppression circuit and system
JP2011067025A (ja) Dc−dcコンバータ
JPH06104664A (ja) オーディオ用パワーアンプic
JP2010063290A (ja) 電源制御回路
JP5499431B2 (ja) 三角波発生回路
JP5092924B2 (ja) 昇圧回路
JP2015154682A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250