JP4964736B2 - Plasma processing equipment - Google Patents
Plasma processing equipment Download PDFInfo
- Publication number
- JP4964736B2 JP4964736B2 JP2007277547A JP2007277547A JP4964736B2 JP 4964736 B2 JP4964736 B2 JP 4964736B2 JP 2007277547 A JP2007277547 A JP 2007277547A JP 2007277547 A JP2007277547 A JP 2007277547A JP 4964736 B2 JP4964736 B2 JP 4964736B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- chamber
- substrate
- impurity
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、プラズマ処理装置に関する。 The present invention relates to a plasma processing apparatus.
近時、IC(Integrated Circuit)の高集積化及び高密度化の要請から、回路素子の微細化が重要な課題となっている。特に、MOS(Metal-Oxide Semiconductor)トランジスタでは、0.1μm程度以上の微細化を進めると、短チャネル効果が顕著になり、閾値電圧の低下やオフ特性の劣化等の問題が生じる。MOSの短チャネル効果を防止するには、ソースおよびドレイン領域のそれぞれを構成する不純物拡散層を浅く形成することが有効である。 In recent years, miniaturization of circuit elements has become an important issue due to the demand for higher integration and higher density of integrated circuits (ICs). In particular, in a MOS (Metal-Oxide Semiconductor) transistor, if miniaturization of about 0.1 μm or more is promoted, the short channel effect becomes remarkable, and problems such as a decrease in threshold voltage and deterioration in off characteristics occur. In order to prevent the short channel effect of the MOS, it is effective to form a shallow impurity diffusion layer constituting each of the source and drain regions.
不純物拡散層の形成は、通常、イオン化した不純物を基板の表面領域に注入するイオン注入工程と、不純物が注入された基板の表面領域を加熱し、イオン注入により発生した格子欠陥を回復させるとともに、注入した不純物を結晶格子位置に納めて、電気的に活性化させるアニール工程と、から構成される。ここで、浅い不純物拡散層の形成は、イオン注入工程において、注入エネルギーを下げて不純物を注入することにより行われる。 The formation of the impurity diffusion layer is usually performed by implanting ionized impurities into the surface region of the substrate, heating the surface region of the substrate into which the impurities are implanted, and recovering lattice defects generated by the ion implantation, And an annealing step in which the implanted impurity is stored in the crystal lattice position and electrically activated. Here, the shallow impurity diffusion layer is formed by lowering the implantation energy and implanting impurities in the ion implantation step.
イオン注入工程後のアニール工程では、ランプ、レーザ等の光源から光を、イオン注入した基板に照射して、1000℃程度の高温まで急速に加熱する急速熱処理法が用いられる。急速熱処理法(RTA)では、基板表面のみを選択的に加熱することができるので、100℃/秒程度での高速の加熱が可能となり、10秒程度での短時間処理が可能となる。 In the annealing process after the ion implantation process, a rapid heat treatment method is used in which light is irradiated from a light source such as a lamp or a laser to the ion implanted substrate and rapidly heated to a high temperature of about 1000 ° C. In the rapid thermal processing method (RTA), only the substrate surface can be selectively heated, so that high-speed heating at about 100 ° C./second is possible, and short-time processing at about 10 seconds is possible.
しかし、RTAを用いて、高温、短時間のアニールを行った場合でも、不純物の拡散を完全に抑えることはできない。このような不純物の拡散は、不純物打ち込み層がある程度深ければ許容範囲である。しかし、例えば、打ち込み層の深さが50nm程度の極浅である場合には、加熱により打ち込み層の深さよりも深く拡散する不純物の量が無視できなくなる。 However, even when annealing is performed at a high temperature for a short time using RTA, the diffusion of impurities cannot be completely suppressed. Such impurity diffusion is acceptable if the impurity implantation layer is deep to some extent. However, for example, when the depth of the implantation layer is extremely shallow, such as about 50 nm, the amount of impurities diffused deeper than the depth of the implantation layer by heating cannot be ignored.
これは、RTAを用いた場合でも、上記のような極浅の深さ以上の深さで、基板が加熱されるからである。すなわち、加熱により、打ち込み層よりも深い場所のシリコン結晶が励起され、不純物がその結晶中に移動(拡散)する。このように不純物が拡散して活性化することにより、実質的な拡散深さは有意な程度まで増大し、短チャネル効果が防止されないなど、MOSの信頼性を低下させる。 This is because even when RTA is used, the substrate is heated at a depth that is equal to or greater than the ultra-shallow depth as described above. That is, the silicon crystal deeper than the implantation layer is excited by heating, and the impurity moves (diffuses) in the crystal. When the impurities are diffused and activated in this way, the substantial diffusion depth is increased to a significant level, and the reliability of the MOS is lowered, for example, the short channel effect is not prevented.
以上のように、極浅の不純物拡散層を形成するには、基板表面の極浅領域のシリコン結晶のみを選択的に加熱(励起)することが必要となる。しかし、このような技術は、従来無かった。 As described above, in order to form an extremely shallow impurity diffusion layer, it is necessary to selectively heat (excite) only the silicon crystal in the extremely shallow region of the substrate surface. However, there has never been such a technique.
本発明は、上記実状に鑑みてなされたもので、信頼性の高い半導体装置の製造装置に関する。
また、本発明は、極浅の拡散層を信頼性高く形成することが可能な半導体装置の製造装置に関する。
さらに、本発明は、基板表面のシリコン結晶を選択的に励起することが可能な半導体装置の製造装置に関する。
The present invention has been made in view of the above circumstances, and relates to a highly reliable semiconductor device manufacturing apparatus.
The present invention also relates to a semiconductor device manufacturing apparatus capable of forming an extremely shallow diffusion layer with high reliability.
Furthermore, the present invention relates to a semiconductor device manufacturing apparatus capable of selectively exciting a silicon crystal on a substrate surface.
上記目的を達成するため、本発明の第1の観点に係るプラズマ処理装置は、
チャンバと、
前記チャンバに所定のガスを供給するガス供給部と、
前記チャンバ内にマイクロ波を導入するための複数のスリットを有する平面アンテナと、
前記平面アンテナに対向して配置され、予め不純物がドーピングされた被処理基板を加熱する基板保持部と、
前記チャンバ内の圧力を40Pa〜0.13kPaの範囲に保持する減圧排気部と、
前記ガス供給部により前記チャンバ内に供給させた前記ガスを前記平面アンテナ部からのマイクロ波により0.7eV〜2eVの電子温度を有するプラズマを生成するプラズマ生成部と、
前記プラズマ生成部で生成されたプラズマを前記被処理基板に照射して、該プラズマ中の活性種により前記不純物の打ち込み層の深さの前記被処理基板の原子を選択的に励起して、前記打ち込み層の深さよりも深く拡散する不純物を抑えるように、前記被処理基板にドーピングされている前記不純物を活性化して、不純物拡散層を形成させるように制御する制御部と、
を備える、ことを特徴とする。
In order to achieve the above object, a plasma processing apparatus according to the first aspect of the present invention provides:
A chamber;
A gas supply unit for supplying a predetermined gas to the chamber;
A planar antenna having a plurality of slits for introducing microwaves into the chamber;
A substrate holding part that is disposed to face the planar antenna and heats the substrate to be processed which has been previously doped with impurities;
A vacuum exhaust part for maintaining the pressure in the chamber in a range of 40 Pa to 0.13 kPa,
A plasma generation unit configured to generate plasma having an electron temperature of 0.7 eV to 2 eV by microwaves from the planar antenna unit from the gas supplied into the chamber by the gas supply unit;
Irradiating the plasma to be processed with the plasma generated by the plasma generation unit, and selectively exciting the atoms of the substrate to be processed at the depth of the impurity implantation layer by active species in the plasma , A control unit that activates the impurity doped in the substrate to be processed and suppresses the impurity diffused deeper than the depth of the implantation layer, and controls to form an impurity diffusion layer;
It is characterized by comprising.
本発明によれば、信頼性の高い半導体装置の製造装置を提供することができる。 According to the present invention, a highly reliable semiconductor device manufacturing apparatus can be provided.
本発明の実施の形態にかかる半導体装置の製造方法及び製造装置について、以下図面を参照して説明する。 A method and apparatus for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
本発明の実施の形態に係る半導体装置の製造方法によれば、例えば、pチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が製造される。図1に、本実施の形態の半導体装置の製造方法を用いて製造されるpチャネルMOS(以下、pMOS)11の構造を示す。 According to the method for manufacturing a semiconductor device according to the embodiment of the present invention, for example, a p-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is manufactured. FIG. 1 shows the structure of a p-channel MOS (hereinafter referred to as pMOS) 11 manufactured using the method for manufacturing a semiconductor device of the present embodiment.
図1に示すように、pMOS11は、シリコン基板12と、ゲート絶縁膜13と、ゲート電極14と、から構成される。
As shown in FIG. 1, the
シリコン基板12は、エピタキシャル成長等により形成されたn型の基板である。シリコン基板12は、SOI(Silicon On Insulator)基板であってもよい。
The
ゲート絶縁膜13は、シリコン基板12上に形成されている。ゲート絶縁膜13は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ならびに、これらと酸化タンタル等の高誘電率膜との積層膜等から構成される。ゲート絶縁膜13は、例えば、2〜5nm(20Å〜50Å)の厚さで設けられる。
The
ゲート電極14は、ゲート絶縁膜13上に積層されている。ゲート電極14は、不純物の導入されたポリシリコン、アルミニウム等から構成される。ゲート電極14は、例えば、0.1μm〜0.3μm(1000Å〜3000Å)の厚さで設けられる。
The
シリコン基板12の表面領域の、ゲート絶縁膜13の両側には、ソース領域15と、ドレイン領域16と、が形成されている。ソース領域15およびドレイン領域16は、n形のシリコン基板12にp型の不純物を導入して形成された、p型の不純物拡散領域である。
A
ソース領域15およびドレイン領域16は、それぞれ、図示しないソース電極およびドレイン電極に接続されている。ゲート電極14に所定の電圧(ゲート電圧)が印加された際には、シリコン基板12の表面領域に反転層、すなわち、チャネル(ch)が形成される。ソース電極およびドレイン電極に所定の電圧が印加されている場合には、チャネル(ch)を介して、ソース領域15とドレイン領域16との間に電流が流れる。
The
ここで、ソース領域15およびドレイン領域16を形成する不純物拡散層は、それぞれ、基板の深さ(厚さ)方向に、例えば、2nm〜50nm(20Å〜500Å)以下の深さで極浅に形成されている。上記極浅の不純物拡散層は、p型の不純物(例えば、ホウ素)のイオン注入、プラズマドーピング等によるイオン打ち込み(不純物導入)、引き続くアニール処理と、によって形成される。アニール処理は、後述するラジアルラインスロットアンテナ(Radial Line Slot Antenna:RLSA)を用いたマイクロ波プラズマを用いて形成される。
Here, the impurity diffusion layers forming the
次に、本発明の実施の形態に係る半導体装置(pMOS11)の製造方法について図面を参照して説明する。 Next, a method for manufacturing the semiconductor device (pMOS 11) according to the embodiment of the present invention will be described with reference to the drawings.
図2に、半導体装置の製造に用いる製造装置100の構成を示す。
図2に示すように、製造装置100は、カセットステーション101と、処理ステーション102と、から構成される。
FIG. 2 shows a configuration of a
As shown in FIG. 2, the
カセットステーション101は、カセットステージ103と、搬送室104と、を備える。カセットステージ103には、所定枚数の半導体ウェハ(以下、ウェハW)を収容可能なカセットCが載置される。カセットステージ103には、未処理のウェハWを収容したカセットCが載置される一方で、処理後のウェハWを収容したカセットCがカセットステージ103から搬出される。
The
搬送室104には、1対のローダアーム105、106が配置されている。ローダアーム105、106は、カセットCに収容されたウェハWを処理ステーション102側に搬入する一方で、処理ステーション102側から処理後のウェハWを搬出し、カセットCに収容する。搬送室104の内部は、清浄空気のダウンフローにより清浄に保たれている。
In the
処理ステーション102は、真空プラットフォーム107と、2基のロードロックユニット108、109と、2基のドーピングユニット110、111と、2基のアニールユニット112、113と、から構成される。
The
略八角形の真空プラットフォーム107の周囲には、ゲートバルブを介して各ユニットが連結または遮断自在に接続されている。すなわち、処理ステーション102は、クラスター型のシステムを構成している。真空プラットフォーム107は排気機構を備え、所定の真空状態まで減圧可能となっている。また、ゲートバルブによって隔絶された各ユニットは、それぞれが排気機構を備え、その内部に真空プラットフォーム107とは独立した雰囲気を形成可能となっている。
Each unit is connected to the periphery of the substantially
真空プラットフォーム107の中央には、一対の搬送アーム114、115が設けられ、各ユニット間におけるウェハWの搬送を行う。
In the center of the
ロードロックユニット108、109は、カセットステーション101の搬送室104に、連結または遮断自在に接続されている。ロードロックユニット108、109は、処理ステーション102へのウェハ搬入用ポート、および、ウェハ搬出用のポートとして機能する。ローダアーム105、106は、カセットステージ103上のカセットCに収容されたウェハWをロードロックユニット108、109内に搬入する。また、ローダアーム105、106は、ロードロックユニット108、109から、処理後のウェハWを搬出し、カセットCに収容する。
The
ドーピングユニット110、111は、一般的な、低エネルギーイオン注入装置、プラズマドーピング装置等から構成される。ドーピングユニット110、111において、シリコン基板12(ウェハW)に選択的にp型の不純物を導入し、不純物打ち込み層を形成する。
The
不純物導入は、例えば、ゲート電極14をマスクとして自己整合的に行う。不純物導入は、例えば、1×1013〜5×1015cm−2のドーズ量で、例えば、2nm〜50nm(20Å〜500Å)の拡散深さで行う。p型の不純物としては、ホウ素(B)、インジウム(In)等を用いることができる。
Impurities are introduced in a self-aligned manner using the
アニールユニット112、113は、ラジアルラインスロットアンテナ(Radial Line Slot Antenna:RLSA)型のプラズマ処理装置である。アニールユニット112、113は、マイクロ波エネルギーを用いて処理ガスのプラズマを発生させ、このプラズマにより、ドーピング後のシリコン基板12の表面をアニールする。
The annealing
図3に、アニールユニット112、113の断面構成を示す。図3に示すように、アニールユニット112、113は、略円筒形のチャンバ201を備える。チャンバ201は、アルミニウム等から構成されている。
FIG. 3 shows a cross-sectional configuration of the
チャンバ201内部の中央には、被処理体であるウェハWの載置台202が配置されている。載置台202には、図示しない温調部が内蔵されており、温調部により、ウェハWは所定温度、例えば、室温〜600℃に加熱される。
In the center of the
また、載置台54は、所定の電圧を印加するための回路を有し、この回路により、プラズマ中のイオンを加速するためのバイアス電圧(例えば、−50V〜0V程度、好ましくは、−20V〜0V)をウェハWに印加する。 The mounting table 54 has a circuit for applying a predetermined voltage. By this circuit, a bias voltage for accelerating ions in the plasma (for example, about −50 V to 0 V, preferably −20 V to 0V) is applied to the wafer W.
チャンバ201の側壁には、載置台202の上面とほぼ同じ高さに、搬入出口203が設けられている。搬入出口203は、ゲートバルブ204を介して真空プラットフォーム107と接続している。ゲートバルブ204の開放時には、搬入出口203を介して、ウェハWの搬入出が行われる。
A loading / unloading
チャンバ201の底部には、排気管205の一端が接続されており、他端は、真空ポンプ等の排気装置206に接続されている。排気装置206等により、処理時のチャンバ201の内部は、40Pa〜0.13kPa(30mTorr〜1Torr)とされる。
One end of an
チャンバ201の側部上方には、ガス供給管207が設けられている。ガス供給管207は、アルゴン(Ar)ガス源208および窒素(N2)ガス源209に接続されている。ガス供給管207は、チャンバ201の側壁の周方向に沿って、例えば、16カ所に均等に配置されている。このように配置されることにより、ガス供給管207から供給されるガスは、載置台202上のウェハWの上方に均等に供給される。
A
チャンバ201の上部には、開口210が設けられている。開口210の内側には、窓211が設けられている。窓211は、透過性材料、例えば、石英、SiO2系のガラス、Si3N4、NaCl、KCl、LiF、CaF2、BaF2、Al2O3、AlN、MgOなどの無機物、また、ポリエチレン、ポリエステル、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミドなどの有機物のフィルム、シート、から構成されている。
An
窓211の上には、例えば、ラジアルラインスロットアンテナ(以下、RLSA)212が設けられている。RLSA212の上には、高周波電源部213に接続された導波路214が設けられている。導波路214は、RLSA212に下端が接続された扁平な円形導波管215と、円形導波管215の上面に一端が接続された円筒型導波管216と、円筒型導波管216の上面に接続された同軸導波変換器217と、同軸導波変換器217の側面に直角に一端が接続され、他端が高周波電源部213に接続された矩形導波管218と、から構成されている。RLSA212および導波路214は、銅板から構成されている。
On the
円筒型導波管216の内部には、同軸導波管219が配置されている。同軸導波管219は、導電性材料よりなる軸部材からなり、その一端がRLSA212の上面のほぼ中央に接続され、他端が円筒型導波管216の上面に同軸状に接続されている。
A
図4にRLSA212の平面図を示す。図4に示すように、RLSA212は、同心円上に設けられた複数のスロット212a,62a,…を表面に備える。各スロット212aは略方形の貫通した溝であり、隣接するスロット212aどうしは互いに直交して略Tの文字を形成するように配設されている。スロット212aの長さや配列間隔は、高周波電源部213より発生した高周波の波長に応じて決定されている。
FIG. 4 shows a plan view of the
高周波電源部213は、例えば、2.45GHzのマイクロ波を、500W〜5kWの出力で発生する。高周波電源部213から発生したマイクロ波は、矩形導波管218内を矩形モードで伝送される。さらに、マイクロ波は、同軸導波変換器217にて矩形モードから円形モードに変換され、円形モードで円筒型導波管216に伝送される。マイクロ波は、さらに、円形導波管215にて拡げられた状態で伝送され、RLSA212のスロット212aより放射される。放射されたマイクロ波は、窓211を透過してチャンバ201に導入される。
The high frequency
チャンバ201内は、所定の真空圧力にされており、ガス供給管207から、ArおよびN2の混合ガスが、例えば、Ar/N2=2000(sccm):200(sccm)で、チャンバ201内に供給される。ここで、流量比は、Ar/N2=2000:20、1000/100としてもよい。
The inside of the
窓211を透過したマイクロ波により、チャンバ201内の混合ガスに高周波エネルギーが伝達され、高周波プラズマが発生する。この際、マイクロ波をRLSA212の多数のスロット212aから放射しているので、高密度のプラズマが生成される。ここで、RLSA212を用いて形成されるプラズマ中の活性種は、0.7〜2eV程度の電子温度を有する。このように、RLSA212によれば、活性の比較的穏やかなプラズマ活性種が生成される。
High frequency energy is transmitted to the mixed gas in the
生成された高密度プラズマへの曝露により、ウェハW表面のアニールが行われる。すなわち、生成したプラズマ中の活性種、特に、Arイオンが、ウェハW表面のシリコン原子に接触、衝突して、基板表面のシリコン原子にエネルギーを与える。与えられたエネルギーは、シリコン基板12表面のシリコン原子から、より深い位置にあるシリコン原子へと伝達される。このようなエネルギー伝達により、所定深さのシリコン原子(結晶)が励起する。
The wafer W is annealed by exposure to the generated high density plasma. That is, active species in the generated plasma, in particular, Ar ions contact and collide with silicon atoms on the surface of the wafer W to give energy to the silicon atoms on the substrate surface. The applied energy is transferred from silicon atoms on the surface of the
不純物打ち込み層においても同様に、シリコン結晶の励起が生じる。励起により、打ち込み(ドーピング)により乱されたシリコン結晶の再配列(再結晶化)が起こる。これにより、打ち込み層の格子欠陥が低減または消失する。 Similarly, the silicon crystal is excited in the impurity implantation layer. Excitation causes rearrangement (recrystallization) of the silicon crystals disturbed by implantation (doping). Thereby, lattice defects in the implanted layer are reduced or eliminated.
このとき、結晶格子の再配列と同時に、ドーピングにより導入された不純物(B等)のうち、所定の結晶格子位置に配置されていなかったものも、結晶格子位置に納まり、ドーパントとして活性化される。これにより、所望の電気的特性を安定に備える不純物拡散層(ソース領域15およびドレイン領域16)が得られる。
At this time, simultaneously with the rearrangement of the crystal lattice, impurities introduced by doping (such as B) that are not arranged at the predetermined crystal lattice position are also accommodated at the crystal lattice position and activated as dopants. . Thereby, an impurity diffusion layer (
ここで、上述したように、RLSAを用いて生成されたプラズマ活性種は、比較的低いエネルギーを有する。このため、シリコン基板12表面へのダメージは避けられる。また、活性種によってシリコン結晶に付与されるエネルギーは、伝達過程においてシリコン結晶の再配列等で消費され、表面から所定深さ以上の深さにあるシリコン原子には伝達されない。
Here, as described above, the plasma active species generated using RLSA has a relatively low energy. For this reason, damage to the surface of the
このことから、プラズマの生成条件を適当に調節して、打ち込み層の深さ(50nm程度)のシリコン原子を選択的に励起させる一方、それ以上の深さの原子は励起させない程度のエネルギーを有する活性種を生成することにより、打ち込み層以上の深さにおける不純物の拡散を抑えることができる。 From this, the plasma generation conditions are appropriately adjusted to selectively excite silicon atoms having a depth of the implanted layer (about 50 nm), while atoms having a depth greater than that are not excited. By generating the active species, it is possible to suppress the diffusion of impurities at a depth greater than that of the implanted layer.
以下、本実施の形態にかかる半導体装置の製造方法について、図2を参照して説明する。 Hereinafter, a method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIG.
まず、所定枚数のウェハWを収容したカセットCがカセットステージ103上に載置される。ウェハWには、シリコン基板12上にゲート絶縁膜13とゲート電極14とが積層されて形成されている。ローダアーム105、106は、カセットCからウェハWを取り出し、ロードロックユニット108、109に搬入する。
First, a cassette C containing a predetermined number of wafers W is placed on the
搬入後、ロードロックユニット108、109の内部は、気密とされ、真空プラットフォーム107の内部に近い圧力とされる。その後、ロードロックユニット108、109は、真空プラットフォーム側に開放される。次いで、搬送アーム114、115は、ロードロックユニット108、109からウェハWを搬出する。
After loading, the interiors of the
搬送アーム114、115は、ウェハWをドーピングユニット110、111に搬入する。搬入後、ゲートバルブが閉鎖され、ドーピングユニット110、111内は、所定の圧力とされる。その後、ウェハWに対してゲート電極14をマスクとして自己整合的に不純物導入が行われる。これにより、ゲート電極14の近傍にソース領域15およびドレイン領域16が形成される。ドーピングの終了後、ドーピングユニット110、111内は元の圧力とされ、ゲートバルブが開放される。搬送アーム114、115は、処理後のウェハWを搬出する。
The
次いで、ウェハWは、アニールユニット112、113内へ搬入される。搬入後、ゲートバルブが閉鎖され、アニールユニット112、113内は所定の圧力とされる。アニールユニット112、113にて、RLSAプラズマによるアニール処理がウェハWに施される。これにより、不純物の拡散が抑えられ、不純物拡散層の深さを極浅に保持した状態で、ウェハWの表面領域は安定化される。アニール処理の終了後、アニールユニット112、113内は元の圧力とされ、ゲートバルブが開放される。搬送アーム114、115は、処理後のウェハWを搬出する。
Next, the wafer W is carried into the
アニール処理後のウェハWは、ロードロックユニット108、109内に搬送される。その後、ウェハWは、ロードロックユニット108、109への搬入時と逆の工程に従って、カセット74に収容される。処理後のウェハWを所定枚数収容したカセットCは、半導体製造装置100から搬出される。処理後のウェハWに対しては、次いで、絶縁膜の形成、ゲート・ドレイン電極の形成処理が施される。以上のようにして、pMOS11の製造工程は終了する。
The annealed wafer W is transferred into the
以上説明したように、本発明の実施の形態においては、RLSA212を用いて生成したプラズマ活性種をシリコン基板12の表面に接触させて不純物拡散層をアニールしている。生成した活性種のエネルギーは、シリコン基板12表面にダメージを与えることなく、かつ、不純物拡散層の深さよりわずかに深い程度のシリコン原子のみを選択的に励起する程度のエネルギーである。
As described above, in the embodiment of the present invention, the plasma diffusion species generated using the
以上のように、RLSAプラズマを用いた不純物拡散層のアニールでは、基板表面から所定深さのシリコン結晶を選択的に励起させ、不純物の拡散を低く抑えることができる。従って、極浅の不純物拡散層においても、その深さは浅く保持され、短チャネル効果の防止された、信頼性の高いpMOS11が得られる。
As described above, in the annealing of the impurity diffusion layer using the RLSA plasma, the silicon crystal having a predetermined depth can be selectively excited from the substrate surface, and the impurity diffusion can be suppressed low. Therefore, even in the extremely shallow impurity diffusion layer, the depth is kept shallow, and a highly
本発明は、上記実施の形態の説明に限定されず、その応用及び変形等は任意である。 The present invention is not limited to the description of the above embodiment, and its application and modification are arbitrary.
上記実施の形態では、pMOSを例として説明したが、nチャネル型のMOSであっても良い。この場合には、ドーパントとしてn型不純物、例えば、砒素、燐、アンチモン等を使用すれば、極浅にn型の不純物拡散層を形成することができる。また、MIS(Metal Insulator Semiconductor)FET、または、CMOS(Complementary MOS)FET等であっても良い。 In the above embodiment, the pMOS has been described as an example, but an n-channel MOS may be used. In this case, if an n-type impurity such as arsenic, phosphorus, antimony or the like is used as a dopant, an n-type impurity diffusion layer can be formed extremely shallowly. Further, it may be a MIS (Metal Insulator Semiconductor) FET, a CMOS (Complementary MOS) FET, or the like.
上記実施の形態では、半導体製造装置100は、ドーピングユニット110、111と、プラズマアニールユニット112、113とを、それぞれ2つの備えるとした。しかし、半導体製造装置100を構成するユニットの数及び配置は任意である。
In the above embodiment, the
上記実施の形態では、アニールユニット112、113におけるアニール処理では、ArとN2の混合ガスを用いるものとした。しかし、Arの代わりに、クリプトン(Kr)、キセノン(Xe)等を、単独で、あるいは、混合して用いてもよい。
また、N2の代わりにO2を用いてもよい。また、H2、O2等を添加してもよい。特に、H2を添加した場合、H2から発生するHラジカルは、Siのダングリングボンドと結合し、形成されるシリコン酸化膜を安定化させ、膜質を向上させることができる。
In the above embodiment, the annealing process in the
Further, O 2 may be used instead of N 2 . It may also be added H 2, O 2 or the like. In particular, when H 2 is added, H radicals generated from H 2 are combined with Si dangling bonds to stabilize the formed silicon oxide film and improve the film quality.
11 pMOS
12 シリコン基板
13 ゲート絶縁膜
14 ゲート電極
15 ソース領域
16 ドレイン領域
100 製造装置
101 カセットステーション
102 処理ステーション
111、111 ドーピングユニット
112、113 アニールユニット
212 RLSA
11 pMOS
12
Claims (1)
前記チャンバに所定のガスを供給するガス供給部と、
前記チャンバ内にマイクロ波を導入するための複数のスリットを有する平面アンテナと、
前記平面アンテナに対向して配置され、予め不純物がドーピングされた被処理基板を加熱する基板保持部と、
前記チャンバ内の圧力を40Pa〜0.13kPaの範囲に保持する減圧排気部と、
前記ガス供給部により前記チャンバ内に供給させた前記ガスを前記平面アンテナ部からのマイクロ波により0.7eV〜2eVの電子温度を有するプラズマを生成するプラズマ生成部と、
前記プラズマ生成部で生成されたプラズマを前記被処理基板に照射して、該プラズマ中の活性種により前記不純物の打ち込み層の深さの前記被処理基板の原子を選択的に励起して、前記打ち込み層の深さよりも深く拡散する不純物を抑えるように、前記被処理基板にドーピングされている前記不純物を活性化して、不純物拡散層を形成させるように制御する制御部と、
を備える、ことを特徴とするプラズマ処理装置。 A chamber;
A gas supply unit for supplying a predetermined gas to the chamber;
A planar antenna having a plurality of slits for introducing microwaves into the chamber;
A substrate holding part that is disposed to face the planar antenna and heats the substrate to be processed which has been previously doped with impurities;
A vacuum exhaust part for maintaining the pressure in the chamber in a range of 40 Pa to 0.13 kPa,
A plasma generation unit configured to generate plasma having an electron temperature of 0.7 eV to 2 eV by microwaves from the planar antenna unit from the gas supplied into the chamber by the gas supply unit;
Irradiating the plasma to be processed with the plasma generated by the plasma generation unit, and selectively exciting the atoms of the substrate to be processed at the depth of the impurity implantation layer by active species in the plasma , A control unit that activates the impurity doped in the substrate to be processed and suppresses the impurity diffused deeper than the depth of the implantation layer, and controls to form an impurity diffusion layer;
A plasma processing apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007277547A JP4964736B2 (en) | 2007-10-25 | 2007-10-25 | Plasma processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007277547A JP4964736B2 (en) | 2007-10-25 | 2007-10-25 | Plasma processing equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001260180A Division JP4090225B2 (en) | 2001-08-29 | 2001-08-29 | Semiconductor device manufacturing method and substrate processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098648A JP2008098648A (en) | 2008-04-24 |
JP4964736B2 true JP4964736B2 (en) | 2012-07-04 |
Family
ID=39381104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007277547A Expired - Fee Related JP4964736B2 (en) | 2007-10-25 | 2007-10-25 | Plasma processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4964736B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2107798B1 (en) | 2008-04-04 | 2010-12-08 | Sony Corporation | Imaging apparatus, image processing apparatus, and exposure control method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60138973A (en) * | 1983-12-27 | 1985-07-23 | Fuji Electric Corp Res & Dev Ltd | Manufacture of insulated gate type field effect transistor |
JP2517012B2 (en) * | 1987-10-26 | 1996-07-24 | 松下電器産業株式会社 | How to diffuse impurities |
JP3136054B2 (en) * | 1994-08-16 | 2001-02-19 | 東京エレクトロン株式会社 | Plasma processing equipment |
-
2007
- 2007-10-25 JP JP2007277547A patent/JP4964736B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008098648A (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7645709B2 (en) | Methods for low temperature oxidation of a semiconductor device | |
US8207044B2 (en) | Methods for oxidation of a semiconductor device | |
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
US8546273B2 (en) | Methods and apparatus for forming nitrogen-containing layers | |
US8043981B2 (en) | Dual frequency low temperature oxidation of a semiconductor device | |
US7479466B2 (en) | Method of heating semiconductor wafer to improve wafer flatness | |
KR100966927B1 (en) | Method of fabricating insulating layer and method of fabricating semiconductor device | |
JP6141356B2 (en) | Method for forming a conformal oxide layer on a semiconductor device | |
US20060205192A1 (en) | Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition | |
KR20170042315A (en) | Substrate processing method | |
KR101080116B1 (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
JP4090225B2 (en) | Semiconductor device manufacturing method and substrate processing method | |
US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
JP4964736B2 (en) | Plasma processing equipment | |
JP3823798B2 (en) | Method for forming silicon nitride film, method for forming gate insulating film, and method for forming p-type semiconductor element | |
KR100643497B1 (en) | Method for wafer thermal treatment and method for manufacturing semiconductor device at the same | |
TWI442474B (en) | Methods for forming conformal oxide layers on semiconductor devices | |
JP2006019366A (en) | Method for forming insulating film in semiconductor device | |
JP2004014836A (en) | Semiconductor device and its manufacturing method | |
JP2004297077A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |