JP4962774B2

JP4962774B2 - Ｉｃテスタ及びｉｃテスタの制御方法

Info

Publication number: JP4962774B2
Application number: JP2007065090A
Authority: JP
Inventors: 正志池田; 章武田; 哲多田; 公彦楢木野; 剛王
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2007-03-14
Filing date: 2007-03-14
Publication date: 2012-06-27
Anticipated expiration: 2027-03-14
Also published as: JP2008224504A

Description

本発明は、設定値により制御が行われ、被試験対象、例えば、ＩＣ，ＬＳＩ等を試験するＩＣテスタ及びＩＣテスタの制御方法に関し、設定値の設定時間を短縮し、試験時間の短縮を図れるＩＣテスタ及びＩＣテスタの制御方法に関するものである。

ＩＣテスタは、被試験対象（以下ＤＵＴ）に試験パターンを与え、ＤＵＴの出力を期待値パターンと比較し、ＤＵＴの良否の判定を行うものである。このような装置では、テストシステムコントローラ（以下ＴＳＣ）が、テストプログラムに基づいて動作し、複数のドライバ、コンパレータ等が搭載されるピンエレクトロニクスカード（以下ＰＥカード）に対して、各種設定を行い、ＤＵＴに対して試験を行っている。しかし、テスト項目ごとに、設定を変更しなければならず、その都度、ＴＳＣから設定を行うと設定に時間を要してしまう。この結果、ＤＵＴの試験時間がかかってしまう。そこで、ＰＥカードが、事前に設定データを格納し、設定準備を行う装置が、下記特許文献１に示されています。

特開２００６−３２２７号公報

近年、被試験対象の回路規模の増加、テスト項目の増加により、更なる試験時間の短縮が望まれている。しかし、複数の制御レジスタに設定値を設定する必要があり、設定時間がかかってしまう。

そこで、本発明の目的は、設定値の設定時間を短縮し、試験時間の短縮を図れるＩＣテスタ及びＩＣテスタの制御方法を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数の制御レジスタに設定された設定値により被試験対象を試験するＩＣテスタにおいて、
前記設定値を保持する複数のスレーブレジスタと、
前記設定値が定義される設定データとこの設定データの実行順が少なくとも示される実行順データとを用いて、前記被試験対象の試験時に前記スレーブレジスタに前記実行順に沿って次以降の試験の設定値を設定し、次の試験の設定値を制御レジスタに設定する時に、スレーブレジスタから制御レジスタに転送指示を行う複数のコントローラと、
これらのコントローラに対して実行命令をブロードキャストし、前記転送指示を行わせるテストシステムコントローラとを設けたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
コントローラは、実行順データに沿って、１つ前のテスト項目、または複数回前のテスト項目の試験時にスレーブレジスタに設定値を設定することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
コントローラは、
設定データと実行順データとが格納される記憶部と、
この記憶部の実行順データに示される実行順に沿って、記憶部の設定値をスレーブレジスタに設定し、スレーブレジスタから制御レジスタに転送指示を行う制御部とを有することを特徴とするものである。
請求項４記載の発明は、請求項１に記載の発明であって、
テストシステムコントローラは、実行命令として実行順を前記複数のコントローラにブロードキャストし、
各コントローラは、テストシステムコントローラから受信した実行順と、該コントローラの記憶部に格納されている実行順データの実行順とが同じならば、スレーブレジスタの設定値を制御レジスタに転送指示を行うことを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明であって、
複数の制御レジスタ、複数のスレーブレジスタ、コントローラを有し、前記被試験対象と信号の授受の少なくとも一方を行い、被試験対象の試験を行う複数のピンエレクトロニクスカードを設けたことを特徴とするものである。
請求項６記載の発明は、
設定値により制御が行われ、被試験対象を試験するＩＣテスタにおいて、
前記設定値を保持する複数の第１の保持部と、
前記設定値を保持する複数の第２の保持部と、
前記設定値が定義される設定データとこの設定データの実行順が少なくとも示される実行順データとを用いて、前記被試験対象の試験時に、試験に用いられていない第１または第２の保持部に次の試験の設定値を設定し、次の試験を行うときに、次の試験の設定値を設定した第１または第２の保持部に切り替える複数のコントローラと、
これらのコントローラに対して実行命令をブロードキャストし、前記切り替えを行わせるテストシステムコントローラとを設け、切り替えられた前記第１または第２の保持部の設定値により次の試験が行われることを特徴とするものである。
請求項７記載の発明は、
複数の制御レジスタに設定された設定値により被試験対象を試験するＩＣテスタの制御方法において、
前記ＩＣテスタは、試験時の設定値を保持する制御レジスタと、次以降の試験の設定値を保持するスレーブレジスタと、前記スレーブレジスタから前記制御レジスタへ設定値の転送指示を行うコントローラと、前記コントローラに対して実行命令をブロードキャストするテストシステムコントローラとを備え、
複数のコントローラが、前記被試験対象の試験時に、複数のスレーブレジスタに次以降の試験の設定値を設定し、
テストシステムコントローラから前記複数のコントローラに実行命令をブロードキャストすることにより、前記複数のコントローラが、前記スレーブレジスタから次の試験の設定値を前記制御レジスタに転送することを特徴とするものである。
請求項８記載の発明は、
設定値により制御が行われ、被試験対象を試験するＩＣテスタの制御方法において、
前記ＩＣテスタは、設定値を保持する第１および第２の保持部と、前記第１または第２の保持部のいずれを試験に用いるかを切り替えるコントローラと、前記コントローラに対して実行命令をブロードキャストするテストシステムコントローラとを備え、
複数のコントローラが、前記被試験対象の試験時に、試験に用いられていない複数の第１または第２の保持部に次の試験の設定値を設定し、
テストシステムコントローラから前記複数のコントローラに実行命令をブロードキャストすることにより、前記複数のコントローラが、次の試験の設定値を設定した第１または第２の保持部に切り替えることを特徴とするものである。

請求項１〜５によれば、複数のコントローラが、事前にスレーブレジスタに設定値を設定し、テストシステムコントローラのブロードキャストにより、スレーブレジスタから制御レジスタに転送するので、制御レジスタに対して、すぐに設定値を設定することができ、試験時間を短縮することができる。

請求項２によれば、コントローラが、実行順データに基づいて、複数回前のテスト項目の試験時にスレーブレジスタに設定することができるので、直前のテスト項目の試験時間が短くても、事前にスレーブレジスタに設定することができ、試験時間を短縮することができる。

請求項６によれば、複数のコントローラが、被試験対象の試験時に、試験に用いられていない第１または第２の保持部に設定値を設定し、テストシステムコントローラのブロードキャストにより、設定した第１または第２の保持部に切り替えるので、試験時間を短縮することができる。

請求項７によれば、複数のコントローラが、事前にスレーブレジスタに設定値を設定し、テストシステムコントローラのブロードキャストにより、スレーブレジスタから制御レジスタに転送するので、制御レジスタに対して、すぐに設定値を設定することができ、試験時間を短縮することができる。

請求項８によれば、複数のコントローラが、被試験対象の試験時に、試験に用いられていない第１または第２の保持部に設定値を設定し、テストシステムコントローラのブロードキャストにより、設定した第１または第２の保持部に切り替えるので、試験時間を短縮することができる。

以下本発明を、図面を用いて詳細に説明する。図１は本発明の第１の実施例を示した構成図である。

図１において、ＴＳＣ１０は、ＩＣテスタ全体の制御を行い、記憶部１１、制御部１２を有する。記憶部１１は、テスト項目ごとの設定値が複数定義される設定データ１１１、この設定データ１１１の実行順が示される実行順データ１１２を記憶する。設定データ１１１は、データ番号、ピン情報、設定項目、設定値からなる。ピン情報は設定対象のピンを示す。設定項目は例えば電圧設定（Ｖ）、電流設定（Ｉ）等が記述される。設定値は設定項目に対する値が示される。ここで、１つの設定項目、複数の設定項目に対して、１つのデータ番号が付される。実行順データ１１２は、設定データ１１１のデータ番号が実行順に並べられているデータである。制御部１２は、記憶部１１の設定データ１１１を事前に送り込み、実行順データ１１２に沿って、ブロードキャストにより、実行命令（実行順）を出力し、制御を行う。

ＰＥカード２０は図示しないテストヘッドに複数設けられ、ＴＳＣ１０に接続され、コントローラ２１、複数のスレーブレジスタ２２、複数の制御レジスタ（マスタレジスタ）２３、複数のドライバ（図示せず）、複数のコンパレータ（図示せず）等を有する。コントローラ２１は、記憶部２４、制御部２５を有し、ＤＵＴの試験時にスレーブレジスタ２２に設定値を設定し、設定時に、スレーブレジスタ２２から制御レジスタ２３に転送指示を行うと共に、ドライバ、コンパレータ等の制御対象の制御を行う。記憶部２４は、設定データ２４１、実行順データ２４２を記憶する。設定データ２４１は、図２に示されるように、データ番号、ピン情報、設定項目、設定値（ハードウェア設定値）からなる。設定値とハードウェア設定値とは、設定内容としては同じであるが、実際の設定では異なる。ここでは、実際のハードウェア設定値を示しても内容が不明になるので、設定値とハードウェア設定値とを同じ表現として示す。また、設定値とハードウェア設定値とが同じ値で動作するならば同じ値でもよい。実行順データ２４２は、図３に示されるように、実行順、設定順ａ，ｂからなり、設定データ２４１のデータ番号が実行順、設定順に並べられているデータである。制御部２５は、記憶部２４の実行順データ２４２に沿って、設定データ２４１を準備し、試験時に、設定値を設定し、制御部１２の実行命令により、転送指示すると共に、制御対象の制御を行う。スレーブレジスタ２２は、制御部２５から設定値が設定される。制御レジスタ２３は、コントローラ２１の指示により、スレーブレジスタ２２の設定値が設定され、この設定値に基づいて、ドライバ、コンパレータ等の制御対象が設定を行う。

このような装置の動作を、図を用いて説明する。
（１）データ取得時
図４は図１に示す装置のデータ取得動作を説明する図で、（ａ）はテスト項目ごとのテストプログラムの動作順、（ｂ）はＴＳＣ１０の動作、（ｃ）は制御部２５の動作、（ｄ）は記憶部２４の格納動作ある。図５はＰＥカード２０のデータ取得動作を示したフローチャートである。

まず、ＴＳＣ１０の制御部１２が、図示しないハードディスクからすべての項目のテストプログラムを書き込み、記憶部１１に設定データ１１１、実行順データ１１２を書き込む。そして、制御部１２が、設定データ１１１を記憶部１１から読み出し、各ＰＥカード２０に送る。各ＰＥカード２０の制御部２５は、ピン情報から自身に不要なピン情報を削除し、記憶部２４に設定データ２４１として格納する。

次に、ＴＳＣ１０の制御部１２は、記憶部１１の実行順データ１１２からデータ番号”３”を取得し、各ＰＥカード２０に対して、ブロードキャストにより、データ番号”３”と実行命令を出力する。制御部２５は、データ番号”３”を取得し（Ｓ１１）、記憶部２４からデータ番号”３”に対応した設定データ２４１を読み出し、解析処理を行う（Ｓ１２）。この解析結果により、制御部２５は、ハードウェア設定値を作成し（Ｓ１３）、実行順データ２４２の実行順にデータ番号”３”を登録する（Ｓ１４）。そして、制御部２５は、実行順データ２４２の設定順ａにデータ番号”３”を登録する（Ｓ１５）。制御部２５は、複数前の実行順（複数前のテスト項目）に対して、設定が可能か判断し（Ｓ１６）、可能でないので、制御部２５は、スレーブレジスタ２２を介して、設定値（ハードウェア設定値）を制御レジスタ２３に設定し、記憶部２４に格納する（Ｓ１８）。そして、制御部２５は、図示しない制御対象に対して、ＤＵＴの試験を実行させる（Ｓ１９）。

再び、ＴＳＣ１０の制御部１２が、設定データ１１１を記憶部１１から読み出し、各ＰＥカード２０に対して、ブロードキャストにより、データ番号”０”と実行命令を出力する。制御部１２は、ＤＵＴの試験が終了で、ＤＵＴがパスしたときでないので、ＴＳＣ１０からデータ番号”０”を取得する（Ｓ２０，Ｓ１１）。そして、制御部２５は、記憶部２４からデータ番号”０”に対応した設定データ２４１を読み出し、解析処理を行う（Ｓ１２）。この解析結果により、制御部２５は、ハードウェア設定値を作成し（Ｓ１３）、実行順データ２４２の実行順にデータ番号”０”を登録する（Ｓ１４）。そして、制御部２５は、一つ前の実行順に対して、実行順データ２４２の設定順ａにデータ番号”０”を登録する（Ｓ１５）。制御部２５は、複数前の実行順に対して、設定が可能か判断し（Ｓ１６）、可能でないので、制御部２５は、スレーブレジスタ２２を介して、設定値（ハードウェア設定値）を制御レジスタ２３に設定し、記憶部２４に格納する（Ｓ１８）。制御部２５は、図示しない制御対象に対して、ＤＵＴの試験を実行させる（Ｓ１９）。

このような動作を繰返し、ＴＳＣ１０の制御部１２が、設定データ１１１を記憶部１１から読み出し、各ＰＥカード２０に対して、ブロードキャストにより、データ番号”１”と実行命令を出力する。ＤＵＴの試験が終了で、ＤＵＴがパスしたときでないので、ＴＳＣ１０からデータ番号”１”を取得する（Ｓ２０，Ｓ１１）。そして、制御部２５は、記憶部２４からデータ番号”１”に対応した設定データ２４１を読み出し、解析処理を行う（Ｓ１２）。この解析結果により、制御部２５は、ハードウェア設定値を作成し（Ｓ１３）、実行順データ２４２の実行順にデータ番号”１”を登録する（Ｓ１４）。そして、制御部２５は、実行順データ２４２の設定順ａにデータ番号”１”を登録する（Ｓ１５）。制御部２５は、複数前の実行順に対して、設定が可能か判断し（Ｓ１６）、可能なので、可能な箇所の設定順ｂにデータ番号”１”を登録する（Ｓ１７）。制御部２５は、スレーブレジスタ２２を介して、設定値（ハードウェア設定値）を制御レジスタ２３に設定し、記憶部２４に格納する（Ｓ１８）。制御部２５は、図示しない制御対象に対して、ＤＵＴの試験を実行させる（Ｓ１９）。このような動作を繰り返し、ＤＵＴの試験が終了で、ＤＵＴがパスしたとき、終了する（Ｓ２０）。

（２）高速動作時
図６は図１に示す装置の高速動作を説明する図で、（ａ）はＴＳＣ１０の動作、（ｂ）はコントローラ２１の動作、（ｃ）はスレーブレジスタ２２の動作である。図７はＰＥカード２０の高速動作を説明するフローチャートである。

制御部２５が、記憶部２４の実行順データ２４２を読み出し、設定順ａ”３”を取得し（Ｓ２１）、設定順ａ”３”に対応した設定値（ハードウェア設定値）を読み出し、スレーブレジスタ２２に設定する（Ｓ２２）。ＴＳＣ１０の制御部１２が、設定データ１１１を記憶部１１から読み出し、各ＰＥカード２０に対して、ブロードキャストにより、データ番号”３”と実行命令を出力する。制御部２５は、ＴＳＣ１０からのデータ番号”３”を取得し（Ｓ２３）、実行順データ２４２の実行順”３”と一致しているので、制御レジスタ２３に対してスレーブレジスタ２２の設定値の取り込み指示を行う（Ｓ２４，Ｓ２７）。これにより、データ番号”３”に対応した制御レジスタ２３は、スレーブレジスタ２２の設定値が設定される。制御部２５が、図示しない制御対象に対して、ＤＵＴの試験を実行させる（Ｓ２８）。

試験が終了していないので、制御部２５が、記憶部２４の実行順データ２４２を読み出し、設定順ａ”０”、設定順ｂ”１”を取得する（Ｓ２１）。そして、制御部２５は、設定順ａ”０”に対応した設定値（ハードウェア設定値）を記憶部２４の設定データ２４１から読み出し、スレーブレジスタ２２に設定し、設定順ｂ”１”に対応した設定値（ハードウェア設定値）を記憶部２４の設定データ２４１から読み出し、スレーブレジスタ２２に設定する（Ｓ２２）。ここで、設定順ａと設定順ｂが設定するスレーブレジスタ２２は別々のレジスタであることはいうまでもない。ＴＳＣ１０の制御部１２が、設定データ１１１を記憶部１１から読み出し、各ＰＥカード２０に対して、ブロードキャストにより、データ番号”０”と実行命令を出力する。制御部２５は、ＴＳＣ１０からのデータ番号”０”を取得し（Ｓ２３）、実行順データ２４２のデータ番号”０”と一致しているので、データ番号”０”に対応した制御レジスタ２３に対してスレーブレジスタ２２の設定値の取り込み指示を行う（Ｓ２４，Ｓ２７）。これにより、データ番号”０”に対応した制御レジスタ２３は、マスタレジスタ２２の設定値が設定される。制御部２５が、図示しない制御対象に対して、ＤＵＴの試験を実行させる（Ｓ２８）。

このような動作を繰り返し、試験が終了した場合処理を終了する（Ｓ２９）。ここで、制御部２５は、ＴＳＣ１０の制御部１２、ＴＳＣ１０からのデータ番号と実行順データ２４２の実行順とが一度でも一致しなかった場合、ＴＳＣ１０からのデータ番号により、制御部２５は、記憶部２４から設定データ２４１の設定値（ハードウェア設定値）を読み出し、解析処理を行う（Ｓ２５）。ここでの解析処理は、実行順が異なることにより、制御レジスタ２３に新たに設定する必要がある場合があるため、処理が行われる。そして、制御部２５は、スレーブレジスタ２２に設定値（ハードウェア設定値）を設定し（Ｓ２６）、制御レジスタ２３に対して、スレーブレジスタ２２の設定値の取り込み指示を行う（Ｓ２７）。その他の動作は、上記と同様なので説明を省略する。

このように、複数のコントローラ２１が、事前にスレーブレジスタ２２に設定値（ハードウェア設定値）を設定し、ＴＳＣ１０からのブロードキャストにより、スレーブレジスタ２２から制御レジスタ２３に転送するので、制御レジスタ２３に対して、すぐに設定値を設定することができ、試験時間を短縮することができる。

また、コントローラ２１が、実行順データ２４２に沿って、複数回前のテスト項目の試験時にもスレーブレジスタ２２を設定することができるので、直前のテスト項目の試験時間が短くても、事前にスレーブレジスタ２２に設定することができ、試験時間を短縮することができる。

次に、第２の実施例を図８に示し説明する。図１と同一のものは同一符号を付し説明を省略する。
図８において、複数の保持部２６，２７はレジスタであって、スレーブレジスタ２２、制御レジスタ２３の代わりに設けられ、設定値を保持する。切替部２８は、該当する保持部２６または保持部２７に切り替え、図示しないドライバ、コンパレータ等の制御対象に設定値を与える。コントローラ２９は、コントローラ２１の代わりに設けられ、コントローラ２１と同様に、記憶部、制御部を有し、ＤＵＴの試験時に、試験に用いられていない保持部２６または保持部２７に設定値を設定し、設定時（ＴＳＣ１０のブロードキャスト時）に、設定した保持部２６，２７に切替部２８を切り替えると共に、図示しないドライバ、コンパレータ等の制御対象の制御を行う。

このような装置は、コントローラ２９が保持部２６に設定値を格納し、切替部２８を保持部２６に切り替える。そして、コントローラ２９が制御対象を制御して、保持部２６の設定値により、制御対象が動作を行う。制御対象の動作時に、コントローラ２９は、保持部２７に次の設定値を格納する。そして、ＴＳＣ１０からのブロードキャスト（次のテスト項目）のとき、コントローラ２９は、切替部２８を保持部２７に切り替え、制御対象を制御して、保持部２６の設定値により、制御対象が動作を行う。制御対象の動作時に、コントローラ２９は、保持部２６に次の設定値を格納する。このような動作を交互に繰り返す。その他の動作は、図１に示す装置と同様なので、説明を省略する。

このように、コントローラ２９が、ＤＵＴの試験時に、試験に用いられていない保持部２６，２７に設定値を設定し、ＴＳＣ１０からのブロードキャストにより、設定した保持部２６，２７に切替部２８を切り替えるので、試験時間を短縮することができる。

なお、本発明はこれに限定されるものではなく、設定値は実数を用いたものを示したが、特許文献１に示すように変数を用いる構成でもよい。

また、実行データ２４２は、実行順、設定順を示す構成を示したが、実行順のみでもよい。この場合、実行順により設定順が決まることがはいうまでもない。つまり、実行順による実行より、一つ先の実行順が設定順となる。

また、ＴＳＣ１０は、ブロードキャストにより、実行順と実行命令を出力する構成を示したが、どちらか一方でもよい。

また、ＴＳＣ１０からの実行順とコントローラ２１の実行順が異なる場合、ＴＳＣ１０の実行順により、コントローラ２１が試験を行う構成を示したが、試験動作を終了する構成としてよい。

また、切替部２８により、保持部２６，２７を切り替える構成を示したが、コントローラ２９が、制御対象に対して、保持部２６，２７の切り替えを行わせる構成でもよい。

本発明の第１の実施例を示した構成図である。設定データ２４１を示した図である。実行順データ２４２を示した図である。図１に示す装置のデータ取得動作を説明する図である。ＰＥカード２０のデータ取得動作を示したフローチャートである。図１に示す装置の高速動作を説明する図である。ＰＥカード２０の高速動作を説明するフローチャートである。本発明の第２の実施例を示した構成図である。

符号の説明

１０ＴＳＣ
２０ＰＥカード
２１，２９コントローラ
２２スレーブレジスタ
２３制御レジスタ
２４記憶部
２５制御部
２６，２７保持部
２８切替部

Claims

複数の制御レジスタに設定された設定値により被試験対象を試験するＩＣテスタにおいて、
前記設定値を保持する複数のスレーブレジスタと、
前記設定値が定義される設定データとこの設定データの実行順が少なくとも示される実行順データとを用いて、前記被試験対象の試験時に前記スレーブレジスタに前記実行順に沿って次以降の試験の設定値を設定し、次の試験の設定値を制御レジスタに設定する時に、スレーブレジスタから制御レジスタに転送指示を行う複数のコントローラと、
これらのコントローラに対して実行命令をブロードキャストし、前記転送指示を行わせるテストシステムコントローラとを設けたことを特徴とするＩＣテスタ。
コントローラは、実行順データに沿って、１つ前のテスト項目、または複数回前のテスト項目の試験時にスレーブレジスタに設定値を設定することを特徴とする請求項１記載のＩＣテスタ。
コントローラは、
設定データと実行順データとが格納される記憶部と、
この記憶部の実行順データに示される実行順に沿って、記憶部の設定値をスレーブレジスタに設定し、スレーブレジスタから制御レジスタに転送指示を行う制御部とを有することを特徴とする請求項１または２記載のＩＣテスタ。
テストシステムコントローラは、実行命令として実行順を前記複数のコントローラにブロードキャストし、
各コントローラは、テストシステムコントローラから受信した実行順と、該コントローラの記憶部に格納されている実行順データの実行順とが同じならば、スレーブレジスタの設定値を制御レジスタに転送指示を行うことを特徴とする請求項３に記載のＩＣテスタ。
複数の制御レジスタ、複数のスレーブレジスタ、コントローラを有し、前記被試験対象と信号の授受の少なくとも一方を行い、被試験対象の試験を行う複数のピンエレクトロニクスカードを設けたことを特徴とする請求項１〜４のいずれかに記載のＩＣテスタ。
設定値により制御が行われ、被試験対象を試験するＩＣテスタにおいて、
前記設定値を保持する複数の第１の保持部と、
前記設定値を保持する複数の第２の保持部と、
前記設定値が定義される設定データとこの設定データの実行順が少なくとも示される実行順データとを用いて、前記被試験対象の試験時に、試験に用いられていない第１または第２の保持部に次の試験の設定値を設定し、次の試験を行うときに、次の試験の設定値を設定した第１または第２の保持部に切り替える複数のコントローラと、
これらのコントローラに対して実行命令をブロードキャストし、前記切り替えを行わせるテストシステムコントローラとを設け、切り替えられた前記第１または第２の保持部の設定値により次の試験が行われることを特徴とするＩＣテスタ。
複数の制御レジスタに設定された設定値により被試験対象を試験するＩＣテスタの制御方法において、
前記ＩＣテスタは、試験時の設定値を保持する制御レジスタと、次以降の試験の設定値を保持するスレーブレジスタと、前記スレーブレジスタから前記制御レジスタへ設定値の転送指示を行うコントローラと、前記コントローラに対して実行命令をブロードキャストするテストシステムコントローラとを備え、
複数のコントローラが、前記被試験対象の試験時に、複数のスレーブレジスタに次以降の試験の設定値を設定し、
テストシステムコントローラから前記複数のコントローラに実行命令をブロードキャストすることにより、前記複数のコントローラが、前記スレーブレジスタから次の試験の設定値を前記制御レジスタに転送することを特徴とするＩＣテスタの制御方法。
設定値により制御が行われ、被試験対象を試験するＩＣテスタの制御方法において、
前記ＩＣテスタは、設定値を保持する第１および第２の保持部と、前記第１または第２の保持部のいずれを試験に用いるかを切り替えるコントローラと、前記コントローラに対して実行命令をブロードキャストするテストシステムコントローラとを備え、
複数のコントローラが、前記被試験対象の試験時に、試験に用いられていない複数の第１または第２の保持部に次の試験の設定値を設定し、
テストシステムコントローラから前記複数のコントローラに実行命令をブロードキャストすることにより、前記複数のコントローラが、次の試験の設定値を設定した第１または第２の保持部に切り替えることを特徴とするＩＣテスタの制御方法。