JP4955769B2 - 複数の通信システムのための基準信号生成 - Google Patents

複数の通信システムのための基準信号生成 Download PDF

Info

Publication number
JP4955769B2
JP4955769B2 JP2009523945A JP2009523945A JP4955769B2 JP 4955769 B2 JP4955769 B2 JP 4955769B2 JP 2009523945 A JP2009523945 A JP 2009523945A JP 2009523945 A JP2009523945 A JP 2009523945A JP 4955769 B2 JP4955769 B2 JP 4955769B2
Authority
JP
Japan
Prior art keywords
frequency
frequency error
reference signal
signal
estimate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009523945A
Other languages
English (en)
Other versions
JP2010500830A (ja
Inventor
ハームズ、ブライアン・ケー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2010500830A publication Critical patent/JP2010500830A/ja
Application granted granted Critical
Publication of JP4955769B2 publication Critical patent/JP4955769B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/02—Algorithm used as input for AFC action alignment receiver

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Description

本開示は、一般的に通信に係り、より具体的には複数の通信システムのための基準信号の生成技術に関する。
無線装置（例えば、携帯電話）は、複数の通信システムをサポートするように構成される。これらのシステムは異なる搬送周波数及びチップレートを持つ。各システムは、さらに周波数のダウンコンバージョン及び／又はアップコンバージョンに使用されるデジタル処理及び局部発振（ＬＯ）信号に使用されるクロック信号においてある必要条件を持つ。
個別のクロック及びＬＯ生成回路は、無線装置によってサポートされた各システムに使用され、そのシステムの必要条件を全て満たすように構成される。各システムのためのクロック及びＬＯ生成回路は、例えば電圧制御温度補償水晶発振器（ＶＣＴＣＸＯ）及び一つ以上の位相同期ループ（ＰＬＬ）を含む。ＶＣＴＣＸＯは、正確な周波数を持つ基準信号を生成し、キャリア周波数あるいはシステムのチップレートにロックされる。ＰＬＬは基準信号にロックされ、基準信号と同じ周波数精度を持つ所要のクロック及びＬＯ信号を生成するために使用される。
もし無線装置が複数のシステムをサポートする場合、複数セットのクロック及びＬＯ生成回路がこれらのシステムに使用される。これらのクロック及びＬＯ生成回路は、効果的であるけれども、無線装置のコストのみならず構成の複雑さを増加させる。
従って、効果的かつ費用効率の高い手法で複数の通信システムをサポートする技術が必要である。
ここで、複数の通信システムのための基準信号生成技術について述べる。一実施形態では、装置は基準発振器、周波数制御部及び複数の周波数シンセサイザを含む。基準発振器は、水晶発振器または他のある形式の発振器であり、主基準信号を生成する。周波数制御部は、主基準信号の周波数誤差を推定し、周波数誤差推定値を提供する。複数の周波数シンセサイザは、主基準信号を受け、複数のシステムのための複数のシステム基準信号を生成する。少なくとも一つ（例えば各々）の周波数シンセサイザは、周波数制御部からの周波数誤差推定値に基づいて主基準信号の周波数誤差を補正する。
一実施形態では、各周波数シンセサイザは分周器制御部、シグマ・デルタ（ΣΔ）変調器及び位相同期ループ（ＰＬＬ）を含む。分周器制御部は、周波数誤差推定値及び場合によってはシステムのためのスルー（ｓｌｅｗ）制御信号に基づいて、システムに関連する分周比を生成する。シグマ・デルタ変調器は、分周器制御部からの出力に基づいてＰＬＬのための分周器制御信号を生成する。ＰＬＬは、分周器制御信号によって決定された異なる整数値で発振信号を分周する分周器を含む。
一実施形態では、周波数制御部はフィルタ、及び周波数誤差対温度データベースを含む。フィルタは、主基準信号の周波数誤差の初期推定値に基づいて、指定の（例えばＣＤＭＡ）システムのパイロット信号から導出される周波数誤差推定値を得る。データベースは、周波数誤差対温度を格納しており、温度測定値を受けて、温度測定値に対応する周波数誤差を主基準信号の周波数誤差推定値として提供する。フィルタまたはデータベースのいずれかは、例えば指定のシステムが受信しているかどうかに応じて、周波数誤差推定値を提供するために与えられた任意の時期に使用される。
図１は、複数のシステムと通信する無線装置を示す。 図２は、無線装置のブロック図を示す。 図３は、基準発振器及びクロック発生器を示す。 図４は、シグマ・デルタ周波数シンセサイザを示す。 図５は、２次のシグマ・デルタ変調器を示す。 図６は、ＣＤＭＡプロセッサ及び周波数制御部を示す。 図７は、複数のシステムのための基準信号の生成過程を示す。
以下、開示の種々の態様及び実施形態について詳細に説明する。
開示の態様及び実施形態は、全体を通して同じ参照符号を同じに扱って対応させている図面と関連させれば、下記に説明する詳細な記載からより明白になるだろう。
「典型的である」という単語は、ここでは「例(example)、事例(instance)あるいは実例(illustration)として役立つ」ことを意味するために使用される。ここで「典型的である」と記述されたどの実施形態あるいは構成は、必ずしも他の実施形態または構成を超えて好ましいかまたは有利であると解釈されるべきではない。
図１は、複数の通信システムと通信可能な無線装置１１０を示す。これらのシステムはセルラーシステム１２０、放送システム１３０、衛星測位システム１４０、無線ローカルエリアネットワーク（ＷＬＡＮ）１５０、無線パーソナルネットワーク（ＷＰＡＮ）１６０、他のいくつかのシステムまたはネットワーク、あるいはそれらの任意の組み合わせを含む。「システム」及び「ネットワーク」という用語は、しばしば互いに置換可能に使用される。
セルラーシステム１２０は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交ＦＤＭＡ（ＯＦＤＭＡ）システム、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、または他のあるセルラーシステムである。ＣＤＭＡシステムは、ｃｄｍａ２０００、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）のような無線技術／エアーインタフェースを利用してもよい。ｃｄｍａ２０００は、ＩＳ−９５、ＩＳ−２０００及びＩＳ−８５６規格をカバーする。ＴＤＭＡシステムは、Global System for Mobile Communications（ＧＳＭ）、Digital Advanced Mobile Phone System（Ｄ−ＡＭＰＳ）などのような無線技術を利用してもよい。Ｄ−ＡＭＰＳは、ＩＳ−１３６及びＩＳ−５４規格をカバーする。これらの様々なセルラーシステム、無線技術及び規格は、既知の技術である。セルラーシステム１２０は、Ｗ−ＣＤＭＡを実装するUniversal Mobile Telecommunication System（ＵＭＴＳ）、IS-2000及び／又はIS-95を実装するＣＤＭＡ２０００ １ｘシステム、ＩＳ−８５６を実装するＣＤＭＡ２０００ １ｘＥＶ−ＤＯシステム、ＧＳＭシステムまたは他のあるシステムである。
放送システム１３０は、ＭｅｄｉａＦＬＯシステム、Digital Video Broadcasting for Handhelds （ＤＶＢ−Ｈ）システム、Integrated Services Digital Broadcasting for Terrestrial Television Broadcasting （ＩＳＤＢ−Ｔ）システム、または他のある放送システムである。これらの様々な放送システムは、従来知られている。
衛星測位システム１４０は、合衆国全地球測位システム（ＧＰＳ）、ロシアのグロナス・システム、ヨーロッパのガリレオ・システム、または他のある衛星測位システムである。以下の説明では、システム１４０がＧＰＳであると仮定する。ＧＰＳは、地球の周囲を回る、十分に間隔を置かれた、２４の衛星及びいくつかの予備の衛星の一群である。各ＧＰＳ衛星は、受信機が十分な数（典型的には４）の衛星の測定値及びこれらの衛星の既知の配置に基づいて、それらの位置を地球上で正確に推定することを可能にする、符号化された信号を送信する。
ＷＬＡＮ１５０は、電気電子技術者協会（ＩＥＥＥ）からの規格のファミリであるＩＥＥＥ８０２．１１を実装してもよい。ＩＥＥＥ８０２．１１規格は、アクセスポイントとステーションとの間の無線インタフェースを定める。現在、８０２．１１ａ、８０２．１１ｂ及び８０２．１１ｇ規格は広く使用される。ＩＥＥＥ８０２．１１規格は、それぞれ一つ以上の変調技術を使用して、特定の周波数帯（例えば２．４ＧＨｚあるいは５ＧＨｚ）での動作を規定する。
ＷＰＡＮ１６０は、ＩＥＥＥ８０２．１５規格に採用された短距離無線技術であるＢｌｕｅｔｏｏｔｈ（登録商標）を実装してもよい。Ｂｌｕｅｔｏｏｔｈは、無線装置１１０とＢｌｕｅｔｏｏｔｈ機器、例えばヘッドセット１６２、との間の通信をサポートする。
図１に示されるように、無線装置１１０は、セルラーシステム１２０中の１以上の基地局１２２、放送システム１３０中の１以上の放送局１３２、１以上のＧＰＳ衛星、ＷＬＡＮ１５０中の１以上のアクセスポイント１５２、及び／又はＷＰＡＮ１６０中の１以上のＢｌｕｅｔｏｏｔｈ機器と通信する。各システムとの通信は双方向（送受信）、あるいは単方向（受信のみ）である。通常、無線装置１１０は所定の時期に一つのシステムまたは幾つかのシステムと通信する。
無線装置１１０は、固定されるかまたは可動であり、移動局、ユーザ装置、端末、局、加入者ユニットなどと呼ばれる。無線装置１１０は、携帯電話、personal digital assistant（ＰＤＡ）、無線モデム、携帯端末などである。分かりやすくするため、以下の説明の多くは、無線装置１１０がＣＤＭＡシステム、ＧＰＳ及びＢｌｕｅｔｏｏｔｈと通信可能な実施形態についてである。ＣＤＭＡシステムはＵＭＴＳ、ＣＤＭＡ １ＸあるいはＣＤＭＡ １ｘＥＶ−ＤＯシステムである。
図２は、無線装置１１０の一実施形態のブロック図を示す。この実施形態では、無線装置１１０はＣＤＭＡのためのアンテナ２１０ａと受信機２２０ａ、Ｂｌｕｅｔｏｏｔｈのためのアンテナ２１０ｂと受信機２２０ｂ、及びＧＰＳのためのアンテナ２１０ｃと受信機２２０ｃを含む。一般に、無線装置１１０は任意の数のシステムのための任意の数のアンテナ及び任意の数の受信機を含む。一つのアンテナがこれらのシステムにとって満足な性能を提供できる場合、複数のシステムが一つのアンテナを共有してもよい。複数のシステムは、これらのシステムが同時に受信しない場合、さらに受信機を共有してもよい。例えば、受信ダイバーシティを達成する及び／又は異なる周波数帯（例えばセルラ及びＰＣＳ帯）の信号を受信するために、与えられたシステムにおいて複数のアンテナ及び／又は複数の受信機が使用されてもよい。
ＣＤＭＡについては、アンテナ２１０ａは基地局１２２によって送信された信号を受信し、受信機２２０ａに受信無線周波数（ＲＦ）信号を供給する。受信機２２０ａ内において、低雑音増幅器（ＬＮＡ）２２２ａは受信ＲＦ信号を増幅し、増幅されたＲＦ信号を出力する。フィルタ２２２ａは、増幅された高周波信号を濾波し、関心帯域中の信号成分を通過させ、帯域外雑音及び不要信号を除去する。ミキサ２２４ａは、ＬＯ発生器２７０からのＬＯ信号ＣＬＯによって、濾波されたＲＦ信号の周波数をダウンコンバートし、ダウンコンバート信号を出力する。ＣＬＯ信号の周波数は、関心ＲＦチャンネルの信号成分がベースバンドあるいは近接ベースバンドにダウンコンバートされるように選択される。ローパスフィルタ２２６ａは、ダウンコンバート信号を濾波し、関心ＲＦチャンネルの信号成分を通過させ、雑音及び不要信号を除去する。増幅器２２６ａは、濾波されたベースバンド信号を増幅し、出力ベースバンド信号を出力する。アナログ−デジタル変換器（ＡＤＣ）２２８ａは、出力ベースバンド信号をデジタル化し、データプロセッサ２３０に入力サンプルＣｉｎを供給する。
アンテナ２１０ｂ及び受信機２２０ｂは、同様にＷＰＡＮ １６０中のＢｌｕｅｔｏｏｔｈ機器からの信号を受信して処理し、データプロセッサ２３０に入力サンプルＢｉｎを供給する。アンテナ２１０ｃ及び受信機２２０ｃは、ＧＰＳ衛星からの信号を受信して処理し、データプロセッサ２３０に入力サンプルＧｉｎを供給する。単純化のため図２に示していないが、Ｃｉｎ、Ｂｉｎ及びＧｉｎ入力サンプルは、同相（Ｉ）及び直交（Ｑ）成分を持つ複素サンプルである。
図２は、受信機２２０ａ、２２０ｂ及び２２０ｃの詳細な構成を示している。一般に、受信機は単一のステージ（図２に示されるように）において周波数ダウンコンバージョンを実行するdirect-to-basebandアーキテクチャ、または複数のステージにおいて周波数ダウンコンバージョンを実行するスーパヘテロダインアーキテクチャを実装する。受信機は、さらに増幅器、フィルタ、ミキサなどの一つ以上のステージを備えた信号処理を実行してもよい。
データプロセッサ２３０は、Ｃｉｎ、Ｂｉｎ及びＧｉｎ入力サンプルを処理し、各システムに出力データを供給する。各システムのための処理は、そのシステムで使用される無線技術に依存しており、復号及び復調を含んでいてもよい。データプロセッサ２３０は、図２では単一のプロセッサとして示されているが、一つ以上の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセサ（ＤＳＰ）、プロセッサなどを含んでもよい。
一実施形態では、周波数制御部２４０は基準発振器２５０の周波数誤差を推定し、周波数誤差推定値を生成する。基準発振器２５０は、ｆｒｅｆの周波数を持つ比較的正確な主基準信号を生成する。一般に、基準発振器２５０は水晶発振器（ＸＯ）、電圧制御水晶発振器（ＶＣＸＯ）、温度補償水晶発振器（ＴＣＸＯ）、ＶＣＴＣＸＯまたは他のある形式の発振器である。以下に詳細に記載する一実施形態では、基準発振器２５０は水晶発振器である。クロック発生器２６０は、主基準信号及び周波数誤差推定値を受け、ＡＤＣ２２８ａ、２２８ｂ及び２２８ｃのためのサンプリングクロック、及びデータプロセッサ２３０内でのＣＤＭＡ、Ｂｌｕｅｔｏｏｔｈ及びＧＰＳの処理のためのクロック信号を生成する。ＬＯ発生器２７０は、さらに主基準信号及び周波数誤差推定値を受け、受信機２２０ａ、２２０ｂ及び２２０ｃのためのＬＯ信号を生成する。クロック発生器２６０及びＬＯ発生器２７０は、下記に述べるように実装されてもよい。
コントローラ／プロセッサ２８０は、無線装置１１０における種々のユニットの動作を管理する。コントローラ／プロセッサ２８０は、システム及び／又はＲＦチャンネルを決定して受信する。メモリ２８２は、無線装置１１０のためのプログラムコード及びデータを格納している。
単純化のため、ＣＤＭＡとＢｌｕｅｔｏｏｔｈのための送信機は図２に示されていない。各送信機は、増幅器、フィルタ、ミキサ、電力増幅器などの一つ以上のステージを含んでもよい。ＬＯ発生器２７０は、さらに基準発振器２５０からの主基準信号に基づいて、送信機のためのＬＯ信号を生成する。
図２に示される実施形態では、単一の基準発振器２５０は無線装置１１０によってサポートされた全てのシステムにおいて基準周波数として使用される。基準発振器２５０に基づいて、全てのシステムのための十分な周波数精度を備えたクロックとＬＯの信号が生成されてもよい。この実施形態は、無線装置１１０のためのコスト及び複雑さを低減する。
図３は、図２の中の基準発振器２５０、クロック発生器２６０及びデータプロセッサ２３０の一実施形態のブロック図を示す。この実施形態では、基準発振器２５０は水晶発振器３１０及びサーミスタ３１２を含む。水晶発振器３１０は、良好な位相雑音特性のｆｒｅｆの周波数を持つ主基準信号を生成する。具体例として、水晶発振器３１０は１９．２ＭＨｚの主基準信号を生成する。一実施形態では、水晶発振器３１０はコストと複雑さを低減するために、電圧制御はなされず、また温度補償もなされない。水晶発振器３１０からの主基準信号は比較的正確であるが、温度、回路部品の変化、電源、エージングのような様々な原因により周波数誤差を持つ。基準周波数は温度でドリフトし、温度依存性の周波数誤差を持つ。この周波数誤差は、以下のように説明される。
サーミスタ３１２は、水晶発振器３１０の近傍の温度を検知し、検知した温度を示す温度測定値を出力する。以下に述べるように、温度測定値は温度により周波数誤差を補償するために使用されてもよい。サーミスタ３１２は、従来技術の手法で実装され、水晶発振器３１０によって観測された温度の正確な測定値を得るために水晶発振器３１０に接近して配置される。
図３に示される実施形態では、クロック発生器２６０は、ＣＤＭＡ、Ｂｌｕｅｔｏｏｔｈ及びＧＰＳのためのシグマ・デルタ（ΣΔ）周波数シンセサイザ３２０ａ、３２０ｂ及び３２０ｃをそれぞれ含む。シンセサイザ３２０ａは、水晶発振器３１０から主基準信号を受け取り、周波数制御部２４０から周波数誤差推定値を受け取り、またＣＤＭＡスルー制御信号を例えばデータプロセッサ２３０あるいはコントローラ２８０から受け取る。周波数シンセサイザ３２０ａは、下記に述べるように、正確な周波数を持つＣＤＭＡ基準信号を全ての入力に基づいて生成する。周波数シンセサイザ３２０ｂは、主基準信号、周波数誤差推定値及びＢｌｕｅｔｏｏｔｈスルー制御信号を受け取り、Ｂｌｕｅｔｏｏｔｈ基準信号を生成する。周波数シンセサイザ３２０ｃは、主基準信号、周波数誤差推定値及びＧＰＳのスルー制御信号を受け取り、ＧＰＳ基準信号を生成する。各システム基準信号は、クロック信号、クロック信号の生成に使用される信号、または他のある信号である。
図３に示される実施形態では、基準発振器２５０の周波数誤差は、ＣＤＭＡシステムに基づいて推定され、全てのシステムの周波数シンセサイザに供給される。ＣＤＭＡは、良好な周波数精度を持ち、ＣＤＭＡに基づく周波数補正は、全てのシステムに十分である。
データプロセッサ２３０は、受信機２２０ａからＣｉｎ入力サンプルを受け取るＣＤＭＡプロセッサ３３０を含む。ＣＤＭＡプロセッサ３３０は、Ｃｉｎ入力サンプルを処理し、水晶発振器３１０の周波数誤差の初期推定値を出力する。周波数制御部２４０は、ＣＤＭＡプロセッサ３３０からの初期推定値に基づいて周波数誤差推定値を導出し、全ての周波数シンセサイザ３２０ａ、３２０ｂ及び３２０ｃに周波数誤差推定値を供給する。これらの周波数シンセサイザは、周波数誤差推定値に基づいて主基準信号の周波数誤差を補正する。
図３に示される実施形態では、周波数シンセサイザ３２０ａ、３２０ｂ及び３２０ｃは、ＣＤＭＡ、Ｂｌｕｅｔｏｏｔｈ及びＧＰＳのスルー制御信号をそれぞれ受け取る。各スルー制御信号は、関連する周波数シンセサイザの動作を制御するために使用されてもよい。スルー制御信号は、以下のように使用されてもよい。
・周波数シンセサイザが周波数誤差推定値に基づいてその周波数を更新するかあるいは周波数シンセサイザがフリーズすることを可能にする。
・周波数シンセサイザがその周波数をどれだけ急速に調節することができるかを制限する。
・周波数シンセサイザがその周波数をどれだけの大きさだけ調節することができるかを制限する。
スルー制御信号は、また関連するシステムのための要求性能が得られるように、周波数シンセサイザの他の動作を制御するために使用されてもよい。例えば、正確なＧＰＳ測定値を得るために長期間にわたって積算をする場合、ＧＰＳは非常に安定した周波数を要求する。ＧＰＳスルー制御信号は、ＧＰＳ測定用の安定した周波数を達成するために積算期間中は周波数シンセサイザ３２０ｃをフリーズしてもよい。ＧＰＳスルー制御信号は、積算を完了した後に周波数シンセサイザ３２０ｃをイネーブルにし、周波数シンセサイザが更新されることを可能にしてもよい。
別の実施形態では、周波数補正は各システムにおいて当該システムのための受信信号に基づいて個別に行われる。各システムは、受信データプロセッサ及び周波数制御部を備えていてもよい。受信データプロセッサは、システムの入力サンプルを処理し、当該システムに周波数誤差の初期推定値を供給する。周波数制御部は初期推定値を受け、当該システムのための周波数シンセサイザの周波数誤差推定値を生成する。
図４は、図３中で各々の周波数シンセサイザ３２０ａ、３２０ｂ及び３２０ｃとして使用されるシグマ・デルタ周波数シンセサイザ３２０ｘの一実施形態を示す。シグマ・デルタ周波数シンセサイザ３２０ｘは、ＰＬＬ４１０、分周器制御部４３０及びシグマ・デルタ変調器４４０を含む。
ＰＬＬ４１０において、位相−周波数検出器４１２は基準発振器２５０から主基準信号を受け取り、分周器４２０から分周された信号を受け取り、２つの信号の位相を比較し、２つの信号間の位相誤差を示す検出信号を出力する。チャージポンプ４１４は、検出された位相誤差に比例する誤差信号を生成する。ループフィルタ４１６は、誤差信号を濾波して電圧制御発振器（ＶＣＯ）４１８に制御電圧を供給する。ループフィルタ４１６は、分周された信号の位相または周波数が主基準信号の位相または周波数にロックされるように制御電圧を調節する。ＶＣＯ４１８は、制御電圧によって決定される周波数を持つ発振信号を生成する。分周器４２０は、ＮまたはＮ＋１のファクタだけ発振信号を分周し、位相−周波数検出器４１２に分周された信号を供給する。一般に、Ｎは任意の整数値である。分周器４２２は、整数ファクタで発振信号を分周し、システム基準信号を出力する。あるいは、発振信号は一時記憶され、システム基準信号として出力されてもよい。
分周器制御部４３０は、周波数誤差推定値及びスルー制御信号を受け、分周比Ｒを生成する。ＶＣＯ４１８は、システム基準信号の１または複数倍の所望周波数ｆvcoで動作するように構成される。分周器４２０の分周比は、次のように表現されてもよい。
Figure 0004955769
ここで、ftargetは基準発振器２５０の目標周波数、ferrは基準発振器２５０の実際の周波数frefと目標周波数との間の周波数誤差、すなわちferr＝ftarget−frefである。目標周波数はまた名目上、基準周波数とも呼ばれる。
式（１）で示されるように、分周比Ｒは主基準信号における周波数誤差を説明する。上述のように、この周波数誤差は様々な原因から生じ、例えば、ＣＤＭＡパイロット信号に基づいて推定される。周波数誤差がゼロであれば、分周比Ｒはfvco/ftargetに等しい。基準周波数が目標周波数より低い場合、より高い分周比は負の周波数誤差を説明するために使用される。逆に、基準周波数が目標周波数より高い場合、より低い分周比は正の周波数誤差を説明するために使用される。分周比は周波数誤差の補償のために、parts per million (ppm)の単位で調節される。周波数シンセサイザ３２０ｘは、所望の周波数を提供し、さらに主基準信号の周波数誤差を補償する。
分周器制御部４３０は、周波数誤差推定値及び既知のfvco及びftarget周波数に基づいて、例えば式（１）に示したように分周比Ｒを決定する。ftarget周波数は、全てのシステムについて同一である。fvco周波数は、異なるシステムについて異なってもよい。分周器制御部４３０は、さらに分周比を固定し、分周比の変更量を制限し、及び／又は分周比の変化率をスルー制御信号に基づいて制限する。
一実施形態では、分周器制御部４３０は分周比ＲのＬビットの小数部分を決定し提供する。ここで、一般にＬは任意の値である。分周比Ｒは、整数値ＮとＮ＋１の間、すなわちＮ≦Ｒ≦Ｎ＋１の範囲内で変動する。分周比は、Ｒ＝Ｎ＋Ｆｒａｃのような分数形で表現されてもよい。ここでＮは整数部分、Ｆｒａｃは分周比の小数部分である。分周器制御部４３０は、小数部分をＬビットに量子化してもよい。Ｌは所望の周波数分解能を達成するために選択され、１０、１６またはその他のビット数である。
シグマ・デルタ変調器４４０は、分周器制御部４３０からＬビットの小数部分を受け取り、分周器４２０のための分周器制御信号を生成する。図４に示される実施形態では、分周器制御信号は分周器４２０に対してＮまたはＮ＋１によって分周するように指示をする１ビットの制御信号である。例えば、分周器制御信号の論理ｌｏｗ（“０”）はＮによる分周に対応し、また分周器制御信号の論理ｈｉｇｈ（“１”）はＮ＋１による分周に対応する。分周器制御信号のゼロの割合は、分周比の小数部分によって決定され、また分周比の小数部分に相当する。しかしながら、分周器制御信号上のゼロは、量子化雑音が高い周波数へシフトされ、またＶＣＯ４１８からの発振信号に関して良好な位相雑音特性が達成されるように分布される。
別の実施形態では、シグマ・デルタ変調器４４０は分周器制御部４３０からＬビットの小数部分を受け取り、分周器４２０のためのＭビット分周器制御信号を生成する。ここで、Ｍは１を越える任意の整数値である。さらに別の実施形態では、分周器制御部４３０はＬビット分周比を提供し、またシグマ・デルタ変調器４４０は分周器４２０のためのＭビット分周器制御信号を生成する。両方の実施形態において、分周器４２０はＭビット分周器制御信号によって決定される、２Ｍの可能な整数分周比のうちの一つで発振信号を分周してもよい。分周器制御部４３０及びシグマ・デルタ変調器４４０も他の方法で実装されてもよい。
シグマ・デルタ変調器４４０は様々な構成で実装されてもよい。例えば、シグマ・デルタ変調器４４０は、カスケーデッ・ドトポロジ（cascaded topology）、カトラー・トポロジ（Cutler topology）、マッシュ・トポロジ（Mash topology）などで実装されてもよい。シグマ・デルタ変調器４４０は、さらにどのような次数、例えば１次、２次、３次、またはより高い次数であってもよい。より良好なノイズシェーピングは、より高い次数で達成される。
図５は、２次のシグマ・デルタ変調器であるシグマ・デルタ変調器４４０の一実施形態のブロック図を示す。この実施形態では、シグマ・デルタ変調器４４０は入力利得素子５０８、ノイズシェーピングの２つの段及び一つの量子化器５３０を含む。利得素子５０８は、分周器制御部４３０から入力値を受け取り、Ｇ１の利得で基準化する。
第１のノイズシェーピング段では、加算器５１０は利得素子５０８の出力から利得素子５１８の出力を差し引き、その差をフィルタ部５１２へ供給する。フィルタ部５１２は、加算器５１４及び遅延素子５１６を含む。加算器５１４は、加算器５１０の出力と遅延素子５１６の出力とを加算する。遅延素子５１６は、加算器５１４の出力を受け、１クロック期間の遅延を与える。第２のノイズシェーピング段では、加算器５２０が遅延素子５１６の出力から利得素子５２８の出力を差し引き、その差をフィルタ部５２２へ供給する。フィルタ部５２２においては、加算器５２４が加算器５２０の出力と遅延素子５２６の出力とを加算する。遅延素子５２６は、加算器５２４の出力を受け取り、１クロック期間の遅延を与える。遅延素子５１６及び５２６は、分周器４２０からの分周された信号によりトリガされるシフトレジスタによって実装されてもよい。
量子化器５３０は、遅延素子５２６の出力を量子化し、分周器制御のための出力値を出力する。利得素子５１８はＧ２の利得で出力値を基準化し、また利得素子５２８はＧ３の利得で出力値を基準化する。利得Ｇ１、Ｇ２及びＧ３が選択されることにより、シグマ・デルタ変調器４４０の所望の伝達関数が達成される。
図５は、シグマ・デルタ変調器４４０の典型的な構成を示す。他のトポロジ及び／又は他の次数のシグマ・デルタ変調器が使用されてもよい。
周波数シンセサイザにおけるシグマ・デルタ変調器の使用は、ある利点をもたらす。シグマ・デルタ変調器は、ディザリングをもたらすことにより発振信号中のスプリアストーンを回避させ、さらにノイズシェーピングを行って量子化雑音をより高い周波数へと追いやる。ディザリングとノイズシェーピングは発振信号、従ってシステム基準信号に良好な位相雑音特性をもたらす。システム基準信号の所望の周波数分解能を達成するために、シグマ・デルタ変調器はいくつかのビット数で構成される。
別の実施形態では、一般に小数Ｎと呼ばれる非整数値による分周を行うために、マルチモジュラス分周器（例えばＭＮカウンタ）が使用される。非整数分周比は、２つの整数値Ｎ及びＭの比すなわちＮ／Ｍによって近似される。（ＭＮカウンタにおけるＮは、分周器４２０におけるＮとは異なる）。より多くのビットをＮとＭに使用することにより、非整数分周比に関して高い精度が達成される。
さらに別の実施形態では、シグマ・デルタ変調器及びＭＮカウンタの組み合わせが使用される。ＭＮカウンタは、シグマ・デルタ変調器のための回路網の一部として実装されてもよい。シグマ・デルタ変調器及びＭＮカウンタは、例えばサポートされているシステムまたはアプリケーションの要求に応じて、いずれかが選択されて使用される。例えば、良好な性能が要求される場合は、シグマ・デルタ変調器が使用される。ＭＮカウンタの性能が許容される場合は、常にＭＮカウンタが使用される。ＭＮカウンタは、低消費電力である。
小数Ｎ分周器についても、他の構成で実装されてもよい。全ての実施形態において、動作状態、例えば温度の変化が存在する下で、所望の周波数精度を維持するために、分周比をダイナミックに変化させてもよい。除数（例えば、有理数と同様に無理数も）の連続は、任意の所望の除数値の選択を許容し、またさらに出力周波数においてある除数からジャンプすることなく別の除数までの滑らかな推移を許容する。除数の連続は、十分なビット数で達成される高い精度のシグマ・デルタ変調器によって近似されてもよい。
無線装置１１０は、複数の信号経路、例えば見通し経路（line-of-sight path）及び／又は反射経路を介して基地局からのＣＤＭＡ信号を受信してもよい。受信ＣＤＭＡ信号は、信号インスタンスが受信される信号経路によって決定される特定の複素利得及び特定の伝播遅延を持つ各信号インスタンスと共に、複数の信号インスタンスを含んでいてもよい。探索器(searcher)は、十分な強さの信号インスタンスを識別するためにＣｉｎ入力サンプルを処理してもよい。その後、これらの信号インスタンスは処理のために割り当てられる。
図６は、図３の中のＣＤＭＡプロセッサ３３０及び周波数制御部２４０の一実施形態を示す。この実施形態では、ＣＤＭＡプロセッサ３３０は複数（Ｒ）のフィンガープロセッサ６１０ａ〜６１０ｒを含む。各フィンガープロセッサ６１０は、関心のある異なる信号経路を処理するために割り当てられる。各フィンガープロセッサ６１０は、ＣＤＭＡ信号中で送られたパイロットシンボルを再生するためにＣｉｎ入力サンプルを処理し、再生されたパイロットシンボルに基づいて周波数誤差をさらに推定する。割り当てられたフィンガープロセッサは、周波数誤差の初期推定値を周波数制御部２４０に供給する。
図６に示される実施形態では、周波数制御部２４０はフィルタ６２０、データベース６３０及びマルチプレクサ（Ｍｕｘ）６４０を含む。フィルタ６２０は、割り当てられたフィンガープロセッサから周波数誤差の初期推定値を受け取り、フィンガープロセッサを横切って及び／又は時間と共に初期推定値を平均化する。フィルタ６２０は、フィンガープロセッサを横切る非重み付け平均化を実行する。あるいは、フィルタ６２０はその受信信号の強度に基づいて各フィンガープロセッサからの初期推定値を基準化し、フィンガープロセッサを横切る重み付け平均化を実行してもよい。フィルタ６２０は、さらに時間経過と共に適切に選択されたフィルタによって初期推定値を平均化してもよい。フィルタ６２０は、各更新間隔の周波数誤差推定値を提供する。
データベース６３０は、基準発振器２５０のための周波数誤差対温度データベースを格納している。データベース６３０は、図３中のサーミスタ３１２から温度測定値を受け取る。無線装置１１０がＣＤＭＡ信号を受信しているとき、フィルタ６２０は現在温度についての基準発振器２５０の周波数誤差推定値を供給する。データベース６３０は、周波数誤差推定値及び対応する温度を格納している。無線装置１１０がＣＤＭＡ信号を受信していないとき、データベース６３０は現在温度についての格納している周波数誤差推定値を出力する。周波数誤差対温度データベースは、ＣＤＭＡ信号を受信する場合に上記のように構築される。このデータベースは、エージングを計算するために更新されてもよい。データベースは、ＣＤＭＡ信号を受信しないときに温度によって基準発振器２５０の周波数誤差を補正するために使用されてもよい。マルチプレクサ６４０は、フィルタ６２０から周波数誤差推定値を受け取り及び／又はデータベース６３０から周波数誤差推定値を受け取り、ＣＤＭＡ信号の受信時にはフィルタ６２０からの周波数誤差推定値を出力し、ＣＤＭＡ信号に非受信時にはデータベース６３０からの周波数誤差推定値を出力する。
上述の実施形態では、基準発振器２５０の周波数誤差は一つのシステム、例えばＣＤＭＡに基づいて推定される。別の実施形態では、周波数誤差は無線装置１１０によって受信される複数のシステムに基づいて推定される。例えば、周波数誤差はＣＤＭＡとＧＰＳのための測定値に基づいて推定されてもよい。異なるシステムからの周波数誤差推定値を平均化して、フィルタ６２０に与えられる平均周波数誤差推定値を得てもよい。あるいは、無線装置１１０によって現在受信された最も正確なシステムからの周波数誤差推定値を選択してもよい。
閉ループ周波数トラッキングを要求する各システムに、個別の周波数制御部を使用してもよい。各システムの周波数制御部は、そのシステムのための周波数誤差を推定し、関連する周波数シンセサイザ３２０のための分周器制御部４３０に周波数誤差推定値を供給してもよい。その後、分周器制御部４３０は、周波数誤差を補正するために適切な分周比を生成してもよい。
図４は、あるシステムに使用されるシグマ・デルタ周波数シンセサイザを示す。複数のシステムのための複数のシグマ・デルタ周波数シンセサイザは、図３に示されるように同じ主基準信号に基づいて動作する。各シグマ・デルタ周波数シンセサイザは、関連するシステムにおいて必要とされる周波数に関して構成されるＶＣＯを含んでいてもよい。各シグマ・デルタ周波数シンセサイザは、ＣＤＭＡ及び／又は他のあるシステムに基づいて推定される、主基準信号の周波数誤差を補正してもよい。各シグマ・デルタ周波数シンセサイザは、関連するシステムについて所望の周波数を得るために異なる分周比を使用してもよい。さらに、各シグマ・デルタ周波数シンセサイザは、例えば周波数シンセサイザをフリーズするかあるいは周波数シンセサイザによる変更の割合または大きさを制限するために、関連するスルー制御信号によって個別に制御されてもよい。各シグマ・デルタ周波数シンセサイザにおいて、ＶＣＯについても他のＰＬＬコンポーネントと同様に、コスト、電力消費量及び回路面積を減少させるオンチップとして実装してもよい。
図２の中のＬＯ発生器２７０においても、例えば図３の中のクロック発生器２６０と同様の手法で複数の周波数シンセサイザを実装してもよい。ＬＯ発生器２７０のための各周波数シンセサイザについて、図４に示されるように、または他のある構成で実装してもよい。ＬＯ発生器２７０内の周波数シンセサイザ用のＶＣＯは、クロック発生器２６０中のＶＣＯの周波数と異なる周波数で動作してもよい。
所望の周波数によっては、周波数シンセサイザにおいてＶＣＯに代えて数値制御発振器（ＮＣＯ）を使用してもよい。ＮＣＯは、入力クロック（例えば主基準信号）を受け取り、入力クロック周波数の小数の周波数を持つ出力クロックを生成する。ＮＣＯは、デジタル回路として実装されてもよい。
各システムの周波数シンセサイザは、関連するシステムの必要条件を満たすように構成される。例えば、十分な能力を備えたシグマ・デルタ周波数シンセサイザをＣＤＭＡとＧＰＳに使用してもよい。また、ＰＬＬを持たず温度補償に対する周波数補正機能のない単純な小数分周器をＷＬＡＮとＢｌｕｅｔｏｏｔｈに使用してもよい。複数のシステムが同じようなまたは関連付けられた基準信号必要条件を持つ場合、これらのシステムが共通のシグマ・デルタ周波数シンセサイザを共有してもよい。例えば、一つの整数値で発振信号を分周することより、一つのシステムのための基準信号が得られ、また別の整数値で同じ発振信号を分周することにより、別のシステムのための基準信号が得られるように、ＶＣＯ周波数を選択してもよい。
図２に示される実施形態では、全てのシステムのためのサンプリングクロック及びＬＯ信号は、基準発振器２５０からの主基準信号に基づいて生成される。シグマ・デルタ周波数シンセサイザによる周波数補正なしで、与えられたシステムのための入力サンプルが、（１）周波数ダウンコンバージョンに使用されたＬＯ信号の誤差に起因する周波数誤差（周波数ドップラとして時々参照される）及び（２）デジタル化に使用されるサンプリングクロックの誤差に起因するタイミング誤差（符号ドップラとして時々参照される）を持っていてもよい。図２の実施形態では、ＬＯ発生器及びクロック発生器の両方に補正を適用することにより、周波数及びタイミングの両方の誤差を同時に補正する。別の実施形態では、例えば信号がベースバンドにダウンコンバートされデジタル化された後、周波数及びタイミングの誤差が個別に補正される。入力サンプルにおける周波数誤差は、周波数誤差推定値によって決定された複素シヌソイド（complex sinusoid）を入力サンプルに乗じるデジタル・ローテータによって補正される。周波数制御ループは、例えばパイロット信号に基づいて周波数誤差推定値を導出してもよい。入力サンプル中のタイミング誤差は、正確なタイミングでサンプルを生成する、再計時（re-clocking）回路あるいは再サンプリング回路で補正されてもよい。時間トラッキングループはタイミング誤差を推定し、再計時または再サンプリング回路のためのタイミング制御信号を生成してもよい。図２に示される実施形態では、ダウンコンバージョンに先立って周波数誤差を補正する。これは、大きな周波数誤差が存在する場合、信号が受信経路中のフィルタ（例えば、フィルタ２２２ａまたは２２６ａ）のうちのいずれかの帯域端に接近し過ぎることによって、損なわれることがないという利点を持つ。
分かりやすくするため、上記の記述の多くは無線装置１１０の受信部についてである。その技術をさらに無線装置１１０の送信部に使用してもよい。複数の周波数シンセサイザを備えたＬＯ発生器を複数のシステム用の複数の送信機に使用してもよい。これらの各周波数シンセサイザは、例えば図４に示されるように実装されてもよい。ローテータ及び／又は再サンプリング回路も、適切であれば送信経路上で各システムに使用してもよい。
ここに記述された技術の一つを、必要とする各システムにおいて正確な基準信号を生成するために使用してもよい。各システムは、そのシステムの必要条件を満たすように個別にその周波数シンセサイザを制御してもよい。全ての周波数シンセサイザは、固定水晶発振器によって生成される共通の主基準信号に基づいて動作してもよい。この水晶発振器の周波数誤差を一つ以上のシステムによって推定し、全ての周波数シンセサイザによって除去してもよい。
図７は、複数のシステムのための基準信号生成過程７００の一実施形態を示す。主基準信号は、例えば水晶発振器によって生成される（ブロック７１２）。主基準信号の周波数誤差推定値は、例えばシステムあるいは周波数誤差対温度データベースからのパイロット信号に基づいて導出される（ブロック７１４）。複数のシステムのための複数のシステム基準信号は、例えば複数のシグマ・デルタ周波数シンセサイザによって、主基準信号及び周波数誤差推定値に基づいて生成される（ブロック７１６）。
ブロック７１４の一実施形態では、システム（例えばＣＤＭＡシステム）のための入力サンプルは、主基準信号の周波数誤差の初期推定値を得るために処理される。その後、周波数誤差の初期推定値に基づいて周波数誤差推定値が導出される。ブロック７１４の別の実施形態では、周波数誤差対温度データベースから温度測定値に対応する周波数誤差が取り出され、主基準信号の周波数誤差推定値として出力される。
ブロック７１６の一実施形態では、システムのための周波数誤差推定値及びスルー制御信号に基づいて各システムのための分周比が導出される。スルー制御信号は、分周比をフリーズするか、あるいは分周比の変化率を制限するか、分周比の大きさを制限してもよい。各システムのための分周器制御信号は、システムのための分周比に基づきシグマ・デルタ変調器によって生成される。各システムのためのシステム基準信号は、システムのための分周器制御信号に基づいて生成される。システム基準信号は、クロック信号、LO信号または他のある信号である。
ここに記述された技術は、様々な手段によって、例えばハードウェア、ファームウェア、ソフトウェアあるいはそれらの組み合わせで実装してもよい。ハードウェア実装に関しては、ここに記述されたユニットと回路が特定用途向けＩＣ（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理装置（ＤＳＰＤ）、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子装置、ここに記述した機能を実行するように構成された他の電子ユニットは、あるいはそれらの組み合わせ、の一つ以上の中に実装される。例えば、図３中のクロック発生器２６０は、ＡＳＩＣ、ＲＦ集積回路（ＲＦＩＣ）あるいは両方の組み合わせの中に実装される。
ある技術の態様は、ここに記述された機能を実行するソフトウェア及び／又はファームウェア（例えば、手順、機能などのようなモジュール）として実装されてもよい。ファームウェア及び／又はソフトウェアコードはメモリ（例えば図２の中のメモリ２８２）に格納され、プロセッサ（例えばプロセッサ２８０）によって実行されてもよい。メモリはプロセッサ内に実装されるか、あるいはプロセッサの外部にある。
開示された実施形態の前の記述はどんな当業者も開示を作るか使用することを可能にするために提供される。これらの実施形態の様々な変形は当業者に容易に明白であり、また、ここに定義された一般原則を開示の精神や範囲から外れることなく他の実施形態に適用してもよい。従って、その開示はここに示された実施形態に限定されるようには意図されないが、ここに開示された原則と新規な特徴に一致する最も広い範囲が与えられる。

Claims (33)

  1. 主基準信号の周波数誤差を推定し、周波数誤差推定値を提供するように動作する第１の制御部と、ここにおいて、前記第１の制御部は、前記周波数誤差推定値を導出するために前記周波数誤差の複数の初期推定値を濾波するように動作するフィルタを備える、
    前記主基準信号を受け取り、複数のシステムのための複数のシステム基準信号を生成するように動作する複数の周波数シンセサイザと、を具備する装置であって、
    前記複数の周波数シンセサイザのうちの少なくとも一つの周波数シンセサイザは、前記第１の制御部からの前記周波数誤差推定値に基づいて生成された分周器制御信号と前記主基準信号とを位相同期ループに入力することによって前記主基準信号の前記周波数誤差を補正する。
  2. 前記主基準信号を生成するように動作する水晶発振器をさらに具備する請求項１の装置。
  3. 前記複数の周波数シンセサイザの各々は、分周器制御信号を生成するように動作するシグマ・デルタ変調器、及び
    前記主基準信号及び前記分周器制御信号を受け取り、システム基準信号を生成するように動作する位相同期ループ（ＰＬＬ）を含む請求項１の装置。
  4. 前記ＰＬＬは、
    発振信号を生成するように動作する電圧制御発振器（ＶＣＯ）、及び
    前記シグマ・デルタ変調器から前記分周器制御信号によって選択された複数の整数値で前記発振信号を分周するように動作する分周器を含む請求項３の装置。
  5. 前記複数の周波数シンセサイザの前記各々は、
    前記周波数誤差推定値に基づいて分周比を生成し、前記シグマ・デルタ変調器に出力を供給するように動作する第２の制御部をさらに含む請求項３の装置。
  6. 前記第２の制御部は、さらに、スルー制御信号を受け取り、前記周波数誤差推定値及び前記スルー制御信号に基づいて前記分周比を生成する請求項５の装置。
  7. 前記第２の制御部は、前記スルー制御信号に基づいて、前記分周比を固定するか、前記分周比の変化率を制限するか、あるいは前記分周比の大きさを制限するように動作する請求項６の装置。
  8. セルラーシステムのための入力サンプルを処理し、前記主基準信号の前記周波数誤差の前記初期推定値を提供するように動作するデータプロセッサをさらに具備する請求項１の装置。
  9. 符号分割多元接続（ＣＤＭＡ）システムのための入力サンプルを処理し、前記主基準信号の前記周波数誤差の前記初期推定値を提供するように動作するデータプロセッサをさらに具備する請求項１の装置。
  10. 前記第１の制御部は、
    周波数誤差対温度のデータベースを格納し、温度測定値を受け、前記少なくとも一つの周波数シンセサイザに関連した受信機からの入力信号が利用可能でないとき、前記温度測定値に対応する周波数誤差を前記主基準信号のための前記周波数誤差推定値として提供するように動作するメモリをさらに含む請求項１の装置。
  11. 前記複数のシステムは、セルラーシステム及び衛星測位システムを含む請求項１の装置。
  12. 前記複数のシステムは、符号分割多元接続（ＣＤＭＡ）システム及び全地球測位システム（ＧＰＳ）を含む請求項１の装置。
  13. 前記複数のシステムは、Ｂｌｕｅｔｏｏｔｈ、無線ローカルエリアネットワーク（ＷＬＡＮ）あるいは両方を含む請求項１の装置。
  14. 前記複数のシステム基準信号は、クロック信号である請求項１の装置。
  15. 前記複数のシステム基準信号は、局部発振（ＬＯ）信号である請求項１の装置。
  16. 主基準信号の周波数誤差を推定し、周波数誤差推定値を提供するように動作する制御部と、ここにおいて、前記制御部は、前記周波数誤差推定値を導出するために前記周波数誤差の初期推定値を濾波するように動作するフィルタを備える、
    前記主基準信号を受け、複数のシステムのための複数のシステム基準信号を生成するように動作する複数の周波数シンセサイザと、
    を具備し、前記複数の周波数シンセサイザのうちの少なくとも一つの周波数シンセサイザは前記制御部からの前記周波数誤差推定値に基づいて生成された分周器制御信号と前記主基準信号とを位相同期ループに入力することによって前記主基準信号の前記周波数誤差を補正する、
    集積回路。
  17. 前記複数の周波数シンセサイザの各々は、
    位相同期ループ（ＰＬＬ）のための分周器制御信号を生成するように動作するシグマ・デルタ変調器を含む請求項１６の集積回路。
  18. 周波数誤差対温度のデータベースを格納し、温度測定値を受け、前記少なくとも一つの周波数シンセサイザに関連した受信機からの入力信号が利用可能でないとき、前記温度測定値に対応する周波数誤差を前記主基準信号のための前記周波数誤差推定値として提供するように動作するメモリをさらに具備する請求項１６の集積回路。
  19. 主基準信号を生成するように動作する水晶発振器と、
    前記主基準信号の周波数誤差を推定し、周波数誤差推定値を提供するように動作する制御部と、ここにおいて、前記制御部は、前記周波数誤差推定値を導出するために前記周波数誤差の複数の初期推定値を濾波するように動作するフィルタを備える、
    前記主基準信号を受け、複数のシステムのための複数のシステム基準信号を生成するように動作する複数の周波数シンセサイザと、
    を具備し、前記複数の周波数シンセサイザのうちの少なくとも一つの周波数シンセサイザは前記制御部からの前記周波数誤差推定値に基づいて生成された分周器制御信号と前記主基準信号とを位相同期ループに入力することによって前記主基準信号の前記周波数誤差を補正する、
    を具備する無線装置。
  20. 前記複数の周波数シンセサイザの各々は、
    分周器制御信号を生成するように動作するシグマ・デルタ変調器と、
    前記主基準信号及び前記分周器制御信号を受け取り、システム基準信号を生成するように動作する位相同期ループ（ＰＬＬ）と、を含む請求項１９の無線装置。
  21. 符号分割多元接続（ＣＤＭＡ）システムのための入力サンプルを処理し、前記主基準信号の前記周波数誤差の前記初期推定値を提供するように動作するデータプロセッサをさらに具備する請求項１９の無線装置。
  22. 前記制御部は、
    周波数誤差対温度のデータベースを格納し、温度測定値を受け取り、前記少なくとも一つの周波数シンセサイザに関連した受信機からの入力信号が利用可能でないとき、前記温度測定値に対応する前記周波数誤差を前記主基準信号のための前記周波数誤差推定値として提供するように動作するメモリを含む請求項１９の無線装置。
  23. 主基準信号を生成することと、
    前記周波数誤差推定値を導出するために周波数誤差の複数の初期推定値を濾波することにより、前記主基準信号のための前記周波数誤差推定値を導出することと、
    前記主基準信号及び前記周波数誤差推定値に基づいて生成された分周器制御信号を位相同期ループに入力することによって複数のシステムのための複数のシステム基準信号を生成することと、
    を具備する方法。
  24. 前記複数のシステム基準信号を生成することは、
    前記周波数誤差推定値に基づいて及びシグマ・デルタ変調器により、前記複数のシステムの各システムのための分周器制御信号を生成することと、
    前記各システムのための前記分周器制御信号に基づいて前記複数のシステムの前記各システムのためのシステム基準信号を生成することと、を含む請求項２３の方法。
  25. 前記複数のシステム基準信号を生成することは、
    前記複数のシステムの前記各システムのためのスルー制御信号を受信することと、ここにおいて、前記スルー制御信号は、分周比を固定するか、前記分周比の変化率を制限するか、あるいは前記分周比の大きさを制限するように構成可能である、
    前記システムのための前記分周比に基づいて前記複数のシステムの前記各システムのための前記分周器制御信号を生成すること、を含む請求項２４の方法。
  26. 前記複数のシステム基準信号は前記複数の周波数シンセサイザによって生成される、ここにおいて前記周波数誤差推定値を導出することは、
    温度測定値を得ることと、
    前記温度測定値に対応する周波数誤差を周波数誤差対温度のデータベースから得ることと、
    前記複数の周波数シンセサイザのうちの一つに関連した受信機からの入力信号が利用可能でないとき、前記データベースから得られた前記周波数誤差を前記主基準信号のための前記周波数誤差推定値として提供することと、
    を含む請求項２３の方法。
  27. 主基準信号を生成する手段と、
    前記主基準信号のための周波数誤差推定値を導出する手段と、ここにおいて、前記導出する手段は、前記周波数誤差推定値を導出するために前記周波数誤差の複数の初期推定値を濾波する手段を備える、
    前記主基準信号及び前記周波数誤差推定値に基づいて生成された分周器制御信号を位相同期ループに入力することによって複数のシステムのための複数のシステム基準信号を生成する手段と、を具備する装置。
  28. 前記複数のシステム基準信号を生成する手段は、
    前記周波数誤差推定値に基づいて及びシグマ・デルタ変調器により、前記複数のシステムの各システムのための分周器制御信号を生成する手段と、
    前記システムのための前記分周器制御信号に基づいて前記複数のシステムの前記各システムのためのシステム基準信号を生成する手段と、を含む請求項２７の装置。
  29. 前記複数のシステム基準信号を生成する手段は、
    前記複数のシステムの前記各システムのためのスルー制御信号を受信する手段と、ここにおいて、前記スルー制御信号は、分周比を固定するか、前記分周比の変化率を制限するか、あるいは前記分周比の大きさを制限するように構成可能である、
    前記システムのための前記分周比に基づいて前記複数のシステムの前記各システムのための前記分周器制御信号を生成する手段と、を含む請求項２８の装置。
  30. 前記複数のシステム基準信号は前記複数の周波数シンセサイザによって生成される、ここにおいて前記周波数誤差推定値を導出する手段は、
    温度測定値を得る手段と、
    前記温度測定値に対応する周波数誤差を周波数誤差対温度のデータベースから得る手段と、
    前記複数の周波数シンセサイザのうちの一つに関連した受信機からの入力信号が利用可能でないとき、前記データベースから得られた前記周波数誤差を前記主基準信号のための前記周波数誤差推定値として提供する手段と、をさらに含む請求項２７の装置。
  31. 前記第１の制御部は、前記周波数誤差推定値とは異なる別の周波数誤差推定値を提供するようにさらに動作する、ここにおいて少なくとも別の周波数シンセサイザは前記第１の制御部からの前記別の周波数誤差推定値に基づいて前記主基準信号の前記周波数誤差を補正する、請求項１の装置。
  32. 前記制御部は、前記周波数誤差推定値とは異なる別の周波数誤差推定値を提供するようにさらに動作する、ここにおいて少なくとも別の周波数シンセサイザは前記制御部からの前記別の周波数誤差推定値に基づいて前記主基準信号の前記周波数誤差を補正する、請求項１６の集積回路。
  33. 前記制御部は、前記周波数誤差推定値とは異なる別の周波数誤差推定値を提供するようにさらに動作する、ここにおいて少なくとも別の周波数シンセサイザは前記制御部からの前記別の周波数誤差推定値に基づいて前記主基準信号の前記周波数誤差を補正する、請求項１９の無線装置。
JP2009523945A 2006-08-09 2007-08-07 複数の通信システムのための基準信号生成 Expired - Fee Related JP4955769B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/502,232 US7742785B2 (en) 2006-08-09 2006-08-09 Reference signal generation for multiple communication systems
US11/502,232 2006-08-09
PCT/US2007/075328 WO2008021810A2 (en) 2006-08-09 2007-08-07 Reference signal generation for multiple communication systems

Publications (2)

Publication Number Publication Date
JP2010500830A JP2010500830A (ja) 2010-01-07
JP4955769B2 true JP4955769B2 (ja) 2012-06-20

Family

ID=38722809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523945A Expired - Fee Related JP4955769B2 (ja) 2006-08-09 2007-08-07 複数の通信システムのための基準信号生成

Country Status (7)

Country Link
US (1) US7742785B2 (ja)
EP (1) EP2055003B1 (ja)
JP (1) JP4955769B2 (ja)
KR (1) KR101070541B1 (ja)
CN (1) CN101501992B (ja)
TW (1) TW200818714A (ja)
WO (1) WO2008021810A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773962B2 (en) * 2006-09-13 2010-08-10 Intel Corporation Method and apparatus for efficiently applying frequency correction
KR20090075724A (ko) * 2006-10-19 2009-07-08 닛본 덴끼 가부시끼가이샤 무선 전송 시스템에 있어서의 신호 생성 장치 및 방법 및 그 프로그램
WO2008120899A1 (en) 2007-03-29 2008-10-09 Dongwoo Fine-Chem Naphthyl carbazole derivatives, kl host material, the organic light emitting device employing the same, the display device and the illumination device employing the same
WO2008139348A1 (en) * 2007-05-09 2008-11-20 Nxp B.V. Method and system for synchronization of at least two terminal communication systems and at least one counterpart communication station within a multi-standard wireless communication system
US8041310B2 (en) * 2007-10-01 2011-10-18 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and methods for frequency control in a multi-output frequency synthesizer
GB0801523D0 (en) * 2008-01-28 2008-03-05 Cambridge Silicon Radio Ltd Integrated signal receiver
US7911247B2 (en) * 2008-02-26 2011-03-22 Qualcomm Incorporated Delta-sigma modulator clock dithering in a fractional-N phase-locked loop
US8270335B1 (en) * 2008-02-28 2012-09-18 Xilinx, Inc. Arbitration for time division multiple access using delta sigma modulation
US8476982B2 (en) 2008-06-18 2013-07-02 Qualcomm Incorporated Reference oscillator management for wireless devices having position determination functionality
US20100054377A1 (en) * 2008-08-28 2010-03-04 Honeywell International Inc. Systems and methods for spurious signal reduction in multi-mode digital navigation receivers
US8200181B1 (en) * 2008-08-29 2012-06-12 Rf Micro Devices, Inc. Noise reduction in a dual radio frequency receiver
JP2010087828A (ja) * 2008-09-30 2010-04-15 Fujitsu Ltd 近距離ｍｉｍｏリピータ装置、近距離ｍｉｍｏ携帯端末装置、近距離ｍｉｍｏ無線通信方法
US8145171B2 (en) 2008-10-08 2012-03-27 Qualcomm Incorporated Clock clean-up phase-locked loop (PLL)
US8063669B2 (en) 2008-11-06 2011-11-22 Nokia Corporation Frequency synthesizer having a plurality of independent output tones
WO2010125388A1 (en) * 2009-04-29 2010-11-04 St-Ericsson Sa Temperature compensation in a telecommunications device
US9071493B2 (en) * 2009-06-29 2015-06-30 Qualcomm Incorporated Dual frequency tracking loop for OFDMA systems
JP5426316B2 (ja) * 2009-10-21 2014-02-26 日本電波工業株式会社 周波数シンセサイザ
US20110096864A1 (en) * 2009-10-28 2011-04-28 Maxlinear, Inc. Programmable digital clock control scheme to minimize spur effect on a receiver
US9344095B2 (en) * 2010-01-31 2016-05-17 Intel Mobile Communications GmbH Temperature compensation for an oscillator crystal
EP2408108A1 (en) 2010-07-14 2012-01-18 Telefonaktiebolaget L M Ericsson AB (Publ) Clocking scheme for a wireless communication device
US8711980B2 (en) * 2010-09-10 2014-04-29 Intel IP Corporation Receiver with feedback continuous-time delta-sigma modulator with current-mode input
US8548037B1 (en) * 2010-09-30 2013-10-01 Csr Technology Inc. Method and implementation for efficiently adapting channel filter characteristics
US8660596B2 (en) 2010-10-01 2014-02-25 Mediatek Inc. Electronic apparatus and associated frequency adjusting method
TWI419086B (zh) * 2010-10-15 2013-12-11 Chung Shan Inst Of Science An exchangeable radio transmitting device and its working method
US8548033B2 (en) * 2010-12-23 2013-10-01 Microchip Technology Incorporated Automatic frequency control under low signal-to-noise conditions
EP2521406B1 (en) * 2011-05-03 2014-12-31 ST-Ericsson SA Reference clock management
US8433255B2 (en) * 2011-07-05 2013-04-30 Fujitsu Semiconductor Limited System and method for reducing temperature-dependent and process-dependent frequency variation of a crystal oscillator circuit
KR101977016B1 (ko) * 2011-12-30 2019-05-13 삼성전자 주식회사 방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법
US8531216B1 (en) * 2012-07-24 2013-09-10 Ralink Technology Corp. Electronic apparatus and clock generating method thereof
CN103856233B (zh) * 2012-12-07 2016-04-06 展讯通信（上海）有限公司 移动终端及其信号处理方法、基带芯片、射频芯片
US9136093B2 (en) * 2013-02-07 2015-09-15 Mks Instruments, Inc. Synchronization of RF pulsing with RF metrology, processing, and control
JP6511800B2 (ja) * 2014-12-24 2019-05-15 アイコム株式会社 局部発振回路およびそれを用いるヘテロダイン受信機
CN110999072B (zh) * 2019-04-25 2024-03-22 深圳市汇顶科技股份有限公司 用于晶体振荡器热漂移的后补偿
US11762102B2 (en) * 2020-02-27 2023-09-19 Qualcomm Incorporated Timing error adjustment in mobile devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
JP2001014057A (ja) * 1999-07-02 2001-01-19 Nec Yonezawa Ltd 温度管理機能搭載クロックジェネレータ
US20020010010A1 (en) * 2000-06-28 2002-01-24 Stmicroelectronics N.V. Process for reducing the electrical consumption of a transmitter/receiver of digital information, in particular a cellular mobile telephone, and corresponding transmitter/receiver
EP1213830A1 (en) * 2000-12-07 2002-06-12 Motorola, Inc. Multi-mode radio communications device using a common reference oscillator
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668828A (en) * 1992-05-08 1997-09-16 Sanconix, Inc. Enhanced frequency agile radio
US5465402A (en) * 1994-03-23 1995-11-07 Uniden America Corp. Automatic frequency transfer and storage method
US5603109A (en) * 1994-03-29 1997-02-11 P-Com, Inc. Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator
CA2159762C (en) * 1995-10-03 2000-02-08 Hugh Chow Duty cycled control implemented within a frequency synthesizer
US6307441B1 (en) * 1997-12-31 2001-10-23 Texas Instruments Incorporated Shape modulation transmit loop with digital frequency control and method for same
US6400930B1 (en) * 1998-11-06 2002-06-04 Dspc Israel, Ltd. Frequency tuning for radio transceivers
FI109626B (fi) 2000-11-08 2002-09-13 Nokia Corp Syntetisoijajärjestely ja menetelmä signaalien muodostamiseksi, erityisesti monimoodista radiopuhelinlaitetta varten
AU2002349486A1 (en) 2001-11-27 2003-06-10 Sharp Kabushiki Kaisha Radio communication system
WO2003073629A1 (en) * 2002-02-22 2003-09-04 Global Locate, Inc. Method and apparatus for compensating an oscillator in a location-enabled wireless device
GB2393611B8 (en) * 2002-09-26 2006-05-11 Qualcomm Inc Method of and apparatus for reducing frequency errors associated with an inter-system scan
US6946915B2 (en) * 2003-03-17 2005-09-20 Xiaopin Zhang Maximally digitized fractional-N frequency synthesizer and modulator with maximal fractional spurs removing
DE60319503T2 (de) 2003-04-11 2009-05-28 Telefonaktiebolaget Lm Ericsson (Publ) Verfahren zur Synchronisierung in einem mobilen Funkendgerät
US7251467B2 (en) * 2003-10-14 2007-07-31 Qualcomm Incorporated Telecommunications using a tunable oscillator
GB2416437B (en) * 2004-07-19 2007-12-27 Renesas Tech Corp A communication semiconductor integrated circuit device and a wireless communication system
US7720451B2 (en) * 2004-12-03 2010-05-18 Itt Manufacturing Enterprises, Inc. Methods and apparatus for calibrating oscillators in a receiver
US7498986B2 (en) * 2005-12-05 2009-03-03 Honeywell International Inc. Methods and systems for locating actuators for improvised explosive devices
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
JP2001014057A (ja) * 1999-07-02 2001-01-19 Nec Yonezawa Ltd 温度管理機能搭載クロックジェネレータ
US20020010010A1 (en) * 2000-06-28 2002-01-24 Stmicroelectronics N.V. Process for reducing the electrical consumption of a transmitter/receiver of digital information, in particular a cellular mobile telephone, and corresponding transmitter/receiver
EP1213830A1 (en) * 2000-12-07 2002-06-12 Motorola, Inc. Multi-mode radio communications device using a common reference oscillator
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー

Also Published As

Publication number Publication date
KR101070541B1 (ko) 2011-10-05
WO2008021810A3 (en) 2008-11-13
JP2010500830A (ja) 2010-01-07
EP2055003B1 (en) 2013-05-29
EP2055003A2 (en) 2009-05-06
KR20090045318A (ko) 2009-05-07
CN101501992B (zh) 2011-10-19
WO2008021810A2 (en) 2008-02-21
CN101501992A (zh) 2009-08-05
US7742785B2 (en) 2010-06-22
US20080085693A1 (en) 2008-04-10
TW200818714A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP4955769B2 (ja) 複数の通信システムのための基準信号生成
US8044723B2 (en) Oscillator signal generation with spur mitigation in a wireless communication device
KR101686154B1 (ko) Ｇｐｓ를 포함하는 다기능 셀률러 애플리케이션에서 원하는 수의 레퍼런스 소스들을 최소화시키기 위한 시스템 및 송수신기 클럭킹
US8542784B2 (en) Spur mitigation for radio frequency receivers utilizing a free-running crystal
US7639724B2 (en) RF converter with multiple mode frequency synthesizer compatible with a 48 Fo GPS baseband processor
JP2004112749A (ja) 通信用半導体集積回路および無線通信システム
JP6110141B2 (ja) 分数分周ｐｌｌシンセサイザ信号のオフセット時間を決定する方法、及びその方法を実行するシンセサイザ、信号処理装置並びにｇｎｓｓ受信器
JP2004112750A (ja) 通信用半導体集積回路および無線通信システム
US7248658B2 (en) Method and circuit for deriving a second clock signal from a first clock signal
US20180241404A1 (en) Simultaneous cancellation of multiple spurs from different sources
RU2454792C2 (ru) Формирование сигнала генератора колебаний с подавлением паразитных пиков в устройстве беспроводной связи
WO2022266526A1 (en) Direct digital synthesizer with frequency correction
AU7217801A (en) Method and circuit for deriving a second clock signal from a first clock signal
KR20060087747A (ko) 다중 경로 수신기에서 자동 주파수 제어 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees