JP4947734B2 - デルタシグマ変調器の設計支援装置、デルタシグマ変調器の設計支援方法 - Google Patents
デルタシグマ変調器の設計支援装置、デルタシグマ変調器の設計支援方法 Download PDFInfo
- Publication number
- JP4947734B2 JP4947734B2 JP2008302065A JP2008302065A JP4947734B2 JP 4947734 B2 JP4947734 B2 JP 4947734B2 JP 2008302065 A JP2008302065 A JP 2008302065A JP 2008302065 A JP2008302065 A JP 2008302065A JP 4947734 B2 JP4947734 B2 JP 4947734B2
- Authority
- JP
- Japan
- Prior art keywords
- delta
- frequency
- sigma modulator
- filter
- transfer function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Y(z)=X(z)+(1−z-1)NNq …式(1)
また、式(1)から、ノイズシェーピング特性NFは、次の式(2)のように表わされる。
NF=(1−z-1)N …式(2)
このようなデルタシグマ変調器の従来技術としては、例えば、非特許文献1が挙げられる。
トランジスタ技術7月号、2003、第40巻、第446号、205頁〜214頁
また、フィルタについては、設計ツールが充実している。このため、このような設計ツールを流用して所望のフィルタのフィルタ特性を求めれば、いっそう簡易にデルタシグマのノイズシェーピング特性を得ることができる。
本発明の請求項3の発明によれば、より簡易な所望のフィルタの伝達関数を解いてノイズシェーピング特性を得ることができる。このため、より簡易にデルタシグマ変調器を設計する方法を提供することができる。
(理論)
本発明の実施形態の具体的な構成に先立って、本実施形態の理論について説明する。
デルタシグマ変調器のノイズシェーピング特性NFは、式(1)から、以下の式(2)のように決定される。
NF(z)=(1−z-1)N …式(2)
3次のデルタシグマの伝達関数は、式(3)のように表わされる。
Y(z)=X(z)+(1−z-1)3Nq
=X(z)+(1−3z-1+3z-2−z-3)Nq …式(3)
NF(z)=1−a1z-1+a2z-2−a3z-3
=1−(a1z-1−a2z-2+a3z-3) …式(4)
式(4)において、3次のデルタシグマの具体的なデルタシグマ係数、a1=3、a2=−3、a3=1を式(4)に与えることにより、式(4)’が得られる。
NF(z)=1−3z-1+3z-2−z-3 …式(4)’
H(z)=h(0)+h(1)z-1+…+h(n−1)Nz-N …式(5)
HF(z)=c1+c2z-1+c3z-2+…cNz-N …式(5)’
式(5)’において、次数Nを3とする、つまり3次のハイパスフィルタを考えた場合、以下の式(6)が得られる。
HF(z)=c1+c2z-1+c3z-2+c4z-3 …式(6)
HF=1−2.993z-1+2.993z-2+z-3 …式(6)’
上記のように、式(6)’と式(4)’とはほぼ同様のものであるから、本実施形態がハイパスフィルタの設計ツールを利用してデルタシグマのノイズシェーピング特性を得られることがわかる。
以下、図面を参照し、本実施形態のデルタシグマ変調器の設計支援装置及びデルタシグマ変調器の設計支援方法を説明する。
図1は、本実施形態のデルタシグマ変調器の設計支援装置の構成を説明するための図である。図示したデルタシグマ変調器の設計支援装置は、入力されたデジタル入力信号のノイズの周波数分布(周波数帯域に対応付けられる量子化ノイズのレベル)を調整するデルタシグマ変調器の設計を支援する構成である。図示したように、デルタシグマ変調器の設計支援装置は、演算部101、演算部101の演算に必要なパラメータを設定するための入力部104、演算部101による演算の結果を表示するディスプレイ105を備えている。このようなデルタシグマ変調器の設計支援装置は、汎用的なコンピュータを使って構築することも可能である。
ハイパスフィルタとは、所定の遮断周波数以上の周波数の信号を通過させ、この遮断周波数に満たない周波数の信号を遮断するフィルタである。フィルタ特性取得部102は、ハイパスフィルタの式(5)に示した基本伝達関数を保存している。本実施形態のフィルタ特性取得部102は、入力部104を介して設定されたフィルタの次数と、遮断周波数と、通過周波数帯(過帯周波数域)と、動作周波数を基本伝達関数に設定し、遮断周波数以上の周波数の信号を通過させ、これ以下の周波数の信号を遮断するハイパスフィルタの特性を示す伝達関数を取得する。
フィルタ特性取得部102は、入力部104によって入力されたパラメータに応じたフィルタ係数c1、c2、c3、c4を決定する。フィルタ係数が決定することにより、前記した伝達関数の式(6)’が取得される。取得された伝達関数は、ハイパスフィルタの特性を示しており、ノイズシェーピング特性取得部103に出力される。
なお、本実施形態では、フィルタ特性取得部102として既存のハイパスフィルタ設計ツールを使用するものとした。ハイパスフィルタ設計ツールとしては、例えば、任意のフィルタ設計ができる設計ツールであるMathWorks社製のMATLAB(登録商標)を使用することができる。
以上述べた構成において、本実施形態では、入力部104が周波数入力受付手段として機能する。また、フィルタ特性取得部102が基本伝達関数保存手段及びフィルタ特性取得手段として機能し、ノイズシェーピング特性取得部103がノイズシェーピング特性取得手段として機能する。
図2は、以上述べた本実施形態のデルタシグマ変調器の設計支援装置において取得されたデルタシグマ係数a1、a2、a3と、設計されるデルタシグマ変調器との関係を説明するための図である。図示したデルタシグマ変調器は、量子化器201、加算器202a、202b、遅延回路203を備えている。遅延回路203は、複数の遅延素子d1〜d3を備えている。遅延素子d1〜d3のそれぞれには、デルタシグマ係数a1、a2、a3のいずれか1つが設定されている。各遅延素子d1〜d3は、設定されたデルタシグマ係数に応じた分量だけ信号を遅延させている。デルタシグマ係数a1、a2、a3により、ノイズシェーパをかけたことによって量子化ノイズが増加する周波数帯域と減少する周波数帯域とが決定される。
また、伝達関数は、z平面上の単位円として表示することができる。入力部104は、表示された単位円の円周上において指定された点が示す周波数を入力し、フィルタ特性取得部102が、入力された周波数をハイパスフィルタの伝達関数の他の遮断周波数に設定する。
すなわち、式(4)の関数は、z平面上で表わされる。図4は、図3に示したノイズシェーピング特性をz平面上の単位円で表したものである。単位円の円周上の点は周波数を示し、z平面の横軸は実部、横軸は虚部を示している。単位円の円周上のに零点が存在する場合、零点の周波数においてデルタシグマ変調器の量子化ノイズのゲインが0となる。
本実施形態では、零点の位置を調整したり零点を新たに追加することにより、図3に示した曲線の傾きや形をさらに所望のものに変更することができる。このような操作は、一般的に零点シフトと呼ばれていて、零点シフトはノイズシェーピング特性を任意に調整するという効果を有する。
なお、このようなフィルタ特性取得部102の機能は、前記したハイパスフィルタの設計ツールにも搭載されている公知の構成であるからこれ以上の説明を省く。このような機能により、本実施形態では、ユーザが簡単に零点を追加し、ノイズシェーピング特性を任意に調整することができる。
図7は、以上述べた本実施形態のデルタシグマ変調器を使ったデルタシグマ変調器の設計手順を説明するためのフローチャートである。
図示したように、本実施形態では、先ず、ノイズシェーピング特性の次数と通過領域の仕様を決定する(ステップS601)。次数は式(4)に示した変数zの次数の最も高い数字であり、通過領域とはノイズシェーピング特性を示す曲線が通る周波数とゲインとの関係をいう。
仕様が決定すると、この仕様をハイパスフィルタ特性にあてはめて、ハイパスフィルタの遮断周波数や次数、及び通過領域を決定する(ステップS602)。このような作業を、本実施形態では、「ノイズシェーピング特性をハイパスフィルタ特性として見積もる」とも記すものとする。
102 フィルタ特性取得部
103 ノイズシェーピング特性取得部
104 入力部
105 ディスプレイ
201 量子化器
202a,202b 加算器
203 遅延回路
Claims (3)
- デルタシグマ変調器の設計支援装置であって、
フィルタの基本伝達関数を保存する基本伝達関数保存手段と、
任意の周波数の入力を受付ける周波数入力受付手段と、
前記周波数入力受付手段によって受付けられた周波数を前記基本伝達関数の遮断周波数に設定し、前記周波数に応じたフィルタのフィルタ特性を示す伝達関数を、定数のみの項と、z変数を含む項との加算式として得るフィルタ特性取得手段と、
前記定数の逆数を前記フィルタ特性を示す伝達関数に乗じることにより、デルタシグマ変調器のノイズシェーピング特性を示す式を得るノイズシェーピング特性取得手段と、
を備えることを特徴とするデルタシグマ変調器の設計支援装置。 - 前記伝達関数を、z平面上の単位円として表す画像を表示する表示手段をさらに備え、
前記周波数入力受付手段は、前記表示手段に表示された単位円の円周上において指定された点が示す周波数の入力を受付け、
前記フィルタ特性取得手段は、前記周波数入力受付手段において受付けられた周波数を前記基本伝達関数の他の遮断周波数に設定することを特徴とする請求項1に記載のデルタシグマ変調器の設計支援装置。 - デルタシグマ変調器の設計支援方法であって、
任意の周波数をフィルタの基本伝達関数の遮断周波数に設定し、前記周波数に応じたフィルタのフィルタ特性を示す伝達関数を、定数のみの項と、z変数を含む項との加算式として得るフィルタ特性取得工程と、
前記定数の逆数を前記フィルタ特性を示す伝達関数に乗じることにより、デルタシグマ変調器のノイズシェーピング特性を示す式を得るノイズシェーピング特性取得工程と、
を含むことを特徴とするデルタシグマ変調器の設計支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008302065A JP4947734B2 (ja) | 2008-11-27 | 2008-11-27 | デルタシグマ変調器の設計支援装置、デルタシグマ変調器の設計支援方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008302065A JP4947734B2 (ja) | 2008-11-27 | 2008-11-27 | デルタシグマ変調器の設計支援装置、デルタシグマ変調器の設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010130276A JP2010130276A (ja) | 2010-06-10 |
JP4947734B2 true JP4947734B2 (ja) | 2012-06-06 |
Family
ID=42330351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008302065A Active JP4947734B2 (ja) | 2008-11-27 | 2008-11-27 | デルタシグマ変調器の設計支援装置、デルタシグマ変調器の設計支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4947734B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03265070A (ja) * | 1990-03-15 | 1991-11-26 | Hitachi Ltd | Dspシステム設計支援方法 |
JPH05197775A (ja) * | 1992-01-20 | 1993-08-06 | Sony Corp | デジタルフィルタ回路の設計方法 |
TW200813816A (en) * | 2006-09-11 | 2008-03-16 | Princeton Technology Corp | Optimal parameter adjusting method and system |
-
2008
- 2008-11-27 JP JP2008302065A patent/JP4947734B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010130276A (ja) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104935281B (zh) | 信号处理设备和方法 | |
TWI503816B (zh) | 調整音訊信號響度並使其具有感知頻譜平衡保持效果之技術 | |
JP5068373B2 (ja) | 信号処理回路 | |
US10291994B2 (en) | Determination method and apparatus for preset of audio equalizer (AEQ) | |
US20110058686A1 (en) | Audio processing device and audio processing method | |
JP2007537630A (ja) | デジタルフィルタ設計システムおよび方法 | |
JP7017103B2 (ja) | フィルタの制御方法、およびフィルタエレメント | |
JP4947734B2 (ja) | デルタシグマ変調器の設計支援装置、デルタシグマ変調器の設計支援方法 | |
JP2013239973A (ja) | 音声信号の倍音付加装置 | |
JP2010041311A (ja) | フィルタ、フィルタの構成システム及び構成方法 | |
JP4368917B2 (ja) | 音響再生装置 | |
JP4667791B2 (ja) | ディジタルイコライザ装置,ディジタルイコライザプログラム | |
JP6314662B2 (ja) | 音声信号処理装置およびそのプログラム | |
US9680437B2 (en) | Equalization contouring by a control curve | |
JP5444753B2 (ja) | フィルタ係数算出方法、音場支援装置およびプログラム | |
JP2016123059A (ja) | 信号生成装置、および端末装置 | |
GB2430567A (en) | Method and device for designing digital filter,program for designing digital filter,digital filter,method and device for generating numerical sequence of des | |
JP6935912B2 (ja) | データ補間装置、およびデータ補間方法 | |
JP5703944B2 (ja) | イコライザ、イコライザ調整方法、及びプログラム | |
JP2010288211A (ja) | デジタルフィルタの設計方法 | |
KR101651625B1 (ko) | 디지털 필터의 신속한 주파수 응답 표시 방법 | |
JP2017040895A (ja) | 音響効果付与装置 | |
JP5708150B2 (ja) | デジタル信号処理装置およびデジタル信号処理方法 | |
JP2006268294A (ja) | データ変換処理装置 | |
JP2021044730A (ja) | 信号処理装置、及び、信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4947734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |