JP4941718B2 - Voltage shift circuit - Google Patents
Voltage shift circuit Download PDFInfo
- Publication number
- JP4941718B2 JP4941718B2 JP2006316650A JP2006316650A JP4941718B2 JP 4941718 B2 JP4941718 B2 JP 4941718B2 JP 2006316650 A JP2006316650 A JP 2006316650A JP 2006316650 A JP2006316650 A JP 2006316650A JP 4941718 B2 JP4941718 B2 JP 4941718B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
本発明は、入力される入力電圧の電圧レベルをシフトする電圧シフト回路に関し、詳しくは、電圧のシフト量にかかわらず電圧の振幅変動を正確に出力できる電圧シフト回路に関するものである。 The present invention relates to a voltage shift circuit that shifts the voltage level of an input voltage that is input, and more particularly to a voltage shift circuit that can accurately output voltage amplitude fluctuations regardless of the amount of voltage shift.
電圧の振幅変動分を検出する場合、変動する幅に対して被検出対象の電圧そのものの電圧レベルが大きいと、変動量を精度よく検出することが難しい。そのため、直流分の電圧成分を除去するように電圧をシフトさせる必要がある。電圧シフト回路は、入力された入力電圧の直流成分を除去しつつ電圧変動分をそのままにし、電圧のみをシフトさせて出力する回路である。 When detecting the amplitude variation of the voltage, if the voltage level of the voltage to be detected is larger than the variation width, it is difficult to accurately detect the variation. Therefore, it is necessary to shift the voltage so as to remove the voltage component of the direct current. The voltage shift circuit is a circuit that shifts and outputs only the voltage while removing the DC component of the input voltage and leaving the voltage fluctuation as it is.
このような電圧シフト回路は、二次電池の電圧変動の検出用に用いられることが多い。近年、携帯可能な機器の普及に伴い、携帯機器の電源には二次電池が用いられる。そして、二次電池の充電完了を判断するには、二次電池からの非常に微小な電圧変動を検出する必要がある。一般的に、二次電池が出力する電圧レベルは１２［Ｖ］程度に対し、変動幅は３［Ｖ］程度である。そこで、二次電池の充電完了を精度よく検出するために、電圧シフト回路によって二次電池からの電圧を電圧シフトし、変動分のみを取り出す（例えば、特許文献１参照）。 Such a voltage shift circuit is often used for detecting voltage fluctuations of a secondary battery. In recent years, with the widespread use of portable devices, secondary batteries are used as power sources for portable devices. In order to determine the completion of charging of the secondary battery, it is necessary to detect a very small voltage fluctuation from the secondary battery. Generally, the voltage level output from the secondary battery is about 12 [V], and the fluctuation range is about 3 [V]. Therefore, in order to accurately detect the completion of charging of the secondary battery, the voltage from the secondary battery is voltage-shifted by the voltage shift circuit, and only the variation is taken out (for example, see Patent Document 1).
図６は、従来の電圧シフト回路の構成を示した図である。図６において、抵抗Ｒａ，Ｒｂが直列に接続され、抵抗Ｒａが二次電池のプラス側（高電位側）となり、抵抗Ｒｂがマイナス側（低電位側で基準電位）となる。そして、入力電圧Ｖｉを、直列に接続された抵抗Ｒａ，Ｒｂの接続点から出力することによって、入力電圧ＶｉをΔＶｓ分電圧シフトさせる。なお、接続点からの出力電圧Ｖｏを電圧シフト回路後段の電圧検出回路（図示せず）で電圧の変動を検出する。 FIG. 6 is a diagram showing a configuration of a conventional voltage shift circuit. In FIG. 6, resistors Ra and Rb are connected in series, the resistor Ra is on the positive side (high potential side) of the secondary battery, and the resistor Rb is on the negative side (reference potential on the low potential side). Then, the input voltage Vi is output from the connection point of the resistors Ra and Rb connected in series, thereby shifting the input voltage Vi by ΔVs. The output voltage Vo from the connection point is detected by a voltage detection circuit (not shown) subsequent to the voltage shift circuit.
図７は、オペアンプＡ１を用いた従来の電圧シフト回路のその他の構成を示した図である。抵抗Ｒａ，Ｒｂの接続点からの電圧をオペアンプＡ１に入力する。そして、オペアンプＡ１が、参照電圧Ｖ１を基準にして出力電圧Ｖｏの振幅を増幅し、後段の電圧検出回路（図示せず）に出力する。 FIG. 7 is a diagram showing another configuration of a conventional voltage shift circuit using the operational amplifier A1. A voltage from the connection point of the resistors Ra and Rb is input to the operational amplifier A1. Then, the operational amplifier A1 amplifies the amplitude of the output voltage Vo with reference to the reference voltage V1, and outputs the amplified voltage to a subsequent voltage detection circuit (not shown).
しかしながら、入力電圧Ｖｉを抵抗Ｒａ、Ｒｂで分圧して電圧シフトΔＶｓした場合、出力電圧Ｖｏの電圧変動の幅ΔＶｏが、抵抗Ｒａ，Ｒｂの抵抗比に応じて入力電圧Ｖｉの電圧変動の幅ΔＶｉよりも小さくなってしまう（ΔＶｏ＜ΔＶｉ）。そのため、電圧の変動分を正確に出力できないという問題があった。その結果、後段の電圧検出回路が、電圧の変動分を精度よく測定することができないという問題があった。 However, when the input voltage Vi is divided by the resistors Ra and Rb and subjected to voltage shift ΔVs, the voltage variation width ΔVo of the output voltage Vo is equal to the voltage variation width ΔVi of the input voltage Vi according to the resistance ratio of the resistors Ra and Rb. (ΔVo <ΔVi). For this reason, there has been a problem that voltage fluctuations cannot be accurately output. As a result, there is a problem in that the voltage detection circuit in the subsequent stage cannot accurately measure the voltage fluctuation.
また、オペアンプＡ１を使用して電圧シフトΔＶｓした場合、変動分を増幅することによって変動幅ΔＶｏ≒ΔＶｉとできるが、オペアンプＡ１自身が有する変動（例えば、アンプＡ１のノイズ、アンプＡ１のゲイン変動等）の影響を受け、変動部分の波形が歪み、変動分を正確に出力することができないという問題があった。その結果、後段の電圧検出回路が、電圧の変動分を精度よく測定することができないという問題があった。 Further, when the voltage shift ΔVs is performed using the operational amplifier A1, the fluctuation range ΔVo≈ΔVi can be obtained by amplifying the fluctuation, but the fluctuation of the operational amplifier A1 itself (for example, noise of the amplifier A1, gain fluctuation of the amplifier A1, etc. ), The waveform of the fluctuation part is distorted, and the fluctuation part cannot be output accurately. As a result, there is a problem in that the voltage detection circuit in the subsequent stage cannot accurately measure the voltage fluctuation.
そこで本発明の目的は、電圧のシフト量に関わらず、電圧の変動分を正確に出力する電圧シフト回路を実現することにある。 SUMMARY OF THE INVENTION An object of the present invention is to realize a voltage shift circuit that accurately outputs voltage fluctuations regardless of the voltage shift amount.
請求項１記載の発明は、
入力される入力電圧の電圧レベルをシフトする電圧シフト回路において、
エミッタ端子に第１の抵抗が接続される第１のトランジスタ、エミッタ端子に第２の抵抗が接続され前記第１のトランジスタと同じ電流量が流れる第２のトランジスタを有する第１のカレントミラー回路と、
この第１のカレントミラー回路の第１のトランジスタのエミッタ端子の電圧レベルを所定の値にする、シャントレギュレータを用いた基準電圧部と、
前記第１のカレントミラー回路の第２のトランジスタのコレクタ端子に接続される第３の抵抗と、
前記基準電圧部の所定の値を変更する可変手段と
を有し、この第３の抵抗に印加される電圧を出力電圧とすることを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記第１のトランジスタは、ベース端子とコレクタ端子とが接続されることを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記第３の抵抗がエミッタ端子に接続される第３のトランジスタ、この第３のトランジスタと同じ電流量が流れる第４のトランジスタとを有する第２のカレントミラー回路を前記第１のカレントミラー回路に直列に設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
前記第２、第３の抵抗は、抵抗値が等しいことを特徴とするものである。
The invention described in
In the voltage shift circuit that shifts the voltage level of the input voltage that is input,
A first current mirror circuit having a first transistor having a first resistor connected to the emitter terminal, and a second transistor having a second resistor connected to the emitter terminal and having the same amount of current as the first transistor; ,
A reference voltage unit using a shunt regulator for setting the voltage level of the emitter terminal of the first transistor of the first current mirror circuit to a predetermined value;
A third resistor connected to the collector terminal of the second transistor of the first current mirror circuit ;
Variable means for changing a predetermined value of the reference voltage section, and a voltage applied to the third resistor is used as an output voltage.
The invention according to
The first transistor has a base terminal and a collector terminal connected to each other.
The invention according to
A second current mirror circuit having a third transistor having the third resistor connected to the emitter terminal and a fourth transistor through which the same amount of current flows as the third transistor is used as the first current mirror circuit. It is characterized by being provided in series.
The invention according to
The second and third resistors have the same resistance value.
本発明によれば、基準電圧部が、第１のカレントミラー回路を構成する基準側のトランジスタのエミッタ端子の電位を常に一定に保ち、カレントミラー回路を構成する第１、第２の抵抗に印加される電圧も同じにする。そして、第３の抵抗にも第２の抵抗と同じ電流が流れるので、第３の抵抗から取り出す出力電圧も第１の抵抗と同じく、入力電圧と規準電圧部の一定電圧の差になる。これにより、出力電圧の変動分が電圧シフトの量に応じて小さくなったり、出力電圧の変動する部分の波形が歪むこともない。従って、電圧のシフト量に関わらず、入力電圧の変動分を正確に出力することができる。 According to the present invention, the reference voltage unit keeps the potential of the emitter terminal of the reference-side transistor constituting the first current mirror circuit constant, and applies it to the first and second resistors constituting the current mirror circuit. The same voltage is used. Since the same current as that of the second resistor flows through the third resistor, the output voltage extracted from the third resistor is the difference between the input voltage and a constant voltage of the reference voltage unit, as in the first resistor. As a result, the fluctuation amount of the output voltage is not reduced according to the amount of voltage shift, and the waveform of the portion where the output voltage fluctuates is not distorted. Therefore, it is possible to accurately output the fluctuation amount of the input voltage regardless of the voltage shift amount.
以下図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例を示した構成図である。ここで、図６、図７と同一のものには同一符号を付し、説明を省略する。図１（ａ）は、本発明の回路例であり、図１（ｂ）は入力電圧Ｖｉ、出力電圧Ｖｏの関係の一例を示した図である。なお、横軸は時間であり、縦軸は電圧レベルである。
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
FIG. 1 is a block diagram showing a first embodiment of the present invention. Here, the same components as those in FIGS. 6 and 7 are denoted by the same reference numerals, and the description thereof is omitted. FIG. 1A is a circuit example of the present invention, and FIG. 1B is a diagram showing an example of the relationship between the input voltage Vi and the output voltage Vo. The horizontal axis is time, and the vertical axis is voltage level.
図１に示す回路において、抵抗Ｒ１，Ｒ２が並列に設けられ、この抵抗Ｒ１，Ｒ２の一端にシフト対象の入力電圧Ｖｉ（例えば、二次電池のプラス側（高電位側））が入力される。 In the circuit shown in FIG. 1, resistors R1 and R2 are provided in parallel, and an input voltage Vi to be shifted (for example, the positive side (high potential side) of the secondary battery) is input to one end of the resistors R1 and R2. .
ｐｎｐ型の第１のトランジスタＴｒ１は、エミッタ端子が抵抗Ｒ１の他端に接続され、ベース端子とコレクタ端子とが接続される。 The emitter terminal of the pnp-type first transistor Tr1 is connected to the other end of the resistor R1, and the base terminal and the collector terminal are connected.
ｐｎｐ型の第２のトランジスタＴｒ２は、エミッタ端子が抵抗Ｒ２の他端に接続され、ベース端子がトランジスタＴｒ１のベース端子と接続される。 The pnp-type second transistor Tr2 has an emitter terminal connected to the other end of the resistor R2, and a base terminal connected to the base terminal of the transistor Tr1.
すなわち、抵抗Ｒ１，Ｒ２，トランジスタＴｒ１，Ｔｒ２で、第１のカレントミラー回路を形成し、トランジスタＴｒ１を基準とし、トランジスタＴｒ１に流れる電流と同じ電流量の電流がトランジスタＴｒ２にも流れる。 That is, the resistors R1, R2, and the transistors Tr1 and Tr2 form a first current mirror circuit, and a current having the same amount of current as the current flowing through the transistor Tr1 flows through the transistor Tr2 with the transistor Tr1 as a reference.
抵抗Ｒ３は、トランジスタＴｒ２のコレクタ端子と、本回路の基準となる基準電位（例えば、グランド）との間に設けられる。出力電圧Ｖｏは、抵抗Ｒ３の両端間の印加電圧となる。ここで、抵抗Ｒ２、Ｒ３は、同じ抵抗値とする。 The resistor R3 is provided between the collector terminal of the transistor Tr2 and a reference potential (for example, ground) serving as a reference for this circuit. The output voltage Vo is an applied voltage across the resistor R3. Here, the resistors R2 and R3 have the same resistance value.
抵抗Ｒ４は、トランジスタＴｒ１のコレクタ端子と基準電位との間に設けられる。抵抗１、Ｒ４の抵抗値は、抵抗Ｒ２，Ｒ３との関係においてどのような値でも構わないが、同じ抵抗値にしておくと、抵抗の種類を抑えることができる。
The resistor R4 is provided between the collector terminal of the transistor Tr1 and the reference potential. The resistance values of the
ツェナーダイオードＤ１は、アノードが基準電位に接続され、カソードが抵抗Ｒ１とトランジスタＴｒ１の接続点（つまり、トランジスタＴｒ１のエミッタ端子）に接続される。なお、ダイオードＤ１は、第１のカレントミラー回路を構成する第１のトランジスタＴｒ１のエミッタ端子を所定の電圧レベルＶｒｅｇにする基準電圧部に該当する。つまり、ダイオードＤ１の逆方向のツェナ電圧が電圧レベルＶｒｅｇになると共に、入力電圧Ｖｉのシフト分ΔＶｓになる。 The Zener diode D1 has an anode connected to the reference potential and a cathode connected to a connection point between the resistor R1 and the transistor Tr1 (that is, an emitter terminal of the transistor Tr1). The diode D1 corresponds to a reference voltage unit that sets the emitter terminal of the first transistor Tr1 constituting the first current mirror circuit to a predetermined voltage level Vreg. That is, the Zener voltage in the reverse direction of the diode D1 becomes the voltage level Vreg and the shift amount ΔVs of the input voltage Vi.
このような回路の動作を説明する。
入力電圧Ｖｉ（Ｖｉ＞Ｖｒｅｇ）が抵抗Ｒ１，Ｒ２に入力されると、ダイオードＤ１が、トランジスタＴｒ１のエミッタ端子の電位点Ｐ１をツェナ電圧Ｖｒｅｇとなるように動作し、電位点Ｐ１を基準電位に対して電圧Ｖｒｅｇとする。もちろん、入力電圧Ｖｉが変動しても、ダイオードＤ１が、電位点Ｐ１を電圧Ｖｒｅｇとする。これによって、電位点Ｐ１は常にＶｒｅｇとなり、抵抗Ｒ１の両端間に印加される電圧は、入力電圧Ｖｉと一定電圧Ｖｒｅｇとの差（Ｖｉ−Ｖｒｅｇ）になる。すなわち、抵抗Ｒ１に印加される電圧は、入力電圧Ｖｉの変動に正確に追従する。
The operation of such a circuit will be described.
When the input voltage Vi (Vi> Vreg) is input to the resistors R1 and R2, the diode D1 operates so that the potential point P1 of the emitter terminal of the transistor Tr1 becomes the Zener voltage Vreg, and the potential point P1 is set to the reference potential. On the other hand, the voltage is Vreg. Of course, even if the input voltage Vi changes, the diode D1 sets the potential point P1 to the voltage Vreg. Thus, the potential point P1 is always Vreg, and the voltage applied across the resistor R1 is the difference (Vi−Vreg) between the input voltage Vi and the constant voltage Vreg. That is, the voltage applied to the resistor R1 accurately follows the fluctuation of the input voltage Vi.
また、トランジスタＴｒ１、Ｔｒ２のベース端子それぞれに共通の電位点Ｐ２は、トランジスタＴｒ１のエミッタ・ベース間のしきい電圧ΔＶｔによって、Ｐ２＝Ｐ１−ΔＶｔになる。 The potential point P2 common to the base terminals of the transistors Tr1 and Tr2 is P2 = P1−ΔVt due to the threshold voltage ΔVt between the emitter and base of the transistor Tr1.
そして、トランジスタＴｒ２のエミッタ端子の電位点Ｐ３は、トランジスタＴｒ２のエミッタ・ベース間のしきい電圧ΔＶｔによって、Ｐ３＝Ｐ２＋ΔＶｔになる。 The potential point P3 of the emitter terminal of the transistor Tr2 becomes P3 = P2 + ΔVt due to the threshold voltage ΔVt between the emitter and base of the transistor Tr2.
すなわち、電位点Ｐ１、Ｐ３の電圧レベルは常に同じとなり、その結果、抵抗Ｒ１，Ｒ２それぞれの両端間の電圧も等しく（Ｖｉ−Ｖｒｅｇ）なる。 That is, the voltage levels of the potential points P1 and P3 are always the same, and as a result, the voltages across the resistors R1 and R2 are also equal (Vi−Vreg).
また、抵抗Ｒ２を流れる電流は、トランジスタＴｒ２を介して抵抗Ｒ３にも流れる。もちろん、抵抗Ｒ２、Ｒ３に流れる電流値は同じなので、抵抗Ｒ２，Ｒ３それぞれの両端間の電圧も等しく（Ｖｉ−Ｖｒｅｇ）なる。 The current flowing through the resistor R2 also flows through the resistor Tr3 via the transistor Tr2. Of course, since the current values flowing through the resistors R2 and R3 are the same, the voltages across the resistors R2 and R3 are also equal (Vi−Vreg).
従って、出力電圧Ｖｏ＝（Ｖｉ−Ｖｒｅｇ）となり、入力電圧Ｖｉの変動に正確に追従する。 Therefore, the output voltage Vo = (Vi−Vreg), and accurately follows the fluctuation of the input voltage Vi.
このように、ツェエ・ダイオードＤ１が、カレントミラー回路を構成する基準側のトランジスタＴｒ１のエミッタ端子の電位を常に一定に保ち、カレントミラー回路を構成する抵抗Ｒ１，Ｒ２に印加される電圧も同じにする。そして、抵抗Ｒ３と抵抗Ｒ２に同じ電流が流れるので、抵抗Ｒ３から取り出す出力電圧Ｖｏも抵抗Ｒ１と同じく、入力電圧Ｖｉと一定電圧の差（Ｖｉ−Ｖｒｅｇ）になる。これにより、図６に示す回路のように、出力電圧Ｖｏの変動分ΔＶｏが電圧シフトの量ΔＶｓに応じて小さくなったり、図７に示す回路のように、オペアンプＡ１に誤差によって出力電圧Ｖｏの波形が歪むこともなく、電圧のシフト量ΔＶｓに関わらず、入力電圧の変動分ΔＶｉを正確に出力する。従って、出力電圧Ｖｏから電圧変動を検出する後段の電圧検出回路（図示せず）が、電圧の変動分を精度よく測定することができる。 Thus, the Zee diode D1 always keeps the potential of the emitter terminal of the reference-side transistor Tr1 constituting the current mirror circuit constant, and the voltage applied to the resistors R1 and R2 constituting the current mirror circuit is the same. To do. Since the same current flows through the resistor R3 and the resistor R2, the output voltage Vo taken out from the resistor R3 is the difference between the input voltage Vi and a constant voltage (Vi−Vreg) as in the resistor R1. As a result, the variation ΔVo of the output voltage Vo decreases according to the voltage shift amount ΔVs as in the circuit shown in FIG. 6, or the operational amplifier A1 has an error in the output voltage Vo due to an error as in the circuit shown in FIG. The waveform is not distorted, and the input voltage variation ΔVi is accurately output regardless of the voltage shift amount ΔVs. Therefore, a subsequent voltage detection circuit (not shown) that detects voltage fluctuation from the output voltage Vo can accurately measure the voltage fluctuation.
また、所定の電圧差ΔＶｓで入力電圧Ｖｉをシフトするので、入力電圧Ｖｉの電圧レベルがどのような値であっても、後段の電圧検出回路（図示せず）に最適な出力電圧Ｖｏで出力することができる。 In addition, since the input voltage Vi is shifted by a predetermined voltage difference ΔVs, any value of the input voltage Vi is output at the optimum output voltage Vo for a voltage detection circuit (not shown) in the subsequent stage. can do.
［第２の実施例］
図２は、本発明の第２の実施例を示した構成図である。ここで、図１と同一のものには同一符号を付し、説明を省略する。図２において、ｎｐｎ型のトランジスタＴｒ３がトランジスタＴｒ２と抵抗Ｒ３との間に設けられ、ｎｐｎ型のトランジスタＴｒ４がトランジスタＴｒ１と抵抗Ｒ４との間に設けられる。
[Second Embodiment]
FIG. 2 is a block diagram showing a second embodiment of the present invention. Here, the same components as those in FIG. In FIG. 2, an npn type transistor Tr3 is provided between the transistor Tr2 and the resistor R3, and an npn type transistor Tr4 is provided between the transistor Tr1 and the resistor R4.
トランジスタＴｒ３は、コレクタ端子がトランジスタＴｒ２のコレクタ端子に接続され、ベース端子が自身のトランジスタＴｒ３のコレクタ端子に接続され、エミッタ端子が抵抗Ｒ３の一端に接続される。 The transistor Tr3 has a collector terminal connected to the collector terminal of the transistor Tr2, a base terminal connected to the collector terminal of the transistor Tr3, and an emitter terminal connected to one end of the resistor R3.
トランジスタＴｒ４は、コレクタ端子がトランジスタＴｒ１のコレクタ端子に接続され、ベース端子がトランジスタＴｒ３のベース端子に接続され、エミッタ端子が抵抗Ｒ４の一端に接続される。 The transistor Tr4 has a collector terminal connected to the collector terminal of the transistor Tr1, a base terminal connected to the base terminal of the transistor Tr3, and an emitter terminal connected to one end of the resistor R4.
すなわち、抵抗Ｒ３，Ｒ４，トランジスタＴｒ３，Ｔｒ４で第２のカレントミラー回路を構成する。 That is, the resistors R3 and R4 and the transistors Tr3 and Tr4 constitute a second current mirror circuit.
このような回路の動作を説明する。
トランジスタＴｒ２のコレクタ端子からの電流がトランジスタＴｒ３に入力され、トランジスタＴｒ３を基準とし、トランジスタＴｒ３に流れる電流と同じ電流量の電流がトランジスタＴｒ４にも流れる。その他の動作以外は、図１に示す装置と同様なので説明を省略する。
The operation of such a circuit will be described.
A current from the collector terminal of the transistor Tr2 is input to the transistor Tr3, and a current having the same amount as the current flowing through the transistor Tr3 flows through the transistor Tr4 with the transistor Tr3 as a reference. Since other operations are the same as those of the apparatus shown in FIG.
このように、第２のカレントミラー回路を設けて２個のカレントミラー回路を直列接続し、抵抗Ｒ３が接続される基準側のトランジスタＴｒ３のエミッタ端子から出力電圧Ｖｏを出力するので、図１に示す回路と比較して出力電圧Ｖｏが安定する。 In this way, the second current mirror circuit is provided, the two current mirror circuits are connected in series, and the output voltage Vo is output from the emitter terminal of the reference-side transistor Tr3 to which the resistor R3 is connected. The output voltage Vo is stabilized as compared with the circuit shown.
すなわち、理想的なカレントミラー回路であれば、全く同じ量の電流が流れる。しかしながら、実際の回路では、トランジスタＴｒ１〜Ｔｒ４にベース電流が流れる。従って、図１に示す回路では、僅かではあるが抵抗Ｒ２と抵抗Ｒ３には同じ電流量の電流が流れず、抵抗Ｒ１と抵抗Ｒ３の両端間の電圧に誤差が生じする。 In other words, exactly the same amount of current flows in an ideal current mirror circuit. However, in an actual circuit, a base current flows through the transistors Tr1 to Tr4. Therefore, in the circuit shown in FIG. 1, the same amount of current does not flow through the resistor R2 and the resistor R3, but a voltage is generated between both ends of the resistor R1 and the resistor R3.
例えば、トランジスタＴｒ１〜Ｔｒ４のベース電流をＩｂ１〜Ｉｂ４（ただし、Ｉｂ１＝Ｉｂ２＝Ｉｂ３＝Ｉｂ４）とする。また、トランジスタＴｒ２のコレクタ端子からの電流をＩ３、トランジスタＴｒ４のコレクタ端子への電流をＩ４とする。そして、トランジスタＴｒ３のコレクタ電流、エミッタ電流をＩｃ３，Ｉｅ３とする。さらに、トランジスタＴｒ４のエミッタ電流をＩｅ４とする。 For example, the base currents of the transistors Tr1 to Tr4 are Ib1 to Ib4 (where Ib1 = Ib2 = Ib3 = Ib4). The current from the collector terminal of the transistor Tr2 is I3, and the current to the collector terminal of the transistor Tr4 is I4. The collector current and emitter current of the transistor Tr3 are denoted by Ic3 and Ie3. Further, the emitter current of the transistor Tr4 is Ie4.
この場合、第１のカレントミラー回路で考えると、ベース電流Ｉｂ１，Ｉｂ２により、
Ｉ３−Ｉ４＝−２×Ｉｂ１ （１）
になる。すなわち、第１のカレントミラー回路では、（−２×Ｉｂ１）の電流差が生じる。
In this case, considering the first current mirror circuit, the base currents Ib1 and Ib2
I3−I4 = −2 × Ib1 (1)
become. That is, a current difference of (−2 × Ib1) is generated in the first current mirror circuit.
一方、第２のカレントミラー回路で考えると、
Ｉｅ３＝Ｉｃ３＋Ｉｂ３
であり、
Ｉ３＝Ｉｃ３＋Ｉｂ３＋Ｉｂ４＝Ｉｅ３＋Ｉｂ４
となる。また、
Ｉｅ３＝Ｉｅ４
より、
Ｉ４＝Ｉｅ４−Ｉｂ４
となる。従って、
Ｉ３−Ｉ４＝２×Ｉｂ４ （２）
となる。
On the other hand, considering the second current mirror circuit,
Ie3 = Ic3 + Ib3
And
I3 = Ic3 + Ib3 + Ib4 = Ie3 + Ib4
It becomes. Also,
Ie3 = Ie4
Than,
I4 = Ie4-Ib4
It becomes. Therefore,
I3−I4 = 2 × Ib4 (2)
It becomes.
上記の式（１）、（２）より、第２のカレントミラー回路を設けて２個のカレントミラー回路を直列接続することにより、第１のカレントミラー回路で生ずる電流の誤差がなくなり、抵抗Ｒ２と抵抗Ｒ３には同じ電流量が流れる。 From the above formulas (1) and (2), by providing the second current mirror circuit and connecting the two current mirror circuits in series, the current error generated in the first current mirror circuit is eliminated, and the resistor R2 The same amount of current flows through the resistor R3.
また、トランジスタＴｒ１からトランジスタＴｒ４に流れる電流Ｉ４が増加する場合、相対的にトランジスタＴｒ２からの電流Ｉ３が少なくなる。また、トランジスタＴｒ３の電流量が増加すれば、トランジスタＴｒ４の電流量が相対的に減少する。 Further, when the current I4 flowing from the transistor Tr1 to the transistor Tr4 increases, the current I3 from the transistor Tr2 relatively decreases. Further, when the current amount of the transistor Tr3 increases, the current amount of the transistor Tr4 relatively decreases.
このように、一方のトランジスタの電流量が増加すれ（温度が上がれ）ば、他方のトランジスタの電流量が相対的に減少する（温度が相対的に低くなる）。これにより、第１、第２のカレントミラー回路全体で見れば、温度変動が少なくなり、トランジスタの温度変化の影響もキャンセルされる。 Thus, if the current amount of one transistor increases (temperature rises), the current amount of the other transistor relatively decreases (temperature becomes relatively low). As a result, when viewed from the first and second current mirror circuits as a whole, the temperature fluctuation is reduced, and the influence of the temperature change of the transistor is cancelled.
［第３の実施例］
図３は、本発明の第３の実施例を示した構成図である。ここで、図２と同一のものには同一符号を付し、説明を省略する。図３において、ツェナ・ダイオードＤ１の代わりに、シャントレギュレータＳＲが設けられる。ここで、シャントレギュレータＳＲは、基準電圧部である。
[Third embodiment]
FIG. 3 is a block diagram showing a third embodiment of the present invention. Here, the same components as those shown in FIG. In FIG. 3, a shunt regulator SR is provided instead of the Zener diode D1. Here, the shunt regulator SR is a reference voltage unit.
シャントレギュレータＳＲは、カソード、アノード、ＲＥＦ端子の三端子をもつ素子Ｄ２と、抵抗Ｒ５，Ｒ６から構成される。素子Ｄ２のカソードとＲＥＦ端子間に抵抗Ｒ５が接続され、素子Ｄ２のアノードとＲＥＦ端子間に抵抗Ｒ６が接続される。また、素子Ｄ２のアノードが基準電位（つまり、抵抗Ｒ３の他端）に接続され、カソードがトランジスタＴｒ１のエミッタ端子に接続される。なお、（抵抗Ｒ１〜Ｒ４の抵抗値）＜＜（抵抗Ｒ５、Ｒ６の抵抗値）であり、例えば、抵抗Ｒ１〜Ｒ４が数百［Ω］に対し、抵抗Ｒ５，Ｒ６が数百［ｋΩ］である。また、素子Ｄ２のアノード、ＲＥＦ端子間の電圧をＶｒｅｆとする。 The shunt regulator SR is composed of an element D2 having three terminals of a cathode, an anode, and a REF terminal, and resistors R5 and R6. A resistor R5 is connected between the cathode of the element D2 and the REF terminal, and a resistor R6 is connected between the anode of the element D2 and the REF terminal. The anode of the element D2 is connected to the reference potential (that is, the other end of the resistor R3), and the cathode is connected to the emitter terminal of the transistor Tr1. Note that (resistance values of the resistors R1 to R4) << (resistance values of the resistors R5 and R6), for example, the resistors R1 to R4 are several hundred [Ω], whereas the resistors R5 and R6 are several hundred [kΩ]. It is. The voltage between the anode and the REF terminal of the element D2 is Vref.
このような回路の動作を説明する。
シャントレギュレータＳＲが、抵抗Ｒ５と抵抗Ｒ６との抵抗比、基準電圧Ｖｒｅｆによって、電位点Ｐ１の電圧Ｖｒｅｇを所定の電圧レベルに設定する。その他の動作は、図２に示す回路と同様なので説明を省略する。
The operation of such a circuit will be described.
The shunt regulator SR sets the voltage Vreg at the potential point P1 to a predetermined voltage level by the resistance ratio between the resistors R5 and R6 and the reference voltage Vref. Other operations are the same as those of the circuit shown in FIG.
このようにシャントレギュレータＳＲが、抵抗Ｒ５と抵抗Ｒ６との比によって電圧シフト分ΔＶｓを所望の値に変更するので、ツェナ・ダイオードＤ１と比較してシフト量ΔＶｓを容易に変更することができる。 As described above, the shunt regulator SR changes the voltage shift ΔVs to a desired value according to the ratio of the resistors R5 and R6. Therefore, the shift amount ΔVs can be easily changed as compared with the Zener diode D1.
従って、入力電圧Ｖｉの電圧レベルがどのような値であっても、後段の電圧検出回路に最適な出力電圧Ｖｏとなるように容易に調整できる。 Therefore, whatever the voltage level of the input voltage Vi can be easily adjusted so that the output voltage Vo is optimum for the subsequent voltage detection circuit.
［第４の実施例］
図４は、本発明の第４の実施例を示した構成図である。ここで、図３と同一のものには同一符号を付し、説明を省略する。図４において抵抗Ｒ７，可変電圧源Ｖｃｏｎｔとが、抵抗Ｒ６と並行に設けられる。ここで、抵抗Ｒ７と可変電圧源Ｖｃｏｎｔは、可変手段である。また、抵抗Ｒ５に流れる電流をＩｃｏｎｔとする。
[Fourth embodiment]
FIG. 4 is a block diagram showing a fourth embodiment of the present invention. Here, the same components as those in FIG. In FIG. 4, a resistor R7 and a variable voltage source Vcont are provided in parallel with the resistor R6. Here, the resistor R7 and the variable voltage source Vcont are variable means. The current flowing through the resistor R5 is assumed to be Icont.
このような回路の動作を説明する。
可変電圧源Ｖｃｏｎｔの出力電圧によって、抵抗Ｒ５を流れる電流Ｉｃｏｎｔの抵抗Ｒ６，Ｒ７に流れる分流比が変化する。これにより、抵抗Ｒ５と抵抗Ｒ６の分圧比が変動する。そして、シャントレギュレータＳＲが、抵抗Ｒ５の抵抗値と、抵抗Ｒ６と抵抗Ｒ７との合成抵抗値とで定まる抵抗比、基準電圧Ｖｒｅｆによって、電位点Ｐ１の電圧Ｖｒｅｇを所定の電圧レベルに設定する。その他の動作は、図３に示す回路と同様なので説明を省略する。
The operation of such a circuit will be described.
Depending on the output voltage of the variable voltage source Vcont, the shunt ratio of the current Icont flowing through the resistor R5 flowing through the resistors R6 and R7 changes. As a result, the voltage dividing ratio between the resistors R5 and R6 varies. Then, the shunt regulator SR sets the voltage Vreg at the potential point P1 to a predetermined voltage level based on the resistance ratio determined by the resistance value of the resistor R5 and the combined resistance value of the resistors R6 and R7 and the reference voltage Vref. Other operations are the same as those of the circuit shown in FIG.
このように可変電圧源Ｖｃｏｎｔの出力電圧に基づいて、シャントレギュレータＳＲが、電圧シフト分ΔＶｓを所望の値に変更するので、ツェナ・ダイオードＤ１を用いる場合や、抵抗Ｒ５を可変手段として可変抵抗にする場合と比較してシフト量ΔＶｓを容易に変更することができる。 As described above, the shunt regulator SR changes the voltage shift ΔVs to a desired value based on the output voltage of the variable voltage source Vcont. Therefore, when the Zener diode D1 is used or the resistor R5 is used as a variable means, the variable resistor is used. The shift amount ΔVs can be easily changed as compared with the case of doing so.
［第５の実施例］
図５は、本発明の第５の実施例を示した構成図である。ここで、図３と同一のものには同一符号を付し、説明を省略する。図４において、抵抗Ｒ６と並行にダイオードＤ３，スイッチ回路ＳＷが設けられる。ここで、ダイオードＤ３，スイッチ回路ＳＷは、オフ回路である。
[Fifth embodiment]
FIG. 5 is a block diagram showing a fifth embodiment of the present invention. Here, the same components as those in FIG. In FIG. 4, a diode D3 and a switch circuit SW are provided in parallel with the resistor R6. Here, the diode D3 and the switch circuit SW are off circuits.
ダイオードＤ３は、アノードが素子Ｄ２のＲＥＦ端子に接続され、カソードがスイッチ回路ＳＷに接続される。 The diode D3 has an anode connected to the REF terminal of the element D2 and a cathode connected to the switch circuit SW.
このような装置の動作を説明する。
スイッチ回路ＳＷがオフの場合、ダイオードＤ３のカソード側は開放端となり、図３に示す回路と同様の動作をする。一方、スイッチ回路ＳＷがオンされると、ダイオードＤ３のカソードと基準電位とが接続される。これにより、シャントレギュレータＳＲの抵抗Ｒ５からＲ６に流れていた電流が、抵抗Ｒ５からダイオードＤ３に流れる。また、（抵抗Ｒ１の抵抗値）＜＜（抵抗Ｒ５の抵抗値）なので、Ｖｒｅｇ≒Ｖｉとなり、抵抗Ｒ１で電圧降下が発生しなくなり、出力電圧Ｖｏ≒０［ｖ］となる。
The operation of such an apparatus will be described.
When the switch circuit SW is off, the cathode side of the diode D3 is an open end, and operates in the same manner as the circuit shown in FIG. On the other hand, when the switch circuit SW is turned on, the cathode of the diode D3 and the reference potential are connected. As a result, the current that has flowed from the resistors R5 to R6 of the shunt regulator SR flows from the resistor R5 to the diode D3. Since (resistance value of the resistor R1) << (resistance value of the resistor R5), Vreg≈Vi, no voltage drop occurs in the resistor R1, and the output voltage Vo≈0 [v].
このように、抵抗Ｒ６にダイオードＤ３，スイッチ回路ＳＷが並行に接続され、スイッチ回路ＳＷがオンされると、出力電圧Ｖｏ≒０［Ｖ］となり、電圧シフト回路の出力もオフすることができる。これにより、出力電圧Ｖｏに異常が発生した場合等、出力電圧Ｖｏを直ちにオフすることができる。 In this way, when the diode D3 and the switch circuit SW are connected in parallel to the resistor R6 and the switch circuit SW is turned on, the output voltage Vo≈0 [V], and the output of the voltage shift circuit can also be turned off. Thereby, the output voltage Vo can be immediately turned off when an abnormality occurs in the output voltage Vo.
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）二次電池の充電完了を検出するために、二次電池からの電圧を電圧シフトし電圧検出回路に出力する構成を示したが、電圧シフトするものは二次電池からの出力に限らずどのようなものでもよく、後段も電圧検出回路に限らずどのような負荷を接続してもよい。
The present invention is not limited to this, and may be as shown below.
(1) In order to detect the completion of charging of the secondary battery, the configuration in which the voltage from the secondary battery is voltage-shifted and output to the voltage detection circuit has been shown. Any type of load may be used, and the subsequent stage is not limited to the voltage detection circuit, and any load may be connected.
（２）図１〜図５に示す回路において、抵抗Ｒ２＝抵抗Ｒ３としたが、抵抗比を変えてもよい。これにより、変動幅の利得を可変することができる。もちろん利得が変わるだけであり、出力電圧Ｖｉの交流成分の波形は、入力電圧Ｖｉの交流成分の変動波形に対して振幅方向に圧縮されるだけであり、オペアンプＡ１を用いたときのように波形が歪むことはない。 (2) In the circuits shown in FIGS. 1 to 5, the resistance R2 is equal to the resistance R3, but the resistance ratio may be changed. Thereby, the gain of the fluctuation range can be varied. Of course, the gain only changes, and the waveform of the AC component of the output voltage Vi is only compressed in the amplitude direction with respect to the fluctuation waveform of the AC component of the input voltage Vi, and the waveform is the same as when the operational amplifier A1 is used. Will not be distorted.
（３）基準電圧部として、ツェナ・ダイオードＤ１，シャントレギュレータＳＲを用いる構成を示したが、電位点Ｐ１を所定の電圧レベルに保てる回路であればどのようなものでもよい。 (3) The configuration using the Zener diode D1 and the shunt regulator SR as the reference voltage unit has been described. However, any circuit may be used as long as the potential point P1 can be maintained at a predetermined voltage level.
（４）図１に示す回路において、抵抗Ｒ４を設ける構成を示したが、設けなくともよい。 (4) In the circuit shown in FIG. 1, the configuration in which the resistor R4 is provided is shown, but it is not necessary to provide it.
Ｄ１ ツェナ・ダイオード
Ｄ３ ダイオード
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｒ４、Ｒ５，Ｒ６、Ｒ７ 抵抗
ＳＲ シャントレギュレータ
ＳＷ スイッチ回路
Ｔｒ１ 第１のトランジスタ
Ｔｒ２ 第２のトランジスタ
Ｔｒ３ 第３のトランジスタ
Ｔｒ４ 第４のトランジスタ
Ｖｃｏｎｔ 可変電圧源
D1 Zener diode D3 diode R1 first resistor R2 second resistor R3 third resistor R4, R5, R6, R7 resistor SR shunt regulator SW switch circuit Tr1 first transistor Tr2 second transistor Tr3 third transistor Tr4 Fourth transistor Vcont Variable voltage source
Claims (4)
エミッタ端子に第１の抵抗が接続される第１のトランジスタ、エミッタ端子に第２の抵抗が接続され前記第１のトランジスタと同じ電流量が流れる第２のトランジスタを有する第１のカレントミラー回路と、
この第１のカレントミラー回路の第１のトランジスタのエミッタ端子の電圧レベルを所定の値にする、シャントレギュレータを用いた基準電圧部と、
前記第１のカレントミラー回路の第２のトランジスタのコレクタ端子に接続される第３の抵抗と、
前記基準電圧部の所定の値を変更する可変手段と
を有し、この第３の抵抗に印加される電圧を出力電圧とすることを特徴とする電圧シフト回路。 In the voltage shift circuit that shifts the voltage level of the input voltage that is input,
A first current mirror circuit having a first transistor having a first resistor connected to the emitter terminal, and a second transistor having a second resistor connected to the emitter terminal and having the same amount of current as the first transistor; ,
A reference voltage unit using a shunt regulator for setting the voltage level of the emitter terminal of the first transistor of the first current mirror circuit to a predetermined value;
A third resistor connected to the collector terminal of the second transistor of the first current mirror circuit ;
A voltage shift circuit comprising: variable means for changing a predetermined value of the reference voltage unit; and a voltage applied to the third resistor as an output voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006316650A JP4941718B2 (en) | 2006-11-24 | 2006-11-24 | Voltage shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006316650A JP4941718B2 (en) | 2006-11-24 | 2006-11-24 | Voltage shift circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008129977A JP2008129977A (en) | 2008-06-05 |
| JP4941718B2 true JP4941718B2 (en) | 2012-05-30 |
Family
ID=39555704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006316650A Active JP4941718B2 (en) | 2006-11-24 | 2006-11-24 | Voltage shift circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4941718B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063615A (en) * | 2017-12-12 | 2018-05-22 | 北京嘉楠捷思信息技术有限公司 | Level switching circuit based on digital signal clamp |
| JP7182452B2 (en) * | 2018-12-17 | 2022-12-02 | 日清紡マイクロデバイス株式会社 | power circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255010A (en) * | 1991-02-07 | 1992-09-10 | Nec Eng Ltd | Constant current circuit |
| JPH04305718A (en) * | 1991-04-03 | 1992-10-28 | Hitachi Ltd | Constant voltage circuit |
| JP3177528B2 (en) * | 1991-09-19 | 2001-06-18 | 東芝電池株式会社 | Rechargeable battery charging circuit |
| JPH07225623A (en) * | 1994-02-15 | 1995-08-22 | Fujitsu Ten Ltd | Method and device for load control |
| JPH11160368A (en) * | 1997-12-02 | 1999-06-18 | Tdk Corp | Current detection circuit |
| JP3676595B2 (en) * | 1998-11-13 | 2005-07-27 | 株式会社オートネットワーク技術研究所 | Current detection circuit |
| JP3727788B2 (en) * | 1998-11-13 | 2005-12-14 | 株式会社オートネットワーク技術研究所 | Current detection circuit |
| JP2000339046A (en) * | 1999-05-26 | 2000-12-08 | Canon Inc | Shunt regulator |
| JP3417891B2 (en) * | 1999-10-27 | 2003-06-16 | 株式会社オートネットワーク技術研究所 | Current detector |
| JP2003315378A (en) * | 2002-04-23 | 2003-11-06 | Matsushita Electric Works Ltd | Current detector |
-
2006
- 2006-11-24 JP JP2006316650A patent/JP4941718B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008129977A (en) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4744945B2 (en) | Regulator circuit | |
| US7737733B2 (en) | Current-voltage conversion circuit | |
| US7170330B2 (en) | Hysteresis comparator circuit | |
| US8508200B2 (en) | Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance | |
| US10474173B2 (en) | Voltage regulator having a phase compensation circuit | |
| JP2019160011A (en) | Voltage regulator | |
| US20100085034A1 (en) | Current Measurement Circuit, Current Detection Circuit And Saturation Prevention And Recovery Circuit For Operational Amplifier | |
| US20070222422A1 (en) | Power supply device and electrical device equipped with the same | |
| CN107305399B (en) | PMOS power electric crystal linear voltage decreasing regulator circuits | |
| JP4941718B2 (en) | Voltage shift circuit | |
| JP4255632B2 (en) | Electrical load disconnection detector | |
| JP2009053069A (en) | Temperature detection circuit | |
| CN112558680B (en) | Linear regulator and control circuit thereof | |
| WO2007080828A1 (en) | Negative output regulator circuit and electric device using same | |
| JP2007219901A (en) | Reference current source circuit | |
| US7535267B2 (en) | Output circuit and operational amplifier | |
| JP3827053B2 (en) | Constant voltage circuit with current limiting circuit | |
| US20020089346A1 (en) | Power supply for individually controlling discharge current and absorbing current as output current supplied to load | |
| US7843229B2 (en) | Signal output circuit | |
| US7589505B2 (en) | Power supply with reliable voltage feedback control independent of any ground voltage difference | |
| JP5003245B2 (en) | Voltage generator | |
| EP3101806A1 (en) | Variable gain amplifier circuit, controller of main amplifier and associated control method | |
| US20230268916A1 (en) | Semiconductor device | |
| JP5003176B2 (en) | Differential amplifier circuit | |
| US20150171808A1 (en) | Small signal amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4941718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |