JP2007219901A - Reference current source circuit - Google Patents
Reference current source circuit Download PDFInfo
- Publication number
- JP2007219901A JP2007219901A JP2006040529A JP2006040529A JP2007219901A JP 2007219901 A JP2007219901 A JP 2007219901A JP 2006040529 A JP2006040529 A JP 2006040529A JP 2006040529 A JP2006040529 A JP 2006040529A JP 2007219901 A JP2007219901 A JP 2007219901A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- source transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
本発明は基準電流源回路に係わり、特に消費電流の低減が図れる基準電流源回路に関する。 The present invention relates to a reference current source circuit, and more particularly to a reference current source circuit capable of reducing current consumption.
各種電子機器等に組み込まれるアナログ回路の多くは、回路のバイアス電流が不可欠であり、そのための基準電流源が存在する。この基準電流源は常に一定の基準電流(Iref)を出力する(例えば、特許文献1)。 In many analog circuits incorporated in various electronic devices, circuit bias current is indispensable, and there is a reference current source for that purpose. This reference current source always outputs a constant reference current (Iref) (for example, Patent Document 1).
従来、基準電流(Iref)を作る場合、通常は基準電圧(Vref)を基準に種々の抵抗体で電流変換して形成する。しかし、基準電圧(Vref)の電圧値(Vref値)が変動すると、基準電流(Iref)の電流値(Iref値)が変動し、Iref値を高精度に得難い。 Conventionally, when the reference current (Iref) is generated, the reference current (Iref) is usually formed by converting current with various resistors based on the reference voltage (Vref). However, if the voltage value (Vref value) of the reference voltage (Vref) varies, the current value (Iref value) of the reference current (Iref) varies, making it difficult to obtain the Iref value with high accuracy.
本発明の目的は基準電圧の変動によっても基準電流が変動し難い基準電流源回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
An object of the present invention is to provide a reference current source circuit in which the reference current hardly changes even when the reference voltage changes.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)基準電流源回路は、
第1の電圧源トランジスタのバイアス回路として第1のオペアンプの負帰還回路を用いている第1の帰還形定電圧回路と、
第2の電圧源トランジスタのバイアス回路として第2のオペアンプの正帰還回路を用いている第2の帰還形定電圧回路と、
基準抵抗と、
基準電圧が印加されるバイアス電圧入力端子と、
第1基準電圧が供給される第1基準電圧端子と、
第2基準電圧が供給される第2基準電圧端子とを有し、
前記第1の電圧源トランジスタの前記第1の端子は前記第1基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第2の端子と前記第2の電圧源トランジスタの前記第1の端子間には前記基準抵抗が直列に接続され、
前記第1の電圧源トランジスタの前記第1の端子と前記第2基準電圧端子との間には直列に2個の抵抗Ra,Rbが接続され、
前記第1のオペアンプの反転入力端子は前記バイアス電圧入力端子に接続され、
前記第2のオペアンプの反転入力端子は前記抵抗Raと前記抵抗Rbとの間のノードに接続され、
前記第2の電圧源トランジスタの前記第2の端子は前記第2基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第1の端子または/および前記第2の電圧源トランジスタの前記第2の端子には基準電流を出力するカレントミラー回路が接続されていることを特徴とする。また、前記基準抵抗の両端間の電位差をバイアス電圧以下(実用的に発生させることができる電圧差、例として1μV〜1V)とすることを特徴とする。
The following is a brief description of an outline of typical inventions disclosed in the present application.
(1) The reference current source circuit is
A first feedback type constant voltage circuit using a negative feedback circuit of a first operational amplifier as a bias circuit of the first voltage source transistor;
A second feedback type constant voltage circuit using a positive feedback circuit of a second operational amplifier as a bias circuit of the second voltage source transistor;
A reference resistance;
A bias voltage input terminal to which a reference voltage is applied;
A first reference voltage terminal to which a first reference voltage is supplied;
A second reference voltage terminal to which a second reference voltage is supplied;
The first terminal of the first voltage source transistor is connected to the first reference voltage terminal;
The reference resistor is connected in series between the second terminal of the first voltage source transistor and the first terminal of the second voltage source transistor,
Two resistors Ra and Rb are connected in series between the first terminal and the second reference voltage terminal of the first voltage source transistor,
An inverting input terminal of the first operational amplifier is connected to the bias voltage input terminal;
The inverting input terminal of the second operational amplifier is connected to a node between the resistor Ra and the resistor Rb,
The second terminal of the second voltage source transistor is connected to the second reference voltage terminal;
A current mirror circuit that outputs a reference current is connected to the first terminal of the first voltage source transistor and / or the second terminal of the second voltage source transistor. Further, the potential difference between both ends of the reference resistor is set to be equal to or less than a bias voltage (a voltage difference that can be generated practically, for example, 1 μV to 1 V).
本願において開示される発明のうち代表的なものによって得られる効果を簡単
に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)2つの差動電圧源(第1及び第2の帰還形定電圧回路)を用いることから、基準電圧(Vref)が変動しても2つの差動電圧源から出力される電圧の電圧差は不変である。この結果、Ra,Rbに流れる電流がRcに流れる電流に比較して10分の1の場合、基準電流(Iref)の変動も10分の1となり、高精度に基準電流(Iref)をアナログ回路に供給することができる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the means of (1), (a) since two differential voltage sources (first and second feedback type constant voltage circuits) are used, even if the reference voltage (Vref) fluctuates, The voltage difference between the voltages output from the dynamic voltage source is unchanged. As a result, when the current flowing through Ra and Rb is 1/10 of the current flowing through Rc, the fluctuation of the reference current (Iref) is also reduced to 1/10, and the reference current (Iref) is accurately converted to an analog circuit. Can be supplied to.
(b)また、温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体と単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い2種類の抵抗体を選択的に回路に用いることで、良好な温度特性を維持しつつ単位面積あたりの抵抗率が小さい抵抗体のみ使用する半導体集積回路のレイアウト面積より大きさを低減できる。2つの差動電圧源(第1及び第2の帰還形定電圧回路)から出力される電圧の電圧差をバイアス電圧以下(実用的に発生させることができる電圧差、例として1μV〜1V)とすることにより、基準電流源を構成する抵抗体の面積の縮小が可能になる。例えば、基準抵抗(変換抵抗)Rcに対して1.25Vを印加する場合に比較して、基準抵抗Rcの両端間の電位差を0.03Vとした場合、基準抵抗Rcの面積を約1/38に低減できる。この低減値は、バイアス電圧入力端子の基準電圧(Vref)のVref値(V1)を1.25Vとし、Raを100kΩ、Rbを4MΩ、Rcを10kΩとした場合である。ここで、Rcは温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体、RaとRbは、単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い特性を有する抵抗体である。 (B) Further, there are two types of resistors, which have good temperature characteristics but low resistivity per unit area, and have a resistivity per unit area larger than that of the resistor, but worse in temperature characteristics than the resistor. By selectively using the circuit, it is possible to reduce the size of the layout area of a semiconductor integrated circuit that uses only a resistor having a low resistivity per unit area while maintaining good temperature characteristics. The voltage difference between the voltages output from the two differential voltage sources (first and second feedback type constant voltage circuits) is equal to or less than the bias voltage (voltage difference that can be generated practically, for example, 1 μV to 1 V). By doing so, the area of the resistor constituting the reference current source can be reduced. For example, when the potential difference between both ends of the reference resistor Rc is 0.03 V, compared to the case where 1.25 V is applied to the reference resistor (conversion resistor) Rc, the area of the reference resistor Rc is about 1/38. Can be reduced. This reduced value is obtained when the Vref value (V1) of the reference voltage (Vref) at the bias voltage input terminal is 1.25 V, Ra is 100 kΩ, Rb is 4 MΩ, and Rc is 10 kΩ. Here, Rc is a resistor having a good temperature characteristic but a low resistivity per unit area, and Ra and Rb have a higher resistivity per unit area than the resistor but a temperature characteristic worse than that of the resistor. It is a resistor having
(c)温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体を適用する基準抵抗(変換抵抗)Rcでは、基準抵抗Rcの両端間の電位差をバイアス電圧以下(実用的に発生させることができる電圧差、例として1μV〜1V)と小さくすることから、良好な温度特性を維持しつつ消費電流の低減が図れる。 (C) In a reference resistor (conversion resistor) Rc to which a resistor having a good temperature characteristic but a low resistivity per unit area is applied, a potential difference between both ends of the reference resistor Rc is less than a bias voltage (practically generated). Therefore, the current consumption can be reduced while maintaining good temperature characteristics.
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.
図1は本発明の実施例1である基準電流源回路を示す回路図である。基準電圧源回路1は、図1に示すように、2つの差動電圧源として第1の帰還形定電圧回路10及び第2の帰還形定電圧回路20を有している。第1の帰還形定電圧回路10は第1のオペアンプ(OP1)11と、この第1のオペアンプ11の出力端子に接続される第1の電圧源トランジスタ(Tr1)12からなっている。第1の電圧源トランジスタ12は、例えば、PMOSからなり、制御端子(ゲート電極)が第1のオペアンプ11の出力端子に接続されている。
FIG. 1 is a circuit diagram showing a reference current source circuit which is Embodiment 1 of the present invention. As shown in FIG. 1, the reference voltage source circuit 1 includes a first feedback type
第2の帰還形定電圧回路20は第2のオペアンプ(OP2)21と、この第2のオペアンプ21の出力端子に接続される第2の電圧源トランジスタ(Tr2)22からなっている。第2の電圧源トランジスタ22は、例えば、NMOSからなり、制御端子(ゲート電極)が第2のオペアンプ21の出力端子に接続されている。
The second feedback type
第1の電圧源トランジスタ12の第1の端子(ドレイン電極)と、第1基準電圧(電源)が供給される第1基準電圧端子(電源端子)2との間には、基準電流(Iref)を出力するカレントミラー回路40が接続されている。カレントミラー回路40は、制御端子(ゲート電極)同士が接続された同一の特性を有するPMOS41,42を有する。PMOS41の制御端子は第1の電圧源トランジスタ12の第1の端子に接続されている。また、両方のPMOS41,42の第1の端子(ドレイン電極)は第1基準電圧端子2に接続されている。これによりカレントミラー回路40が構成され、PMOS42の第2の端子(ソース電極)から基準電流(Iref)が出力される。このカレントミラー回路40は基準電流(Iref)を負荷に吐出する吐出形である。
Between a first terminal (drain electrode) of the first
一方、第1の電圧源トランジスタ12の第2の端子(ソース電極)と、第2の電圧源トランジスタ22の第1の端子(ドレイン電極)間には基準抵抗(変換抵抗)50が直列に接続されている。基準抵抗(Rc)50と第1の電圧源トランジスタ12との交点部分(ノード)aでの電圧はVaとなり、基準抵抗(Rc)50と第2の電圧源トランジスタ22とのノードbでの電圧はVbとなる。
On the other hand, a reference resistor (conversion resistor) 50 is connected in series between the second terminal (source electrode) of the first
また、第1の電圧源トランジスタ12の第1の端子と、第2基準電圧(接地電位、グランド)が供給される第2基準電圧端子(グランド端子)3との間には2個の抵抗Ra,抵抗Rbが直列に接続されている。そして、第1の電圧源トランジスタ12の第1の端子と、第1のオペアンプ11の非反転入力端子(+)が接続されている。また、抵抗Raと抵抗Rbの抵抗分圧による電圧が第2のオペアンプ21の反転入力端子(−)に印加されるようになっている。即ち、抵抗Raと前記抵抗Rbとの間のノードcと、第2のオペアンプ21の反転入力端子(−)が接続されている。ノードcの電圧をV2とする。また、ノードaから第1のオペアンプ11及び抵抗Raに向かって流れる電流をI1とし、ノードaから基準抵抗(Rc)50に向かって流れる電流をI2とする。第1のオペアンプ11の反転入力端子(−)は基準電圧(Vref)が印加されるバイアス電圧入力端子4に接続されている。これにより、第1の帰還形定電圧回路10は第1の電圧源トランジスタ12のバイアス回路として第1のオペアンプ11の負帰還回路を用いる構造となる。基準電圧(Vref)としてV1が供給される。カレントミラー回路40のPMOS42の第2の端子からIref値を有する基準電流(Iref)が出力される。
Two resistors Ra are provided between the first terminal of the first
さらに、第2の帰還形定電圧回路20の第2の電圧源トランジスタ22の第2の端子(ソース電極)は第2基準電位端子3に接続されている。また、ノードbと第2のオペアンプ21の非反転入力端子(+)が接続されている。これにより、第2の帰還形定電圧回路20は第2の電圧源トランジスタ22のバイアス回路として第2のオペアンプ21の正帰還回路を用いる構造となる。
Further, the second terminal (source electrode) of the second
つぎに、回路動作における電流及び電圧の関係について説明する。
第1の帰還形定電圧回路10でVaを作り、第2の帰還形定電圧回路20でVbを作り、基準抵抗(Rc)50に対してVa−Vbを印加する。
Next, the relationship between current and voltage in circuit operation will be described.
Va is generated by the first feedback
オペアンプの直流電流(DC)のオフセットを0とした場合
Va=V1、Vb=V2、Iref=I1+I2となる。
When the offset of the direct current (DC) of the operational amplifier is 0, Va = V1, Vb = V2, and Iref = I1 + I2.
従って、I1は次式で与えられる。
また、V2は次式で与えられる。
また、I2は次式で与えられる。
ここで、一例について説明する。
V1=1.25V、Ra=100kΩ、Rb=4MΩ、Rc=10kΩとした場合、Va=1.25Vとなる。
Here, an example will be described.
When V1 = 1.25 V, Ra = 100 kΩ, Rb = 4 MΩ, and Rc = 10 kΩ, Va = 1.25V.
従って、
また、
V2=305n×4M≒1.22となる。
Also,
V2 = 305n × 4M≈1.22.
従って、
また、Iref=305nA+3μA≒3.3μAとなる。 Further, Iref = 305 nA + 3 μA≈3.3 μA.
基準電流源回路1では基準抵抗(Rc)50が10kΩで、基準電流(Iref)が3.3μAを実現できるが、1.25VをそのままV−I変換した場合、
実施例1によれば以下の効果を有する。
(1)2つの差動電圧源(第1及び第2の帰還形定電圧回路)を用いることから、基準電圧(Vref)が変動しても2つの差動電圧源から出力される電圧の電圧差は不変である。この結果、Ra,Rbに流れる電流がRcに流れる電流に比較して10分の1の場合、基準電流(Iref)の変動も10分の1となり、高精度に基準電流(Iref)をアナログ回路に供給することができる。
Example 1 has the following effects.
(1) Since two differential voltage sources (first and second feedback type constant voltage circuits) are used, the voltage of the voltage output from the two differential voltage sources even if the reference voltage (Vref) fluctuates. The difference is unchanged. As a result, when the current flowing through Ra and Rb is 1/10 of the current flowing through Rc, the fluctuation of the reference current (Iref) is also reduced to 1/10, and the reference current (Iref) is accurately converted to an analog circuit. Can be supplied to.
(2)また、温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体と単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い2種類の抵抗体を選択的に回路に用いることで良好な温度特性を維持しつつ、単位面積あたりの抵抗率が小さい抵抗体のみを使用する半導体集積回路よりレイアウト面積を低減できる。2つの差動電圧源(第1及び第2の帰還形定電圧回路)から出力される電圧の電圧差をバイアス電圧以下(実用的に発生させることができる電圧差、例として1μV〜1V)とすることにより、基準電流源を構成する抵抗体の面積の縮小が可能になる。例えば、基準抵抗(変換抵抗)Rcに対して1.25Vを印加する場合に比較して、基準抵抗Rcの両端間の電位差を0.03Vとした場合、基準抵抗Rcの面積を約1/38に低減できる。この低減値は、バイアス電圧入力端子の基準電圧(Vref)のVref値(V1)を1.25Vとし、Raを100kΩ、Rbを4MΩ、Rcを10kΩとした場合である。なお、ここで、Rcは温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体、RaとRbは、単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い特性を有する抵抗体である。 (2) Also, there are two types of resistors, which have good temperature characteristics but a low resistivity per unit area, and a resistance per unit area that is greater than that of the resistor but that is worse than that of the resistor. By selectively using the circuit, the layout area can be reduced as compared with a semiconductor integrated circuit using only a resistor having a low resistivity per unit area while maintaining good temperature characteristics. The voltage difference between the voltages output from the two differential voltage sources (first and second feedback type constant voltage circuits) is equal to or less than the bias voltage (voltage difference that can be generated practically, for example, 1 μV to 1 V). By doing so, the area of the resistor constituting the reference current source can be reduced. For example, when the potential difference between both ends of the reference resistor Rc is 0.03 V, compared to the case where 1.25 V is applied to the reference resistor (conversion resistor) Rc, the area of the reference resistor Rc is about 1/38. Can be reduced. This reduced value is obtained when the Vref value (V1) of the reference voltage (Vref) at the bias voltage input terminal is 1.25 V, Ra is 100 kΩ, Rb is 4 MΩ, and Rc is 10 kΩ. Here, Rc is a resistor having a good temperature characteristic but a low resistivity per unit area, and Ra and Rb have a resistivity per unit area larger than that of the resistor, but a temperature characteristic is higher than that of the resistor. It is a resistor having bad characteristics.
(3)温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体を適用する基準抵抗(変換抵抗)Rcでは、基準抵抗Rcの両端間の電位差をバイアス電圧以下(実用的に発生させることができる電圧差、例として1μV〜1V)と小さくすることから、良好な温度特性を維持しつつ消費電流の低減が図れる。 (3) In a reference resistor (conversion resistor) Rc to which a resistor having a good temperature characteristic but a low resistivity per unit area is applied, a potential difference between both ends of the reference resistor Rc is less than a bias voltage (practically generated). Therefore, the current consumption can be reduced while maintaining good temperature characteristics.
(4)基準電流源回路1では、第1の帰還形定電圧回路10の第1の電圧源トランジスタ12をPMOSで形成していることからNMOSで構成する場合に比較して、オペアンプが印加できるゲート電極対ソース電極間電位を大きくできる。よってトランジスタサイズ低減と動作可能電圧範囲を拡大できる効果を有する。また、第2の帰還形定電圧回路20の第2の電圧源トランジスタ22をNMOSで形成していることからPMOSで構成する場合に比較して、オペアンプが印加できるゲート電極対ソース電極間電位を大きくできる。よってトランジスタサイズ低減と動作可能電圧範囲を拡大できる効果を有する。
(4) In the reference current source circuit 1, since the first
図2は本発明の実施例2である基準電流源回路を示す回路図である。
実施例2の基準電流源回路1は、実施例1の基準電流源回路1において、基準電流(Iref)を出力するカレントミラー回路を第1の電圧源トランジスタ12側に設けず、第2の電圧源トランジスタ22側に設ける構成になっている。他の部分は実施例1の基準電流源回路1と同じである。
FIG. 2 is a circuit diagram showing a reference current source circuit which is
The reference current source circuit 1 according to the second embodiment is different from the reference current source circuit 1 according to the first embodiment in that a current mirror circuit that outputs a reference current (Iref) is not provided on the first
実施例2の基準電流源回路1では、第1の帰還形定電圧回路10の第1の電圧源トランジスタ12の第1の端子(ドレイン電極)は直接第1基準電位端子2に接続されている。そして、第2の帰還形定電圧回路20の第1の電圧源トランジスタ12の第2の端子(ソース電極)と、グランドとなる第2基準電位端子3との間にカレントミラー回路60を接続した構造になっている。
In the reference current source circuit 1 of the second embodiment, the first terminal (drain electrode) of the first
カレントミラー回路60は、制御端子(ゲート電極)同士が接続された同一の特性を有するNMOS61,62を有する。NMOS61の制御端子は第2の電圧源トランジスタ22の第2の端子(ソース電極)に接続されている。また、両方のNMOS61,62の第2の端子(ソース電極)は第2基準電位端子3に接続されている。これによりカレントミラー回路60が構成され、NMOS62の第1の端子(ドレイン電極)から基準電流(Iref)を吸い込むようになっている。このカレントミラー回路60は基準電流(Iref)を負荷から吸い込む吸込形である。
The
実施例2によれば、実施例1と同様に基準電圧の変動によっても基準電流が変動し難い基準電流源回路を提供することができる。即ち、実施例2の基準電流源回路1は、基準電流(Iref)出力をNMOSにしたことから、基準電流(Iref)からI1を除外できるため、V1の影響を受けない。また、実施例2の基準電流源回路1においても実施例1の基準電流源回路1と同様に温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体と単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い2種類の抵抗体を選択的に回路に用いることで良好な温度特性を維持しつつ、消費電流の低減及び回路面積の低減が達成できる。 According to the second embodiment, as in the first embodiment, it is possible to provide a reference current source circuit in which the reference current hardly changes even when the reference voltage varies. That is, the reference current source circuit 1 of the second embodiment is not affected by V1 because I1 can be excluded from the reference current (Iref) because the reference current (Iref) output is NMOS. Also, the reference current source circuit 1 of the second embodiment has a good temperature characteristic but a low resistivity per unit area and a resistivity per unit area as in the reference current source circuit 1 of the first embodiment. By selectively using two types of resistors, which are larger than the resistor but having a temperature characteristic worse than that of the resistor, in the circuit, it is possible to reduce current consumption and circuit area while maintaining good temperature characteristics.
図3は本発明の実施例3である基準電流源回路を示す回路図である。
実施例3の基準電流源回路1は、実施例1において、抵抗Ra,抵抗Rbは第1の電圧源トランジスタ12の第2の端子と第2基準電位端子3との間に設けることなく、バイアス電圧入力端子4と第2基準電位端子3との間に抵抗Ra,抵抗Rbと直列に接続した構成になっている。そして、抵抗Ra,抵抗Rbの抵抗分圧電圧を第2の帰還形定電圧回路20の反転入力端子(−)に印加する構造になっている。換言するならば、抵抗Raと抵抗Rbのノードcと第2のオペアンプ21の反転入力端子(−)を接続したものである。
FIG. 3 is a circuit diagram showing a reference current source circuit which is
The reference current source circuit 1 according to the third embodiment is the same as the first embodiment except that the resistor Ra and the resistor Rb are not provided between the second terminal of the first
実施例3では、第1の電圧源トランジスタ12の第1の端子(ドレイン電極)と第1基準電位端子2との間に、図1で示す吐出形のカレントミラー回路40を接続し、第2の電圧源トランジスタ22の第2の端子(ソース電極)と第2基準電位端子3との間に、図2で示す吸込形のカレントミラー回路60を接続してカレントミラー回路構成の出力構造としている。
In the third embodiment, the ejection-type
実施例3の基準電流源回路1は、抵抗RaにV1を入れるタイプであることから、基準電流(Iref)のV1依存がなくなり、より高精度に基準電流(Iref)を出力することができる。 Since the reference current source circuit 1 according to the third embodiment is a type in which V1 is inserted into the resistor Ra, the reference current (Iref) is not dependent on V1 and the reference current (Iref) can be output with higher accuracy.
実施例3によれば、実施例1と同様に基準電圧の変動によっても基準電流が変動し難い基準電流源回路を提供することができるとともに、温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体と単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い2種類の抵抗体を選択的に回路に用いることで良好な温度特性を維持しつつ、消費電流の低減及び回路面積の低減が達成できる。 According to the third embodiment, as in the first embodiment, it is possible to provide a reference current source circuit in which the reference current does not easily fluctuate even when the reference voltage fluctuates, and the temperature characteristics are good but the resistivity per unit area is good. While maintaining good temperature characteristics by selectively using in the circuit two types of resistors that have a smaller resistance and a resistivity per unit area that is greater than that of the resistor, but with a temperature characteristic that is worse than that of the resistor, consumption is maintained. Reduction of current and circuit area can be achieved.
なお、実施例3の基準電流源回路1を半導体チップにモノリシックに形成した段階では、第1のオペアンプ11と第2のオペアンプ21のDCオフセット次第ではVbがVaより高くなり、回路動作しない場合がある。このような場合、基準抵抗(Rc)50の抵抗値を調整できる構造、例えば、フユーズトリミングできる構造にしておき、回路動作しない場合Va及びVbが適正になるようにフユーズトリミングすることによって基準電流源回路1を正しく動作させることができる。
Note that at the stage where the reference current source circuit 1 according to the third embodiment is monolithically formed on a semiconductor chip, Vb becomes higher than Va depending on the DC offset of the first
図4は本発明の実施例4である基準電流源回路を示す回路図である。
実施例4の基準電流源回路1は、実施例1の基準電流源回路1において、基準電圧(Vref)をバイアス電圧入力端子4に供給する構成ではなく、電源を抵抗分圧して基準電圧(Vref)を生成する回路である。即ち、図4に示すように、電源が供給される第1基準電位端子2とグランドとなる第2基準電位端子3との間に、抵抗Rd,抵抗Ra,抵抗Rbを直列に接続し、抵抗Rdと抵抗Raとの間のノードdと第1のオペアンプ11の反転入力端子(−)を接続する構造になっている。ノードdの電圧が基準電圧(Vref)となる。また、抵抗Raと抵抗Rbの間のノードcは、実施例3と同様に第2のオペアンプ21の反転入力端子(−)に接続されている。
FIG. 4 is a circuit diagram showing a reference current source circuit which is Embodiment 4 of the present invention.
The reference current source circuit 1 according to the fourth embodiment is not configured to supply the reference voltage (Vref) to the bias voltage input terminal 4 in the reference current source circuit 1 according to the first embodiment. ). That is, as shown in FIG. 4, a resistor Rd, a resistor Ra, and a resistor Rb are connected in series between a first reference
実施例4の基準電流源回路1は、バイアス電圧入力端子4を設けなくともよい利点がある。実施例4によれば、実施例1と同様に基準電圧の変動によっても基準電流が変動し難い基準電流源回路を提供することができるとともに、温度特性が良好であるが単位面積あたりの抵抗率が小さい抵抗体と単位面積あたりの抵抗率が前記抵抗体より大きいが温度特性が前記抵抗体より悪い2種類の抵抗体を選択的に回路に用いることで良好な温度特性を維持しつつ、消費電流の低減及び回路面積の低減が達成できる。 The reference current source circuit 1 according to the fourth embodiment has an advantage that the bias voltage input terminal 4 need not be provided. According to the fourth embodiment, as in the first embodiment, it is possible to provide a reference current source circuit in which the reference current hardly changes even when the reference voltage fluctuates, and has a good temperature characteristic but a resistivity per unit area. While maintaining good temperature characteristics by selectively using in the circuit two types of resistors that have a smaller resistance and a resistivity per unit area that is greater than that of the resistor, but with a temperature characteristic that is worse than that of the resistor, consumption is maintained. Reduction of current and circuit area can be achieved.
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。なお、実施例1の基準電流源回路1における基準電流(Iref)を出力する出力回路を、実施例3のように吐出形のカレントミラー回路40と、吸込形のカレントミラー回路60で構成してもよいことは勿論である。
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor. The output circuit that outputs the reference current (Iref) in the reference current source circuit 1 of the first embodiment is configured by the discharge-type
1…基準電流源回路、2…第1基準電位端子、3…第2基準電位端子、4…バイアス電圧入力端子、10…第1の帰還形定電圧回路、11…第1のオペアンプ、12…第1の電圧源トランジスタ、20…第2の帰還形定電圧回路、21…第2のオペアンプ、22…第2の電圧源トランジスタ、40…カレントミラー回路、41,42…PMOS、50…基準抵抗(変換抵抗)、60…カレントミラー回路、61,62…NMOS。 DESCRIPTION OF SYMBOLS 1 ... Reference current source circuit, 2 ... 1st reference potential terminal, 3 ... 2nd reference potential terminal, 4 ... Bias voltage input terminal, 10 ... 1st feedback type constant voltage circuit, 11 ... 1st operational amplifier, 12 ... 1st voltage source transistor, 20... Second feedback type constant voltage circuit, 21... Second operational amplifier, 22... Second voltage source transistor, 40... Current mirror circuit, 41 and 42. (Conversion resistance), 60... Current mirror circuit, 61, 62... NMOS.
Claims (5)
第2の電圧源トランジスタのバイアス回路として第2のオペアンプの正帰還回路を用いている第2の帰還形定電圧回路と、
基準抵抗と、
基準電圧が印加されるバイアス電圧入力端子と、
第1基準電圧が供給される第1基準電圧端子と、
第2基準電圧が供給される第2基準電圧端子とを有し、
前記第1の電圧源トランジスタの前記第1の端子は前記第1基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第2の端子と前記第2の電圧源トランジスタの前記第1の端子間には前記基準抵抗が直列に接続され、
前記第1の電圧源トランジスタの前記第1の端子と前記第2基準電圧端子との間には直列に2個の抵抗Ra,Rbが接続され、
前記第1のオペアンプの反転入力端子は前記バイアス電圧入力端子に接続され、
前記第2のオペアンプの反転入力端子は前記抵抗Raと前記抵抗Rbとの間のノードに接続され、
前記第2の電圧源トランジスタの前記第2の端子は前記第2基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第1の端子または/および前記第2の電圧源トランジスタの前記第2の端子には基準電流を出力するカレントミラー回路が接続されていることを特徴とする基準電流源回路。 A first feedback type constant voltage circuit using a negative feedback circuit of a first operational amplifier as a bias circuit of the first voltage source transistor;
A second feedback type constant voltage circuit using a positive feedback circuit of a second operational amplifier as a bias circuit of the second voltage source transistor;
A reference resistance;
A bias voltage input terminal to which a reference voltage is applied;
A first reference voltage terminal to which a first reference voltage is supplied;
A second reference voltage terminal to which a second reference voltage is supplied;
The first terminal of the first voltage source transistor is connected to the first reference voltage terminal;
The reference resistor is connected in series between the second terminal of the first voltage source transistor and the first terminal of the second voltage source transistor,
Two resistors Ra and Rb are connected in series between the first terminal and the second reference voltage terminal of the first voltage source transistor,
An inverting input terminal of the first operational amplifier is connected to the bias voltage input terminal;
The inverting input terminal of the second operational amplifier is connected to a node between the resistor Ra and the resistor Rb,
The second terminal of the second voltage source transistor is connected to the second reference voltage terminal;
A current mirror circuit that outputs a reference current is connected to the first terminal of the first voltage source transistor and / or the second terminal of the second voltage source transistor. Current source circuit.
前記第2の電圧源トランジスタの前記第2の端子と前記第2基準電圧端子との間には基準電流を吸い込むカレントミラー回路が接続されていることを特徴とする請求項1に記載の基準電流源回路。 A current mirror circuit for discharging a reference current is connected between the first terminal of the first voltage source transistor and the first reference voltage terminal,
2. The reference current according to claim 1, wherein a current mirror circuit that sucks a reference current is connected between the second terminal of the second voltage source transistor and the second reference voltage terminal. Source circuit.
第2の電圧源トランジスタのバイアス回路として第2のオペアンプの正帰還回路を用いている第2の帰還形定電圧回路と、
基準抵抗と、
基準電圧が印加されるバイアス電圧入力端子と、
第1基準電圧が供給される第1基準電圧端子と、
第2基準電圧が供給される第2基準電圧端子とを有し、
前記バイアス電圧入力端子と前記第2基準電圧端子との間には直列に2個の抵抗Ra,Rbが接続され、
前記第1のオペアンプの反転入力端子は前記バイアス電圧入力端子に接続され、
前記第2のオペアンプの反転入力端子は前記抵抗Raと前記抵抗Rbとの間のノードに接続され、
前記第1の電圧源トランジスタの前記第1の端子は前記第1基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第2の端子と前記第2の電圧源トランジスタの前記第1の端子間には前記基準抵抗が直列に接続され、
前記第2の電圧源トランジスタの前記第2の端子は前記第2基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第1の端子または/および前記第2の電圧源トランジスタの前記第2の端子には基準電流を出力するカレントミラー回路が接続されていることを特徴とする基準電流源回路。 A first feedback type constant voltage circuit using a negative feedback circuit of a first operational amplifier as a bias circuit of the first voltage source transistor;
A second feedback type constant voltage circuit using a positive feedback circuit of a second operational amplifier as a bias circuit of the second voltage source transistor;
A reference resistance;
A bias voltage input terminal to which a reference voltage is applied;
A first reference voltage terminal to which a first reference voltage is supplied;
A second reference voltage terminal to which a second reference voltage is supplied;
Two resistors Ra and Rb are connected in series between the bias voltage input terminal and the second reference voltage terminal,
An inverting input terminal of the first operational amplifier is connected to the bias voltage input terminal;
The inverting input terminal of the second operational amplifier is connected to a node between the resistor Ra and the resistor Rb,
The first terminal of the first voltage source transistor is connected to the first reference voltage terminal;
The reference resistor is connected in series between the second terminal of the first voltage source transistor and the first terminal of the second voltage source transistor,
The second terminal of the second voltage source transistor is connected to the second reference voltage terminal;
A current mirror circuit that outputs a reference current is connected to the first terminal of the first voltage source transistor and / or the second terminal of the second voltage source transistor. Current source circuit.
第2の電圧源トランジスタのバイアス回路として第2のオペアンプの正帰還回路を用いている第2の帰還形定電圧回路と、
基準抵抗と、
第1基準電圧が供給される第1基準電圧端子と、
第2基準電圧が供給される第2基準電圧端子とを有し、
前記第1基準電圧端子と前記第2基準電圧端子との間には直列に3個の抵抗Ra,Rb,Rcが接続され、
前記抵抗Raと前記抵抗Rbとの間のノードは前記第1のオペアンプの反転入力端子に接続されて基準電圧を供給するように構成され、
前記抵抗Rbと前記抵抗Rcとの間のノードは前記第2のオペアンプの反転入力端子に接続され、
前記第1の電圧源トランジスタの前記第1の端子は前記第1基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第2の端子と前記第2の電圧源トランジスタの前記第1の端子間には前記基準抵抗が直列に接続され、
前記第2の電圧源トランジスタの前記第2の端子は前記第2基準電圧端子に接続され、
前記第1の電圧源トランジスタの前記第1の端子または/および前記第2の電圧源トランジスタの前記第2の端子には基準電流を出力するカレントミラー回路が接続されていることを特徴とする基準電流源回路。
A first feedback type constant voltage circuit using a negative feedback circuit of a first operational amplifier as a bias circuit of the first voltage source transistor;
A second feedback type constant voltage circuit using a positive feedback circuit of a second operational amplifier as a bias circuit of the second voltage source transistor;
A reference resistance;
A first reference voltage terminal to which a first reference voltage is supplied;
A second reference voltage terminal to which a second reference voltage is supplied;
Three resistors Ra, Rb, Rc are connected in series between the first reference voltage terminal and the second reference voltage terminal,
A node between the resistor Ra and the resistor Rb is connected to an inverting input terminal of the first operational amplifier and configured to supply a reference voltage;
A node between the resistor Rb and the resistor Rc is connected to an inverting input terminal of the second operational amplifier,
The first terminal of the first voltage source transistor is connected to the first reference voltage terminal;
The reference resistor is connected in series between the second terminal of the first voltage source transistor and the first terminal of the second voltage source transistor,
The second terminal of the second voltage source transistor is connected to the second reference voltage terminal;
A current mirror circuit that outputs a reference current is connected to the first terminal of the first voltage source transistor and / or the second terminal of the second voltage source transistor. Current source circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040529A JP2007219901A (en) | 2006-02-17 | 2006-02-17 | Reference current source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040529A JP2007219901A (en) | 2006-02-17 | 2006-02-17 | Reference current source circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007219901A true JP2007219901A (en) | 2007-08-30 |
Family
ID=38497124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040529A Pending JP2007219901A (en) | 2006-02-17 | 2006-02-17 | Reference current source circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007219901A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102023670B (en) * | 2009-09-09 | 2013-11-06 | 中国科学院微电子研究所 | Reference current generating circuit |
CN101884020B (en) * | 2007-12-12 | 2013-11-27 | 桑迪士克科技股份有限公司 | Current mirror device and method |
CN104090616A (en) * | 2014-07-07 | 2014-10-08 | 四川和芯微电子股份有限公司 | Current source circuit |
KR20240080115A (en) | 2022-11-29 | 2024-06-05 | 에이블릭 가부시키가이샤 | Reference current source |
-
2006
- 2006-02-17 JP JP2006040529A patent/JP2007219901A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101884020B (en) * | 2007-12-12 | 2013-11-27 | 桑迪士克科技股份有限公司 | Current mirror device and method |
US8786359B2 (en) | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
CN102023670B (en) * | 2009-09-09 | 2013-11-06 | 中国科学院微电子研究所 | Reference current generating circuit |
CN104090616A (en) * | 2014-07-07 | 2014-10-08 | 四川和芯微电子股份有限公司 | Current source circuit |
KR20240080115A (en) | 2022-11-29 | 2024-06-05 | 에이블릭 가부시키가이샤 | Reference current source |
EP4379497A1 (en) | 2022-11-29 | 2024-06-05 | ABLIC Inc. | Reference current source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008472B2 (en) | Voltage regulator | |
JP2008015925A (en) | Reference voltage generation circuit | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
US8026756B2 (en) | Bandgap voltage reference circuit | |
JP2002199702A (en) | Power converter with freely adjustable output voltage | |
JP2008305150A (en) | Bandgap circuit | |
US20050184805A1 (en) | Differential amplifier circuit | |
JP2005134145A (en) | Temperature sensor circuit | |
JP2008288900A (en) | Differential amplifier | |
JP2007188245A (en) | Reference voltage generating circuit and semiconductor integrated device | |
JP2006351945A (en) | Semiconductor laser drive circuit | |
JP2007219901A (en) | Reference current source circuit | |
US7262649B2 (en) | Hysteresis comparator | |
JP2005322105A (en) | Constant voltage output circuit | |
JP2010003115A (en) | Constant current circuit | |
JP4607482B2 (en) | Constant current circuit | |
US6686795B2 (en) | Compact self-biasing reference current generator | |
JP2004274207A (en) | Bias voltage generator circuit and differential amplifier | |
US11237586B2 (en) | Reference voltage generating circuit | |
JP2002074967A (en) | Step-down power-supply circuit | |
JP5008846B2 (en) | Electronic circuit | |
JP3907640B2 (en) | Overcurrent protection circuit | |
JP2005130020A (en) | Analog level shifter | |
JP2021096554A (en) | Constant current circuit | |
KR0173944B1 (en) | Comparators with Hysteresis |