JP5003245B2 - Voltage generator - Google Patents
Voltage generator Download PDFInfo
- Publication number
- JP5003245B2 JP5003245B2 JP2007090835A JP2007090835A JP5003245B2 JP 5003245 B2 JP5003245 B2 JP 5003245B2 JP 2007090835 A JP2007090835 A JP 2007090835A JP 2007090835 A JP2007090835 A JP 2007090835A JP 5003245 B2 JP5003245 B2 JP 5003245B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- output current
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、負荷への出力電流の制限機能と測定機能とを持った電圧発生装置であり、具体的には、出力電流の電流量を所定の範囲内に制限して負荷に電圧を印加すると共に、負荷に流れる出力電流を測定する電圧発生装置に関し、詳しくは、出力電流の出力範囲に影響されずに、出力電流を精度よく測定することができる電圧発生装置に関するものである。 The present invention is a voltage generator having a function of limiting an output current to a load and a function of measuring, and specifically, applying a voltage to a load by limiting the amount of output current within a predetermined range. In addition, the present invention relates to a voltage generator that measures an output current flowing through a load, and more particularly to a voltage generator that can accurately measure the output current without being affected by the output range of the output current.
図８は、従来の電圧発生装置の構成を示した図である（例えば、特許文献１、２参照）。図８において、電圧発生装置は、負荷Ｌｏａｄを接続するための出力端子（出力端子Ｈｉ、出力端子Ｌｏ）を有し、この端子Ｈｉと端子Ｌｏ間の負荷Ｌｏａｄに所定の電圧を印加する。なお、負荷Ｌｏａｄは、電圧発生装置には含まれない。
FIG. 8 is a diagram showing a configuration of a conventional voltage generator (see, for example,
電圧源１０は、所望の電圧レベルの電圧Ｖｉを出力する。演算増幅器（Operational Amplifier：以下、オペアンプまたはアンプと略す）Ａ１は、アンプＡ２と抵抗Ｒ２の負帰還ループと、抵抗Ｒ１で、反転増幅回路を構成している。
The
抵抗Ｒ１は、電圧源１０とアンプＡ１の反転入力端子との間に設けられる。抵抗Ｒ２は、アンプＡ２の出力端子とアンプＡ１の反転入力端子との間に設けられる。アンプＡ２は、利得が”×１”倍の差動アンプであり、端子Ｈｉと端子Ｌｏとの電圧が差動入力され、負荷Ｌｏａｄに印加される電圧Ｖｏを出力する。
The resistor R1 is provided between the
シャント抵抗ＲＳは、端子Ｌｏと共通電位ＣＯＭ間に設けられる。電圧測定部２０は、シャント抵抗ＲＳと並列に設けられる。
The shunt resistor RS is provided between the terminal Lo and the common potential COM. The
電圧源１１は、一定の電圧レベルの参照電圧Ｖｌｉｍを出力する。アンプＡ３は、非反転入力端子が端子Ｌｏに接続され、反転入力端子が電圧源１１に接続され、出力端子がダイオードＤ１を介してアンプＡ１の反転入力端子に接続される。このアンプＡ３、ダイオードＤ１によって、負荷Ｌｏａｄに流れる出力電流Ｉｏを制限する。
The
このような装置の動作を説明する。
まず、負荷Ｌｏａｄに出力電圧Ｖｏを印加する動作を説明する。
アンプＡ１に接続される抵抗Ｒ１，Ｒ２の比によってアンプＡ１が、電圧源１０からの電圧Ｖｉを所定の出力電圧Ｖｏにして負荷Ｌｏａｄに印加する。また、アンプＡ１の出力端子から出力電流Ｉｏが、負荷Ｌｏａｄ、抵抗ＲＳの順に流れる。出力電流Ｉｏの電流量は、負荷Ｌｏａｄの大きさによる。
The operation of such an apparatus will be described.
First, an operation for applying the output voltage Vo to the load Load will be described.
The amplifier A1 sets the voltage Vi from the
次に、負荷Ｌｏａｄに流れる出力電流Ｉｏを所定の範囲内に制限させる動作を説明する。
抵抗ＲＳによって出力電流Ｉｏに比例した電圧ＶＬが、電圧源１１の電圧Ｖｌｉｍを超えた場合、つまり、出力電流Ｉｏが所定の範囲を超えた場合、アンプＡ３の出力は＋方向（正側）に上昇しダイオードＤ１をオン状態にする。ここで、電圧Ｖｌｉｍ，ＶＬが入力されるアンプＡ３の利得が十分に大きいとする。
Next, an operation for limiting the output current Io flowing through the load Load within a predetermined range will be described.
When the voltage VL proportional to the output current Io by the resistor RS exceeds the voltage Vlim of the
そして、ダイオードＤ１がオンしたことにより、（ダイオードＤ１−アンプＡ１−負荷Ｌｏａｄ−抵抗ＲＳ）の負帰還ループをもつアンプＡ３による反転増幅回路が形成される。よって、アンプＡ３が、電圧ＶＬと参照電圧Ｖｌｉｍとが等しくなるように制御するため、出力電流Ｉｏが一定になる。 When the diode D1 is turned on, an inverting amplifier circuit including an amplifier A3 having a negative feedback loop of (diode D1-amplifier A1-load Load-resistance RS) is formed. Therefore, since the amplifier A3 controls the voltage VL and the reference voltage Vlim to be equal, the output current Io becomes constant.
負荷Ｌｏａｄの減少または出力電圧Ｖｏの変更により出力電流Ｉｏが減少し、電圧ＶＬが参照電圧Ｖｌｉｍを下回った場合には、アンプＡ３の出力が−方向（負側）に下降し、ダイオードＤ１をオフ状態にする。これにより、（アンプＡ２−抵抗Ｒ２）の負帰還ループをもつアンプＡ１による反転増幅回路が再び支配的となり、所定の出力電圧Ｖｏを負荷Ｌｏａｄに印加する。 When the output current Io decreases due to a decrease in the load Load or a change in the output voltage Vo, and the voltage VL falls below the reference voltage Vlim, the output of the amplifier A3 decreases in the negative direction (negative side), and the diode D1 is turned off. Put it in a state. As a result, the inverting amplification circuit by the amplifier A1 having the negative feedback loop of (Amplifier A2-Resistance R2) becomes dominant again, and the predetermined output voltage Vo is applied to the load Load.
次に、負荷Ｌｏａｄに流れる出力電流Ｉｏを測定する動作を説明する。
電圧測定部２０内のＡＤ変換器（図示せず）が、抵抗ＲＳ間で生ずる電圧ＶＬをデジタルデータに変換する。そして、演算部（図示せず）が、ＡＤ変換器（図示せず）からのデジタルデータに所定の係数をかけて電圧値に変換し、抵抗ＲＳの抵抗値と変換した電圧値とから抵抗ＲＳに流れる電流、すなわち出力電流Ｉｏを求める。さらに、求めた出力電流Ｉｏの電流値を表示部（図示せず）に表示したり、メモリ（図示せず）に時間と電流値との特性を示したテーブルを記憶させる。ここで、電圧測定部２０、演算部とで出力電流測定部を構成する。
Next, an operation for measuring the output current Io flowing through the load Load will be described.
An AD converter (not shown) in the
図９は、従来の電圧発生装置のその他の構成を示した図である。ここで、図８と同一のものには同一符号を付し、説明を省略する。図９において、抵抗ＲＳに抵抗ＲＳ’が並列に設けられる。また、抵抗ＲＳ、ＲＳ’のいずれか一方を共通電位ＣＯＭに接続するスイッチＳＷが設けられる。 FIG. 9 is a diagram showing another configuration of the conventional voltage generator. Here, the same components as those in FIG. In FIG. 9, a resistor RS 'is provided in parallel to the resistor RS. In addition, a switch SW that connects either one of the resistors RS and RS ′ to the common potential COM is provided.
このような装置の動作を説明する。
スイッチＳＷが、抵抗ＲＳ、ＲＳ’の一方を共通電位ＣＯＭに接続する。選択された抵抗ＲＳ、ＲＳ’によって、出力電流Ｉｏが制限される範囲、測定可能な範囲が変わる。その他の動作は、図８に示す装置と同様である。
The operation of such an apparatus will be described.
The switch SW connects one of the resistors RS and RS ′ to the common potential COM. The range in which the output current Io is limited and the measurable range vary depending on the selected resistors RS and RS ′. Other operations are the same as those of the apparatus shown in FIG.
例えば、（抵抗ＲＳ’の抵抗値）＝１０×（抵抗ＲＳの抵抗値（＝１００［Ω］））とし、Ｖｌｉｍ＝１［Ｖ］とする。スイッチＳＷで抵抗ＲＳを選択した場合（抵抗ＲＳを共通電位ＣＯＭに接続）、出力電流Ｉｏの制限値（上限値）は、Ｉｏ＝１［Ｖ］／１００［Ω］＝１０［ｍＡ］となる。もちろん、測定可能な範囲も、出力電流Ｉｏの出力可能な範囲と同じ０〜１０［ｍＡ］になる。 For example, (resistance value of resistance RS ′) = 10 × (resistance value of resistance RS (= 100 [Ω])) and Vlim = 1 [V]. When the resistor RS is selected by the switch SW (the resistor RS is connected to the common potential COM), the limit value (upper limit value) of the output current Io is Io = 1 [V] / 100 [Ω] = 10 [mA]. . Of course, the measurable range is 0 to 10 [mA], which is the same as the output current Io.
一方、スイッチＳＷで抵抗ＲＳ’を選択するをオンにした場合、ＶＬ＝出力電流Ｉｏ×（１０×ＲＳ）となり、出力電流Ｉｏの制限値（上限値）は、Ｉｏ＝１［Ｖ］／１［ｋΩ］＝１［ｍＡ］となる。測定可能な範囲も０〜１［ｍＡ］になる。 On the other hand, when selecting the resistor RS ′ with the switch SW is turned on, VL = output current Io × (10 × RS), and the limit value (upper limit value) of the output current Io is Io = 1 [V] / 1. [KΩ] = 1 [mA]. The measurable range is 0 to 1 [mA].
図９に示す装置では、抵抗ＲＳ’の抵抗値により図８に示す装置よりも広範囲で出力電流Ｉｏを測定することが可能となる。 In the apparatus shown in FIG. 9, the output current Io can be measured in a wider range than the apparatus shown in FIG.
負荷Ｌｏａｄに印加する出力電圧Ｖｏの電圧レベルを変更する場合、電圧源１０を可変電圧源としたり、抵抗Ｒ１，Ｒ２の抵抗比を変更できるように構成する。例えば、抵抗Ｒ１、Ｒ２を可変抵抗にしたり、抵抗Ｒ１，Ｒ２に並列に異なる抵抗値の抵抗を接続し、接続を切り替える。また、参照電圧Ｖｌｉｍを出力する電圧源１１も可変電圧源とし、所望の電圧レベルを出力する。
When the voltage level of the output voltage Vo applied to the load Load is changed, the
負荷Ｌｏａｄに流れる出力電流Ｉｏの測定および出力電流Ｉｏの制限は、シャント抵抗（図８では抵抗ＲＳ，図９では、選択された抵抗ＲＳ、ＲＳ’）、電圧源１１の電圧値によって決定される。
The measurement of the output current Io flowing through the load Load and the limitation of the output current Io are determined by the shunt resistor (resistor RS in FIG. 8, selected resistor RS, RS ′ in FIG. 9) and the voltage value of the
出力電流Ｉｏの測定は、シャント抵抗ＲＳ、ＲＳ’間の電圧をＡＤ変換器によってデジタルデータに変換し、デジタルデータに所定の係数をかけて電圧値に変換する。そして、抵抗ＲＳ、ＲＳ’の抵抗値と、変換した電圧値と演算部によって求める。 In measuring the output current Io, the voltage between the shunt resistors RS and RS 'is converted into digital data by an AD converter, and the digital data is converted into a voltage value by applying a predetermined coefficient. And it calculates | requires by resistance value of resistance RS, RS ', the converted voltage value, and a calculating part.
出力電流Ｉｏの電流量が同じであれば、抵抗ＲＳよりも抵抗ＲＳ’を選択した場合の方が、電圧測定部２０への電圧レベルが大きくなり、より精度よく出力電流Ｉｏを測定できる。
If the current amount of the output current Io is the same, the voltage level to the
ダイオード、トランジスタ等のＶ−Ｉ特性測定、電子回路の動作時／待機時の消費電流評価等では、負荷Ｌｏａｄ（被測定対象の半導体、電子回路等）への出力電流Ｉｏの変動が非常に大きい。このような場合、最大となる出力電流Ｉｏにあわせて抵抗ＲＳ、ＲＳ’を適宜選択し、出力電流Ｉｏを制限する出力範囲を決定する必要がある。 In measurement of VI characteristics of diodes, transistors, etc., and evaluation of current consumption during operation / standby of an electronic circuit, the output current Io to the load Load (semiconductor to be measured, electronic circuit, etc.) varies greatly. . In such a case, it is necessary to appropriately select the resistors RS and RS ′ according to the maximum output current Io, and to determine an output range for limiting the output current Io.
一方、出力電流Ｉｏの測定としては、出力電流Ｉｏの出力範囲の上限値や下限値近傍でなく、ＤＣ近傍や微小な電流量の変化等の測定を行なうことが必要な場合もある。 On the other hand, as the measurement of the output current Io, it may be necessary to measure not only near the upper limit value or lower limit value of the output range of the output current Io but also near DC or a minute change in current amount.
例えば、図９において、より大きな出力範囲の制限値（Ｉｏ（ｍａｘ）＝１０［ｍＡ］）となる抵抗ＲＳを設定した場合でも、実際に測定を行なう必要がある出力電流Ｉｏは、数十［μＡ］のレベル変動である。 For example, in FIG. 9, even when the resistor RS having a larger output range limit value (Io (max) = 10 [mA]) is set, the output current Io that needs to be actually measured is several tens [ μA] level fluctuation.
しかしながら、出力電流Ｉｏの制限値を基準に抵抗ＲＳを選択するため、抵抗ＲＳで発生する電圧が当然に数［ｍＶ］になり（抵抗ＲＳ’であれば、数十［ｍＶ］）、ノイズの影響も受けやすく、また、ＡＤ変換器での誤差も大きくなり、出力電流Ｉｏを精度よく測定することが難しいという問題があった。 However, since the resistor RS is selected based on the limit value of the output current Io, the voltage generated in the resistor RS is naturally several [mV] (several tens [mV] if the resistor RS ′), and noise There is a problem that it is easily affected, and an error in the AD converter increases, making it difficult to accurately measure the output current Io.
つまり、出力電流Ｉｏの出力範囲を大きくする程（抵抗ＲＳの抵抗値を小さくする程）、出力電流Ｉｏの測定精度が下がるという問題があった。 That is, there is a problem that the measurement accuracy of the output current Io decreases as the output range of the output current Io increases (the resistance value of the resistor RS decreases).
そこで本発明の目的は、出力電流の出力範囲に影響されずに、出力電流を精度よく測定することができる電圧発生装置を実現することにある。 Therefore, an object of the present invention is to realize a voltage generator that can accurately measure an output current without being affected by an output range of the output current.
請求項1記載の発明は、
出力電流の電流量を所定の範囲内に制限して負荷に電圧を印加すると共に、前記負荷に流れる出力電流を測定する電圧発生装置において、
前記負荷への出力電流が流れ、それぞれが直列接続される複数の抵抗を設け、
前記複数の抵抗のうち、前記出力電流を制限するための電圧検出用の第１の抵抗と、
前記複数の抵抗のうち、前記出力電流を測定するための電圧検出用の前記第1の抵抗と抵抗値が異なる第２の抵抗とを有し、
前記第１の抵抗と前記第２の抵抗との間の電圧レベルを所定の範囲内にする電圧制限部を設けたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記電圧制限部は、前記第１の抵抗と前記第２の抵抗との間の電圧レベルが所定の範囲を超えた場合、前記出力電流の電流量を変えて電圧レベルを上限値または下限値に維持することを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
前記電圧制限部は、
一定の電圧を出力する出力部と、
この出力部の電圧と前記第１、２の抵抗間の電圧との電圧差によって出力電流の電流量を増減させる演算増幅器を設けたことを特徴とするものである。
請求項４記載の発明は、請求項２記載の発明において、
前記電圧制限部は、
電圧によって抵抗値が変化し、前記出力電流が流れる可変抵抗と、
一定の電圧を出力する出力部と、
この出力部の電圧と前記第１、２の抵抗間の電圧との電圧差によって前記可変抵抗の抵抗値を変化させる演算増幅器と
を設けたことを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
前記第２の抵抗に印加される電圧をＡＤ変換するＡＤ変換器と、
このＡＤ変換器からのデジタルデータと前記第２の抵抗の抵抗値とから前記出力電流の電流値を求める演算部と
を有することを特徴とするものである。
The invention according to
In the voltage generator for limiting the amount of output current within a predetermined range and applying a voltage to the load, and measuring the output current flowing through the load,
An output current flows to the load, and a plurality of resistors, each connected in series, are provided.
Of the plurality of resistors, a first resistor for voltage detection for limiting the output current;
Of the plurality of resistors, the first resistor for voltage detection for measuring the output current and a second resistor having a different resistance value,
A voltage limiting unit is provided for setting a voltage level between the first resistor and the second resistor within a predetermined range.
The invention according to
When the voltage level between the first resistor and the second resistor exceeds a predetermined range, the voltage limiting unit changes the current amount of the output current to an upper limit value or a lower limit value. It is characterized by maintaining.
The invention according to
The voltage limiter is
An output unit that outputs a constant voltage;
An operational amplifier is provided that increases or decreases the amount of output current according to the voltage difference between the voltage of the output section and the voltage between the first and second resistors.
The invention according to
The voltage limiter is
A variable resistance that changes depending on the voltage, and a variable resistor through which the output current flows,
An output unit that outputs a constant voltage;
An operational amplifier that changes a resistance value of the variable resistor according to a voltage difference between a voltage of the output unit and a voltage between the first and second resistors;
Is provided.
The invention according to
An AD converter that AD converts a voltage applied to the second resistor;
An arithmetic unit for obtaining a current value of the output current from the digital data from the AD converter and the resistance value of the second resistor;
It is characterized by having.
第１の抵抗、第２の抵抗を負荷に直列に接続し、第１の抵抗，第２の抵抗の両方に出力電流を流す。そして、第１の抵抗で検出された検出電圧で出力電流の出力範囲を制限し、第２の抵抗で検出された検出電圧で出力電流を測定する。さらに、第１の抵抗の抵抗値と第２の抵抗の抵抗値とが異なるので、例えば、第１の抵抗で発生する電圧が低くとも、第２の抵抗で発生する電圧を大きくできる。すなわち、第２の抵抗の抵抗値を適切に設定することにより、出力電流の出力範囲に影響されずに大きな検出電圧で出力電流のが測定できるので、ノイズの影響も受けにくくなり、出力電流を精度よく測定することができる。 A first resistor and a second resistor are connected in series to a load, and an output current is passed through both the first resistor and the second resistor. Then, the output range of the output current is limited by the detection voltage detected by the first resistor, and the output current is measured by the detection voltage detected by the second resistor. Furthermore, since the resistance value of the first resistor is different from the resistance value of the second resistor, for example, even if the voltage generated by the first resistor is low, the voltage generated by the second resistor can be increased. That is, by setting the resistance value of the second resistor appropriately, the output current can be measured with a large detection voltage without being affected by the output range of the output current, so that it is less susceptible to noise and the output current is reduced. It can be measured with high accuracy.
以下図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例を示した構成図である。図９と同一のものには同一符号を付し、説明を省略する。
図１において、抵抗ＲＳ，ＲＳ’の代わりに、シャント抵抗ＲＳ１、ＲＳ２が直列に接続され、これらの複数の抵抗は、負荷Ｌｏａｄに対しても直列に接続される。すなわち、抵抗ＲＳ１の一端が出力端子Ｌｏに接続され、抵抗ＲＳ１の他端が抵抗ＲＳ２の一端に接続される。そして、抵抗ＲＳ２の他端が共通電位ＣＯＭ接続される。
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
FIG. 1 is a block diagram showing a first embodiment of the present invention. The same components as those in FIG. 9 are denoted by the same reference numerals, and description thereof is omitted.
In FIG. 1, shunt resistors RS1 and RS2 are connected in series instead of the resistors RS and RS ′, and the plurality of resistors are also connected in series to the load Load. That is, one end of the resistor RS1 is connected to the output terminal Lo, and the other end of the resistor RS1 is connected to one end of the resistor RS2. The other end of the resistor RS2 is connected to the common potential COM.
差動アンプＡ４は、利得”×１”倍であり、非反転入力端子が抵抗ＲＳ１の一端、反転入力端子が抵抗ＲＳ１の他端に接続される。そして、差動アンプＡ４は、非反転端子と反転端子間の電圧（例えば、抵抗ＲＳ１に印加される電圧）を検出し、”×１”倍でアンプＡ３の非反転入力端子に出力する。 The differential amplifier A4 has a gain “× 1” times, a non-inverting input terminal is connected to one end of the resistor RS1, and an inverting input terminal is connected to the other end of the resistor RS1. The differential amplifier A4 detects a voltage between the non-inverting terminal and the inverting terminal (for example, a voltage applied to the resistor RS1), and outputs it to the non-inverting input terminal of the amplifier A3 by “× 1” times.
差動アンプＡ５は、利得”×１”倍であり、非反転入力端子が抵抗ＲＳ２の一端、反転入力端子が抵抗ＲＳ２の他端に接続される。そして、作動アンプＡ５は、非反転端子と反転端子間の電圧（例えば、抵抗ＲＳ２に印加される電圧）を検出し、”×１”倍で電圧測定部２０に出力する。
The differential amplifier A5 has a gain “× 1” times, and the non-inverting input terminal is connected to one end of the resistor RS2, and the inverting input terminal is connected to the other end of the resistor RS2. Then, the operational amplifier A5 detects a voltage between the non-inverting terminal and the inverting terminal (for example, a voltage applied to the resistor RS2), and outputs it to the
つまり、抵抗ＲＳ１は、出力電流Ｉｏの電流量を所定の範囲内に制限するための電圧検出用の抵抗であり、抵抗ＲＳ２は、出力電流Ｉｏを測定するための電圧検出用の抵抗である。 That is, the resistor RS1 is a voltage detection resistor for limiting the amount of the output current Io within a predetermined range, and the resistor RS2 is a voltage detection resistor for measuring the output current Io.
ここで、説明を簡単にするため、抵抗ＲＳ１、ＲＳ２、負荷Ｌｏａｄ等の部品間を電気的に接続する配線の配線抵抗は無視する。 Here, in order to simplify the description, the wiring resistance of the wiring that electrically connects the components such as the resistors RS1 and RS2 and the load Load is ignored.
このような装置の動作を説明する。
まず、負荷Ｌｏａｄに出力電圧Ｖｏ（出力端子Ｈｉと出力端子Ｌｏ間に印加される電圧）を印加する動作を説明する。
アンプＡ１が、電圧源１０からの電圧Ｖｉを所定の出力電圧Ｖｏにして負荷ＬＯＤＡに印加する。出力電圧Ｖｏは、アンプＡ１に接続される抵抗Ｒ１，Ｒ２の比によってきまる。また、出力電流Ｉｏが、アンプＡ１の出力端子から負荷Ｌｏａｄ、抵抗ＲＳ１、ＲＳ２の順に流れる。ここで、アンプＡ４、Ａ５の入力インピーダンスは、通常、高インピーダンスなのでアンプＡ４，Ａ５には出力電流Ｉｏが流れず、負荷Ｌｏａｄに流れるのと同じ電流量の出力電流Ｉｏが、抵抗ＲＳ１，ＲＳ２に流れる。なお、出力電流Ｉｏの電流量は、負荷Ｌｏａｄと出力電圧Ｖｏの大きさによる。
The operation of such an apparatus will be described.
First, an operation of applying the output voltage Vo (voltage applied between the output terminal Hi and the output terminal Lo) to the load Load will be described.
The amplifier A1 changes the voltage Vi from the
また、負荷Ｌｏａｄに印加する出力電圧Ｖｏの電圧レベルを変更する場合、電圧源１０を可変電圧源するとよい。また、抵抗Ｒ１，Ｒ２の抵抗比を変更できるように構成してもよい。例えば、抵抗Ｒ１、Ｒ２を可変抵抗にしたり、抵抗Ｒ１，Ｒ２に並列に異なる抵抗値の抵抗を接続し、スイッチ等で接続を切り替えるとよい。
When changing the voltage level of the output voltage Vo applied to the load Load, the
次に、負荷Ｌｏａｄに流れる出力電流Ｉｏを所定の範囲内に制限させる動作を説明する。
出力電流Ｉｏに比例して抵抗ＲＳ１、ＲＳ２それぞれに電圧が生じ、アンプＡ４が、抵抗Ｒ１両端間の電圧差を検出電圧ＶＬとしてアンプＡ３に出力し、アンプＡ５が、抵抗ＲＳ２両端間の電圧差を検出電圧ＶＭとして電圧測定部２０に出力する。
Next, an operation for limiting the output current Io flowing through the load Load within a predetermined range will be described.
A voltage is generated in each of the resistors RS1 and RS2 in proportion to the output current Io, the amplifier A4 outputs the voltage difference between both ends of the resistor R1 to the amplifier A3 as the detection voltage VL, and the amplifier A5 has a voltage difference between both ends of the resistor RS2. Is output to the
そして、アンプＡ４からの電圧ＶＬと、電圧源１１の電圧ＶｌｉｍとがアンプＡ３に入力され、電圧ＶＬが参照電圧Ｖｌｉｍを超えた場合、ダイオードＤ１がオン状態になる。
When the voltage VL from the amplifier A4 and the voltage Vlim of the
そして、ダイオードＤ１がオンしたことにより、（ダイオードＤ１−アンプＡ１−負荷Ｌｏａｄ−アンプＡ４−抵抗ＲＳ１，ＲＳ２）の負帰還ループをもつアンプＡ３による反転増幅回路が形成される。よって、アンプＡ３が、電圧ＶＬと参照電圧Ｖｌｉｍとが等しくなるように制御するため、出力電流Ｉｏが一定になる。 When the diode D1 is turned on, an inverting amplifier circuit is formed by the amplifier A3 having a negative feedback loop of (diode D1-amplifier A1-load load-amplifier A4-resistors RS1, RS2). Therefore, since the amplifier A3 controls the voltage VL and the reference voltage Vlim to be equal, the output current Io becomes constant.
負荷Ｌｏａｄの減少または出力電圧Ｖｏの変更により出力電流Ｉｏが減少し、電圧ＶＬが参照電圧Ｖｌｉｍを下回った場合には、アンプＡ３の出力が−方向（負側）に下降し、ダイオードＤ１をオフ状態にする。これにより、（アンプＡ２−抵抗Ｒ２）の負帰還ループをもつアンプＡ１による反転増幅回路が再び支配的となり、所定の出力電圧Ｖｏを負荷Ｌｏａｄに印加する。 When the output current Io decreases due to a decrease in the load Load or a change in the output voltage Vo, and the voltage VL falls below the reference voltage Vlim, the output of the amplifier A3 decreases in the negative direction (negative side), and the diode D1 is turned off. Put it in a state. As a result, the inverting amplification circuit by the amplifier A1 having the negative feedback loop of (Amplifier A2-Resistance R2) becomes dominant again, and the predetermined output voltage Vo is applied to the load Load.
一方、電圧測定部２０内のＡＤ変換器（図示せず）が、抵抗ＲＳ２間で生ずる電圧ＶＭをデジタルデータに変換する。そして、演算部（図示せず）が、ＡＤ変換器（図示せず）からのデジタルデータに所定の係数をかけて電圧値に変換し、抵抗ＲＳ２の抵抗値と変換した電圧値とから抵抗ＲＳ２に流れる電流、すなわち出力電流Ｉｏを求める。さらに、求めた出力電流Ｉｏの電流値を表示部（図示せず）に表示したり、メモリ（図示せず）に時間と電流値との特性を示したテーブルを記憶させる。ここで、電圧測定部２０、演算部とで出力電流測定部を構成する。
On the other hand, an AD converter (not shown) in the
具体的に説明する。ここで、Ｖｌｉｍ＝＋１［Ｖ］とし、シャント抵抗ＲＳ１＝１００［Ω］、シャント抵抗ＲＳ２＝１［ｋΩ］とする。 This will be specifically described. Here, Vlim = + 1 [V], shunt resistance RS1 = 100 [Ω], and shunt resistance RS2 = 1 [kΩ].
出力電流Ｉｏの出力範囲は、上限値＝（参照電圧Ｖｌｉｍ）／（抵抗ＲＳ１の抵抗値）＝１［Ｖ］／１００［Ω］＝１０［ｍＡ］となる。 The output range of the output current Io is the upper limit value = (reference voltage Vlim) / (resistance value of the resistor RS1) = 1 [V] / 100 [Ω] = 10 [mA].
一方、測定を行なう抵抗ＲＳ２は、（抵抗ＲＳ２の抵抗値）＝１０×（ＲＳ１の抵抗値）である。すなわち、抵抗ＲＳ１で生ずる電圧の１０倍の電圧ＶＭ（＝１０×ＶＬ）が電圧測定部２０に入力されることとなり、測定感度が向上する。
On the other hand, the resistance RS2 to be measured is (resistance value of resistance RS2) = 10 × (resistance value of RS1). That is, a voltage VM (= 10 × VL) that is ten times the voltage generated by the resistor RS1 is input to the
このように、抵抗ＲＳ１、ＲＳ２を負荷Ｌｏａｄに直列に接続し、抵抗ＲＳ１，ＲＳ２の両方に出力電流Ｉｏを流す。そして、抵抗ＲＳ１の電圧ＶＬで出力電流Ｉｏの出力範囲を制限し、抵抗ＲＳ２の電圧ＶＭで出力電流Ｉｏを測定する。さらに、（抵抗ＲＳ１の抵抗値）＜（抵抗ＲＳ２の抵抗値）なので、抵抗ＲＳ１で発生する電圧が低くとも、抵抗ＲＳ２で発生する電圧が大きくる。すなわち、抵抗ＲＳ２の抵抗値を適切に設定することにより、出力電流Ｉｏの出力範囲に影響されずに大きな電圧ＶＭで出力電流Ｉｏの測が定できるので、ノイズの影響も受けにくくなり、ＡＤ変換器での誤差も小さくなり、出力電流Ｉｏを精度よく測定することができる。 In this manner, the resistors RS1 and RS2 are connected in series to the load Load, and the output current Io is allowed to flow through both the resistors RS1 and RS2. Then, the output range of the output current Io is limited by the voltage VL of the resistor RS1, and the output current Io is measured by the voltage VM of the resistor RS2. Further, since (resistance value of the resistor RS1) <(resistance value of the resistor RS2), even if the voltage generated by the resistor RS1 is low, the voltage generated by the resistor RS2 increases. That is, by appropriately setting the resistance value of the resistor RS2, the measurement of the output current Io can be determined with a large voltage VM without being affected by the output range of the output current Io. The error in the device is also reduced, and the output current Io can be measured with high accuracy.
［第２の実施例］
図２は、本発明の第２の実施例を示した構成図である。図１と同一のものには同一符号を付し、説明を省略する。図１に示す装置の場合、出力電流Ｉｏに比例した電圧が抵抗ＲＳ１，ＲＳ２のそれぞれに生ずる。例えば、出力電流Ｉｏ＝１０［ｍＡ］が流れた場合、抵抗ＲＳ１で１［Ｖ］、抵抗ＲＳ２で１０［Ｖ］が生ずる。この場合、出力電圧Ｖｏを出力するアンプＡ１は、少なくとも１１［Ｖ］を超えてドライブする必要がある。
[Second Embodiment]
FIG. 2 is a block diagram showing a second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. In the case of the apparatus shown in FIG. 1, a voltage proportional to the output current Io is generated in each of the resistors RS1 and RS2. For example, when the output current Io = 10 [mA] flows, 1 [V] is generated in the resistor RS1 and 10 [V] is generated in the resistor RS2. In this case, the amplifier A1 that outputs the output voltage Vo needs to be driven exceeding at least 11 [V].
しかしながら、抵抗ＲＳ２で生ずる電圧がアンプＡ１のドライブ能力を超えた場合、所望の出力電圧Ｖｏを負荷Ｌｏａｄに印加できなくなるという問題がある。また、ドライブできたとしても、アンプＡ１での消費電力が大きくなるという問題がある。さらに、抵抗ＲＳ２での消費電力が大きくなり、抵抗ＲＳ２が発火する可能性も生ずるという問題がある。その上、電圧測定部２０に大きな電圧ＶＭが印加され、特に、電圧ＶＭの微小な変動を測定するようにＡＤ変換器を設定した場合、過大電圧によってＡＤ変換器が壊れるという問題がある。
However, when the voltage generated by the resistor RS2 exceeds the drive capability of the amplifier A1, there is a problem that a desired output voltage Vo cannot be applied to the load Load. In addition, even if it can be driven, there is a problem that the power consumption in the amplifier A1 increases. Furthermore, there is a problem that the power consumption at the resistor RS2 increases and the resistor RS2 may ignite. In addition, when the large voltage VM is applied to the
図２において、電圧制限部３０が、抵抗ＲＳ１の他端に接続される。電圧制限部３０は、抵抗ＲＳ１の他端の電位点Ｖ１を所定の範囲（一例として、上限値を電圧レベルＶｃ１）に制限する。具体的には、所定の範囲内の場合、出力電流Ｉｏをそのまま抵抗ＲＳ２に流し、所定の範囲（上限値Ｖｃ１）を超えると電位点Ｖ１の電圧をＶｃ１に維持する。
In FIG. 2, the
アンプＡ６は、電圧フォロワであり、抵抗ＲＳ１の他端の電圧を出力する。アンプＡ７は、非反転入力端子が定電圧Ｖｃ１に接続され、反転入力端子が抵抗Ｒ３を介してアンプＡ６の出力端子に接続される。ダイオードＤ２は、アンプＡ７の負帰還ループ（アノードが出力端子、カソードが反転入力端子）を構成する。ダイオードＤ３は、アノードが抵抗ＲＳ１の他端に接続され、カソードがアンプＡ７の出力端子に接続される。 The amplifier A6 is a voltage follower and outputs a voltage at the other end of the resistor RS1. The amplifier A7 has a non-inverting input terminal connected to the constant voltage Vc1, and an inverting input terminal connected to the output terminal of the amplifier A6 via the resistor R3. The diode D2 forms a negative feedback loop of the amplifier A7 (the anode is the output terminal and the cathode is the inverting input terminal). The diode D3 has an anode connected to the other end of the resistor RS1 and a cathode connected to the output terminal of the amplifier A7.
アンプＡ６は、出力電流Ｉｏの誤差要因とならないように、低バイアスのバッファアンプを使用するとよい。 The amplifier A6 is preferably a low bias buffer amplifier so as not to cause an error in the output current Io.
このような装置の動作を説明する。
定電圧Ｖｃ１＝１［Ｖ］として説明する。
電位点Ｖ１が１［Ｖ］（＝Ｖｃ１）よりも小さい場合、アンプＡ７の出力電圧が正（アンプＡ７の利得は十分に大きい）になるのでダイオードＤ３が逆バイアスされオフであり、抵抗ＲＳ１、ＲＳ２共に同じ電流量の出力電流Ｉｏが流れる。
The operation of such an apparatus will be described.
The description will be made assuming that the constant voltage Vc1 = 1 [V].
When the potential point V1 is smaller than 1 [V] (= Vc1), the output voltage of the amplifier A7 becomes positive (the gain of the amplifier A7 is sufficiently large), so that the diode D3 is reverse-biased and turned off, and the resistor RS1, The same amount of output current Io flows in both RS2.
電位点Ｖ１が１［Ｖ］を超えた場合（出力電流Ｉｏが１［ｍＡ］を超えた場合）、アンプＡ７の出力端子の電圧レベルが負になり、ダイオードＤ３がオンされる。これにより、アンプＡ７が、出力電流Ｉｏを吸い込み、電位点Ｖ１を上限値Ｖｃ１すなわち１［Ｖ］に維持する。これにより、抵抗ＲＳ２間での電圧が１［Ｖ］に固定され、抵抗ＲＳ２には１［ｍＡ］以上流れない。なお、アンプＡ７への出力電流をＩｏ’とし、抵抗ＲＳ２への出力電流をＩｏ’’とすれば、もちろん、Ｉｏ＝Ｉｏ’＋Ｉｏ’’である。 When the potential point V1 exceeds 1 [V] (when the output current Io exceeds 1 [mA]), the voltage level of the output terminal of the amplifier A7 becomes negative, and the diode D3 is turned on. As a result, the amplifier A7 sucks the output current Io and maintains the potential point V1 at the upper limit value Vc1, that is, 1 [V]. As a result, the voltage between the resistors RS2 is fixed to 1 [V], and does not flow to the resistor RS2 over 1 [mA]. If the output current to the amplifier A7 is Io ′ and the output current to the resistor RS2 is Io ″, of course, Io = Io ′ + Io ″.
さらに、出力電流Ｉｏが増え１０［ｍＡ］を超えた場合（つまり、電圧ＶＬ＞参照電圧Ｖｌｉｍ）、図１に示す装置と同様に、アンプＡ３によって出力電流Ｉｏに制限がかかる。 Further, when the output current Io increases and exceeds 10 [mA] (that is, voltage VL> reference voltage Vlim), the output current Io is limited by the amplifier A3 as in the device shown in FIG.
このように、抵抗ＲＳ１の他端の電位点Ｖ１の電圧が所定の範囲を超えた場合、電圧制限部３０が、出力電流Ｉｏの一部を吸い込み始めて電位点Ｖ１を上限値（図３では、電位点Ｖ１＝１［Ｖ］）に維持する。これにより、抵抗ＲＳ２で生ずる最大電圧も制限される。これにより、アンプＡ１のドライブ能力を超えなくなり、所望の出力電圧Ｖｏが負荷Ｌｏａｄに印加でき、アンプＡ１の消費電力を抑えることができる。また、抵抗ＲＳ２での電圧・消費電力を小さくでき電圧測定部２０・抵抗ＲＳ２の破損を防ぐことができる。、
As described above, when the voltage at the potential point V1 at the other end of the resistor RS1 exceeds the predetermined range, the
［第３の実施例］
図３は、本発明の第３の実施例を示した構成図である。図２と同一のものには同一符号を付し、説明を省略すると共に図示も省略する。
図３に示す装置は、出力電流Ｉｏを制限するための電圧検出用の抵抗と、出力電流を測定するための電圧検出用の抵抗とを、抵抗ＲＳ１，ＲＳ２から自由に選択できるように構成したものである。
[Third embodiment]
FIG. 3 is a block diagram showing a third embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals, and description thereof is omitted and illustration is omitted.
The apparatus shown in FIG. 3 is configured such that a voltage detection resistor for limiting the output current Io and a voltage detection resistor for measuring the output current can be freely selected from the resistors RS1 and RS2. Is.
スイッチＳＷＳＨ１，ＳＷＳＬ１のそれぞれは、抵抗ＲＳ１の両端とアンプＡ４の入力端子との接続をオン、オフする。 Each of the switches SWSH1 and SWSL1 turns on and off the connection between both ends of the resistor RS1 and the input terminal of the amplifier A4.
スイッチＳＷＳＨ２，ＳＷＳＬ２のそれぞれは、抵抗ＲＳ２の両端とアンプＡ４の入力端子との接続をオン、オフする。 Each of the switches SWSH2 and SWSL2 turns on and off the connection between both ends of the resistor RS2 and the input terminal of the amplifier A4.
スイッチＳＷＭＨ１，ＳＷＭＬ１のそれぞれは、抵抗ＲＳ１の両端とアンプＡ５の入力端子との接続をオン、オフする。 Each of the switches SWMH1 and SWML1 turns on and off the connection between both ends of the resistor RS1 and the input terminal of the amplifier A5.
スイッチＳＷＭＨ２，ＳＷＭＬ２のそれぞれは、抵抗ＲＳ２の両端とアンプＡ５の入力端子との接続をオン、オフする。 Each of the switches SWMH2 and SWML2 turns on and off the connection between both ends of the resistor RS2 and the input terminal of the amplifier A5.
スイッチＳＷ１は、電位点Ｖ１（抵抗ＲＳ１の他端）と共通電位ＣＯＭとの接続をオン、オフする。 The switch SW1 turns on / off the connection between the potential point V1 (the other end of the resistor RS1) and the common potential COM.
このような装置の動作を説明する。
スイッチ制御部（図示せず）が、スイッチＳＷＳＨ１、ＳＷＳＬ１、ＳＷＳＨ２、ＳＷＳＬ２，ＳＷＭＨ１，ＳＷＭＬ１，ＳＷＭＨ２，ＳＷＭＬ２、ＳＷ１をオン・オフさせ、抵抗ＲＳ１、ＲＳ２それぞれの両端をアンプＡ４、Ａ５に接続する。具体的には、下記に示すようにオン・オフさせる。
The operation of such an apparatus will be described.
A switch control unit (not shown) turns on and off the switches SWSH1, SWSL1, SWSH2, SWSL2, SWMH1, SWML1, SWMH2, SWML2, and SW1, and connects both ends of the resistors RS1 and RS2 to the amplifiers A4 and A5. Specifically, it is turned on / off as shown below.
抵抗ＲＳ１を、出力電流Ｉｏを制限するための電圧ＶＬの検出用とする場合、スイッチＳＷＳＨ１，ＳＷＳＬ１をオンし、スイッチＳＷＳＨ２，ＳＷＳＬ２をオフする。 When the resistor RS1 is used for detecting the voltage VL for limiting the output current Io, the switches SWSH1 and SWSL1 are turned on and the switches SWSH2 and SWSL2 are turned off.
抵抗ＲＳ２を、出力電流Ｉｏを制限するための電圧ＶＬの検出用とする場合、スイッチＳＷＳＨ２，ＳＷＳＬ２をオンし、スイッチＳＷＳＨ１，ＳＷＳＬ１をオフする。 When the resistor RS2 is used for detecting the voltage VL for limiting the output current Io, the switches SWSH2 and SWSL2 are turned on and the switches SWSH1 and SWSL1 are turned off.
抵抗ＲＳ１を、出力電流Ｉｏを測定するための電圧ＶＭの検出用とする場合、スイッチＳＷＭＨ１，ＳＷＭＬ１をオンし、スイッチＳＷＭＨ２，ＳＷＭＬ２をオフする。 When the resistor RS1 is used for detecting the voltage VM for measuring the output current Io, the switches SWMH1 and SWML1 are turned on and the switches SWMH2 and SWML2 are turned off.
抵抗ＲＳ１を、出力電流Ｉｏを測定するための電圧ＶＭの検出用とする場合、スイッチＳＷＭＨ１，ＳＷＭＬ１をオンし、スイッチＳＷＭＨ２，ＳＷＭＬ２をオフする。 When the resistor RS1 is used for detecting the voltage VM for measuring the output current Io, the switches SWMH1 and SWML1 are turned on and the switches SWMH2 and SWML2 are turned off.
抵抗ＲＳ１を、電圧ＶＬ、ＶＭ双方の検出用とする場合、スイッチＳＷ１をオンし、抵抗ＲＳ２を電圧ＶＭの検出用とする場合、スイッチＳＷ１をオフする。その他の動作は、図２に示す装置と同様なので説明を省略する。 When the resistor RS1 is for detecting both the voltages VL and VM, the switch SW1 is turned on. When the resistor RS2 is for detecting the voltage VM, the switch SW1 is turned off. Other operations are the same as those of the apparatus shown in FIG.
［第４の実施例］
図４、図５は、本発明の第４の実施例を示した構成図である。図１〜３と同一のものには同一符号を付し、説明を省略する。
図１〜３に示す装置は、アンプＡ１が出力電流Ｉｏを、（アンプＡ１→付加Ｌｏａｄ）の一方向に流し、片側の極性（０〜＋側）に対して出力電流Ｉｏを制限する構成を示した。図４、図５に示す装置は、両側の極性（−側〜＋側）に対して出力電流Ｉｏを制限する構成を示した図である。
[Fourth embodiment]
4 and 5 are configuration diagrams showing a fourth embodiment of the present invention. 1 to 3 are denoted by the same reference numerals, and description thereof is omitted.
The apparatus shown in FIGS. 1 to 3 has a configuration in which the amplifier A1 causes the output current Io to flow in one direction (amplifier A1 → addition load) and restricts the output current Io with respect to the polarity on one side (0 to + side). Indicated. The apparatus shown in FIGS. 4 and 5 is a diagram showing a configuration for limiting the output current Io with respect to the polarities (−side to + side) on both sides.
図４、図５において、電圧源１１’は、一定の電圧レベルの参照電圧（−Ｖｌｉｍ）を出力する。アンプＡ３’は、非反転入力端子がアンプＡ４の出力端子に接続され、反転入力端子が電圧源１１’に接続され、出力端子がダイオードＤ１’を介してアンプＡ１の反転入力端子に接続される。このアンプＡ３、Ａ３’、ダイオードＤ１、Ｄ１’によって、負荷Ｌｏａｄに流れる出力電流Ｉｏを所定の範囲内に制限する。
4 and 5, the voltage source 11 'outputs a reference voltage (-Vlim) having a constant voltage level. The amplifier A3 ′ has a non-inverting input terminal connected to the output terminal of the amplifier A4, an inverting input terminal connected to the
また、電圧制限部３０の代わりに電圧制限部３１が設けられる。電圧制限部３１は、電位点Ｖ１を＋側だけでなく−側に対しても所定の下限値で電圧を制限する。そして、電圧制限部３１は、電圧制限部３０の構成に、アンプＡ８、ダイオードＤ４、Ｄ５、抵抗Ｒ４が付け加えられる。
Further, a
アンプＡ８は、非反転入力端子が定電圧（−Ｖｃ１）に接続され、反転入力端子が抵抗Ｒを介してアンプＡ６の出力端子に接続される。ダイオードＤ４は、アンプＡ８の負帰還ループ（アノードが反転入力端子、カソードが出力端子）を構成する。ダイオードＤ５は、アノードがアンプＡ８の出力端子に接続され、カソードが抵抗ＲＳ１の他端（電位点Ｖ１）に接続される。なお、定電圧＋Ｖｃ１，−Ｖｃ１を出力する電圧源は、特許請求の範囲の出力部に相当する。 The amplifier A8 has a non-inverting input terminal connected to a constant voltage (−Vc1), and an inverting input terminal connected to the output terminal of the amplifier A6 via a resistor R. The diode D4 forms a negative feedback loop of the amplifier A8 (the anode is the inverting input terminal and the cathode is the output terminal). The diode D5 has an anode connected to the output terminal of the amplifier A8 and a cathode connected to the other end (potential point V1) of the resistor RS1. The voltage source that outputs the constant voltages + Vc1 and -Vc1 corresponds to an output unit in the claims.
このような装置の動作を説明する。
まず、負荷Ｌｏａｄに流れる出力電流Ｉｏを所定の範囲内（下限値側）に制限させる動作を説明する。
出力電流Ｉｏに比例して抵抗ＲＳ１、ＲＳ２それぞれに電圧が生じ、アンプＡ４が、抵抗Ｒ１両端間の電圧差を電圧ＶＬとしてアンプＡ３、Ａ３’に出力する。
The operation of such an apparatus will be described.
First, an operation for limiting the output current Io flowing through the load Load within a predetermined range (lower limit value side) will be described.
A voltage is generated in each of the resistors RS1 and RS2 in proportion to the output current Io, and the amplifier A4 outputs the voltage difference between both ends of the resistor R1 to the amplifiers A3 and A3 ′ as a voltage VL.
そして、アンプＡ４からの電圧ＶＬと、電圧源１１’の電圧（−Ｖｌｉｍ）とがアンプＡ３’に入力され、電圧ＶＬが参照電圧（−Ｖｌｉｍ）を超えた場合、ダイオードＤ１’がオン状態になる。
さらに、ダイオードＤ１’がオンしたことにより、（ダイオードＤ１’−アンプＡ１−負荷Ｌｏａｄ−アンプＡ４−抵抗ＲＳ１、ＲＳ２）の負帰還ループをもつアンプＡ３’による反転増幅回路が形成される。よって、アンプＡ３’が、電圧ＶＬと参照電圧（−Ｖｌｉｍ）とが等しくなるように制御するため（アンプＡ１による出力電流Ｉｏの吸い込み量を一定にさせる）、出力電流Ｉｏが一定になる。
When the voltage VL from the amplifier A4 and the voltage (−Vlim) of the
Furthermore, when the diode D1 ′ is turned on, an inverting amplifier circuit is formed by the amplifier A3 ′ having a negative feedback loop of (diode D1′−amplifier A1−load load−amplifier A4−resistors RS1 and RS2). Therefore, since the amplifier A3 ′ controls the voltage VL and the reference voltage (−Vlim) to be equal (the amount of the output current Io sucked by the amplifier A1 is made constant), the output current Io becomes constant.
負荷Ｌｏａｄの減少または出力電圧Ｖｏの変更により出力電流Ｉｏが減少し、電圧ＶＬが参照電圧（−Ｖｌｉｍ）を上回った場合には、アンプＡ３’の出力が＋方向（正側）に上昇し、ダイオードＤ１’をオフ状態にする。これにより、（アンプＡ２−抵抗Ｒ２）の負帰還ループをもつアンプＡ１による反転増幅回路が再び支配的となり、所定の出力電圧Ｖｏを負荷Ｌｏａｄに印加する。 When the output current Io decreases due to the decrease of the load Load or the change of the output voltage Vo, and the voltage VL exceeds the reference voltage (−Vlim), the output of the amplifier A3 ′ increases in the + direction (positive side), The diode D1 ′ is turned off. As a result, the inverting amplification circuit by the amplifier A1 having the negative feedback loop of (Amplifier A2-Resistance R2) becomes dominant again, and the predetermined output voltage Vo is applied to the load Load.
次に、電位点Ｖ１を下限値（−Ｖｃ１）に制限する動作を説明する
定電圧（−Ｖｃ１）＝−１［Ｖ］として説明する。
電位点Ｖ１が−１［Ｖ］（＝−Ｖｃ１）よりも大きい場合、アンプＡ８の出力電圧が負（アンプＡ７の利得は十分に大きい）になるのでダイオードＤ５がオフであり、抵抗ＲＳ１、ＲＳ２共に同じ電流量の出力電流Ｉｏが流れる。
Next, the operation for limiting the potential point V1 to the lower limit value (−Vc1) will be described as a constant voltage (−Vc1) = − 1 [V].
When the potential point V1 is larger than -1 [V] (= -Vc1), the output voltage of the amplifier A8 becomes negative (the gain of the amplifier A7 is sufficiently large), so that the diode D5 is off and the resistors RS1, RS2 Both output currents Io having the same amount of current flow.
電位点Ｖ１が−１［Ｖ］よりも低い場合（（出力電流Ｉｏ）＜（−１［ｍＡ］）の場合）、アンプＡ８の出力端子の電圧レベルが正になり、ダイオードＤ５がオンされる。これにより、アンプＡ８が、出力電流Ｉｏを吐き出し、電位点Ｖ１を−１［Ｖ］に維持する。これにより、抵抗ＲＳ２間での電圧が−１［Ｖ］に固定され、抵抗ＲＳ２には−１［ｍＡ］以上流れない。その他の動作は、図１〜図３に示す装置と同様なので説明を省略する。 When the potential point V1 is lower than -1 [V] (when (output current Io) <(-1 [mA])), the voltage level of the output terminal of the amplifier A8 becomes positive and the diode D5 is turned on. . As a result, the amplifier A8 discharges the output current Io and maintains the potential point V1 at −1 [V]. As a result, the voltage across the resistor RS2 is fixed at -1 [V], and does not flow through the resistor RS2 for more than -1 [mA]. Other operations are the same as those of the apparatus shown in FIGS.
なお、説明を簡単にするために電圧源１１、１１’の参照電圧を±Ｖｌｉｍとしたが、＋側と−側の参照電圧の電圧レベルは、同じにしなくてもよい。同様に抵抗ＲＳ２（出力電流Ｉｏを測定するための電圧検出用としての抵抗）に印加される電圧範囲を±Ｖｃ１に制限する構成を示したが、＋側と−側の電圧範囲は、同じにしなくてもよい。
In order to simplify the description, the reference voltages of the
［第５の実施例］
図６は、本発明の第５の実施例を示した構成図である。図１〜図５と同一のものには同一符号を付し、説明を省略すると共に図示も省略する。
出力電流Ｉｏを制限および測定するための電圧検出用の抵抗を直列に３個接続した一例である。
[Fifth embodiment]
FIG. 6 is a block diagram showing a fifth embodiment of the present invention. The same components as those in FIGS. 1 to 5 are denoted by the same reference numerals, and description thereof is omitted and illustration is omitted.
This is an example in which three voltage detection resistors for limiting and measuring the output current Io are connected in series.
図６において、シャント抵抗ＲＳ３が、抵抗ＲＳ１，ＲＳ２に直列に接続され、抵抗ＲＳ３の一端が抵抗ＲＳ２の他端に接続され、他端が共通電位ＣＯＭに接続される。ここで、抵抗ＲＳ２の他端の電位点をＶ２とする。ここで、抵抗ＲＳ１〜ＲＳ３それぞれの抵抗値は、１００［Ω］、１［ｋΩ］、１０［ｋΩ］として説明する。 In FIG. 6, a shunt resistor RS3 is connected in series to the resistors RS1 and RS2, one end of the resistor RS3 is connected to the other end of the resistor RS2, and the other end is connected to the common potential COM. Here, the potential point at the other end of the resistor RS2 is set to V2. Here, the resistance values of the resistors RS1 to RS3 will be described as 100 [Ω], 1 [kΩ], and 10 [kΩ].
また、抵抗ＲＳ３に対しても図３に示す装置と同様に、出力電流Ｉｏを制限するための電圧検出用の抵抗と、出力電流を測定するための電圧検出用の抵抗とに、自由に選択できるようにスイッチＳＷＳＨ３，ＳＷＳＬ３，ＳＷＭＨ３、ＳＷＭＬ３、ＳＷ２が設けられる。 Also for the resistor RS3, as in the device shown in FIG. 3, a voltage detection resistor for limiting the output current Io and a voltage detection resistor for measuring the output current can be freely selected. Switches SWSH3, SWSL3, SWMH3, SWML3, and SW2 are provided so as to be able to.
スイッチＳＷＳＨ３，ＳＷＳＬ３のそれぞれは、抵抗ＲＳ３の両端とアンプＡ４の入力端子との接続をオン、オフする。 Each of the switches SWSH3 and SWSL3 turns on and off the connection between both ends of the resistor RS3 and the input terminal of the amplifier A4.
スイッチＳＷＭＨ３，ＳＷＭＬ３のそれぞれは、抵抗ＲＳ３の両端とアンプＡ５の入力端子との接続をオン、オフする。 Each of the switches SWMH3 and SWML3 turns on and off the connection between both ends of the resistor RS3 and the input terminal of the amplifier A5.
スイッチＳＷ２は、電位点Ｖ２（抵抗ＲＳ２の他端）と共通電位ＣＯＭとの接続をオン、オフする。抵抗ＲＳ３を電圧ＶＭの検出用とする場合、スイッチＳＷ１、ＳＷ２をオフする。 The switch SW2 turns on / off the connection between the potential point V2 (the other end of the resistor RS2) and the common potential COM. When the resistor RS3 is used for detecting the voltage VM, the switches SW1 and SW2 are turned off.
電圧制限部３１（１）は、電位点Ｖ１に接続され、電圧制限部３１（２）は、電位点Ｖ２に接続される。なお、電位点Ｖ１，Ｖ２の電圧制限電圧Ｖｃ１，Ｖｃ２を可変できるように、電圧源からの電圧±Ｖｃｃに抵抗Ｒ５（１）、Ｒ５（２）、抵抗Ｒ６（１）、Ｒ６（２）、抵抗Ｒ７（１）、Ｒ７（２）、スイッチＳＷ４（１）、ＳＷ４（２）を設け、これらは特許請求の範囲の出力部に相当する。 The voltage limiting unit 31 (1) is connected to the potential point V1, and the voltage limiting unit 31 (2) is connected to the potential point V2. It should be noted that the resistors R5 (1), R5 (2), resistors R6 (1), R6 (2), and the voltage ± Vcc from the voltage source can be varied so that the voltage limiting voltages Vc1, Vc2 at the potential points V1, V2 can be varied. Resistors R7 (1) and R7 (2) and switches SW4 (1) and SW4 (2) are provided, and these correspond to the output section of the claims.
このような装置の動作を説明する。
シャント抵抗ＲＳ１〜ＲＳ３における出力電流Ｉｏの測定用の最大検出電圧を１［Ｖ］として、出力電流Ｉｏの測定レンジは、１０［ｍＡ］レンジ、１［ｍＡ］レンジ、１０［μＡ］レンジの３つのレンジを持つものを一例として説明する。ここで、各スイッチのオン抵抗は無視し、以下文中の”ｘ”には、レンジ番号で１〜３がはいる。
The operation of such an apparatus will be described.
The maximum detection voltage for measuring the output current Io in the shunt resistors RS1 to RS3 is 1 [V], and the measurement range of the output current Io is 3 in the 10 [mA] range, 1 [mA] range, and 10 [μA] range. An example having one range will be described. Here, the on-resistance of each switch is ignored, and “x” in the following text has a range number of 1 to 3.
上記のように検出電圧の最大値を１［Ｖ］とし、スイッチＳＷ１が閉じた場合（オンの場合）、抵抗ＲＳ１（抵抗値１００［Ω］）が１０［ｍＡ］レンジ（ｘ＝１）のシャント抵抗となり、スイッチＳＷ２が閉じた場合、抵抗ＲＳ２（抵抗値１［ｋΩ］）が１［ｍＡ］レンジ（ｘ＝２）のシャント抵抗となる。ＳＷ１およびＳＷ２が開いた場合（オフの場合）、抵抗ＲＳ３（抵抗値１０［ｋΩ］）が１００［μＡ］レンジ（ｘ＝３）のシャント抵抗となる。 As described above, when the maximum value of the detection voltage is 1 [V] and the switch SW1 is closed (on), the resistance RS1 (resistance value 100 [Ω]) is in the 10 [mA] range (x = 1). When the switch SW2 is closed, the resistor RS2 (resistance value 1 [kΩ]) is a shunt resistor in the 1 [mA] range (x = 2). When SW1 and SW2 are opened (when OFF), the resistor RS3 (resistance value 10 [kΩ]) is a shunt resistor in the 100 [μA] range (x = 3).
また、参照電圧±Ｖｌｉｍの電圧レベルによって、出力電流Ｉｏの制限レンジも３つのレンジをもつ。例えば、参照電圧を±０．５「Ｖ」とすれば、抵抗ＲＳ１（抵抗値１００［Ω］）が５［ｍＡ］レンジ（ｘ＝１）、抵抗ＲＳ２（抵抗値１［ｋΩ］）が５００［μＡ］レンジ（ｘ＝２）、抵抗ＲＳ３（抵抗値１０［ｋΩ］）が５０［μＡ］レンジ（ｘ＝３）の電流制限レンジになる。 Further, the limit range of the output current Io has three ranges depending on the voltage level of the reference voltage ± Vlim. For example, when the reference voltage is ± 0.5 “V”, the resistance RS1 (resistance value 100 [Ω]) is 5 mA range (x = 1) and the resistance RS2 (resistance value 1 [kΩ]) is 500. The [μA] range (x = 2) and the resistor RS3 (resistance value 10 [kΩ]) become the current limit range of the 50 [μA] range (x = 3).
また、スイッチＳＷＳＨｘおよびスイッチＳＷＳＬｘは、出力電流Ｉｏの制限用に電圧を検出するためのシャント抵抗ＲＳ１〜ＲＳ３の切り替えスイッチである。スイッチＳＷＭＨｘおよびスイッチＳＷＭＬｘは、出力電流Ｉｏの測定用に電圧を検出するためのシャント抵抗ＲＳ１〜ＲＳ３の切り替えスイッチである。 The switches SWSHx and SWSLx are changeover switches of the shunt resistors RS1 to RS3 for detecting a voltage for limiting the output current Io. The switch SWMHx and the switch SWMLx are changeover switches of the shunt resistors RS1 to RS3 for detecting a voltage for measuring the output current Io.
各レンジにある電圧制限部３１（１）は、スイッチＳＷ４（１）がオンの場合、電圧制限用の電圧±Ｖｃ１の範囲より電位点Ｖ１が大きくならないように動作する。電圧制限部３１（１）のスイッチＳＷ４（１）は、電位点Ｖ１の電圧制限値を決める。例えば、図６に示す例では、スイッチＳＷ４（１）がオフの場合、電圧制限値が±２．５［Ｖ］になり、オンの場合、抵抗Ｒ５（１）、Ｒ６（１）、Ｒ７（１）の分圧により、±１．１［Ｖ］になる。 The voltage limiter 31 (1) in each range operates so that the potential point V1 does not become larger than the range of the voltage limit voltage ± Vc1 when the switch SW4 (1) is on. The switch SW4 (1) of the voltage limiter 31 (1) determines the voltage limit value of the potential point V1. For example, in the example shown in FIG. 6, when the switch SW4 (1) is off, the voltage limit value is ± 2.5 [V], and when it is on, the resistors R5 (1), R6 (1), R7 ( It becomes ± 1.1 [V] by the partial pressure of 1).
また、電圧制限部３１（２）は、スイッチＳＷ４（２）がオンの場合、電圧制限用の電圧±Ｖｃ２より電位点Ｖ２の電圧が大きくならないように動作する。電圧制限部３１（２）のスイッチＳＷ４（２）は、電位点Ｖ２の電圧制限値を決める。例えば、図６に示す例では、スイッチＳＷ４（２）がオフの場合、電圧制限値が±２．５［Ｖ］になり、オンの場合、抵抗Ｒ５（２）、Ｒ６（２）、Ｒ７（２）の分圧により、±１．１［Ｖ］になる。 The voltage limiting unit 31 (2) operates so that the voltage at the potential point V2 does not become larger than the voltage limiting voltage ± Vc2 when the switch SW4 (2) is on. The switch SW4 (2) of the voltage limiter 31 (2) determines the voltage limit value of the potential point V2. For example, in the example shown in FIG. 6, when the switch SW4 (2) is off, the voltage limit value is ± 2.5 [V], and when it is on, the resistors R5 (2), R6 (2), R7 ( It becomes ± 1.1 [V] by the partial pressure of 2).
つまり、Ｖｘが、＋Ｖｃｘ＞Ｖｘ＞−Ｖｃｘの場合、アンプＡ７（ｘ）、Ａ８（ｘ）の出力は、ダイオードＤ２（ｘ）、Ｄ４（ｘ）がオンする方向に振幅が振れるため、＋Ｖｃｘ＋ＶＦ、−ＶｃＸ−ＶＦ（ＶＦ:ダイオード順方向電圧）の電圧になり、ダイオードＤ３（ｘ），Ｄ５（ｘ）を逆バイアスにしてオフ状態にする。 That is, when Vx is + Vcx> Vx> −Vcx, the outputs of the amplifiers A7 (x) and A8 (x) swing in the direction in which the diodes D2 (x) and D4 (x) are turned on, so that + Vcx + VF, The voltage becomes −VcX−VF (VF: diode forward voltage), and the diodes D3 (x) and D5 (x) are reverse-biased to be turned off.
一方、Ｖｘの電圧がＶｘ＞Ｖｃｘになろうとした場合、アンプＡ７（ｘ）の出力電圧がダイオードＤ２（ｘ）をオフさせる方向に振幅が振れ、ダイオードＤ３（ｘ）を順バイアスさせる。ダイオードＤ２（ｘ）がオフになっているため、アンプＡ７（ｘ）が大きな利得を持る。これにより、アンプＡ６（ｘ）→アンプＡ７（ｘ）→ダイオードＤ３（ｘ）の負帰還回路が形成されて、電位点Ｖｘの電圧が＋Ｖｃｘを超えないように制御される。 On the other hand, when the voltage of Vx tries to satisfy Vx> Vcx, the output voltage of the amplifier A7 (x) swings in the direction to turn off the diode D2 (x), and the diode D3 (x) is forward biased. Since the diode D2 (x) is off, the amplifier A7 (x) has a large gain. As a result, a negative feedback circuit of amplifier A6 (x) → amplifier A7 (x) → diode D3 (x) is formed, and the voltage at the potential point Vx is controlled so as not to exceed + Vcx.
また、Ｖｘの電圧がＶｘ＜−Ｖｃｘになろうとした場合、アンプＡ８（ｘ）の出力電圧がダイオードＤ４（ｘ）をオフさせる方向に振幅が振れ、ダイオードＤ５（ｘ）を順バイアスさせる。ダイオードＤ４（ｘ）がオフになっているため、アンプＡ８（ｘ）が大きな利得を持る。これにより、アンプＡ６（ｘ）→アンプＡ８（ｘ）→ダイオードＤ５（ｘ）の負帰還回路が形成されて、電位点Ｖｘの電圧が−Ｖｃｘを超えないように制御される。 When the voltage of Vx is about to satisfy Vx <−Vcx, the output voltage of the amplifier A8 (x) swings in the direction to turn off the diode D4 (x), and the diode D5 (x) is forward biased. Since the diode D4 (x) is off, the amplifier A8 (x) has a large gain. As a result, a negative feedback circuit of amplifier A6 (x) → amplifier A8 (x) → diode D5 (x) is formed and controlled so that the voltage at the potential point Vx does not exceed −Vcx.
そして、電流制限レンジ（抵抗ＲＳ１（ｘ＝１）、抵抗ＲＳ２（ｘ＝２））のうち選択されない電流制限レンジのＳＷ４（ｘ）をオフにする。ＳＷ４（ｘ）をオフにすると、電圧制限電圧＋Ｖｃｘおよび−Ｖｃｘが大きくなり（Ｖｃｃと−Ｖｃｃ）、選択される電流制限レンジの電圧制限部３１（ｘ）のみＳＷ４（ｘ）をオンすれば、オフされている電流制限レンジは、動作しないようになる。 Then, SW4 (x) of the current limit range that is not selected from the current limit ranges (resistor RS1 (x = 1), resistor RS2 (x = 2)) is turned off. When SW4 (x) is turned off, the voltage limit voltages + Vcx and -Vcx are increased (Vcc and -Vcc), and only the voltage limiter 31 (x) in the selected current limit range is turned on. Current limit ranges that are turned off will not work.
以下、具体的な数値を用いて動作を説明する。測定レンジを１００［μＡ］レンジに設定し、出力電流Ｉｏの出力電流制限レンジを５［ｍＡ］に設定し、電圧制限電圧±Ｖｃ１を±１．１［Ｖ］とした場合で説明する。 Hereinafter, the operation will be described using specific numerical values. The case will be described where the measurement range is set to 100 [μA], the output current limit range of the output current Io is set to 5 [mA], and the voltage limit voltage ± Vc1 is set to ± 1.1 [V].
出力電流Ｉｏの範囲を−５［ｍＡ］〜＋５［ｍＡ］に設定するため、スイッチＳＷ４（１）をオンし、電圧制限電圧＋Ｖｃ１を＋１．１［Ｖ］、−Ｖｃ１を−１．１［Ｖ］に設定する。 In order to set the range of the output current Io to −5 [mA] to +5 [mA], the switch SW4 (1) is turned on, the voltage limit voltage + Vc1 is +1.1 [V], and −Vc1 is −1.1 [ V].
また参照電圧＋Ｖｌｉｍの値を０．５［Ｖ］（抵抗ＲＳ１の抵抗値（１００［Ω］）×５［ｍＡ］）、参照電圧−Ｖｌｉｍの値を−０．５［Ｖ］（抵抗ＲＳ１の抵抗値（１００［Ω］）×−５［ｍＡ］）に設定する。 The value of the reference voltage + Vlim is 0.5 [V] (resistance value of the resistor RS1 (100 [Ω]) × 5 [mA]), and the value of the reference voltage −Vlim is −0.5 [V] (resistance RS1 Resistance value (100 [Ω]) × −5 [mA]).
そして、スイッチＳＷＳＨ１、ＳＷＳＬ１を閉じて、抵抗ＲＳ１を出力電流を制限するための電圧検出用のシャント抵抗にする。電流制限レンジは、５［ｍＡ］レンジになる。これにより、抵抗ＲＳ１、アンプＡ４、Ａ３、Ａ３’、ダイオードＤ１，Ｄ１’からなる出力電流制限回路が形成される。 Then, the switches SWSH1 and SWSL1 are closed to make the resistor RS1 a shunt resistor for voltage detection for limiting the output current. The current limit range is the 5 [mA] range. As a result, an output current limiting circuit including the resistor RS1, the amplifiers A4, A3, A3 ', and the diodes D1, D1' is formed.
また、スイッチＳＷＭＨ３、ＳＷＭＬ３を閉じて、抵抗ＲＳ３を出力電流Ｉｏを測定するための電圧検出用のシャント抵抗にする。測定レンジは、１００［μＡ］レンジになる。これにより、抵抗ＲＳ３、アンプＡ５，電圧測定部２０、演算部（図示せず）からなる出力電流測定回路が形成される。
Further, the switches SWMH3 and SWML3 are closed, and the resistor RS3 is made to be a shunt resistor for voltage detection for measuring the output current Io. The measurement range is the 100 [μA] range. As a result, an output current measurement circuit including the resistor RS3, the amplifier A5, the
ここで、動作の説明および計算を簡略にするため、１００［μＡ］測定レンジの測定範囲を±９０［μＡ］にする。つまり、±（９０〜１００）［μＡ］は、演算部（図示せず）が、抵抗値とＡＤ値とから出力電流Ｉｏを求める際に、測定範囲外（オーバーレンジ）として出力することにする。もちろん、電圧制限電圧＋Ｖｃ１、−Ｖｃ１の設定値を大きくし、測定レンジと同じ±１００［μＡ］を測定範囲にしてもよい。また、出力電流ＩｏがアンプＡ１から負荷Ｌｏａｄに流れる場合で説明する。 Here, in order to simplify the explanation and calculation of the operation, the measurement range of the 100 [μA] measurement range is set to ± 90 [μA]. That is, ± (90 to 100) [μA] is output as an out-of-measurement range (overrange) when the calculation unit (not shown) obtains the output current Io from the resistance value and the AD value. . Of course, the set values of the voltage limit voltages + Vc1 and −Vc1 may be increased, and ± 100 [μA] which is the same as the measurement range may be set as the measurement range. Further, the case where the output current Io flows from the amplifier A1 to the load Load will be described.
出力電流Ｉｏが１００［μＡ］以下(電位点Ｖ１が１．１［Ｖ］以下)の場合。
出力電流Ｉｏが、端子Ｌｏから抵抗ＲＳ１、ＲＳ２、ＲＳ３の順に流れ、共通電位ＣＯＭに流れる。抵抗ＲＳ３の両端で発生した電圧が、スイッチＳＷＭＨ３、ＳＷＭＬ３を通して差動アンプＡ５に伝送され、電圧ＶＭとして電圧測定部２０に出力される。
When the output current Io is 100 [μA] or less (potential point V1 is 1.1 [V] or less).
The output current Io flows from the terminal Lo in the order of the resistors RS1, RS2, and RS3, and flows to the common potential COM. The voltage generated at both ends of the resistor RS3 is transmitted to the differential amplifier A5 through the switches SWMH3 and SWML3, and is output to the
検出電圧ＶＭが測定範囲内（≦９０［μＡ］）の場合、演算部が、検出電圧ＶＭ（出力電流Ｉｏ×１０［ｋΩ］）から出力電流Ｉｏの電流値を演算、表示する。 When the detection voltage VM is within the measurement range (≦ 90 [μA]), the calculation unit calculates and displays the current value of the output current Io from the detection voltage VM (output current Io × 10 [kΩ]).
検出電圧ＶＭが測定範囲より大きくなった（＞９０［μＡ］）場合、測定範囲外として演算部が警告表示（オーバーレンジなど）等をする。しかし、電位点Ｖ１の電圧が１．１[Ｖ]以下なので、ダイオードＤ３（１）、Ｄ５（１）はそれぞれアンプＡ７（１），Ａ８（１）により逆バイアスされオフ状態になっている。 When the detection voltage VM becomes larger than the measurement range (> 90 [μA]), the calculation unit displays a warning (such as an overrange) or the like outside the measurement range. However, since the voltage at the potential point V1 is 1.1 [V] or less, the diodes D3 (1) and D5 (1) are reverse-biased by the amplifiers A7 (1) and A8 (1), respectively, and are turned off.
一方、出力電流制限回路においては、抵抗ＲＳ１両端の電圧がスイッチＳＷＳＨ１，ＳＷＳＬ１を通して、差動アンプＡ４に伝送され電圧ＶＬとして出力される。出力電流Ｉｏが１００［μＡ］以下の場合、電圧ＶＬは１０［ｍＶ］（１００［μＡ］×１００［Ω］）以下であり、参照電圧＋Ｖｌｉｍの＋０．５［Ｖ］まで到達しないため、出力電流Ｉｏの電流制限がされない。 On the other hand, in the output current limiting circuit, the voltage across the resistor RS1 is transmitted to the differential amplifier A4 through the switches SWSH1 and SWSL1, and is output as the voltage VL. When the output current Io is 100 [μA] or less, the voltage VL is 10 [mV] (100 [μA] × 100 [Ω]) or less and does not reach +0.5 [V] of the reference voltage + Vlim. The current Io is not limited.
出力電流Ｉｏが１００［μＡ］より大きく、５［ｍＡ］より小さい場合。
出力電流Ｉｏが１００［μＡ］よりも増え、電位点Ｖ１の電圧が上昇して１．１［Ｖ］を超えた場合、電圧制限部３１（１）が、アンプＡ６（１）→アンプＡ７（１）→ダイオードＤ３（１）の負帰還回路を形成する。そして、電圧制限回路３１（１）のアンプＡ７（１）が、電位点Ｖ１の電圧が１．１［Ｖ］を超えないように出力電流Ｉｏの一部の電流を吸い込み始める。アンプＡ７（１）の吸い込みに関わらず、抵抗ＲＳ１には負荷Ｌｏａｄと同じ電流量の出力電流Ｉｏが流れるため、電圧ＶＬの電圧レベルが上昇する。
When the output current Io is larger than 100 [μA] and smaller than 5 [mA].
When the output current Io increases from 100 [μA] and the voltage at the potential point V1 rises and exceeds 1.1 [V], the voltage limiting unit 31 (1) is connected to the amplifier A6 (1) → the amplifier A7 ( 1) → A negative feedback circuit of the diode D3 (1) is formed. Then, the amplifier A7 (1) of the voltage limiting circuit 31 (1) starts to suck a part of the output current Io so that the voltage at the potential point V1 does not exceed 1.1 [V]. Regardless of the suction of the amplifier A7 (1), the output current Io having the same amount of current as the load Load flows through the resistor RS1, so that the voltage level of the voltage VL increases.
しかし、出力電流が５［ｍＡ］よりも小さいので、この電圧ＶＬは最大でも＋０．５［Ｖ］（５［ｍＡ］×１００［Ω］）であり、参照電圧＋Ｖｌｉｍの＋０．５［Ｖ］を超えない。そのため、出力電流制限回路の出力電流Ｉｏが制限されず、出力電圧Ｖｏは保持される。なお、電位点Ｖ１が１．１［Ｖ］に制限されているため、電圧ＶＭの電圧レベルは、１「Ｖ」（＝｛１．１［Ｖ］／（１［ｋΩ］＋１０［ｋΩ］）｝×１０［ｋΩ］）となり、測定範囲外の警告表示が維持される。 However, since the output current is smaller than 5 [mA], this voltage VL is +0.5 [V] (5 [mA] × 100 [Ω]) at the maximum, and +0.5 [V] of the reference voltage + Vlim. Not exceed. For this reason, the output current Io of the output current limiting circuit is not limited, and the output voltage Vo is maintained. Since the potential point V1 is limited to 1.1 [V], the voltage level of the voltage VM is 1 “V” (= {1.1 [V] / (1 [kΩ] +10 [kΩ]) } × 10 [kΩ]), and the warning display outside the measurement range is maintained.
出力電流Ｉｏが５［ｍＡ］を超えた場合。
出力電流Ｉｏが増加して５［ｍＡ］を超えた場合、電圧ＶＬの電圧レベルが０．５［Ｖ］（１００［Ω］×５［ｍＡ］）より大きくなり参照電圧＋Ｖｌｉｍを超える。これにより、ダイオードＤ１が順方向にバイアスされオン状態になり、アンプＡ１の帰還回路はアンプＡ３が支配的になる。このため、アンプＡ３が、出力電圧Ｖｏの電圧を降下させ、出力電流Ｉｏが５［ｍＡ］を越えないように制御し、その結果、出力電流Ｉｏの電流量が制限される。
When the output current Io exceeds 5 [mA].
When the output current Io increases and exceeds 5 [mA], the voltage level of the voltage VL becomes higher than 0.5 [V] (100 [Ω] × 5 [mA]) and exceeds the reference voltage + Vlim. As a result, the diode D1 is biased forward and turned on, and the amplifier A3 is dominant in the feedback circuit of the amplifier A1. Therefore, the amplifier A3 controls the output voltage Vo so that the output current Io does not exceed 5 [mA], and as a result, the amount of the output current Io is limited.
このように、抵抗ＲＳ１の検出電圧ＶＬに基づいて出力電流Ｉｏを制限し、抵抗ＲＳ３の検出電圧ＶＭに基づいて出力電流Ｉｏを測定するので、５［ｍＡ］の電流制限レンジに設定したまま、１００［μＡ］の電流測定レンジで測定することが可能となる。これにより、出力電流Ｉｏの測定精度を向上することができる。 In this way, the output current Io is limited based on the detection voltage VL of the resistor RS1, and the output current Io is measured based on the detection voltage VM of the resistor RS3, so that the current limit range of 5 [mA] is set, It becomes possible to measure in the current measurement range of 100 [μA]. Thereby, the measurement accuracy of the output current Io can be improved.
［第６の実施例］
図７は、本発明の第６の実施例を示した構成図であり、図１〜図６に示した電圧制限回路３０、３１のその他の構成例を示した図である。図６と同一のものには同一符号を付し、説明を省略すると共に図示も省略する。
[Sixth embodiment]
FIG. 7 is a configuration diagram showing a sixth embodiment of the present invention, and is a diagram showing another configuration example of the
電圧制限部３１（１）、３１（２）の代わりに電圧制限部３２（１）、３２（２）が新たに設けられ、出力電流Ｉｏの検出を行なう抵抗ＲＳ１、ＲＳ２の他端と共通電位ＣＯＭ間に接続する。電圧制限部３２（ｘ）は、スイッチＳＷ５（ｘ）、可変抵抗Ｒｃ（ｘ）、アンプＡ９（ｘ）、電源Ｖｃ（ｘ）を有する。 Instead of the voltage limiting units 31 (1) and 31 (2), voltage limiting units 32 (1) and 32 (2) are newly provided, and the other ends of the resistors RS1 and RS2 that detect the output current Io and a common potential are provided. Connect between COMs. The voltage limiting unit 32 (x) includes a switch SW5 (x), a variable resistor Rc (x), an amplifier A9 (x), and a power source Vc (x).
スイッチＳＷ（ｘ）の一端、抵抗Ｒｃ（ｘ）の一端が、電位点Ｖｘに接続される。スイッチＳＷ（ｘ）の他端、抵抗Ｒｃ（ｘ）の他端が、共通電位ＣＯＭに接続される。 One end of the switch SW (x) and one end of the resistor Rc (x) are connected to the potential point Vx. The other end of the switch SW (x) and the other end of the resistor Rc (x) are connected to the common potential COM.
電源Ｖｃ（ｘ）は、参照電圧Ｖｃｘを出力し、特許請求の範囲の出力部に相当する。アンプＡ９（ｘ）は、非反転入力端子が電位点Ｖｘに接続され、反転入力端子が電源Ｖｃ（ｘ）を介して共通電位ＣＯＭに接続される。 The power supply Vc (x) outputs a reference voltage Vcx and corresponds to an output unit in the claims. The amplifier A9 (x) has a non-inverting input terminal connected to the potential point Vx, and an inverting input terminal connected to the common potential COM via the power supply Vc (x).
また、アンプＡ９（ｘ）の出力端子は、可変抵抗Ｒｃ（ｘ）の抵抗値制御端子に接続される。つまり、抵抗Ｒｃ（ｘ）の抵抗値は、アンプＡ９（ｘ）の出力端子の電圧によって所望の抵抗値になる。抵抗Ｒｃ（ｘ）としては、例えば、抵抗値が電圧制御されるＭＯＳ−ＦＥＴ等の素子を用いる。 The output terminal of the amplifier A9 (x) is connected to the resistance value control terminal of the variable resistor Rc (x). That is, the resistance value of the resistor Rc (x) becomes a desired resistance value depending on the voltage at the output terminal of the amplifier A9 (x). As the resistor Rc (x), for example, an element such as a MOS-FET whose resistance value is voltage-controlled is used.
このような装置の動作を説明する。
電流測定レンジｘの電圧制限部３２（ｘ）のスイッチＳＷ９（ｘ）、スイッチＳＷＭＨｘ、ＳＷＭＬｘをオン状態にする。また、電流測定レンジｘの電圧制限部３２（ｘ）のスイッチＳＷ５（ｘ）をオンする（ｘ＝３の電流測定レンジとして抵抗ＲＳ３を選択した場合は、対応するスイッチＳＷ５（３）は存在しない）。これにより測定レンジｘのシャント抵抗ＲＳｘに流れた出力電流Ｉｏ（または出力電流Ｉｏの一部）が、電圧に変換されアンプＡ５から出力される。
The operation of such an apparatus will be described.
The switch SW9 (x) and the switches SWMHx and SWMLx of the voltage limiting unit 32 (x) of the current measurement range x are turned on. Further, the switch SW5 (x) of the voltage limiting unit 32 (x) of the current measurement range x is turned on (when the resistor RS3 is selected as the current measurement range of x = 3, there is no corresponding switch SW5 (3). ). As a result, the output current Io (or part of the output current Io) flowing through the shunt resistor RSx in the measurement range x is converted into a voltage and output from the amplifier A5.
電流制限レンジｘのスイッチＳＷＳＨｘ、ＳＷＳＬｘをオン状態にし、電源Ｖｃ（ｘ）を電圧制限電圧Ｖｃｘに設定する。制限レンジｘ以外の電圧制限部３２の電源Ｖｃは、電圧制限電圧Ｖｃｘよりも大きくするか、可変抵抗Ｒｃを高抵抗に固定し動作させないようにする。そして、電流制限レンジのシャント抵抗ＲＳｘを流れた電流が、電圧に変換され出力電流Ｉｏの制限用検出信号としてアンプＡ４から出力される。すなわち、出力電流Ｉｏが、制限した範囲を超えた場合、出力電流Ｉｏの電流量が制限される。 The switches SWSHx and SWSLx in the current limit range x are turned on, and the power supply Vc (x) is set to the voltage limit voltage Vcx. The power source Vc of the voltage limiter 32 other than the limit range x is set larger than the voltage limit voltage Vcx or the variable resistor Rc is fixed to a high resistance so as not to operate. The current flowing through the shunt resistor RSx in the current limit range is converted into a voltage and output from the amplifier A4 as a detection signal for limiting the output current Io. That is, when the output current Io exceeds the limited range, the amount of output current Io is limited.
電位点Ｖｘが電圧制限電圧Ｖｃｘを越えない場合、アンプＡ９（ｘ）の出力が正になり、可変抵抗Ｒｃ（ｘ）の抵抗値が大きく、出力電流Ｉｏは電圧制限部３２を流れない。一方、電位点Ｖｘが電圧制限電圧Ｖｃｘを越えた場合、アンプＡ９（ｘ）の出力が負になり、可変抵抗Ｒｃ（ｘ）の抵抗値が小さくなる。その結果、出力電流Ｉｏが共通電位ＣＯＭにバイパスされ、電位点Ｖｘ＝電圧制限電圧Ｖｃｘに維持される。その他の動作は、図６に示す装置と同様なので説明を省略する。 When the potential point Vx does not exceed the voltage limit voltage Vcx, the output of the amplifier A9 (x) becomes positive, the resistance value of the variable resistor Rc (x) is large, and the output current Io does not flow through the voltage limiter 32. On the other hand, when the potential point Vx exceeds the voltage limit voltage Vcx, the output of the amplifier A9 (x) becomes negative, and the resistance value of the variable resistor Rc (x) decreases. As a result, the output current Io is bypassed to the common potential COM, and the potential point Vx = the voltage limit voltage Vcx is maintained. The other operations are the same as those of the apparatus shown in FIG.
このように電圧制限部３２（１）、３２（２）のアンプＡ９（１）、（２）が、電圧制限電圧Ｖｃ１、Ｖｃ２と電位点Ｖ１，Ｖ２との電位差によって、可変抵抗Ｒｃ（１）、Ｒｃ（２）の抵抗値を変え、出力電流Ｉｏをバイパスさせる。これにより、電位点Ｖ１，Ｖ２が電圧制限電圧Ｖｃ１，Ｖｃ２に制限される。従って、アンプＡ１のドライブ能力を超えなくなり、所望の出力電圧Ｖｏを負荷Ｌｏａｄに印加でき、アンプＡ１の消費電力を抑えることができる。また、抵抗ＲＳ２、ＲＳ３での電圧・消費電力を小さくでき電圧測定部２０・抵抗ＲＳ２、ＲＳ３の破損を防ぐことができる。
As described above, the amplifiers A9 (1), (2) of the voltage limiting units 32 (1), 32 (2) are connected to the variable resistor Rc (1) by the potential difference between the voltage limiting voltages Vc1, Vc2 and the potential points V1, V2. , Rc (2) is changed to bypass the output current Io. Thereby, the potential points V1 and V2 are limited to the voltage limiting voltages Vc1 and Vc2. Therefore, the drive capacity of the amplifier A1 is not exceeded, and a desired output voltage Vo can be applied to the load Load, and the power consumption of the amplifier A1 can be suppressed. Moreover, the voltage and power consumption at the resistors RS2 and RS3 can be reduced, and damage to the
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（抵抗ＲＳ１の抵抗値）＜（抵抗ＲＳ２の抵抗値）＜（抵抗ＲＳ３の抵抗値）としたが、（抵抗ＲＳ１の抵抗値）＞（抵抗ＲＳ２の抵抗値）＞（抵抗ＲＳ３の抵抗値）としてもよく、どのような抵抗値にしてもよい。また、シャント抵抗ＲＳ１〜ＲＳ３の個数も何個でもよい。
The present invention is not limited to this, and may be as shown below.
(Resistance value of resistor RS1) <(resistance value of resistor RS2) <(resistance value of resistor RS3), (resistance value of resistor RS1)> (resistance value of resistor RS2)> (resistance value of resistor RS3) Or any resistance value. Further, the number of shunt resistors RS1 to RS3 may be any number.
図７に示す装置において、出力電流Ｉｏが抵抗ＲＳ１〜ＲＳ３から共通端子ＣＯＭ側に流れる場合の＋側方向のみの構成を示したが、アンプ、可変抵抗、電源を追加して両極性にしてもよい。 In the device shown in FIG. 7, the configuration of only the + side direction when the output current Io flows from the resistors RS1 to RS3 to the common terminal COM side is shown. However, an amplifier, a variable resistor, and a power source are added to make it bipolar. Good.
３０、３１、３２ 電圧制限部
Ｒｃ（１）、Ｒｃ（２） 可変抵抗
ＲＳ１〜ＲＳ３ シャント抵抗
Ａ１〜Ａ９ オペアンプ
Ｖｃ（１）、Ｖｃ（２） 電源（出力部）
30, 31, 32 Voltage limiter Rc (1), Rc (2) Variable resistor RS1-RS3 Shunt resistor A1-A9 Operational amplifier Vc (1), Vc (2) Power supply (output unit)
Claims (5)
前記負荷への出力電流が流れ、それぞれが直列接続される複数の抵抗を設け、
前記複数の抵抗のうち、前記出力電流を制限するための電圧検出用の第１の抵抗と、
前記複数の抵抗のうち、前記出力電流を測定するための電圧検出用の前記第1の抵抗と抵抗値が異なる第２の抵抗とを有し、
前記第１の抵抗と前記第２の抵抗との間の電圧レベルを所定の範囲内にする電圧制限部を設けたことを特徴とする電圧発生装置。 In the voltage generator for limiting the amount of output current within a predetermined range and applying a voltage to the load, and measuring the output current flowing through the load,
An output current flows to the load, and a plurality of resistors, each connected in series, are provided.
Of the plurality of resistors, a first resistor for voltage detection for limiting the output current;
Of the plurality of resistors, the first resistor for voltage detection for measuring the output current and a second resistor having a different resistance value,
The voltage generator provided with the voltage limiting part which makes the voltage level between said 1st resistance and said 2nd resistance in the predetermined range.
一定の電圧を出力する出力部と、 An output unit that outputs a constant voltage;
この出力部の電圧と前記第１、２の抵抗間の電圧との電圧差によって出力電流の電流量を増減させる演算増幅器を設けたことを特徴とする請求項２記載の電圧発生装置。 3. The voltage generator according to claim 2, further comprising an operational amplifier that increases or decreases a current amount of an output current according to a voltage difference between a voltage of the output unit and a voltage between the first and second resistors.
電圧によって抵抗値が変化し、前記出力電流が流れる可変抵抗と、 A variable resistance that changes depending on the voltage, and a variable resistor through which the output current flows,
一定の電圧を出力する出力部と、 An output unit that outputs a constant voltage;
この出力部の電圧と前記第１、２の抵抗間の電圧との電圧差によって前記可変抵抗の抵抗値を変化させる演算増幅器と An operational amplifier that changes a resistance value of the variable resistor according to a voltage difference between a voltage of the output unit and a voltage between the first and second resistors;
を設けたことを特徴とする請求項２記載の電圧発生装置。 The voltage generator according to claim 2, further comprising:
このＡＤ変換器からのデジタルデータと前記第２の抵抗の抵抗値とから前記出力電流の電流値を求める演算部と An arithmetic unit for obtaining a current value of the output current from the digital data from the AD converter and the resistance value of the second resistor;
を有することを特徴とする請求項１〜４のいずれかに記載の電圧発生装置。 The voltage generator according to claim 1, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007090835A JP5003245B2 (en) | 2007-03-30 | 2007-03-30 | Voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007090835A JP5003245B2 (en) | 2007-03-30 | 2007-03-30 | Voltage generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008250650A JP2008250650A (en) | 2008-10-16 |
| JP5003245B2 true JP5003245B2 (en) | 2012-08-15 |
Family
ID=39975526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007090835A Active JP5003245B2 (en) | 2007-03-30 | 2007-03-30 | Voltage generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5003245B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5413125B2 (en) * | 2009-10-27 | 2014-02-12 | 横河電機株式会社 | Switch circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6082274U (en) * | 1983-11-09 | 1985-06-07 | 株式会社アドバンテスト | Load current measurement circuit for voltage generator |
| JP3307005B2 (en) * | 1993-06-30 | 2002-07-24 | 株式会社デンソー | Control load current detection device and fault diagnosis device using the same |
| JP3272535B2 (en) * | 1994-04-18 | 2002-04-08 | 富士通株式会社 | Power supply circuit |
| JP3039265B2 (en) * | 1994-05-10 | 2000-05-08 | 横河電機株式会社 | Voltage / current generator |
| JPH09160660A (en) * | 1995-12-04 | 1997-06-20 | Yokogawa Electric Corp | Voltage and current generator |
| JP3628948B2 (en) * | 2000-02-21 | 2005-03-16 | 富士男 小澤 | Current / voltage conversion circuit |
-
2007
- 2007-03-30 JP JP2007090835A patent/JP5003245B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008250650A (en) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10288674B2 (en) | Impedance characteristic circuit for electrochemical sensor | |
| JP2006215037A (en) | Differential termination with automatic common-mode termination voltage generating circuit and attenuator circuit network | |
| US20140009178A1 (en) | Impedance measuring device | |
| EP2439711B1 (en) | Two-wire transmitter | |
| US6940290B2 (en) | Sensor output processing device having self-diagnosis function | |
| US7446554B2 (en) | Direct current measuring apparatus and limiting circuit | |
| US20050151543A1 (en) | Accurate and efficient sensing circuit and method for bi-directional signals | |
| US20100085034A1 (en) | Current Measurement Circuit, Current Detection Circuit And Saturation Prevention And Recovery Circuit For Operational Amplifier | |
| JP5003245B2 (en) | Voltage generator | |
| JPH05121954A (en) | Potential detection circuit | |
| JP6646380B2 (en) | Current detection circuit | |
| US6963238B2 (en) | Level shift circuit | |
| US10473329B2 (en) | Flame sense circuit with variable bias | |
| US6968249B2 (en) | Current measuring circuit for measuring drive current to load | |
| JP4941718B2 (en) | Voltage shift circuit | |
| JP2008209998A (en) | Voltage generator | |
| KR100331982B1 (en) | Output electric power detecting circuit for a transmitter | |
| JP4492003B2 (en) | Current detection circuit | |
| JP2004071864A (en) | Temperature detector of semiconductor integrated circuit | |
| JP5532625B2 (en) | Voltage limiting circuit | |
| US20240097632A1 (en) | Integrated circuit and semiconductor device | |
| JP4511717B2 (en) | Current / voltage measuring device | |
| JP2000155139A (en) | Current detecting device | |
| JP5370915B2 (en) | Voltage limiting circuit | |
| JP3291221B2 (en) | Voltage detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5003245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |