JP4941594B2 - Ceramic electronic components - Google Patents
Ceramic electronic components Download PDFInfo
- Publication number
- JP4941594B2 JP4941594B2 JP2010548470A JP2010548470A JP4941594B2 JP 4941594 B2 JP4941594 B2 JP 4941594B2 JP 2010548470 A JP2010548470 A JP 2010548470A JP 2010548470 A JP2010548470 A JP 2010548470A JP 4941594 B2 JP4941594 B2 JP 4941594B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- metal terminal
- electrode
- exterior material
- ceramic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 169
- 239000002184 metal Substances 0.000 claims description 125
- 229910052751 metal Inorganic materials 0.000 claims description 125
- 239000000463 material Substances 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 55
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000000843 powder Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 239000004593 Epoxy Substances 0.000 claims description 5
- 239000003985 ceramic capacitor Substances 0.000 description 33
- 238000005452 bending Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/014—Mounting; Supporting the resistor being suspended between and being supported by two supporting sections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Description
この発明は、セラミックコンデンサやセラミックバリスタなどのセラミック電子部品に関する。 The present invention relates to a ceramic electronic component such as a ceramic capacitor or a ceramic varistor.
現在、定格3kV以上の中高圧セラミックコンデンサは、リード線付きの挿入実装タイプが主流である。ところが、近年の電源基板の薄型化に伴い、表面実装タイプの要求が増加しつつある。例えば、表面実装タイプのセラミックコンデンサとしては、特許文献1に記載されているものがある。この表面実装タイプのセラミックコンデンサは、対向する両主面にそれぞれ形成された電極をもつセラミック素子と、各電極に接続された二つの金属端子と、セラミック素子および金属端子の一部を埋設する絶縁性外装材と、を備えている。そして、前記金属端子は、絶縁性外装材の側面から外部に引き出され、側面から底部端部に折り曲げ配設されている。
At present, the medium- and high-voltage ceramic capacitors with a rating of 3 kV or more are mainly in the mounting type with lead wires. However, with the recent thinning of power supply substrates, the demand for surface mount types is increasing. For example, there is a surface mounting type ceramic capacitor described in
しかしながら、従来の表面実装タイプのセラミックコンデンサでは、金属端子が絶縁性外装材によって堅固に固定されており、実装基板が撓んだ際の機械的ストレスが直接にセラミック素子にかかり、セラミック素子にクラックなどが生ずるという不具合があった。また、従来の表面実装タイプのセラミックコンデンサでは、二つの金属端子間の絶縁性外装材の沿面距離が短く、高圧が印加された際の沿面放電を十分に防止できないおそれがあった。 However, in the conventional surface mount type ceramic capacitor, the metal terminal is firmly fixed by the insulating exterior material, and mechanical stress when the mounting substrate is bent is directly applied to the ceramic element, and the ceramic element is cracked. There was a problem that it occurred. Further, in the conventional surface mount type ceramic capacitor, there is a possibility that the creeping discharge when the high voltage is applied cannot be sufficiently prevented because the creeping distance of the insulating exterior material between the two metal terminals is short.
それゆえに、この発明の主たる目的は、実装基板が撓んだ際の機械的ストレスが直接にセラミック素子にかかりにくく、かつ、沿面放電を防止できるセラミック電子部品を提供することである。 SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a ceramic electronic component in which mechanical stress when a mounting substrate is bent is not directly applied to a ceramic element and creeping discharge can be prevented.
また、一般に、絶縁性外装材はインジェクションモールドもしくはトランスファーモールドによって成型される。しかし、この場合、絶縁性外装材とセラミック素子との密着性に問題があり、絶縁性外装材とセラミック素子との間に隙間が発生した場合のことを考えると、沿面放電防止のためにセラミック素子の主面全面に電極を形成することができず、主面の外周縁部から後退させて形成する必要がある。そのため、セラミック素子を小型化できないという制約があった。また、一般に、熱硬化型樹脂をトランスファーモールドすることで絶縁性外装材を形成するものが主流であるが、絶縁性外装材の歩留まりは悪く、生産性の良いものではなかった。 In general, the insulating exterior material is molded by injection molding or transfer molding. However, in this case, there is a problem in the adhesion between the insulating sheathing material and the ceramic element, and considering the case where a gap is generated between the insulating sheathing material and the ceramic element, the ceramic is prevented to prevent creeping discharge. An electrode cannot be formed on the entire main surface of the element, and it is necessary to form the electrode by retreating from the outer peripheral edge of the main surface. For this reason, there is a restriction that the ceramic element cannot be reduced in size. In general, the insulating exterior material is formed by transfer molding a thermosetting resin, but the yield of the insulating exterior material is poor and the productivity is not good.
この発明は、外周面と互いに対向する第1主面および第2主面とをもつセラミック基板と、前記第1主面に設けた第1電極および前記第2主面に設けた第2電極と、を有するセラミック素子と、第1電極に接合された第1金属端子と、第2電極に接合された第2金属端子と、セラミック素子、第1金属端子の一部および第2金属端子の一部を被覆した絶縁性外装材と、を備えたセラミック電子部品であって、
第1金属端子は、第1主面に対して平行に延在して第1電極に接合された第1接合部と、第1接合部に対して平行に延在して実装基板に実装される第1実装部と、第1接合部と第1実装部とを繋ぐ第1中継部と、を有し、
第2金属端子は、第2主面に対して平行に延在して第2電極に接合された第2接合部と、第2接合部に対して平行に延在して実装基板に実装される第2実装部と、第2接合部と第2実装部とを繋ぐ第2中継部と、を有し、
絶縁性外装材は、セラミック素子、第1接合部、第1中継部および第2接合部を被覆するように、かつ、第1実装部および第2実装部が露出するように設けられ、
セラミック基板の外周面と第1金属端子の第1中継部とが対向する部分において、セラミック基板の外周面を被覆する絶縁性外装材と、第1金属端子の第1中継部を被覆する絶縁性外装材との間に、空間が形成されていること、を特徴とする、セラミック電子部品である。第1電極および前記第2電極はそれぞれ、第1主面および第2主面の全面に設けられていてもよい。The present invention includes a ceramic substrate having a first main surface and a second main surface opposite to each other on an outer peripheral surface, a first electrode provided on the first main surface, and a second electrode provided on the second main surface, , A first metal terminal joined to the first electrode, a second metal terminal joined to the second electrode, a ceramic element, a part of the first metal terminal and one of the second metal terminals A ceramic electronic component comprising an insulating exterior material covering a portion,
The first metal terminal extends parallel to the first main surface and is joined to the first electrode, and extends parallel to the first joint and is mounted on the mounting substrate. A first mounting part, and a first relay part that connects the first joint part and the first mounting part,
The second metal terminal extends parallel to the second main surface and joined to the second electrode, and extends parallel to the second joint and is mounted on the mounting substrate. A second mounting part, and a second relay part that connects the second joint part and the second mounting part,
The insulating exterior material is provided so as to cover the ceramic element, the first joint portion, the first relay portion, and the second joint portion, and so that the first mounting portion and the second mounting portion are exposed,
In a portion where the outer peripheral surface of the ceramic substrate and the first relay portion of the first metal terminal face each other, an insulating exterior material that covers the outer peripheral surface of the ceramic substrate and an insulating property that covers the first relay portion of the first metal terminal A ceramic electronic component characterized in that a space is formed between the outer packaging material and the outer packaging material. The first electrode and the second electrode may be provided on the entire surfaces of the first main surface and the second main surface, respectively.
この発明では、セラミック素子の外周面を被覆する絶縁性外装材と、第1金属端子の第1中継部を被覆する絶縁性外装材との間に、空間が形成されている。従って、この空間によって、第1金属端子の第1接合部と第1中継部との境界部分がバネ性を有することになり、実装基板が撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子にかからない。さらに、この空間によって、第1金属端子の第1実装部と第2金属端子の第2実装部との間の絶縁性外装材の沿面距離が長くなり、高圧が印加された際の沿面放電が発生しにくくなる。さらに、絶縁性外装材の使用量が減少し、絶縁性外装材を形成する際に必ずしも金型を利用しなくてもよい。 In this invention, a space is formed between the insulating exterior material that covers the outer peripheral surface of the ceramic element and the insulating exterior material that covers the first relay portion of the first metal terminal. Therefore, the boundary portion between the first joint portion and the first relay portion of the first metal terminal has a spring property due to this space, and mechanical stress when the mounting board is bent is applied to the boundary portion. Mechanical stress is not directly applied to the ceramic element. Furthermore, this space increases the creeping distance of the insulating exterior material between the first mounting part of the first metal terminal and the second mounting part of the second metal terminal, and creeping discharge when a high voltage is applied. Less likely to occur. Furthermore, the amount of the insulating exterior material used is reduced, and it is not always necessary to use a mold when forming the insulating exterior material.
また、この発明は、第1金属端子の第1接合部の幅寸法がセラミック素子の幅寸法より大きく、平面透視でセラミック素子の縁部が第1接合部の縁部より後退していることを特徴とする。これにより、セラミック素子の縁部の電界集中が緩和される。 Further, according to the present invention, the width dimension of the first joint portion of the first metal terminal is larger than the width dimension of the ceramic element, and the edge portion of the ceramic element recedes from the edge portion of the first joint portion in a plan view. Features. Thereby, the electric field concentration at the edge of the ceramic element is alleviated.
また、この発明は、セラミック素子の縁部と第1接合部との間に、セラミック素子の第1電極と第1金属端子とを接合するための接合材によるフィレットが形成され、かつ、第1電極と第1接合部との間に接合材もしくは接合材および絶縁性外装材が充填されていることを特徴とする。これにより、セラミック素子の縁部と第1金属端子との間に接合材が充填され、かつ、第1電極と第1接合部との間には空間が存在せず、セラミック電子部品に高周波が印加された際の沿面放電が防止される。 According to the present invention, a fillet made of a bonding material for bonding the first electrode of the ceramic element and the first metal terminal is formed between the edge of the ceramic element and the first bonding portion, and the first A bonding material or a bonding material and an insulating exterior material are filled between the electrode and the first bonding portion. As a result, the bonding material is filled between the edge of the ceramic element and the first metal terminal, and there is no space between the first electrode and the first bonding portion, and high frequency is generated in the ceramic electronic component. Creeping discharge when applied is prevented.
また、この発明は、セラミック素子の第2電極および第2金属端子と、第1金属端子との最小間隔が、セラミック基板の厚み寸法以上であることを特徴とする。これにより、絶縁性外装材の厚みに影響されることなく、セラミック素子自体の設計耐圧を有するセラミック電子部品が得られる。 The present invention is also characterized in that the minimum distance between the second electrode and the second metal terminal of the ceramic element and the first metal terminal is equal to or greater than the thickness dimension of the ceramic substrate. Thereby, a ceramic electronic component having a design withstand voltage of the ceramic element itself can be obtained without being affected by the thickness of the insulating exterior material.
さらに、この発明は、第1接合部および第2接合部がそれぞれ、セラミック素子側に突出した凸部を有していることを特徴とする。これにより、第1および第2接合部とセラミック素子の第1および第2主面との間に隙間が形成され、第1および第2金属端子の曲げ応力がセラミック素子のエッジ部分に直接かからない。 Furthermore, the present invention is characterized in that each of the first joint portion and the second joint portion has a convex portion protruding toward the ceramic element side. As a result, a gap is formed between the first and second joint portions and the first and second main surfaces of the ceramic element, and the bending stress of the first and second metal terminals is not directly applied to the edge portion of the ceramic element.
さらに、絶縁性外装材がエポキシ系粉体樹脂からなることを特徴とする。このような材料を用いて粉体樹脂コーティングを行うことにより、絶縁性外装材とセラミック素子との密着性が改善され、絶縁性外装材の歩留まりも良く、生産性が高くなる。 Furthermore, the insulating exterior material is made of an epoxy-based powder resin. By performing powder resin coating using such a material, the adhesion between the insulating exterior material and the ceramic element is improved, the yield of the insulating exterior material is improved, and the productivity is increased.
さらに、絶縁性外装材の上面には、径が略2.5mm以上の平坦部分を設け、かつ、平坦部分と中心を同じくして径が略4mm以上の範囲内に上側に突出する部分を設けないことを特徴とする。これにより、自動実装機による吸着が可能なセラミック電子部品が得られる。 Further, a flat portion having a diameter of about 2.5 mm or more is provided on the upper surface of the insulating exterior material, and a portion protruding upward is provided in a range having a diameter of about 4 mm or more in the same center as the flat portion. It is characterized by not. Thereby, the ceramic electronic component which can be attracted | sucked by an automatic mounting machine is obtained.
この発明によれば、セラミック素子の外周面を被覆する絶縁性外装材と、第1金属端子の第1中継部を被覆する絶縁性外装材との間に、空間が形成されているので、この空間によって、第1金属端子の第1接合部と第1中継部との境界部分がバネ性を有することになり、実装基板が撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子にかからない。さらに、この空間によって、第1金属端子の第1実装部と第2金属端子の第2実装部との間の絶縁性外装材の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、絶縁性外装材の使用量を減らすことができ、絶縁性外装材を形成する際には必ずしも金型を利用しなくてもよいので、生産効率がよい。この結果、実装基板が撓んだ際の機械的ストレスが直接にセラミック素子にかかりにくく、かつ、沿面放電を防止できるセラミック電子部品が得られる。 According to this invention, since the space is formed between the insulating exterior material that covers the outer peripheral surface of the ceramic element and the insulating exterior material that covers the first relay portion of the first metal terminal, Depending on the space, the boundary portion between the first joint portion of the first metal terminal and the first relay portion has a spring property, and mechanical stress when the mounting substrate is bent is applied to the boundary portion, and mechanically. Stress is not directly applied to the ceramic element. Furthermore, this space increases the creeping distance of the insulating exterior material between the first mounting portion of the first metal terminal and the second mounting portion of the second metal terminal, and causes creeping discharge when a high voltage is applied. Can be suppressed. Further, the amount of the insulating exterior material used can be reduced, and when the insulating exterior material is formed, it is not always necessary to use a mold, so that the production efficiency is good. As a result, it is possible to obtain a ceramic electronic component in which mechanical stress when the mounting substrate is bent is not directly applied to the ceramic element, and creeping discharge can be prevented.
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above-mentioned object, other objects, features and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.
(第1の実施形態)
図1(A)は第1の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図1(B)は図1(A)のI−I断面図である。セラミックコンデンサは、BaTiO3などからなる円板状のセラミック素子1と、セラミック素子1の表裏に接合された金属端子2,3と、セラミック素子1および金属端子2,3の一部を被覆している絶縁性外装材4とを備えている。(First embodiment)
FIG. 1A is a plan view of the surface mount type ceramic capacitor of the first embodiment, and FIG. 1B is a cross-sectional view taken along the line II of FIG. The ceramic capacitor is formed by covering a disk-shaped
セラミック素子1は、互いに対向する表面11aおよび裏面11bと、外周面11cとをもつセラミック基板を有している。図2(A)に示すように、セラミック基板1aの表面11aおよび裏面11bの全面には電極5,6が形成されている。電極5,6は、Ni,Cu,Ag,Cr、もしくは、これらのいずれか一つを主成分とする合金からなり、無電解めっき法、蒸着法または印刷法によって形成される。なお、電極5,6は、図2(B)に示すように、表面11aおよび裏面11bの全面に形成しないで、セラミック基板1aの外周縁部から後退させて形成してもよい。
The
金属端子2,3は折り曲げ加工によって形成されている。すなわち、金属端子2は、表面11aに対して平行に延在して電極5に接合された接合部20と、接合部20に対して平行に延在して実装基板Pに実装される実装部24と、接合部20と実装部24とを繋ぐ中継部22とを有している。接合部20はセラミック素子1の縁部から比較的長く突き出ており、中継部22は略垂直方向に延在している。同様に、金属端子3は、裏面11bに対して平行に延在して電極6に接合された接合部30と、接合部30に対して平行に延在して実装基板Pに実装される実装部34と、接合部30と実装部34とを繋ぐ中継部32とを有している。中継部32は略垂直方向に延在している。金属端子2,3の実装部24,34はセラミック素子1を間にして左右反対側に導出されている。金属端子2,3の材質としては、例えばSUS430のようにセラミック素子1と線膨張係数が近いものが望ましい。金属端子2,3の表面にはSnめっきが施されており、必要に応じてNiなどの下地めっきを施してもよい。
The
金属端子2,3と電極5,6の接合材としては、例えばAg粉やAgで被覆されたCu粉を主成分とする導電性接着剤、あるいは、LF高温はんだなどのように鉛を含有していない接合材が用いられる。
As a bonding material between the
絶縁性外装材4は、セラミック素子1、金属端子2の接合部20および中継部22、ならびに、金属端子3の接合部30を被覆するように設けられている。金属端子2,3の実装部24,34は絶縁性外装材4から露出している。絶縁性外装材4としてはエポキシ粉体樹脂やシリコーン樹脂などが用いられ、ディップ法などによって形成される。特に、絶縁性外装材4としてエポキシ粉体樹脂を用いると、セラミック素子1や金属端子2,3との密着性が良く、高い密封性を確保できるため沿面放電が起きにくい。そのため、セラミック基板1aの表面11aおよび裏面11bの全面に電極5,6を形成でき、高い耐電圧特性を維持したまま小型のセラミックコンデンサが得られる。また、エポキシ系粉体樹脂を用いて粉体樹脂コーティングを行うことにより、絶縁性外装材4とセラミック素子1との密着性が改善され、絶縁性外装材4の歩留まりも良く、高い生産性を得ることができる。
The insulating
そして、セラミック基板1aの外周面11cと金属端子2の中継部22とが対向する部分において、セラミック基板1aの外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に、空間Sが形成されている。
And in the part which the outer
以上の構成からなる表面実装タイプのセラミックコンデンサは、セラミック素子1の外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に形成されている空間Sによって、金属端子2の実装部24と金属端子3の実装部34との間の絶縁性外装材4の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、この空間Sによって、金属端子2の接合部20と中継部22との境界部分がバネ性を有することになり、実装基板Pが撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子1にかからない。この結果、実装基板Pが撓んだ際の機械的ストレスが直接にセラミック素子1にかかりにくく、かつ、沿面放電を防止できるセラミックコンデンサが得られる。さらに、絶縁性外装材4の使用量を減らすことができ、絶縁性外装材4を形成する際には金型を利用しなくてもよいので、生産効率がよい。
The surface mount type ceramic capacitor having the above configuration is formed between the insulating
(第2の実施形態)
図3(A)は第2の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図3(B)は図3(A)のIII−III断面図である。セラミックコンデンサは、円板状のセラミック素子1と、セラミック素子1の表裏に接合された金属端子2,3と、セラミック素子1および金属端子2,3の一部を被覆している絶縁性外装材4とを備えている。なお、セラミック素子1は、前記第1の実施形態で説明したものと同様のものであり、その詳細な説明は省略する。(Second Embodiment)
FIG. 3A is a plan view of the surface-mounting type ceramic capacitor of the second embodiment, and FIG. 3B is a cross-sectional view taken along the line III-III in FIG. The ceramic capacitor includes a disk-shaped
金属端子2は、表面11aに対して平行に延在して電極5に接合された接合部20と、接合部20に対して平行に延在して実装基板Pに実装される実装部24と、接合部20と実装部24とを繋ぐ中継部22とを有している。同様に、金属端子3は、裏面11bに対して平行に延在して電極6に接合された接合部30と、接合部30に対して平行に延在して実装基板Pに実装される実装部34と、接合部30と実装部34とを繋ぐ中継部32とを有している。金属端子2,3の接合部20,30の幅寸法W1,W2は、セラミック素子1の直径Dより大きく設計されており、平面透視でセラミック素子1の縁部が接合部20,30の縁部より後退している。
The
金属端子2,3と電極5,6は、それぞれ接合材7によって接合されている。そして、セラミック素子1の縁部と金属端子2,3の接合部20,30との間に接合材7によるフィレット61が形成されている。また、セラミック基板1aの裏面11bに設けられた電極6および金属端子3と、金属端子2との最小間隔dが、セラミック基板1aの厚み寸法T以上になるように設計されている。
The
絶縁性外装材4は、セラミック素子1、金属端子2の接合部20および中継部22、ならびに、金属端子3の接合部30を被覆するように設けられている。金属端子2,3の実装部24,34は絶縁性外装材4から露出している。
The insulating
そして、セラミック基板1aの外周面11cと金属端子2の中継部22とが対向する部分において、セラミック基板1aの外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に、空間Sが形成されている。
And in the part which the outer
以上の構成からなる表面実装タイプのセラミックコンデンサは、セラミック素子1の外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に形成されている空間Sによって、金属端子2の実装部24と金属端子3の実装部34との間の絶縁性外装材4の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、この空間Sによって、金属端子2の接合部20と中継部22との境界部分がバネ性を有することになり、実装基板Pが撓んだ際の機械的ストレスがこの境界部分にかかり、機械的ストレスが直接にセラミック素子1にかからない。この結果、実装基板Pが撓んだ際の機械的ストレスが直接にセラミック素子1にかかりにくく、かつ、沿面放電を防止できるセラミックコンデンサが得られる。
The surface mount type ceramic capacitor having the above configuration is formed between the insulating
また、金属端子2,3の接合部20,30の幅寸法W1,W2は、セラミック素子1の直径Dより大きく設計されており、平面透視でセラミック素子1の縁部が接合部20,30の縁部より後退しているので、セラミック素子1の縁部の電界集中を緩和することができ、小型で高耐圧のコンデンサが製造可能になる。なお、第2の実施形態では、金属端子2,3の接合部20,30の幅寸法W1,W2をセラミック素子1の直径Dより大きく設計しているが、少なくとも上側の金属端子2の接合部20の幅寸法W1がセラミック素子1の直径Dより大きく設計されていれば、セラミック素子1の縁部の電界集中を緩和する効果が得られる。
In addition, the widths W1 and W2 of the
また、セラミック素子1の縁部と金属端子2,3の接合部20,30との間に、それぞれ接合材7によるフィレット61が形成され、かつ、電極5と接合部20との間ならびに電極6と接合部30との間にそれぞれ接合材7が充填されている。これにより、セラミック素子1の縁部と接合部20,30との間にそれぞれ接合材7が充填され、かつ、電極5と接合部20との間ならびに電極6と接合部30との間に空間が存在せず、セラミック電子部品に高周波が印加された際の沿面放電を防止することができる。
In addition,
さらに、セラミック基板1aの裏面11bに設けられた電極6および金属端子3と、金属端子2との最小間隔dが、セラミック基板1aの厚み寸法T以上になるように設計されているので、絶縁性外装材4の厚みに影響されることなく、セラミック素子1自体の設計耐圧を有するセラミックコンデンサが得られる。
Further, since the minimum distance d between the
また、従来のセラミックコンデンサでは、絶縁性外装材とセラミック素体との密着性に難があるため、図2(A)に示すような表面11aおよび裏面11bの全面に電極5,6を形成したセラミック素子1を用いると、セラミック素体1と絶縁性外装材との間に隙間が生じたときに、沿面放電の恐れがあった。そのため、沿面距離を大きくするために、従来、図2(B)に示すように、表面11aおよび裏面11bの全面に形成しないで、セラミック基板1aの外周縁部から後退させて形成し、電極5,6の周囲にギャップを設ける必要があった。それに対して、第2の実施形態では、図3(B)に示すように、フィレット61を形成して電極5,6と金属端子2,3との間に空間が存在しないようにすることにより、沿面放電が防止されるため、セラミック基板1aの表面11aおよび裏面11bの全面に電極5,6を形成することができる。したがって、従来必要であった電極5,6の周囲の余分なセラミック基板1aの部分は不要になり、セラミック素子1の小型化を図ることができる。
Further, in the conventional ceramic capacitor, since the adhesion between the insulating exterior material and the ceramic body is difficult, the
(第3の実施形態)
図4(A)は第3の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図4(B)は図4(A)のIV−IV断面図である。第3の実施形態のセラミックコンデンサは、前記第2の実施形態のセラミックコンデンサを変形したものであり、円板状のセラミック素子1と、セラミック素子1の表裏に接合された金属端子2,3と、セラミック素子1および金属端子2,3の一部を被覆している絶縁性外装材4とを備えている。なお、図4(A),(B)において前記第2の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。(Third embodiment)
FIG. 4A is a plan view of a surface mount type ceramic capacitor according to the third embodiment, and FIG. 4B is a cross-sectional view taken along the line IV-IV in FIG. The ceramic capacitor of the third embodiment is a modification of the ceramic capacitor of the second embodiment, and includes a disk-shaped
金属端子2,3の接合部20,30の幅寸法W1,W2は、セラミック素子1の直径Dより大きく設計されており、平面透視でセラミック素子1の縁部が接合部20,30の縁部より後退している。その際、金属端子2,3の接合部20,30は、セラミック素子1の縁部が接合部20,30の縁部より後退するように設計されておればよく、セラミック素子1の縁部から突出した接合部20,30の一部を切り欠いて幅寸法W1’を狭くしてもよい。また、後述する第4の実施形態のセラミックコンデンサのように、金属端子2の接合部20は、セラミック素子1の縁部が接合部20の縁部より後退するように設計されておれば、穴20a,20bを必要に応じて設けてもよい。
The width dimensions W1 and W2 of the
(第4の実施形態)
図5(A)は第4の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図5(B)はその側面図であり、図5(C)は図5(A)のV−V断面図である。セラミックコンデンサは、円板状のセラミック素子1と、セラミック素子1の表裏に接合された金属端子2,3と、セラミック素子1および金属端子2,3の一部を被覆している絶縁性外装材4とを備えている。なお、セラミック素子1は、前記第1の実施形態で説明したものと同様のものであり、その詳細な説明は省略する。(Fourth embodiment)
FIG. 5A is a plan view of the surface mount type ceramic capacitor of the fourth embodiment, FIG. 5B is a side view thereof, and FIG. 5C is a V- It is V sectional drawing. The ceramic capacitor includes a disk-shaped
金属端子2は、表面11aに対して平行に延在して電極5に接合された接合部20と、接合部20に対して平行に延在して実装基板Pに実装される実装部24と、接合部20と実装部24とを繋ぐ中継部22とを有している。同様に、金属端子3は、裏面11bに対して平行に延在して電極6に接合された接合部30と、接合部30に対して平行に延在して実装基板Pに実装される実装部34と、接合部30と実装部34とを繋ぐ中継部32とを有している。金属端子2,3の接合部20,30の幅寸法W1,W2は、セラミック素子1の直径Dより大きく設計されており、平面透視でセラミック素子1の縁部が接合部20,30の縁部より後退している。
The
接合部20には円形穴20aおよび中継部22にも延在する矩形穴20bが形成されており、円形穴20aの周囲にはセラミック素子1側に突出した略円錐形状の凸部26が複数個設けられている。接合部30には円形穴30aが形成されており、円形穴30aの周囲にはセラミック素子1側に突出した略円錐形状の凸部26が複数個設けられている。円形穴20a,30aは凸部26の近傍に接合材7を供給するためのものである。電極5と接合部20との間ならびに電極6と接合部30との間には接合材7および絶縁性外装材4が充填されている。これにより、電極5と接合部20との間ならびに電極6と接合部30との間に空間が存在せず、セラミック電子部品に高周波が印加された際の沿面放電を防止することができる。矩形穴20bはセラミック基板1aの外周面11cに絶縁性外装材4を供給し易くするためのものである。金属端子2,3の厚みが0.2mm以下で、かつ凸部26の高さが約0.2mm以下であれば、絶縁性外装材4を形成した段階で円形穴20a,30aによる段差は埋まり、絶縁性外装材4の上面は平坦になり、自動実装機による吸着に悪影響を及ぼさない。
The
絶縁性外装材4は、セラミック素子1、金属端子2の接合部20および中継部22、ならびに、金属端子3の接合部30を被覆するように設けられている。金属端子2,3の実装部24,34は絶縁性外装材4から露出している。
The insulating
そして、セラミック基板1aの外周面11cと金属端子2の中継部22とが対向する部分において、セラミック基板1aの外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に、空間Sが形成されている。
And in the part which the outer
以上の構成からなる表面実装タイプのセラミックコンデンサは、前記第2の実施形態のセラミックコンデンサと同様の作用効果を奏するとともに、接合部20,30がそれぞれ、セラミック素子1側に突出した凸部26を有しているので、接合部20,30とセラミック素子1の表裏面11a,11bとの間に隙間が形成され、金属端子2,3の曲げ応力がセラミック素子1のエッジ部分Eに直接かからない。これにより、実装基板Pの撓みに対する耐性を向上させることができる。さらに、この凸部26は、接合材7を毛管現象で引き寄せる機能も有しており、接合材7が凝固する際の収縮による空隙の発生を抑える効果もある。凸部26の高さは、約0.1〜0.3mmに設定することが望ましい。
The surface-mounting type ceramic capacitor having the above configuration has the same effect as the ceramic capacitor of the second embodiment, and each of the
(第5の実施形態)
図6(A)は第5の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図6(B)は図6(A)のVI−VI断面図である。第5の実施形態のセラミックコンデンサは、前記第4の実施形態のセラミックコンデンサを変形したものであり、円板状のセラミック素子1と、セラミック素子1の表裏に接合された金属端子2,3と、セラミック素子1および金属端子2,3の一部を被覆している絶縁性外装材4とを備えている。なお、図6(A),(B)において前記第4の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。(Fifth embodiment)
FIG. 6A is a plan view of a surface mount type ceramic capacitor according to the fifth embodiment, and FIG. 6B is a cross-sectional view taken along the line VI-VI in FIG. The ceramic capacitor of the fifth embodiment is a modification of the ceramic capacitor of the fourth embodiment, and includes a disk-shaped
金属端子2の接合部20には円形穴20aおよび矩形穴20bが形成されており、円形穴20aの周囲にはセラミック素子1側に突出した横断面の形状が略円錐形状の円環状凸部26が設けられている。金属端子3の接合部30には円形穴30aが形成されており、円形穴30aの周囲にはセラミック素子1側に突出した横断面の形状が略円錐形状の円環状凸部26が設けられている。
A
(第6の実施形態)
図7(A)は第6の実施形態の表面実装タイプのセラミックコンデンサの平面図であり、図7(B)は図7(A)のVII−VII断面図である。セラミックコンデンサは、円板状のセラミック素子1と、セラミック素子1の表裏に接合された金属端子2,3と、セラミック素子1および金属端子2,3の一部を被覆している絶縁性外装材4とを備えている。なお、セラミック素子1は、前記第1の実施形態で説明したものと同様のものであり、その詳細な説明は省略する。(Sixth embodiment)
FIG. 7A is a plan view of a surface mount type ceramic capacitor according to the sixth embodiment, and FIG. 7B is a cross-sectional view taken along the line VII-VII in FIG. The ceramic capacitor includes a disk-shaped
金属端子2は、表面11aに対して略平行に延在して電極5に接合された接合部20と、接合部20に対して平行に延在して実装基板Pに実装される実装部24と、接合部20と実装部24とを繋ぐ中継部22とを有している。接合部20には段差21が形成されている。同様に、金属端子3は、裏面11bに対して平行に延在して電極6に接合された接合部30と、接合部30に対して平行に延在して実装基板Pに実装される実装部34と、接合部30と実装部34とを繋ぐ中継部32とを有している。中継部32は略逆U字形に折り曲げられている。さらに、接合部20,30にはそれぞれ、セラミック素子1側に突出した略円錐形状の凸部26が複数個設けられている。
The
絶縁性外装材4は、セラミック素子1、金属端子2の接合部20および中継部22、ならびに、金属端子3の接合部30および中継部32を被覆するように設けられている。金属端子2,3の実装部24,34は絶縁性外装材4から露出している。絶縁性外装材4の上面には、概ね直径2.5mm以上の平坦部分を設け、かつ、この平坦部分と中心を同じくして概ね直径4mm以上の範囲内に上側に突出する部分を設けない。これにより、自動実装機による吸着が可能なセラミックコンデンサが得られる。絶縁性外装材4の上面に概ね直径2.5mm以上の平坦部分を設けるには、金属端子2に概ね直径3.5mm以上の平坦部分を設ければよい。ただし、絶縁性外装材4によって平滑化が可能であれば、金属端子2に凸部26や穴があってもよいことは言うまでもない。
The insulating
そして、セラミック基板1aの外周面11cと金属端子2の中継部22とが対向する部分において、セラミック基板1aの外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に、空間S1が形成されている。同様に、セラミック基板1aの外周面11cと金属端子3の中継部32とが対向する部分において、セラミック基板1aの外周面11cを被覆する絶縁性外装材4と、金属端子3の中継部32を被覆する絶縁性外装材4との間に、空間S2が形成されている。
And in the part which the outer
以上の構成からなる表面実装タイプのセラミックコンデンサは、セラミック素子1の外周面11cを被覆する絶縁性外装材4と、金属端子2の中継部22を被覆する絶縁性外装材4との間に形成されている空間S1、ならびに、金属端子3の中継部32を被覆する絶縁性外装材4との間に形成されている空間S2によって、金属端子2の実装部24と金属端子3の実装部34との間の絶縁性外装材4の沿面距離が長くなり、高圧が印加された際の沿面放電を抑えることができる。さらに、この空間S1,S2によって、金属端子2の接合部20と中継部22との境界部分ならびに金属端子3の接合部30と中継部32との境界部分がバネ性を有することになり、実装基板Pが撓んだ際の機械的ストレスがこれらの境界部分にかかり、機械的ストレスが直接にセラミック素子1にかからない。この結果、実装基板Pが撓んだ際の機械的ストレスが直接にセラミック素子1にかかりにくく、かつ、沿面放電を防止できるセラミックコンデンサが得られる。
The surface mount type ceramic capacitor having the above configuration is formed between the insulating
(他の実施形態)
なお、この発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。セラミック電子部品としては、コンデンサの他にバリスタなどであってもよい。(Other embodiments)
In addition, this invention is not limited to the said embodiment, In the range of the summary, it changes variously. The ceramic electronic component may be a varistor or the like in addition to the capacitor.
1 セラミック素子
1a セラミック基板
2,3 金属端子
4 絶縁性外装材
5,6 電極
7 接合材
11a 表面(第1主面)
11b 裏面(第2主面)
11c 外周面
20,30 接合部
22,32 中継部
24,34 実装部
26 凸部
61 フィレット
S,S1,S2 空間DESCRIPTION OF
11b Back surface (second main surface)
11c Outer
Claims (8)
前記第1電極に接合された第1金属端子と、
前記第2電極に接合された第2金属端子と、
前記セラミック素子、前記第1金属端子の一部および前記第2金属端子の一部を被覆した絶縁性外装材と、
を備えたセラミック電子部品であって、
前記第1金属端子は、前記第1主面に対して平行に延在して前記第1電極に接合された第1接合部と、前記第1接合部に対して平行に延在して実装基板に実装される第1実装部と、前記第1接合部と前記第1実装部とを繋ぐ第1中継部と、を有し、
前記第2金属端子は、前記第2主面に対して平行に延在して前記第2電極に接合された第2接合部と、前記第2接合部に対して平行に延在して前記実装基板に実装される第2実装部と、前記第2接合部と前記第2実装部とを繋ぐ第2中継部と、を有し、
前記絶縁性外装材は、前記セラミック素子、前記第1接合部、前記第1中継部および前記第2接合部を被覆するように、かつ、前記第1実装部および前記第2実装部が露出するように設けられ、
前記セラミック基板の外周面と前記第1金属端子の第1中継部とが対向する部分において、前記セラミック基板の外周面を被覆する前記絶縁性外装材と、前記第1金属端子の第1中継部を被覆する前記絶縁性外装材との間に、空間が形成されていること、
を特徴とする、セラミック電子部品。A ceramic having a ceramic substrate having a first main surface and a second main surface facing each other and an outer peripheral surface, and a first electrode provided on the first main surface and a second electrode provided on the second main surface. Elements,
A first metal terminal joined to the first electrode;
A second metal terminal joined to the second electrode;
An insulating exterior material covering the ceramic element, a part of the first metal terminal and a part of the second metal terminal;
A ceramic electronic component comprising:
The first metal terminal extends parallel to the first main surface and is joined to the first electrode, and the first metal terminal extends parallel to the first joint and is mounted. A first mounting portion mounted on a substrate, and a first relay portion connecting the first joint portion and the first mounting portion,
The second metal terminal extends in parallel to the second main surface and joined to the second electrode, and extends in parallel to the second joint. A second mounting portion mounted on the mounting substrate; and a second relay portion connecting the second joint portion and the second mounting portion;
The insulating exterior material covers the ceramic element, the first joint portion, the first relay portion, and the second joint portion, and the first mounting portion and the second mounting portion are exposed. Provided as
In the portion where the outer peripheral surface of the ceramic substrate and the first relay portion of the first metal terminal face each other, the insulating exterior material covering the outer peripheral surface of the ceramic substrate and the first relay portion of the first metal terminal A space is formed between the insulating exterior material covering
Features ceramic electronic parts.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010548470A JP4941594B2 (en) | 2009-01-29 | 2010-01-19 | Ceramic electronic components |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018639 | 2009-01-29 | ||
JP2009018639 | 2009-01-29 | ||
PCT/JP2010/050571 WO2010087250A1 (en) | 2009-01-29 | 2010-01-19 | Ceramic electronic component |
JP2010548470A JP4941594B2 (en) | 2009-01-29 | 2010-01-19 | Ceramic electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4941594B2 true JP4941594B2 (en) | 2012-05-30 |
JPWO2010087250A1 JPWO2010087250A1 (en) | 2012-08-02 |
Family
ID=42395511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010548470A Active JP4941594B2 (en) | 2009-01-29 | 2010-01-19 | Ceramic electronic components |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4941594B2 (en) |
KR (1) | KR101232241B1 (en) |
CN (1) | CN102232234B (en) |
WO (1) | WO2010087250A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811140B (en) * | 2012-11-01 | 2016-10-05 | 无锡村田电子有限公司 | Wire type electronic devices and components |
JP2014120524A (en) * | 2012-12-13 | 2014-06-30 | Mitsubishi Materials Corp | Electronic component with lead |
KR102191095B1 (en) * | 2015-12-28 | 2020-12-15 | 한국전자기술연구원 | Power device module and manufacturing method thereoff |
JP6810526B2 (en) * | 2016-03-08 | 2021-01-06 | Koa株式会社 | Resistor |
CN112164591B (en) * | 2020-10-09 | 2023-03-10 | 福建国光新业科技股份有限公司 | Manufacturing method for improving high-temperature high-humidity tolerance of laminated aluminum electrolytic capacitor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163315A (en) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | Ceramic capacitor for surface installation |
JPH07230934A (en) * | 1994-02-18 | 1995-08-29 | Rohm Co Ltd | Electronic part and its substrate-mounting structure |
JP2000049046A (en) * | 1998-05-28 | 2000-02-18 | Murata Mfg Co Ltd | Electronic component |
JP2000235931A (en) * | 1998-12-15 | 2000-08-29 | Murata Mfg Co Ltd | Multilayer ceramic capacitor |
JP2007220751A (en) * | 2006-02-14 | 2007-08-30 | Tdk Corp | Ceramic capacitor and mounting structure thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146823U (en) * | 1989-05-10 | 1990-12-13 | ||
JPH054448U (en) * | 1991-06-27 | 1993-01-22 | 株式会社村田製作所 | Surface mount electronic components |
-
2010
- 2010-01-19 KR KR1020117017076A patent/KR101232241B1/en active IP Right Grant
- 2010-01-19 WO PCT/JP2010/050571 patent/WO2010087250A1/en active Application Filing
- 2010-01-19 CN CN2010800034224A patent/CN102232234B/en active Active
- 2010-01-19 JP JP2010548470A patent/JP4941594B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163315A (en) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | Ceramic capacitor for surface installation |
JPH07230934A (en) * | 1994-02-18 | 1995-08-29 | Rohm Co Ltd | Electronic part and its substrate-mounting structure |
JP2000049046A (en) * | 1998-05-28 | 2000-02-18 | Murata Mfg Co Ltd | Electronic component |
JP2000235931A (en) * | 1998-12-15 | 2000-08-29 | Murata Mfg Co Ltd | Multilayer ceramic capacitor |
JP2007220751A (en) * | 2006-02-14 | 2007-08-30 | Tdk Corp | Ceramic capacitor and mounting structure thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2010087250A1 (en) | 2010-08-05 |
KR101232241B1 (en) | 2013-02-12 |
CN102232234A (en) | 2011-11-02 |
KR20110096597A (en) | 2011-08-30 |
CN102232234B (en) | 2012-10-24 |
JPWO2010087250A1 (en) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200066435A1 (en) | Coil component | |
JP6372067B2 (en) | Ceramic electronic components | |
CN110223829B (en) | Surface mount inductor | |
JP6286914B2 (en) | Ceramic electronic components | |
JP4941594B2 (en) | Ceramic electronic components | |
JP2018041761A (en) | Chip-like electronic component | |
GB2354113A (en) | Ceramic electronic component | |
CN108806919B (en) | Coil component | |
JP2017139379A (en) | Coil component | |
JP2002134360A (en) | Solid electrolytic capacitor and its manufacturing method | |
US11532436B2 (en) | Multilayer ceramic electronic component including outer electrodes connected to metal terminals | |
US20180374642A1 (en) | Multilayer ceramic electronic component and mounting structure thereof | |
US10186366B2 (en) | Electrode structure and the corresponding electrical component using the same and the fabrication merhod thereof | |
US20160055975A1 (en) | Axial lead capacitors | |
JP6393026B2 (en) | Metallized film capacitors | |
CN101192473B (en) | Surface-mount type electrolytic capacitor and method of producing the same | |
JP2016076582A (en) | Ceramic electronic component | |
JP5706186B2 (en) | Chip resistor and manufacturing method thereof | |
JP2013110372A (en) | Chip type electronic component | |
CN112331481B (en) | Tantalum capacitor | |
JP2012222124A (en) | Capacitor with insulating coating and manufacturing method therefor | |
JP2018082039A (en) | Electronic component | |
WO2022163644A1 (en) | Electrolytic capacitor | |
KR20200060010A (en) | Tantalum capacitor | |
CN112927887B (en) | Core for winding, coil component, and method for manufacturing coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |