JP4941031B2 - 映像表示装置及び映像表示システム - Google Patents

映像表示装置及び映像表示システム Download PDF

Info

Publication number
JP4941031B2
JP4941031B2 JP2007070957A JP2007070957A JP4941031B2 JP 4941031 B2 JP4941031 B2 JP 4941031B2 JP 2007070957 A JP2007070957 A JP 2007070957A JP 2007070957 A JP2007070957 A JP 2007070957A JP 4941031 B2 JP4941031 B2 JP 4941031B2
Authority
JP
Japan
Prior art keywords
signal
video display
display device
video
option
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007070957A
Other languages
English (en)
Other versions
JP2008236194A (ja
Inventor
信胤 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007070957A priority Critical patent/JP4941031B2/ja
Publication of JP2008236194A publication Critical patent/JP2008236194A/ja
Application granted granted Critical
Publication of JP4941031B2 publication Critical patent/JP4941031B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、例えばDual Link HD−SDI(Serial Digital Interface)信号のように複数チャンネル分のシリアル信号として伝送される映像信号を表示する映像表示装置及び映像表示システムに関する。
テレビジョン放送局や編集スタジオでは、放送中の映像や制作中の映像を、モニターに表示させて評価することが一般的に行われている。
放送局やスタジオ内では、HDTV規格の74.25MHzの4:2:2YC信号を、SMPTE292Mによるシリアル伝送規格に従ったHD−SDI信号として伝送することが広く行われている。そこで、モニターとしても、従来から、このHD−SDI信号を入力するためのオプション基板を装着可能にしたものが普及している。なお、以下では、74.25MHzの4:2:2YC信号を伝送するHD−SDI信号をSingle Link HD−SDI信号と呼び、このSingle Link HD−SDI信号を入力するためのオプション基板をSingle Link用オプション基板と呼ぶ。
図1(a)は、このSingle Link用オプション基板を用いたSingle Link HD−SDI信号の入力の様子を示す図である。モニター40のスロット41に装着されたSingle Link用オプション基板50に、1本のBNCケーブル60を通してSingle Link HD−SDI信号が入力される。
Single Link用オプション基板50では、このSingle Link HD−SDI信号が、ケーブルイコライザ(等価器)51を介してデシリアライザ(シリアル/パラレル変換回路)52に供給されて、図2(a)に示すような、74.25MHz,20ビット幅のパラレル信号(SMPTE274M等によるパラレル伝送規格の信号)に変換される。なお、図2において、各信号にサンプリング周期毎に付した番号は、何番目のサンプルであるかを示す番号である。
さらに、Single Link用オプション基板50では、このパラレル信号がデマルチプレクサ53でデマルチプレクスされることにより、図2(b)に示すような、74.25MHz,30ビット幅の4:2:2YC信号が復元される。
そして、この4:2:2YC信号が、Single Link用オプション基板50からモニター40に送られて、モニター40に表示される。
ところが、近年は、放送局やスタジオ内で、74.25MHzの4:4:4RGB/YC信号や、クロックレートを2倍にした148.5MHzの4:2:2YC信号が、SMPTE372M(非特許文献1参照)によるDual Link HD−SDI信号として伝送されることも多くなっている。このDual Link HD−SDI信号は、74.25MHzの4:4:4RGB/YC信号や148.5MHzの4:2:2YC信号を、2チャンネル分のSingle Link HD−SDI信号として伝送するものである。
従来のモニターでは、このDual Link HD−SDI信号を入力するために、Single Link用オプション基板とは別の専用のオプション基板(以下、Dual Link用オプション基板と呼ぶ)を装着するようになっていた。
図1(b)は、従来のモニターでのDual Link HD−SDI信号の入力の様子を示す図であり、図1(a)と共通する部分には同一符号を付している。モニター40のスロット41に装着されたDual Link用オプション基板70に、2本のBNCケーブル60及び61を通してDual Link HD−SDI信号(LinkA及びLinkBの2チャンネルのHD−SDI信号)が入力される。
Dual Link用オプション基板70では、LinkA,LinkBのHD−SDI信号が、それぞれケーブルイコライザ71,72を介してデシリアライザ73,74に供給される。そして、74.25MHzの4:4:4RGB/YC信号の場合には、図3(a)に示すような、74.25MHz,20ビット幅のLinkA,LinkBのパラレル信号(それぞれ、SMPTE274M等によるパラレル伝送規格の信号)に変換される。図3においても、各信号にサンプリング周期毎に付した番号は、何番目のサンプルであるかを示す番号である。
74.25MHzの4:4:4RGB/YC信号の場合には、LinkBの10〜19ビット目は、アルファチャンネルと呼ばれ、情報伝送に使用される。ただし、量子化レベルが12ビットである場合には、アルファチャンネルはRGB信号の下位2ビットを伝送し、LinkAとLinkBの0〜9ビット目とで上位10ビットを伝送する。
他方、148.5MHzの4:2:2YC信号の場合には、デシリアライザ73,74に供給されたLinkA,LinkBのHD−SDI信号は、図4(a)に示すような、74.25MHz,20ビット幅のLinkA,LinkBのパラレル信号(それぞれ、SMPTE274M等によるパラレル伝送規格の信号)に変換される。図4においても、各信号にサンプリング周期毎に付した番号は、何番目のサンプルであるかを示す番号である。
148.5MHzの4:2:2YC信号の場合には、LinkAでNライン目の4:2:2YC信号を伝送し、LinkBでN+1ライン目の4:2:2YC信号を伝送する。これは、本来は148.5MHzで図4(c)のように各フレームの各ラインを伝送したいが、伝送系の制約により、2分の1の周波数の74.25MHzのクロックで図4(d)のようにLinkA及びLinkBの2チャンネルを使用して伝送するようにしたものである。
図1(b)において、Dual Link用オプション基板70では、デシリアライザ73,74によって変換されたLinkA,LinkBのパラレル信号が、遅延吸収用のメモリ75,76を用いて位相合わせされた後、デマルチプレクサ77に供給される。そして、74.25MHzの4:4:4RGB/YC信号の場合には、デマルチプレクサ77でデマルチプレクスされることにより、図3(b)に示すような74.25MHz,30ビット幅の4:4:4RGB/YC信号が復元される。
他方、148.5MHzの4:2:2YC信号の場合には、デマルチプレクサ77で時間軸圧縮してデマルチプレクスされることにより、図4(b)に示すような148.5MHz,30ビット幅の4:2:2YC信号が復元される。
そして、このようにして復元された4:4:4RGB/YC信号または148.5MHzの4:2:2YC信号が、Dual Link用オプション基板70からモニター40に送られて、モニター40に表示される。
SMPTE 372M PROPOSED SMPTE STANDARD for Television − Dual Link 292M Interface for 1920×1080 Picture Raster
しかし、この図1に示したような従来のモニターでは、ユーザーがそれまでSingle Link用オプション基板しか用いていなかった場合、そのままではDual Link HD−SDI信号を入力して4:4:4RGB/YC信号や148.5MHzの4:2:2YC信号を表示することはできず、新たにDual Link用オプション基板を用意しなければならなくなる。
本発明は、上述の点に鑑み、Dual Link HD−SDI信号のように複数チャンネル分のシリアル信号として伝送される映像信号を、図1に示したSingle Link用オプション基板のような1チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示できるようにした映像表示装置及び映像表示システムを提供することを課題とする。
上記課題を解決するため、本発明に係る映像表示装置は、
シリアル伝送される1チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板を、N個(Nは2以上の整数)以上装着するためのスロットを有する映像表示装置において、
前記スロットに装着されたN個の前記オプション基板から送られるNチャンネルのパラレル信号の位相合わせを行うためのメモリと、
前記メモリで位相合わせされたNチャンネルのパラレル信号をデマルチプレクスすることにより、Nチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
を備えたことを特徴とする。
この映像表示装置では、Nチャンネル分のシリアル信号として伝送される映像信号を表示する場合には、シリアル伝送される1チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板(すなわち1チャンネルのシリアル信号を入力するためのオプション基板)をスロットにN個装着する。そして、Nチャンネル分のシリアル信号として伝送される映像信号を、このN個のオプション基板に1チャンネルずつ入力させる。
すると、このN個のオプション基板によってそれぞれパラレル伝送規格の信号に変換された後デマルチプレクスされたNチャンネルのパラレル信号が、映像表示装置内の位相合わせ用のメモリに供給される。
そして、このNチャンネルのパラレル信号が、このメモリを用いて位相合わせされた後、映像表示装置内のデマルチプレクサでデマルチプレクスされることにより、Nチャンネル分のシリアル信号として伝送される映像信号が復元される。
これにより、Nチャンネル(複数チャンネル)分のシリアル信号として伝送される映像信号を、1チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示することができる。
次に、本発明に係る映像表示システムは、
シリアル伝送される1チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板と、
前記オプション基板をN個(Nは2以上の整数)以上装着するためのスロットを有する映像表示装置と
で構成される映像表示システムにおいて、
前記オプション基板は、
前記パラレル伝送規格の信号をデマルチプレクスして出力するかデマルチプレクスせずに出力するかを選択する選択回路
を備え、
前記映像表示装置は、
前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
前記解読回路で解読された識別情報が、Nチャンネル分のシリアル信号として伝送される映像信号であることを示すものである場合に、前記スロットに装着された前記オプション基板に対して、前記パラレル伝送規格の信号をデマルチプレクスせずに出力するように前記選択回路を制御する制御信号を送る制御回路と、
前記スロットに装着されたN個の前記オプション基板から送られるNチャンネルのパラレル信号の位相合わせを行うためのメモリと、
前記メモリで位相合わせされたNチャンネルのパラレル信号をデマルチプレクスすることにより、Nチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
を備えたことを特徴とする。
この映像表示システムでは、Nチャンネル分のシリアル信号として伝送される映像信号を映像表示装置で表示する場合には、1チャンネルのシリアル信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板(すなわち1チャンネルのシリアル信号を入力するためのオプション基板)を映像表示装置のスロットにN個装着する。そして、Nチャンネル分のシリアル信号として伝送される映像信号を、このN個のオプション基板に1チャンネルずつ入力させる。
すると、このN個のオプション基板によってそれぞれパラレル伝送規格の信号に変換された後デマルチプレクスされたNチャンネルのパラレル信号が、映像表示装置内の解読回路に送られる。そして、この解読回路により、映像信号に重畳されている信号フォーマットの識別情報として、Nチャンネル分のパラレル信号として伝送される映像信号であることを示す識別情報が解読される。
この解読結果に基づき、映像表示装置内の制御回路は、スロットに装着されているN個のオプション基板に対して、パラレル伝送規格の信号をデマルチプレクスせずに出力するように選択回路を制御する制御信号を送る。その結果、このN個のオプション基板からは、パラレル伝送規格の信号が、マルチプレクスされたまま映像表示装置内の位相合わせ用のメモリに供給される。
そして、このNチャンネルのパラレル信号が、このメモリを用いて位相合わせされた後、映像表示装置内のデマルチプレクサでデマルチプレクスされることにより、Nチャンネル分のシリアル信号として伝送される映像信号が復元される。
これにより、Nチャンネル(複数チャンネル)分のシリアル信号として伝送される映像信号を、1チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示することができる。
また、オプション基板からはマルチプレクスされたままのパラレル伝送規格の信号(したがってデマルチプレクスされた信号よりもビット幅の小さい信号)が映像表示装置に送られるので、映像表示装置内の位相合わせ用のメモリの容量を小さくすることができる。しかも、デマルチプレクスされた信号がオプション基板から映像表示装置に送られる場合と違って、デマルチプレクスされた信号を再びマルチプレクスするためのマルチプレクサを映像表示装置内に追加することなく、この位相合わせ用のメモリの容量を小さくすることができる。
本発明に係る映像表示装置によれば、複数チャンネル分のシリアル信号として伝送される映像信号を、1チャンネルのシリアル信号を入力するためのオプション基板だけを装着することによって復元することができるという効果が得られる。
本発明に係る映像表示システムによれば、複数チャンネル分のシリアル信号として伝送される映像信号を、1チャンネルのシリアル信号を入力するためのオプション基板だけを映像表示装置に装着することによって復元することができるという効果が得られる。
また本発明に係る映像表示システムによれば、映像表示装置内にマルチプレクサを追加することなく、映像表示装置内の位相合わせ用のメモリの容量を小さくすることができるという効果も得られる。
以下、テレビジョン放送局や編集スタジオでの映像評価用のモニターにDual Link HD−SDI信号を入力させるために本発明を適用した例について、図面を用いて具体的に説明する。
図5は、本発明を適用したモニターの構成例を示すブロック図である。この図5において、Single Link用オプション基板50は図1(a)に示したものと同一構成なので同一符号を付している。
このモニター1の筐体面には、それぞれ1個ずつのSingle Link用オプション基板50を抜き差しするための4つのスロット2a〜2dが設けられている。
モニター1の内部には、IDデコーダ3a〜3dと、レジスタ4と、4入力2出力のセレクタ5と、位相合わせ(遅延吸収)用のメモリ6a及び6bと、デマルチプレクサ7と、YC信号をRGB信号に変換するマトリクス回路8と、OSD(オンスクリーンディスプレイ)回路9と、映像信号にOSD回路9の出力信号を重畳するための重畳回路10と、LCD(液晶ディスプレイ)11と、モニター1全体を制御するCPU12とが設けられている。
スロット2a〜2dに装着されたSingle Link用オプション基板50(以下単にオプション基板50とも呼ぶ)からモニター1に送られるパラレル信号は、それぞれIDデコーダ3a〜3dに供給されるとともに、セレクタ5の4つの入力端子に入力される。
セレクタ5の2個の出力端子からの出力信号は、それぞれメモリ6a,6bを経てデマルチプレクサ7に供給される。メモリ6a及び6bは、後述するように、Dual Link HD−SDI信号を入力する際に、セレクタ5で選択された2チャンネルのパラレル信号の位相合わせを行うためのメモリである。
デマルチプレクサ7は、後述するように、Dual Link HD−SDI信号を入力する際に、メモリ6a及び6bで位相合わせされた2チャンネルのパラレル信号をデマルチプレクスすることにより、図3(b)のような74.25MHz,30ビット幅の4:4:4RGB/YC信号、または図4(b)のような148.5MHz,30ビット幅の4:2:2YC信号を復元するための回路である。
デマルチプレクサ7の出力信号は、マトリクス回路8及び重畳回路10を経て、液晶ディスプレイ11に供給される。
IDデコーダ3a〜3dは、スロット2a〜2dに装着されたオプション基板50から送られるパラレル信号から、SMPTE352M規格に従ってHD−SDI信号に重畳されている信号フォーマットの識別情報であるFORMAT IDをそれぞれ解読する回路である。
このFORMAT IDには、サンプリング構造の情報や、フレーム/フィールドレートの情報や、量子化レベルの情報や、Dual Link HD−SDI信号である場合にLinkA,LinkBのいずれのチャンネルであるかを示す情報が含まれている。
IDデコーダ3a〜3dによって解読されたFORMAT IDは、レジスタ4に格納された後、デマルチプレクサ7に供給される。また、CPU12は、このレジスタ4に格納されたFORMAT IDを読み出して、図6に示すような処理を実行する。
この処理では、最初に、このFORMAT IDが、Dual Link HD−SDI信号についてのFORMAT IDであるか否かを判断する(ステップS1)。
ノーであった場合(Single Link HD−SDI信号についてのFORMAT IDである場合)には、セレクタ5を制御して、そのSingle Link HD−SDI信号を入力しているオプション基板50から送られたパラレル信号を、メモリ6a側の出力端子から出力する信号として選択させる(ステップS11)。また、メモリ6aを制御して、メモリ6b側の信号との位相合わせを行うことなく、書き込んだパラレル信号を直ちに読み出させる(ステップS12)。また、マトリクス回路8を制御して、YC信号をRGB信号に変換させる(ステップS13)。
なお、デマルチプレクサ7は、レジスタ4からSingle Link HD−SDI信号についてのFORMAT IDが供給された場合、デマルチプレクス処理を行うことなく、メモリ6aから供給されたパラレル信号をそのまま出力する。
これにより、そのオプション基板50で復元された74.25MHzの4:2:2YC信号が、そのままデマルチプレクサ7からマトリクス回路8に供給され、マトリクス回路8でRGB信号に変換されて、液晶ディスプレイ11に表示される。
他方、ステップS1でイエスであった場合には、LinkA及びLinkBの両方のチャンネルについてのFORMAT IDがレジスタ4内に存在するか(すなわち、LinkA及びLinkBの両方のチャンネルのHD−SDI信号が入力されているか)否かを判断する(ステップS2)。
ノーであった場合、すなわちLinkA,LinkBのうちの一方のチャンネルのみのHD−SDI信号しか入力されていない場合には、当該一方のチャンネルのHD−SDI信号が入力されているオプション基板50とは別のオプション基板50が現在スロット2a〜2dのうちのいずれかに装着されているか否かを判断する(ステップS3)。
イエスであれば、OSD回路9を制御して、残りの一方のチャンネルのHD−SDI信号を当該別のオプション基板50に入力させることを指示するキャラクターの画像信号を生成させる(ステップS4)。
これにより、そのキャラクターが重畳回路10を経て液晶ディスプレイ11にオンスクリーン表示される。図7(a)は、このオンスクリーン表示の様子を例示する図である。この例は、LinkBのHD−SDI信号のみが入力されており、スロット2a〜2dのうちスロット番号No.1のスロットに別のオプション基板50が装着されている場合の例であり、『スロットNo.1のオプション基板にLinkAを入力して下さい。』という表示が行われている。
図6において、ステップS3でノーであった場合には、OSD回路9を制御して、オプション基板50を装着すべきスロットの指定と、残りの一方のチャンネルのHD−SDI信号をそのスロットに装着したオプション基板50に入力させることの指示とを行うキャラクターの画像信号を生成させる(ステップS5)。
これにより、そのキャラクターが重畳回路10を経て液晶ディスプレイ11にオンスクリーン表示される。図7(b)は、このオンスクリーン表示の様子を例示する図である。この例は、LinkAのHD−SDI信号のみが入力されている場合の例であり、空きスロットのうちのスロット番号No.2のスロットを指定して、『LinkBのオプション基板が足りません。スロットNo.2に装着し、LinkBを入力して下さい。』という表示が行われている。
図6において、ステップS4またはS5を終えると、LinkA及びLinkBの両方のチャンネルについてのFORMAT IDがレジスタ4に格納されるまで(すなわち、入力されていなかった残りの一方のチャンネルのHD−SDI信号が別のオプション基板50に入力されるまで)待機する(ステップS6)。そして、OSD回路9を制御してキャラクターの画像信号の生成を終了させ(ステップS7)、ステップS8に進む。
また、ステップS2でイエスであった場合(すなわち、最初からLinkA及びLinkBの両方のチャンネルのHD−SDI信号が入力されている場合)には、ステップS2からそのままステップS8に進む。
LinkA,LinkBの一方ずつのチャンネルのHD−SDI信号が2個のオプション基板50に入力されている状態では、この2個のオプション基板50では、図3(a)また図4(a)のような74.25MHz,20ビット幅のLinkA,LinkBのパラレル信号がデシリアライザ52(図1(a))からデマルチプレクサ53(図1(a))にそれぞれ供給され、図2(b)のような74.25MHz,30ビット幅の信号がデマルチプレクサ53から出力されてモニター1に送られていることになる。
そこで、ステップS8では、セレクタ5を制御して、LinkA,LinkBの一方ずつのチャンネルのHD−SDI信号を入力している2個のオプション基板50から送られるパラレル信号を、それぞれメモリ6a,メモリ6b側の出力端子から出力する信号として選択させる。
続いて、メモリ6a及び6bを制御して、書き込んだパラレル信号を互いに位相合わせして読み出させる(ステップS9)。
なお、デマルチプレクサ7は、レジスタ4からDual Link HD−SDI信号についてのFORMAT IDが供給された場合、メモリ6a,メモリ6bからの信号をそれぞれLinkA,LinkBの信号として用いて、そのFORMAT IDが示している信号フォーマットと一致する信号フォーマットの映像信号を復元するように、デマルチプレクス処理の設定を行なう。
すなわち、このFORMAT ID中のサンプリング構造の情報及びフレーム/フィールドレートの情報が、74.25MHzの4:4:4RGB/YC信号であることを示している場合には、デマルチプレクサ7は、メモリ6a及び6bからの信号をデマルチプレクスすることにより、図3(b)のような74.25MHz,30ビット幅の4:4:4RGB/YC信号を復元する(その際、FORMAT ID中の量子化レベルの情報が10ビットを示している場合には10ビットの信号を復元し、この量子化レベルの情報が12ビットを示している場合には、LinkBの10〜19ビット目を利用して12ビットの信号を復元する。)
他方、このFORMAT ID中のサンプリング構造の情報及びフレーム/フィールドレートの情報が、148.5MHzの4:2:2YC信号であることを示している場合には、デマルチプレクサ7は、メモリ6a及び6bからの信号を時間軸圧縮してデマルチプレクスすることにより、図4(b)のような148.5MHz,30ビット幅の4:2:2YC信号を復元する。
ステップS9に続き、FORMAT ID中のサンプリング構造の情報がYC信号であることを示している場合にはRGB信号への変換処理を行い、このサンプリング構造の情報がRGB信号であることを示している場合にはRGB信号への変換処理を行わないように、FORMAT IDに応じてマトリクス回路8を制御する(ステップS10)。
これにより、デマルチプレクサ7で復元された4:4:4YC信号や148.5MHzの4:2:2YC信号は、マトリクス回路8でRGB信号に変換されて、液晶ディスプレイ11に表示される。また、デマルチプレクサ7で復元された4:4:4RGB信号は、マトリクス回路8からそのまま出力されて、液晶ディスプレイ11に表示される。
ステップS10またはステップS13を終えると、このFORMAT IDに基づく処理を終了する。
次に、このモニター1にDual Link HD−SDI信号を入力させる際のSingle Link用オプション基板50の用い方について、図8を用いて説明する。
Dual Link HD−SDI信号として伝送される4:4:4RGB/YC信号や148.5MHzの4:2:2YC信号をこのモニター1に表示する際には、ユーザーは、図8に例示するように、2個のSingle Link用オプション基板50を、スロット2a〜2dのうちの任意の2つのスロットに装着する。
そして、Dual Link HD−SDI信号のうち、LinkAのHD−SDI信号を、この2個のオプション基板50のうちの一方に1本のBNCケーブル60を通して入力させ、LinkBのHD−SDI信号を、この2個のオプション基板50のうちの残りの一方に1本のBNCケーブル61を通して入力させる。
すると、図6の処理のステップS1,S2,S8〜S10により、この2個のオプション基板50によってそれぞれパラレル伝送規格の信号に変換された後デマルチプレクスされたLinkA及びLinkBの2チャンネルのパラレル信号(図2(b)参照)が、モニター1内のメモリ6a及び6bを用いて位相合わせされた後、モニター1内のデマルチプレクサ7でデマルチプレクスされることにより、4:4:4RGB/YC信号や148.5MHzの4:2:2YC信号が復元される。
これにより、Dual Link HD−SDI信号として伝送される4:4:4RGB/YC信号や148.5MHzの4:2:2YC信号を、Single Link HD−SDI信号を入力するためのオプション基板であるSingle Link用オプション基板50だけを装着して表示することができる。
また、デマルチプレクサ7は、HD−SDI信号に重畳されている信号フォーマットの識別情報であるFORMAT IDに基づき、本来の信号フォーマット(サンプリング構造,フレーム/フィールドレート,量子化レベル)と一致する信号フォーマットの映像信号を復元するように自動的にデマルチプレクス処理の設定を行う。さらに、図6の処理のステップS10により、マトリクス回路8でRGB信号への変換処理を行うか否かも、このFORMAT IDに基づいて自動的に設定される。
従来のモニターでは、こうしたモニター内部の各種の設定はユーザーが手動で行うようになっており、その設定操作のための正確な知識がユーザーに求められていた。これに対し、こうした設定がFORMAT IDに基づいて自動的に行われることにより、ユーザーの負担が軽減される。
また、ユーザーが、誤って、LinkA,LinkBのうちの一方のチャンネルのHD−SDI信号しか入力させなかったり、1個のオプション基板50しか装着しなかった場合には、図6の処理のステップS3〜S5により、残りの一方のチャンネルのHD−SDI信号を入力させるべきことや、そのためにもう1個のオプション基板50を装着すべきことが、図7に例示したようなオンスクリーン表示によってユーザーに通知される。
これにより、ユーザーは、すみやかに誤りに気付いて、残りの一方のチャンネルのHD−SDI信号を入力させたり、そのためにもう1個のオプション基板50を装着することができる。
次に、本発明を適用したモニターの別の構成例を、図9を用いて説明する。この図9のモニター20は、図5に示したモニター1内のセレクタ5と位相合わせ用のメモリ6a,6bとの間にマルチプレクサ21a,21bをそれぞれ設けたものであり、それ以外の構成要素は図5のモニター1と共通しているので同一符号を付している。また、FORMAT IDに基づいてCPU12が実行する処理も、図6に示した処理と同じである。
マルチプレクサ21a,21bは、セレクタ5で選択された2チャンネルのパラレル信号(図2(b)のような、74.25MHz,30ビット幅の信号)を、それぞれマルチプレクスすることによって図3(a)または図4(a)のような74.25MHz,20ビット幅のLinkA,LinkBのパラレル信号に戻す回路である。
メモリ6a,6bは、このマルチプレクサ21a,21bから出力される20ビット幅のLinkA,LinkBのパラレル信号の位相合わせを行う。また、デマルチプレクサ7は、メモリ6a及び6bで位相合わせされたこの20ビット幅のLinkA,LinkBのパラレル信号をデマルチプレクスすることにより、図3(b)のような74.25MHz,30ビット幅の4:4:4RGB/YC信号、または図4(b)のような148.5MHz,30ビット幅の4:2:2YC信号を復元する。
こうしたマルチプレクサ21a,21bをセレクタ5とメモリ6a,6bとの間に設けることにより、メモリ6a及び6bには、図5のモニター1において供給される30ビット幅の信号よりもビット幅の小さい(66%のビット幅の)信号が供給されるようになる。
これにより、位相合わせ用のメモリ6a,6bとして、図5のモニター1におけるよりも容量の小さい(66%の容量の)メモリを用いることができるようになる。
次に、本発明を適用したモニターシステムの構成例を、図10を用いて説明する。このモニターシステムは、モニター1と、Single Link用オプション基板30とで構成されている。モニター1は、図5に示したモニター1と構成要素が全て共通している(但し、後述するように、FORMAT IDに基づくCPU12の処理は、図6に示した処理とは一部異なっている)。
このモニターシステムにおいてモニター1にDual Link HD−SDI信号を入力させる際のSingle Link用オプション基板30の用い方は、図5のモニター1におけるSingle Link用オプション基板50の用い方(図8参照)と同じである。
Single Link用オプション基板30(以下単にオプション基板30とも呼ぶ)は、図1(a)に示した従来のSingle Link用オプション基板50とは一部構成が異なっている。図11は、このオプション基板30の構成を示すブロック図であり、オプション基板50と共通する部分には同一符号を付している。オプション基板30には、ケーブルイコライザ51,デシリアライザ52及びデマルチプレクサ53(図1(a))に加えて、2入力1出力のセレクタ31と、レジスタ32とが設けられている。
デマルチプレクサ53の出力信号(図2(b)のような74.25MHz,30ビット幅の信号)は、セレクタ31の一方の入力端子に入力される。デシリアライザ52の出力信号(すなわち、マルチプレクスされたままの74.25MHz,20ビット幅の信号)は、デマルチプレクサ53に送られるとともに、セレクタ31の残りの一方の入力端子に入力される。
レジスタ32は、モニター1内のCPU12から送られる制御信号を格納するためのものである。レジスタ32に格納された制御信号のうち、セレクタ31での選択を制御する制御信号は、セレクタ32の制御入力端子に供給される。
そして、このセレクタ32の出力信号が、オプション基板30を装着したモニター1(図10)に送られて、IDデコーダ3a〜3dに供給されるとともに、セレクタ5の4つの入力端子に入力される。
図12は、図10のモニターシステムにおいて、モニター1内のCPU12がレジスタ4内のFORMAT IDに基づいて実行する処理を示すフローチャートである。この処理は、基本的には図6のステップS1〜S13と同じ処理内容であり、図12でも図6と同じ処理をステップS1〜S13として示している。但し、この処理では、ステップS1とS11との間に新たなステップS21が追加されるとともに、ステップS8の直前に新たなステップS22が追加される。
すなわち、ステップS1でノーであった場合(現在装着されているオプション基板30に入力しているHD−SDI信号がSingle Link HD−SDI信号であった場合)には、ステップS11に進む前に、ステップS21として、そのオプション基板30に対して、セレクタ31(図11)にデマルチプレクサ53の出力信号を選択させる制御信号を送る。
この制御信号は、そのオプション基板30内のレジスタ32(図11)に格納された後、セレクタ31の制御入力端子に供給される。その結果、そのオプション基板30からは、従来のオプション基板50と同じように、デマルチプレクサ53の出力信号がモニター1に送られる。
これに対し、ステップS1でイエスであり(現在装着されているオプション基板30に入力しているHD−SDI信号がDual Link HD−SDI信号であり)、その後ステップS2でイエスであった場合やステップS2ではノーであったがステップS7まで終了した場合(LinkA及びLinkBの両方のチャンネルのHD−SDI信号が入力されている場合)には、ステップS8に進む前に、ステップS22として、LinkA,LinkBの一方ずつのチャンネルのHD−SDI信号が入力されている2個のオプション基板30に対して、セレクタ31にデシリアライザ52の出力信号を選択させる制御信号を送る。
その結果、その2個のオプション基板30からは、デシリアライザ52の出力信号(図3(a)または図4(a)のような74.25MHz,20ビット幅のLinkA,LinkBのパラレル信号)がモニター1に送られる。
図10のモニターシステムでは、メモリ6a,6bは、セレクタ5で選択されたこの20ビット幅のLinkA,LinkBのパラレル信号の位相合わせを行う。また、デマルチプレクサ7は、メモリ6a及び6bで位相合わせされたこの20ビット幅のLinkA,LinkBのパラレル信号をデマルチプレクスすることにより、図3(b)のような74.25MHz,30ビット幅の4:4:4RGB/YC信号、または図4(b)のような148.5MHz,30ビット幅の4:2:2YC信号を復元する。
このように、この図10のモニターシステムでは、Dual Link HD−SDI信号を入力する際には、オプション基板30から、デシリアライザ52の出力信号(マルチプレクスされたままの20ビット幅のパラレル信号)がモニター1に送られる。したがって、モニター1内のメモリ6a及び6bには、図5のモニター1において供給される30ビット幅の信号よりもビット幅の小さい(66%のビット幅の)信号が供給される。
これにより、位相合わせ用のメモリ6a,6bとして、図5のモニター1におけるよりも容量の小さい(66%の容量の)メモリを用いることができるようになる。
しかも、図9のモニター20のようにデマルチプレクスされた信号がオプション基板50から送られる場合と違って、デマルチプレクスされた信号を再びマルチプレクスするためのマルチプレクサ(モニター20におけるマルチプレクサ21a,21b)をモニター1に追加することなく、メモリ6a,6bの容量を小さくすることができる。
なお、以上の各例では、Single Link用オプション基板を装着可能なモニターに、Dual Link HD−SDI信号として伝送される4:4:4RGB/YC信号や148.5MHzの4:2:2YC信号を表示するために本発明を適用している。しかし、これに限らず、さらに高解像度の映像信号が3チャンネル分以上のHD−SDI信号として伝送される場合(例えば、4チャンネル分のHD−SDI信号として伝送されるQuad Linkの場合)に、Single Link用オプション基板を装着可能なモニターにそうした高解像度の映像信号を表示するためにも本発明を適用してよい。
図13は、図5や図10に示したモニター1のセレクタ5,メモリ6a,6b,デマルチプレクサ7の部分の構成を、Quad Link HD−SDI信号を入力して映像信号を表示できるように変更した図である。この変更例では、図5のセレクタ5を省略し、且つ、全てのスロット2a〜2dに装着されたオプション基板から送られるパラレル信号の位相合わせを行うためのメモリ6a〜6dを設け、メモリ6a〜6dで位相合わせされた4チャンネルのパラレル信号からデマルチプレクサ7で映像信号を復元するようにしている。
この変更例においてQuad Link HD−SDI信号を入力する際には、全てのスロット2a〜2dにオプション基板(図5ではオプション基板50、図10ではオプション基板30)を装着し、その4個のオプション基板にQuad Link HD−SDI信号を1チャンネル分ずつ入力させればよい。
また、以上の各例では、テレビジョン放送局や編集スタジオでの映像評価用のモニターに本発明を適用している。しかし、本発明は、Single Link用オプション基板を装着可能な映像表示装置であれば、どのような映像表示装置にも適用することができる。
また、本発明は、HD−SDI以外のシリアル伝送規格(例えばSD−SDI)に従って複数チャンネル分のシリアル信号として伝送される映像信号を、1チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示するためにも適用することができる。
従来のモニターでのDual Link HD−SDI信号の入力の様子を示す図である。 デマルチプレクスされる前後のSingle Link HD−SDI信号を示す図である。 デマルチプレクスされる前後のDual Link HD−SDI信号を示す図である。 デマルチプレクスされる前後のDual Link HD−SDI信号を示す図である。 本発明を適用したモニターの構成例を示すブロック図である。 図5のモニターにおいてCPUがFORMAT IDに基づいて実行する処理を示すフローチャートである。 図6の処理によるオンスクリーン表示の例を示す図である。 図5のモニターにDual Link HD−SDI信号を入力させる際のSingle Link用オプション基板の用い方を示す図である。 本発明を適用したモニターの別の構成例を示すブロック図である。 本発明を適用したモニターシステムの構成例を示すブロック図である。 図10のSingle Link用オプション基板の構成を示すブロック図である。 図10のモニターシステムにおいてモニター内のCPUがFORMAT IDに基づいて実行する処理を示すフローチャートである。 Quad Link HD−SDI信号入力用の変更例を示す図である。
符号の説明
1 モニター、 2a〜2d スロット、 3a〜3d IDデコーダ、 4 レジスタ、 5 セレクタ、 6a〜6d メモリ、 7 デマルチプレクサ、 8 マトリクス回路、 9 OSD(オンスクリーンディスプレイ)回路、 10 重畳回路、 11 LCD(液晶ディスプレイ)、 12 CPU、 20 モニター、 21a,21b マルチプレクサ、 30 Single Link用オプション基板、 31 セレクタ、 32 レジスタ、 50 Single Link用オプション基板、 51 ケーブルイコライザ、 52 デシリアライザ、 53 デマルチプレクサ

Claims (10)

  1. シリアル伝送される1チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板を、N個(Nは2以上の整数)以上装着するためのスロットを有する映像表示装置において、
    前記スロットに装着されたN個の前記オプション基板から送られるNチャンネルのパラレル信号の位相合わせを行うためのメモリと、
    前記メモリで位相合わせされたNチャンネルのパラレル信号をデマルチプレクスすることにより、Nチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
    を備えたことを特徴とする映像表示装置。
  2. 請求項1に記載の映像表示装置において、
    前記スロットに装着されたN個の前記オプション基板から送られるNチャンネルのパラレル信号を、それぞれマルチプレクスすることによって前記パラレル伝送規格の信号に戻すマルチプレクサ
    をさらに備え、
    前記マルチプレクサから出力されるNチャンネルの前記パラレル伝送規格の信号が、前記メモリで位相合わせされる
    ことを特徴とする映像表示装置。
  3. 請求項1に記載の映像表示装置において、
    前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路
    をさらに備え、
    前記デマルチプレクサは、前記解読回路で解読された識別情報が示す信号フォーマットと一致する信号フォーマットの映像信号を復元する
    ことを特徴とする映像表示装置。
  4. 請求項1に記載の映像表示装置において、
    前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
    前記解読回路で解読された識別情報に応じて、前記スロットに装着すべき前記オプション基板の数及び/または前記スロットに装着された各々の前記オプション基板に入力すべきシリアル信号に関する情報を画面表示させる制御回路と
    をさらに備えたことを特徴とする映像表示装置。
  5. 請求項1に記載の映像表示装置において、
    前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
    前記解読回路で解読された識別情報が、Nチャンネル分のシリアル信号として伝送される映像信号であることを示すものである場合に、前記スロットに装着された前記オプション基板に対して、前記パラレル伝送規格の信号をデマルチプレクスせずに出力させる制御信号を送る制御回路と
    をさらに備えたことを特徴とする映像表示装置。
  6. 請求項1に記載の映像表示装置において、
    前記オプション基板は、1チャンネルのHD−SDI信号をパラレル伝送規格の信号に変換した後デマルチプレクスするものであり、
    前記メモリは、前記スロットに装着された2個の前記オプション基板から送られる2チャンネルのパラレル信号の位相合わせを行い、
    前記デマルチプレクサは、前記メモリで位相合わせされた2チャンネルのパラレル信号をデマルチプレクスすることにより、SMPTE372MによるDual Link HD−SDI信号として伝送される4:4:4RGB/YC信号または148.5MHzの4:2:2YC信号を復元する
    ことを特徴とする映像表示装置。
  7. シリアル伝送される1チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板と、
    前記オプション基板をN個(Nは2以上の整数)以上装着するためのスロットを有する映像表示装置と
    で構成される映像表示システムにおいて、
    前記オプション基板は、
    前記パラレル伝送規格の信号をデマルチプレクスして出力するかデマルチプレクスせずに出力するかを選択する選択回路
    を備え、
    前記映像表示装置は、
    前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
    前記解読回路で解読された識別情報が、Nチャンネル分のシリアル信号として伝送される映像信号であることを示すものである場合に、前記スロットに装着された前記オプション基板に対して、前記パラレル伝送規格の信号をデマルチプレクスせずに出力するように前記選択回路を制御する制御信号を送る制御回路と、
    前記スロットに装着されたN個の前記オプション基板から送られるNチャンネルのパラレル信号の位相合わせを行うためのメモリと、
    前記メモリで位相合わせされたNチャンネルのパラレル信号をデマルチプレクスすることにより、Nチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
    を備えたことを特徴とする映像表示システム。
  8. 請求項7に記載の映像表示システムにおいて、
    前記映像表示装置の前記デマルチプレクサは、前記解読回路で解読された識別情報が示す信号フォーマットと一致する信号フォーマットの映像信号を復元する
    ことを特徴とする映像表示システム。
  9. 請求項7に記載の映像表示システムにおいて、
    前記映像表示装置は、
    前記解読回路で解読された識別情報に応じて、前記スロットに装着すべき前記オプション基板の数及び/または前記スロットに装着された各々の前記オプション基板に入力すべきシリアル信号に関する情報を画面表示させる制御回路
    をさらに備えたことを特徴とする映像表示システム。
  10. 請求項7に記載の映像表示システムにおいて、
    前記オプション基板は、1チャンネルのHD−SDI信号をパラレル伝送規格の信号に変換した後デマルチプレクスするものであり、
    前記映像表示装置の前記メモリは、前記スロットに装着された2個の前記オプション基板から送られる2チャンネルのパラレル信号の位相合わせを行い、
    前記映像表示装置の前記デマルチプレクサは、前記メモリで位相合わせされた2チャンネルのパラレル信号をデマルチプレクスすることにより、SMPTE372MによるDual Link HD−SDI信号として伝送される4:4:4RGB/YC信号または148.5MHzの4:2:2YC信号を復元する
    ことを特徴とする映像表示システム。
JP2007070957A 2007-03-19 2007-03-19 映像表示装置及び映像表示システム Expired - Fee Related JP4941031B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007070957A JP4941031B2 (ja) 2007-03-19 2007-03-19 映像表示装置及び映像表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007070957A JP4941031B2 (ja) 2007-03-19 2007-03-19 映像表示装置及び映像表示システム

Publications (2)

Publication Number Publication Date
JP2008236194A JP2008236194A (ja) 2008-10-02
JP4941031B2 true JP4941031B2 (ja) 2012-05-30

Family

ID=39908472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007070957A Expired - Fee Related JP4941031B2 (ja) 2007-03-19 2007-03-19 映像表示装置及び映像表示システム

Country Status (1)

Country Link
JP (1) JP4941031B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042264A1 (ja) * 2011-09-22 2013-03-28 Necディスプレイソリューションズ株式会社 映像処理装置および映像処理方法
JP6355345B2 (ja) * 2014-01-29 2018-07-11 キヤノン株式会社 画像処理装置、画像処理方法、表示装置、表示方法、及び、プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239309A (ja) * 1998-02-23 1999-08-31 Sony Corp 信号処理装置および伝送装置
JP4114658B2 (ja) * 2004-04-13 2008-07-09 ソニー株式会社 データ送信装置及びデータ受信装置

Also Published As

Publication number Publication date
JP2008236194A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR970011268B1 (ko) 비디오 신호 송신용 장치
WO2013099369A1 (ja) 表示装置
JPH11275480A (ja) ディジタルビデオ受信装置
US20160227131A1 (en) Camera system, video selection apparatus and video selection method
US20170012798A1 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
KR100590183B1 (ko) 복수의 디코더를 이용하여 pip를 구현하는 디지털방송수신기
US10382800B2 (en) Video surveillance system and video surveillance method
JP4941031B2 (ja) 映像表示装置及び映像表示システム
US7864801B2 (en) Media converter
CN115460422B (zh) 一种超高清网络视音频专业解码器和视频帧同步方法
US9148621B2 (en) Multi-format output device, control method for multi-format output device
JP5187134B2 (ja) 信号処理装置及び信号処理方法
JP2006019997A (ja) 動画データ転送システム
JP2006115001A (ja) 映像送信装置および映像受信装置
KR20090030530A (ko) 고해상도 그래픽 화면을 전송하기 위한 영상처리기기 및영상처리방법
KR100704664B1 (ko) 프레임송출장치 및 프레임수신장치
Crepaldi et al. A multistandard digital HD/SD audio multiplexer with modular ancillary packet substitution
JP2008066811A (ja) デジタル放送受信システム
JP4448414B2 (ja) 映像表示装置および映像表示方法
JP2014204338A (ja) 電子機器、電子機器の制御方法、電子機器の制御プログラム
KR100749180B1 (ko) 광대역 통신망을 이용한 화상 통신 서비스 방법 및 그시스템
KR100789539B1 (ko) 방송 수신기에서의 비디오 출력 제어 장치
JP2014204339A (ja) 電子機器、電子機器の制御方法、電子機器の制御プログラム
JP2011135154A (ja) 画像処理装置及びその制御方法
JP2007235454A (ja) 多チャンネル画像出力装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees