JP4941031B2 - 映像表示装置及び映像表示システム - Google Patents

Description

本発明は、例えばDual Link ＨＤ−ＳＤＩ（Serial Digital Interface)信号のように複数チャンネル分のシリアル信号として伝送される映像信号を表示する映像表示装置及び映像表示システムに関する。

テレビジョン放送局や編集スタジオでは、放送中の映像や制作中の映像を、モニターに表示させて評価することが一般的に行われている。

放送局やスタジオ内では、ＨＤＴＶ規格の７４．２５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を、ＳＭＰＴＥ２９２Ｍによるシリアル伝送規格に従ったＨＤ−ＳＤＩ信号として伝送することが広く行われている。そこで、モニターとしても、従来から、このＨＤ−ＳＤＩ信号を入力するためのオプション基板を装着可能にしたものが普及している。なお、以下では、７４．２５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を伝送するＨＤ−ＳＤＩ信号をSingle Link ＨＤ−ＳＤＩ信号と呼び、このSingle Link ＨＤ−ＳＤＩ信号を入力するためのオプション基板をSingle Link用オプション基板と呼ぶ。

図１（ａ）は、このSingle Link用オプション基板を用いたSingle Link ＨＤ−ＳＤＩ信号の入力の様子を示す図である。モニター４０のスロット４１に装着されたSingle Link用オプション基板５０に、１本のＢＮＣケーブル６０を通してSingle Link ＨＤ−ＳＤＩ信号が入力される。

Single Link用オプション基板５０では、このSingle Link ＨＤ−ＳＤＩ信号が、ケーブルイコライザ（等価器）５１を介してデシリアライザ（シリアル／パラレル変換回路）５２に供給されて、図２（ａ）に示すような、７４．２５ＭＨｚ，２０ビット幅のパラレル信号（ＳＭＰＴＥ２７４Ｍ等によるパラレル伝送規格の信号）に変換される。なお、図２において、各信号にサンプリング周期毎に付した番号は、何番目のサンプルであるかを示す番号である。

さらに、Single Link用オプション基板５０では、このパラレル信号がデマルチプレクサ５３でデマルチプレクスされることにより、図２（ｂ）に示すような、７４．２５ＭＨｚ，３０ビット幅の４：２：２ＹＣ_ＢＣ_Ｒ信号が復元される。

そして、この４：２：２ＹＣ_ＢＣ_Ｒ信号が、Single Link用オプション基板５０からモニター４０に送られて、モニター４０に表示される。

ところが、近年は、放送局やスタジオ内で、７４．２５ＭＨｚの４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や、クロックレートを２倍にした１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号が、ＳＭＰＴＥ３７２Ｍ（非特許文献１参照）によるDual Link ＨＤ−ＳＤＩ信号として伝送されることも多くなっている。このDual Link ＨＤ−ＳＤＩ信号は、７４．２５ＭＨｚの４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を、２チャンネル分のSingle Link ＨＤ−ＳＤＩ信号として伝送するものである。

従来のモニターでは、このDual Link ＨＤ−ＳＤＩ信号を入力するために、Single Link用オプション基板とは別の専用のオプション基板（以下、Dual Link用オプション基板と呼ぶ）を装着するようになっていた。

図１（ｂ）は、従来のモニターでのDual Link ＨＤ−ＳＤＩ信号の入力の様子を示す図であり、図１（ａ）と共通する部分には同一符号を付している。モニター４０のスロット４１に装着されたDual Link用オプション基板７０に、２本のＢＮＣケーブル６０及び６１を通してDual Link ＨＤ−ＳＤＩ信号（LinkＡ及びLinkＢの２チャンネルのＨＤ−ＳＤＩ信号）が入力される。

Dual Link用オプション基板７０では、LinkＡ，LinkＢのＨＤ−ＳＤＩ信号が、それぞれケーブルイコライザ７１，７２を介してデシリアライザ７３，７４に供給される。そして、７４．２５ＭＨｚの４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号の場合には、図３（ａ）に示すような、７４．２５ＭＨｚ，２０ビット幅のLinkＡ，LinkＢのパラレル信号（それぞれ、ＳＭＰＴＥ２７４Ｍ等によるパラレル伝送規格の信号）に変換される。図３においても、各信号にサンプリング周期毎に付した番号は、何番目のサンプルであるかを示す番号である。

７４．２５ＭＨｚの４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号の場合には、LinkＢの１０〜１９ビット目は、アルファチャンネルと呼ばれ、情報伝送に使用される。ただし、量子化レベルが１２ビットである場合には、アルファチャンネルはＲＧＢ信号の下位２ビットを伝送し、LinkＡとLinkＢの０〜９ビット目とで上位１０ビットを伝送する。

他方、１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号の場合には、デシリアライザ７３，７４に供給されたLinkＡ，LinkＢのＨＤ−ＳＤＩ信号は、図４（ａ）に示すような、７４．２５ＭＨｚ，２０ビット幅のLinkＡ，LinkＢのパラレル信号（それぞれ、ＳＭＰＴＥ２７４Ｍ等によるパラレル伝送規格の信号）に変換される。図４においても、各信号にサンプリング周期毎に付した番号は、何番目のサンプルであるかを示す番号である。

１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号の場合には、LinkＡでＮライン目の４：２：２ＹＣ_ＢＣ_Ｒ信号を伝送し、LinkＢでＮ＋１ライン目の４：２：２ＹＣ_ＢＣ_Ｒ信号を伝送する。これは、本来は１４８．５ＭＨｚで図４（ｃ）のように各フレームの各ラインを伝送したいが、伝送系の制約により、２分の１の周波数の７４．２５ＭＨｚのクロックで図４（ｄ）のようにLinkＡ及びLinkＢの２チャンネルを使用して伝送するようにしたものである。

図１（ｂ）において、Dual Link用オプション基板７０では、デシリアライザ７３，７４によって変換されたLinkＡ，LinkＢのパラレル信号が、遅延吸収用のメモリ７５，７６を用いて位相合わせされた後、デマルチプレクサ７７に供給される。そして、７４．２５ＭＨｚの４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号の場合には、デマルチプレクサ７７でデマルチプレクスされることにより、図３（ｂ）に示すような７４．２５ＭＨｚ，３０ビット幅の４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号が復元される。

他方、１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号の場合には、デマルチプレクサ７７で時間軸圧縮してデマルチプレクスされることにより、図４（ｂ）に示すような１４８．５ＭＨｚ，３０ビット幅の４：２：２ＹＣ_ＢＣ_Ｒ信号が復元される。

そして、このようにして復元された４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号または１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号が、Dual Link用オプション基板７０からモニター４０に送られて、モニター４０に表示される。

SMPTE 372M PROPOSED SMPTE STANDARD for Television − Dual Link 292M Interface for 1920×1080 Picture Raster

しかし、この図１に示したような従来のモニターでは、ユーザーがそれまでSingle Link用オプション基板しか用いていなかった場合、そのままではDual Link ＨＤ−ＳＤＩ信号を入力して４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を表示することはできず、新たにDual Link用オプション基板を用意しなければならなくなる。

本発明は、上述の点に鑑み、Dual Link ＨＤ−ＳＤＩ信号のように複数チャンネル分のシリアル信号として伝送される映像信号を、図１に示したSingle Link用オプション基板のような１チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示できるようにした映像表示装置及び映像表示システムを提供することを課題とする。

上記課題を解決するため、本発明に係る映像表示装置は、
シリアル伝送される１チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板を、Ｎ個（Ｎは２以上の整数）以上装着するためのスロットを有する映像表示装置において、
前記スロットに装着されたＮ個の前記オプション基板から送られるＮチャンネルのパラレル信号の位相合わせを行うためのメモリと、
前記メモリで位相合わせされたＮチャンネルのパラレル信号をデマルチプレクスすることにより、Ｎチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
を備えたことを特徴とする。

この映像表示装置では、Ｎチャンネル分のシリアル信号として伝送される映像信号を表示する場合には、シリアル伝送される１チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板（すなわち１チャンネルのシリアル信号を入力するためのオプション基板）をスロットにＮ個装着する。そして、Ｎチャンネル分のシリアル信号として伝送される映像信号を、このＮ個のオプション基板に１チャンネルずつ入力させる。

すると、このＮ個のオプション基板によってそれぞれパラレル伝送規格の信号に変換された後デマルチプレクスされたＮチャンネルのパラレル信号が、映像表示装置内の位相合わせ用のメモリに供給される。

そして、このＮチャンネルのパラレル信号が、このメモリを用いて位相合わせされた後、映像表示装置内のデマルチプレクサでデマルチプレクスされることにより、Ｎチャンネル分のシリアル信号として伝送される映像信号が復元される。

これにより、Ｎチャンネル（複数チャンネル）分のシリアル信号として伝送される映像信号を、１チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示することができる。

次に、本発明に係る映像表示システムは、
シリアル伝送される１チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板と、
前記オプション基板をＮ個（Ｎは２以上の整数）以上装着するためのスロットを有する映像表示装置と
で構成される映像表示システムにおいて、
前記オプション基板は、
前記パラレル伝送規格の信号をデマルチプレクスして出力するかデマルチプレクスせずに出力するかを選択する選択回路
を備え、
前記映像表示装置は、
前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
前記解読回路で解読された識別情報が、Ｎチャンネル分のシリアル信号として伝送される映像信号であることを示すものである場合に、前記スロットに装着された前記オプション基板に対して、前記パラレル伝送規格の信号をデマルチプレクスせずに出力するように前記選択回路を制御する制御信号を送る制御回路と、
前記スロットに装着されたＮ個の前記オプション基板から送られるＮチャンネルのパラレル信号の位相合わせを行うためのメモリと、
前記メモリで位相合わせされたＮチャンネルのパラレル信号をデマルチプレクスすることにより、Ｎチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
を備えたことを特徴とする。

この映像表示システムでは、Ｎチャンネル分のシリアル信号として伝送される映像信号を映像表示装置で表示する場合には、１チャンネルのシリアル信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板（すなわち１チャンネルのシリアル信号を入力するためのオプション基板）を映像表示装置のスロットにＮ個装着する。そして、Ｎチャンネル分のシリアル信号として伝送される映像信号を、このＮ個のオプション基板に１チャンネルずつ入力させる。

すると、このＮ個のオプション基板によってそれぞれパラレル伝送規格の信号に変換された後デマルチプレクスされたＮチャンネルのパラレル信号が、映像表示装置内の解読回路に送られる。そして、この解読回路により、映像信号に重畳されている信号フォーマットの識別情報として、Ｎチャンネル分のパラレル信号として伝送される映像信号であることを示す識別情報が解読される。

この解読結果に基づき、映像表示装置内の制御回路は、スロットに装着されているＮ個のオプション基板に対して、パラレル伝送規格の信号をデマルチプレクスせずに出力するように選択回路を制御する制御信号を送る。その結果、このＮ個のオプション基板からは、パラレル伝送規格の信号が、マルチプレクスされたまま映像表示装置内の位相合わせ用のメモリに供給される。

そして、このＮチャンネルのパラレル信号が、このメモリを用いて位相合わせされた後、映像表示装置内のデマルチプレクサでデマルチプレクスされることにより、Ｎチャンネル分のシリアル信号として伝送される映像信号が復元される。

これにより、Ｎチャンネル（複数チャンネル）分のシリアル信号として伝送される映像信号を、１チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示することができる。

また、オプション基板からはマルチプレクスされたままのパラレル伝送規格の信号（したがってデマルチプレクスされた信号よりもビット幅の小さい信号）が映像表示装置に送られるので、映像表示装置内の位相合わせ用のメモリの容量を小さくすることができる。しかも、デマルチプレクスされた信号がオプション基板から映像表示装置に送られる場合と違って、デマルチプレクスされた信号を再びマルチプレクスするためのマルチプレクサを映像表示装置内に追加することなく、この位相合わせ用のメモリの容量を小さくすることができる。

本発明に係る映像表示装置によれば、複数チャンネル分のシリアル信号として伝送される映像信号を、１チャンネルのシリアル信号を入力するためのオプション基板だけを装着することによって復元することができるという効果が得られる。

本発明に係る映像表示システムによれば、複数チャンネル分のシリアル信号として伝送される映像信号を、１チャンネルのシリアル信号を入力するためのオプション基板だけを映像表示装置に装着することによって復元することができるという効果が得られる。

また本発明に係る映像表示システムによれば、映像表示装置内にマルチプレクサを追加することなく、映像表示装置内の位相合わせ用のメモリの容量を小さくすることができるという効果も得られる。

以下、テレビジョン放送局や編集スタジオでの映像評価用のモニターにDual Link ＨＤ−ＳＤＩ信号を入力させるために本発明を適用した例について、図面を用いて具体的に説明する。

図５は、本発明を適用したモニターの構成例を示すブロック図である。この図５において、Single Link用オプション基板５０は図１（ａ）に示したものと同一構成なので同一符号を付している。

このモニター１の筐体面には、それぞれ１個ずつのSingle Link用オプション基板５０を抜き差しするための４つのスロット２ａ〜２ｄが設けられている。

モニター１の内部には、ＩＤデコーダ３ａ〜３ｄと、レジスタ４と、４入力２出力のセレクタ５と、位相合わせ（遅延吸収）用のメモリ６ａ及び６ｂと、デマルチプレクサ７と、ＹＣ_ＢＣ_Ｒ信号をＲＧＢ信号に変換するマトリクス回路８と、ＯＳＤ（オンスクリーンディスプレイ）回路９と、映像信号にＯＳＤ回路９の出力信号を重畳するための重畳回路１０と、ＬＣＤ（液晶ディスプレイ）１１と、モニター１全体を制御するＣＰＵ１２とが設けられている。

スロット２ａ〜２ｄに装着されたSingle Link用オプション基板５０（以下単にオプション基板５０とも呼ぶ）からモニター１に送られるパラレル信号は、それぞれＩＤデコーダ３ａ〜３ｄに供給されるとともに、セレクタ５の４つの入力端子に入力される。

セレクタ５の２個の出力端子からの出力信号は、それぞれメモリ６ａ，６ｂを経てデマルチプレクサ７に供給される。メモリ６ａ及び６ｂは、後述するように、Dual Link ＨＤ−ＳＤＩ信号を入力する際に、セレクタ５で選択された２チャンネルのパラレル信号の位相合わせを行うためのメモリである。

デマルチプレクサ７は、後述するように、Dual Link ＨＤ−ＳＤＩ信号を入力する際に、メモリ６ａ及び６ｂで位相合わせされた２チャンネルのパラレル信号をデマルチプレクスすることにより、図３（ｂ）のような７４．２５ＭＨｚ，３０ビット幅の４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号、または図４（ｂ）のような１４８．５ＭＨｚ，３０ビット幅の４：２：２ＹＣ_ＢＣ_Ｒ信号を復元するための回路である。

デマルチプレクサ７の出力信号は、マトリクス回路８及び重畳回路１０を経て、液晶ディスプレイ１１に供給される。

ＩＤデコーダ３ａ〜３ｄは、スロット２ａ〜２ｄに装着されたオプション基板５０から送られるパラレル信号から、ＳＭＰＴＥ３５２Ｍ規格に従ってＨＤ−ＳＤＩ信号に重畳されている信号フォーマットの識別情報であるFORMAT IDをそれぞれ解読する回路である。

このFORMAT IDには、サンプリング構造の情報や、フレーム／フィールドレートの情報や、量子化レベルの情報や、Dual Link ＨＤ−ＳＤＩ信号である場合にLinkＡ，LinkＢのいずれのチャンネルであるかを示す情報が含まれている。

ＩＤデコーダ３ａ〜３ｄによって解読されたFORMAT IDは、レジスタ４に格納された後、デマルチプレクサ７に供給される。また、ＣＰＵ１２は、このレジスタ４に格納されたFORMAT IDを読み出して、図６に示すような処理を実行する。

この処理では、最初に、このFORMAT IDが、Dual Link ＨＤ−ＳＤＩ信号についてのFORMAT IDであるか否かを判断する（ステップＳ１）。

ノーであった場合（Single Link ＨＤ−ＳＤＩ信号についてのFORMAT IDである場合）には、セレクタ５を制御して、そのSingle Link ＨＤ−ＳＤＩ信号を入力しているオプション基板５０から送られたパラレル信号を、メモリ６ａ側の出力端子から出力する信号として選択させる（ステップＳ１１）。また、メモリ６ａを制御して、メモリ６ｂ側の信号との位相合わせを行うことなく、書き込んだパラレル信号を直ちに読み出させる（ステップＳ１２）。また、マトリクス回路８を制御して、ＹＣ_ＢＣ_Ｒ信号をＲＧＢ信号に変換させる（ステップＳ１３）。

なお、デマルチプレクサ７は、レジスタ４からSingle Link ＨＤ−ＳＤＩ信号についてのFORMAT IDが供給された場合、デマルチプレクス処理を行うことなく、メモリ６ａから供給されたパラレル信号をそのまま出力する。

これにより、そのオプション基板５０で復元された７４．２５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号が、そのままデマルチプレクサ７からマトリクス回路８に供給され、マトリクス回路８でＲＧＢ信号に変換されて、液晶ディスプレイ１１に表示される。

他方、ステップＳ１でイエスであった場合には、LinkＡ及びLinkＢの両方のチャンネルについてのFORMAT IDがレジスタ４内に存在するか（すなわち、LinkＡ及びLinkＢの両方のチャンネルのＨＤ−ＳＤＩ信号が入力されているか）否かを判断する（ステップＳ２）。

ノーであった場合、すなわちLinkＡ，LinkＢのうちの一方のチャンネルのみのＨＤ−ＳＤＩ信号しか入力されていない場合には、当該一方のチャンネルのＨＤ−ＳＤＩ信号が入力されているオプション基板５０とは別のオプション基板５０が現在スロット２ａ〜２ｄのうちのいずれかに装着されているか否かを判断する（ステップＳ３）。

イエスであれば、ＯＳＤ回路９を制御して、残りの一方のチャンネルのＨＤ−ＳＤＩ信号を当該別のオプション基板５０に入力させることを指示するキャラクターの画像信号を生成させる（ステップＳ４）。

これにより、そのキャラクターが重畳回路１０を経て液晶ディスプレイ１１にオンスクリーン表示される。図７（ａ）は、このオンスクリーン表示の様子を例示する図である。この例は、LinkＢのＨＤ−ＳＤＩ信号のみが入力されており、スロット２ａ〜２ｄのうちスロット番号Ｎｏ．１のスロットに別のオプション基板５０が装着されている場合の例であり、『スロットＮｏ．１のオプション基板にLinkＡを入力して下さい。』という表示が行われている。

図６において、ステップＳ３でノーであった場合には、ＯＳＤ回路９を制御して、オプション基板５０を装着すべきスロットの指定と、残りの一方のチャンネルのＨＤ−ＳＤＩ信号をそのスロットに装着したオプション基板５０に入力させることの指示とを行うキャラクターの画像信号を生成させる（ステップＳ５）。

これにより、そのキャラクターが重畳回路１０を経て液晶ディスプレイ１１にオンスクリーン表示される。図７（ｂ）は、このオンスクリーン表示の様子を例示する図である。この例は、LinkＡのＨＤ−ＳＤＩ信号のみが入力されている場合の例であり、空きスロットのうちのスロット番号Ｎｏ．２のスロットを指定して、『LinkＢのオプション基板が足りません。スロットＮｏ．２に装着し、LinkＢを入力して下さい。』という表示が行われている。

図６において、ステップＳ４またはＳ５を終えると、LinkＡ及びLinkＢの両方のチャンネルについてのFORMAT IDがレジスタ４に格納されるまで（すなわち、入力されていなかった残りの一方のチャンネルのＨＤ−ＳＤＩ信号が別のオプション基板５０に入力されるまで）待機する（ステップＳ６）。そして、ＯＳＤ回路９を制御してキャラクターの画像信号の生成を終了させ（ステップＳ７）、ステップＳ８に進む。

また、ステップＳ２でイエスであった場合（すなわち、最初からLinkＡ及びLinkＢの両方のチャンネルのＨＤ−ＳＤＩ信号が入力されている場合）には、ステップＳ２からそのままステップＳ８に進む。

LinkＡ，LinkＢの一方ずつのチャンネルのＨＤ−ＳＤＩ信号が２個のオプション基板５０に入力されている状態では、この２個のオプション基板５０では、図３（ａ）また図４（ａ）のような７４．２５ＭＨｚ，２０ビット幅のLinkＡ，LinkＢのパラレル信号がデシリアライザ５２（図１（ａ））からデマルチプレクサ５３（図１（ａ））にそれぞれ供給され、図２（ｂ）のような７４．２５ＭＨｚ，３０ビット幅の信号がデマルチプレクサ５３から出力されてモニター１に送られていることになる。

そこで、ステップＳ８では、セレクタ５を制御して、LinkＡ，LinkＢの一方ずつのチャンネルのＨＤ−ＳＤＩ信号を入力している２個のオプション基板５０から送られるパラレル信号を、それぞれメモリ６ａ，メモリ６ｂ側の出力端子から出力する信号として選択させる。

続いて、メモリ６ａ及び６ｂを制御して、書き込んだパラレル信号を互いに位相合わせして読み出させる（ステップＳ９）。

なお、デマルチプレクサ７は、レジスタ４からDual Link ＨＤ−ＳＤＩ信号についてのFORMAT IDが供給された場合、メモリ６ａ，メモリ６ｂからの信号をそれぞれLinkＡ，LinkＢの信号として用いて、そのFORMAT IDが示している信号フォーマットと一致する信号フォーマットの映像信号を復元するように、デマルチプレクス処理の設定を行なう。

すなわち、このFORMAT ID中のサンプリング構造の情報及びフレーム／フィールドレートの情報が、７４．２５ＭＨｚの４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号であることを示している場合には、デマルチプレクサ７は、メモリ６ａ及び６ｂからの信号をデマルチプレクスすることにより、図３（ｂ）のような７４．２５ＭＨｚ，３０ビット幅の４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号を復元する（その際、FORMAT ID中の量子化レベルの情報が１０ビットを示している場合には１０ビットの信号を復元し、この量子化レベルの情報が１２ビットを示している場合には、LinkＢの１０〜１９ビット目を利用して１２ビットの信号を復元する。）

他方、このFORMAT ID中のサンプリング構造の情報及びフレーム／フィールドレートの情報が、１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号であることを示している場合には、デマルチプレクサ７は、メモリ６ａ及び６ｂからの信号を時間軸圧縮してデマルチプレクスすることにより、図４（ｂ）のような１４８．５ＭＨｚ，３０ビット幅の４：２：２ＹＣ_ＢＣ_Ｒ信号を復元する。

ステップＳ９に続き、FORMAT ID中のサンプリング構造の情報がＹＣ_ＢＣ_Ｒ信号であることを示している場合にはＲＧＢ信号への変換処理を行い、このサンプリング構造の情報がＲＧＢ信号であることを示している場合にはＲＧＢ信号への変換処理を行わないように、FORMAT IDに応じてマトリクス回路８を制御する（ステップＳ１０）。

これにより、デマルチプレクサ７で復元された４：４：４ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号は、マトリクス回路８でＲＧＢ信号に変換されて、液晶ディスプレイ１１に表示される。また、デマルチプレクサ７で復元された４：４：４ＲＧＢ信号は、マトリクス回路８からそのまま出力されて、液晶ディスプレイ１１に表示される。

ステップＳ１０またはステップＳ１３を終えると、このFORMAT IDに基づく処理を終了する。

次に、このモニター１にDual Link ＨＤ−ＳＤＩ信号を入力させる際のSingle Link用オプション基板５０の用い方について、図８を用いて説明する。

Dual Link ＨＤ−ＳＤＩ信号として伝送される４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号をこのモニター１に表示する際には、ユーザーは、図８に例示するように、２個のSingle Link用オプション基板５０を、スロット２ａ〜２ｄのうちの任意の２つのスロットに装着する。

そして、Dual Link ＨＤ−ＳＤＩ信号のうち、LinkＡのＨＤ−ＳＤＩ信号を、この２個のオプション基板５０のうちの一方に１本のＢＮＣケーブル６０を通して入力させ、LinkＢのＨＤ−ＳＤＩ信号を、この２個のオプション基板５０のうちの残りの一方に１本のＢＮＣケーブル６１を通して入力させる。

すると、図６の処理のステップＳ１，Ｓ２，Ｓ８〜Ｓ１０により、この２個のオプション基板５０によってそれぞれパラレル伝送規格の信号に変換された後デマルチプレクスされたLinkＡ及びLinkＢの２チャンネルのパラレル信号（図２（ｂ）参照）が、モニター１内のメモリ６ａ及び６ｂを用いて位相合わせされた後、モニター１内のデマルチプレクサ７でデマルチプレクスされることにより、４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号が復元される。

これにより、Dual Link ＨＤ−ＳＤＩ信号として伝送される４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を、Single Link ＨＤ−ＳＤＩ信号を入力するためのオプション基板であるSingle Link用オプション基板５０だけを装着して表示することができる。

また、デマルチプレクサ７は、ＨＤ−ＳＤＩ信号に重畳されている信号フォーマットの識別情報であるFORMAT IDに基づき、本来の信号フォーマット（サンプリング構造，フレーム／フィールドレート，量子化レベル）と一致する信号フォーマットの映像信号を復元するように自動的にデマルチプレクス処理の設定を行う。さらに、図６の処理のステップＳ１０により、マトリクス回路８でＲＧＢ信号への変換処理を行うか否かも、このFORMAT IDに基づいて自動的に設定される。

従来のモニターでは、こうしたモニター内部の各種の設定はユーザーが手動で行うようになっており、その設定操作のための正確な知識がユーザーに求められていた。これに対し、こうした設定がFORMAT IDに基づいて自動的に行われることにより、ユーザーの負担が軽減される。

また、ユーザーが、誤って、LinkＡ，LinkＢのうちの一方のチャンネルのＨＤ−ＳＤＩ信号しか入力させなかったり、１個のオプション基板５０しか装着しなかった場合には、図６の処理のステップＳ３〜Ｓ５により、残りの一方のチャンネルのＨＤ−ＳＤＩ信号を入力させるべきことや、そのためにもう１個のオプション基板５０を装着すべきことが、図７に例示したようなオンスクリーン表示によってユーザーに通知される。

これにより、ユーザーは、すみやかに誤りに気付いて、残りの一方のチャンネルのＨＤ−ＳＤＩ信号を入力させたり、そのためにもう１個のオプション基板５０を装着することができる。

次に、本発明を適用したモニターの別の構成例を、図９を用いて説明する。この図９のモニター２０は、図５に示したモニター１内のセレクタ５と位相合わせ用のメモリ６ａ，６ｂとの間にマルチプレクサ２１ａ，２１ｂをそれぞれ設けたものであり、それ以外の構成要素は図５のモニター１と共通しているので同一符号を付している。また、FORMAT IDに基づいてＣＰＵ１２が実行する処理も、図６に示した処理と同じである。

マルチプレクサ２１ａ，２１ｂは、セレクタ５で選択された２チャンネルのパラレル信号（図２（ｂ）のような、７４．２５ＭＨｚ，３０ビット幅の信号）を、それぞれマルチプレクスすることによって図３（ａ）または図４（ａ）のような７４．２５ＭＨｚ，２０ビット幅のLinkＡ，LinkＢのパラレル信号に戻す回路である。

メモリ６ａ，６ｂは、このマルチプレクサ２１ａ，２１ｂから出力される２０ビット幅のLinkＡ，LinkＢのパラレル信号の位相合わせを行う。また、デマルチプレクサ７は、メモリ６ａ及び６ｂで位相合わせされたこの２０ビット幅のLinkＡ，LinkＢのパラレル信号をデマルチプレクスすることにより、図３（ｂ）のような７４．２５ＭＨｚ，３０ビット幅の４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号、または図４（ｂ）のような１４８．５ＭＨｚ，３０ビット幅の４：２：２ＹＣ_ＢＣ_Ｒ信号を復元する。

こうしたマルチプレクサ２１ａ，２１ｂをセレクタ５とメモリ６ａ，６ｂとの間に設けることにより、メモリ６ａ及び６ｂには、図５のモニター１において供給される３０ビット幅の信号よりもビット幅の小さい（６６％のビット幅の）信号が供給されるようになる。

これにより、位相合わせ用のメモリ６ａ，６ｂとして、図５のモニター１におけるよりも容量の小さい（６６％の容量の）メモリを用いることができるようになる。

次に、本発明を適用したモニターシステムの構成例を、図１０を用いて説明する。このモニターシステムは、モニター１と、Single Link用オプション基板３０とで構成されている。モニター１は、図５に示したモニター１と構成要素が全て共通している（但し、後述するように、FORMAT IDに基づくＣＰＵ１２の処理は、図６に示した処理とは一部異なっている）。

このモニターシステムにおいてモニター１にDual Link ＨＤ−ＳＤＩ信号を入力させる際のSingle Link用オプション基板３０の用い方は、図５のモニター１におけるSingle Link用オプション基板５０の用い方（図８参照）と同じである。

Single Link用オプション基板３０（以下単にオプション基板３０とも呼ぶ）は、図１（ａ）に示した従来のSingle Link用オプション基板５０とは一部構成が異なっている。図１１は、このオプション基板３０の構成を示すブロック図であり、オプション基板５０と共通する部分には同一符号を付している。オプション基板３０には、ケーブルイコライザ５１，デシリアライザ５２及びデマルチプレクサ５３（図１（ａ））に加えて、２入力１出力のセレクタ３１と、レジスタ３２とが設けられている。

デマルチプレクサ５３の出力信号（図２（ｂ）のような７４．２５ＭＨｚ，３０ビット幅の信号）は、セレクタ３１の一方の入力端子に入力される。デシリアライザ５２の出力信号（すなわち、マルチプレクスされたままの７４．２５ＭＨｚ，２０ビット幅の信号）は、デマルチプレクサ５３に送られるとともに、セレクタ３１の残りの一方の入力端子に入力される。

レジスタ３２は、モニター１内のＣＰＵ１２から送られる制御信号を格納するためのものである。レジスタ３２に格納された制御信号のうち、セレクタ３１での選択を制御する制御信号は、セレクタ３２の制御入力端子に供給される。

そして、このセレクタ３２の出力信号が、オプション基板３０を装着したモニター１（図１０）に送られて、ＩＤデコーダ３ａ〜３ｄに供給されるとともに、セレクタ５の４つの入力端子に入力される。

図１２は、図１０のモニターシステムにおいて、モニター１内のＣＰＵ１２がレジスタ４内のFORMAT IDに基づいて実行する処理を示すフローチャートである。この処理は、基本的には図６のステップＳ１〜Ｓ１３と同じ処理内容であり、図１２でも図６と同じ処理をステップＳ１〜Ｓ１３として示している。但し、この処理では、ステップＳ１とＳ１１との間に新たなステップＳ２１が追加されるとともに、ステップＳ８の直前に新たなステップＳ２２が追加される。

すなわち、ステップＳ１でノーであった場合（現在装着されているオプション基板３０に入力しているＨＤ−ＳＤＩ信号がSingle Link ＨＤ−ＳＤＩ信号であった場合）には、ステップＳ１１に進む前に、ステップＳ２１として、そのオプション基板３０に対して、セレクタ３１（図１１）にデマルチプレクサ５３の出力信号を選択させる制御信号を送る。

この制御信号は、そのオプション基板３０内のレジスタ３２（図１１）に格納された後、セレクタ３１の制御入力端子に供給される。その結果、そのオプション基板３０からは、従来のオプション基板５０と同じように、デマルチプレクサ５３の出力信号がモニター１に送られる。

これに対し、ステップＳ１でイエスであり（現在装着されているオプション基板３０に入力しているＨＤ−ＳＤＩ信号がDual Link ＨＤ−ＳＤＩ信号であり）、その後ステップＳ２でイエスであった場合やステップＳ２ではノーであったがステップＳ７まで終了した場合（LinkＡ及びLinkＢの両方のチャンネルのＨＤ−ＳＤＩ信号が入力されている場合）には、ステップＳ８に進む前に、ステップＳ２２として、LinkＡ，LinkＢの一方ずつのチャンネルのＨＤ−ＳＤＩ信号が入力されている２個のオプション基板３０に対して、セレクタ３１にデシリアライザ５２の出力信号を選択させる制御信号を送る。

その結果、その２個のオプション基板３０からは、デシリアライザ５２の出力信号（図３（ａ）または図４（ａ）のような７４．２５ＭＨｚ，２０ビット幅のLinkＡ，LinkＢのパラレル信号）がモニター１に送られる。

図１０のモニターシステムでは、メモリ６ａ，６ｂは、セレクタ５で選択されたこの２０ビット幅のLinkＡ，LinkＢのパラレル信号の位相合わせを行う。また、デマルチプレクサ７は、メモリ６ａ及び６ｂで位相合わせされたこの２０ビット幅のLinkＡ，LinkＢのパラレル信号をデマルチプレクスすることにより、図３（ｂ）のような７４．２５ＭＨｚ，３０ビット幅の４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号、または図４（ｂ）のような１４８．５ＭＨｚ，３０ビット幅の４：２：２ＹＣ_ＢＣ_Ｒ信号を復元する。

このように、この図１０のモニターシステムでは、Dual Link ＨＤ−ＳＤＩ信号を入力する際には、オプション基板３０から、デシリアライザ５２の出力信号（マルチプレクスされたままの２０ビット幅のパラレル信号）がモニター１に送られる。したがって、モニター１内のメモリ６ａ及び６ｂには、図５のモニター１において供給される３０ビット幅の信号よりもビット幅の小さい（６６％のビット幅の）信号が供給される。

これにより、位相合わせ用のメモリ６ａ，６ｂとして、図５のモニター１におけるよりも容量の小さい（６６％の容量の）メモリを用いることができるようになる。

しかも、図９のモニター２０のようにデマルチプレクスされた信号がオプション基板５０から送られる場合と違って、デマルチプレクスされた信号を再びマルチプレクスするためのマルチプレクサ（モニター２０におけるマルチプレクサ２１ａ，２１ｂ）をモニター１に追加することなく、メモリ６ａ，６ｂの容量を小さくすることができる。

なお、以上の各例では、Single Link用オプション基板を装着可能なモニターに、Dual Link ＨＤ−ＳＤＩ信号として伝送される４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号や１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を表示するために本発明を適用している。しかし、これに限らず、さらに高解像度の映像信号が３チャンネル分以上のＨＤ−ＳＤＩ信号として伝送される場合（例えば、４チャンネル分のＨＤ−ＳＤＩ信号として伝送されるQuad Linkの場合）に、Single Link用オプション基板を装着可能なモニターにそうした高解像度の映像信号を表示するためにも本発明を適用してよい。

図１３は、図５や図１０に示したモニター１のセレクタ５，メモリ６ａ，６ｂ，デマルチプレクサ７の部分の構成を、Quad Link ＨＤ−ＳＤＩ信号を入力して映像信号を表示できるように変更した図である。この変更例では、図５のセレクタ５を省略し、且つ、全てのスロット２ａ〜２ｄに装着されたオプション基板から送られるパラレル信号の位相合わせを行うためのメモリ６ａ〜６ｄを設け、メモリ６ａ〜６ｄで位相合わせされた４チャンネルのパラレル信号からデマルチプレクサ７で映像信号を復元するようにしている。

この変更例においてQuad Link ＨＤ−ＳＤＩ信号を入力する際には、全てのスロット２ａ〜２ｄにオプション基板（図５ではオプション基板５０、図１０ではオプション基板３０）を装着し、その４個のオプション基板にQuad Link ＨＤ−ＳＤＩ信号を１チャンネル分ずつ入力させればよい。

また、以上の各例では、テレビジョン放送局や編集スタジオでの映像評価用のモニターに本発明を適用している。しかし、本発明は、Single Link用オプション基板を装着可能な映像表示装置であれば、どのような映像表示装置にも適用することができる。

また、本発明は、ＨＤ−ＳＤＩ以外のシリアル伝送規格（例えばＳＤ−ＳＤＩ）に従って複数チャンネル分のシリアル信号として伝送される映像信号を、１チャンネルのシリアル信号を入力するためのオプション基板だけを装着して表示するためにも適用することができる。

従来のモニターでのDual Link ＨＤ−ＳＤＩ信号の入力の様子を示す図である。 デマルチプレクスされる前後のSingle Link ＨＤ−ＳＤＩ信号を示す図である。 デマルチプレクスされる前後のDual Link ＨＤ−ＳＤＩ信号を示す図である。 デマルチプレクスされる前後のDual Link ＨＤ−ＳＤＩ信号を示す図である。 本発明を適用したモニターの構成例を示すブロック図である。 図５のモニターにおいてＣＰＵがFORMAT IDに基づいて実行する処理を示すフローチャートである。 図６の処理によるオンスクリーン表示の例を示す図である。 図５のモニターにDual Link ＨＤ−ＳＤＩ信号を入力させる際のSingle Link用オプション基板の用い方を示す図である。 本発明を適用したモニターの別の構成例を示すブロック図である。 本発明を適用したモニターシステムの構成例を示すブロック図である。 図１０のSingle Link用オプション基板の構成を示すブロック図である。 図１０のモニターシステムにおいてモニター内のＣＰＵがFORMAT IDに基づいて実行する処理を示すフローチャートである。 Quad Link ＨＤ−ＳＤＩ信号入力用の変更例を示す図である。

符号の説明

１ モニター、 ２ａ〜２ｄ スロット、 ３ａ〜３ｄ ＩＤデコーダ、 ４ レジスタ、 ５ セレクタ、 ６ａ〜６ｄ メモリ、 ７ デマルチプレクサ、 ８ マトリクス回路、 ９ ＯＳＤ（オンスクリーンディスプレイ）回路、 １０ 重畳回路、 １１ ＬＣＤ（液晶ディスプレイ）、 １２ ＣＰＵ、 ２０ モニター、 ２１ａ，２１ｂ マルチプレクサ、 ３０ Single Link用オプション基板、 ３１ セレクタ、 ３２ レジスタ、 ５０ Single Link用オプション基板、 ５１ ケーブルイコライザ、 ５２ デシリアライザ、 ５３ デマルチプレクサ

Claims (10)

1. シリアル伝送される１チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板を、Ｎ個（Ｎは２以上の整数）以上装着するためのスロットを有する映像表示装置において、
   前記スロットに装着されたＮ個の前記オプション基板から送られるＮチャンネルのパラレル信号の位相合わせを行うためのメモリと、
   前記メモリで位相合わせされたＮチャンネルのパラレル信号をデマルチプレクスすることにより、Ｎチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
   を備えたことを特徴とする映像表示装置。
2. 請求項１に記載の映像表示装置において、
   前記スロットに装着されたＮ個の前記オプション基板から送られるＮチャンネルのパラレル信号を、それぞれマルチプレクスすることによって前記パラレル伝送規格の信号に戻すマルチプレクサ
   をさらに備え、
   前記マルチプレクサから出力されるＮチャンネルの前記パラレル伝送規格の信号が、前記メモリで位相合わせされる
   ことを特徴とする映像表示装置。
3. 請求項１に記載の映像表示装置において、
   前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路
   をさらに備え、
   前記デマルチプレクサは、前記解読回路で解読された識別情報が示す信号フォーマットと一致する信号フォーマットの映像信号を復元する
   ことを特徴とする映像表示装置。
4. 請求項１に記載の映像表示装置において、
   前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
   前記解読回路で解読された識別情報に応じて、前記スロットに装着すべき前記オプション基板の数及び／または前記スロットに装着された各々の前記オプション基板に入力すべきシリアル信号に関する情報を画面表示させる制御回路と
   をさらに備えたことを特徴とする映像表示装置。
5. 請求項１に記載の映像表示装置において、
   前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
   前記解読回路で解読された識別情報が、Ｎチャンネル分のシリアル信号として伝送される映像信号であることを示すものである場合に、前記スロットに装着された前記オプション基板に対して、前記パラレル伝送規格の信号をデマルチプレクスせずに出力させる制御信号を送る制御回路と
   をさらに備えたことを特徴とする映像表示装置。
6. 請求項１に記載の映像表示装置において、
   前記オプション基板は、１チャンネルのＨＤ−ＳＤＩ信号をパラレル伝送規格の信号に変換した後デマルチプレクスするものであり、
   前記メモリは、前記スロットに装着された２個の前記オプション基板から送られる２チャンネルのパラレル信号の位相合わせを行い、
   前記デマルチプレクサは、前記メモリで位相合わせされた２チャンネルのパラレル信号をデマルチプレクスすることにより、ＳＭＰＴＥ３７２ＭによるDual Link ＨＤ−ＳＤＩ信号として伝送される４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号または１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を復元する
   ことを特徴とする映像表示装置。
7. シリアル伝送される１チャンネルの映像信号をパラレル伝送規格の信号に変換した後デマルチプレクスするオプション基板と、
   前記オプション基板をＮ個（Ｎは２以上の整数）以上装着するためのスロットを有する映像表示装置と
   で構成される映像表示システムにおいて、
   前記オプション基板は、
   前記パラレル伝送規格の信号をデマルチプレクスして出力するかデマルチプレクスせずに出力するかを選択する選択回路
   を備え、
   前記映像表示装置は、
   前記オプション基板から送られるパラレル信号から、映像信号に重畳されている信号フォーマットの識別情報を解読する解読回路と、
   前記解読回路で解読された識別情報が、Ｎチャンネル分のシリアル信号として伝送される映像信号であることを示すものである場合に、前記スロットに装着された前記オプション基板に対して、前記パラレル伝送規格の信号をデマルチプレクスせずに出力するように前記選択回路を制御する制御信号を送る制御回路と、
   前記スロットに装着されたＮ個の前記オプション基板から送られるＮチャンネルのパラレル信号の位相合わせを行うためのメモリと、
   前記メモリで位相合わせされたＮチャンネルのパラレル信号をデマルチプレクスすることにより、Ｎチャンネル分のシリアル信号として伝送される映像信号を復元するデマルチプレクサと
   を備えたことを特徴とする映像表示システム。
8. 請求項７に記載の映像表示システムにおいて、
   前記映像表示装置の前記デマルチプレクサは、前記解読回路で解読された識別情報が示す信号フォーマットと一致する信号フォーマットの映像信号を復元する
   ことを特徴とする映像表示システム。
9. 請求項７に記載の映像表示システムにおいて、
   前記映像表示装置は、
   前記解読回路で解読された識別情報に応じて、前記スロットに装着すべき前記オプション基板の数及び／または前記スロットに装着された各々の前記オプション基板に入力すべきシリアル信号に関する情報を画面表示させる制御回路
   をさらに備えたことを特徴とする映像表示システム。
10. 請求項７に記載の映像表示システムにおいて、
    前記オプション基板は、１チャンネルのＨＤ−ＳＤＩ信号をパラレル伝送規格の信号に変換した後デマルチプレクスするものであり、
    前記映像表示装置の前記メモリは、前記スロットに装着された２個の前記オプション基板から送られる２チャンネルのパラレル信号の位相合わせを行い、
    前記映像表示装置の前記デマルチプレクサは、前記メモリで位相合わせされた２チャンネルのパラレル信号をデマルチプレクスすることにより、ＳＭＰＴＥ３７２ＭによるDual Link ＨＤ−ＳＤＩ信号として伝送される４：４：４ＲＧＢ／ＹＣ_ＢＣ_Ｒ信号または１４８．５ＭＨｚの４：２：２ＹＣ_ＢＣ_Ｒ信号を復元する
    ことを特徴とする映像表示システム。

Images