JP4939313B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4939313B2 JP4939313B2 JP2007155282A JP2007155282A JP4939313B2 JP 4939313 B2 JP4939313 B2 JP 4939313B2 JP 2007155282 A JP2007155282 A JP 2007155282A JP 2007155282 A JP2007155282 A JP 2007155282A JP 4939313 B2 JP4939313 B2 JP 4939313B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- dicing
- wafer
- blade
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、半導体装置の製造方法に関し、特に受光部を有する半導体装置をウェハレベルからチップレベルに分割する際のダイシング技術に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a dicing technique for dividing a semiconductor device having a light receiving portion from a wafer level to a chip level.
近年、半導体装置の高密度実装化の流れにより、半導体装置の小型化が進んでいる。入射される光を光電変換して光量に応じた電圧信号に変換することで撮像データを電気信号として取得する半導体装置、いわゆるイメージセンサモジュールにおいても、小型の携帯機器に搭載されるようになってきており、小型化・薄型化を進めていく必要性が生じている。 2. Description of the Related Art In recent years, semiconductor devices have been downsized due to the trend toward high-density mounting of semiconductor devices. A semiconductor device that acquires imaging data as an electrical signal by photoelectrically converting incident light into a voltage signal corresponding to the amount of light, so-called an image sensor module, is also being mounted on a small portable device. Therefore, there is a need for further downsizing and thinning.
図8は、従来のイメージセンサパッケージの概略構成図である。図8に示すように、従来のイメージセンサパッケージは、セラミックやプリモールドの箱状のパッケージケース91内に、受光部(イメージセンサ)2が形成された半導体基板1aを有し、受光部2は、ワイヤ線92、金属配線93、コンタクトプラグ6を介して外部端子8と電気的に接続される構成である。また、受光部2を有する半導体基板1aは、ガラス板11bによって上部が覆われることで封止される。なお、ガラス板11bは、接着樹脂層9によってパッケージケース91と接着形成されており、またその上層表面には所定の波長域の光を選択的に透過させるための光学フィルタ膜15を有する。また、半導体基板1a上には、受光部2の他に素子回路3を有するとともに、これらに対する電気的接続を行うための電極パッド4が表面上に備えられる。
FIG. 8 is a schematic configuration diagram of a conventional image sensor package. As shown in FIG. 8, the conventional image sensor package has a
従来は、図8に示されるように、イメージセンサ用チップをLCC(Leadless Chip Carrier)パッケージによってパッケージ化することが一般的であった。しかし、このパッケージは、図8のとおり、受光部2と外部端子8との電気的接続を形成するためにワイヤ線92によって平面方向に配線を引き出す必要があるため、チップサイズ(半導体基板1aの基板面サイズ)よりも平面方向に1mm以上幅の広い大きなパッケージとなってしまう(図9参照)。図9は、従来のイメージセンサパッケージの概略平面図である。
Conventionally, as shown in FIG. 8, it is common to package an image sensor chip by an LCC (Leadless Chip Carrier) package. However, as shown in FIG. 8, in this package, since it is necessary to draw out wiring in the plane direction by the
そこで、パッケージサイズの小型化・薄型化を図るべく、例えば下記特許文献1には、イメージセンサ部分を保護・密封するためのガラス蓋をウェハ状で半導体ウェハに貼り合わせた上で個々の半導体センサに分割する方法が開示されている。また、下記特許文献2には、半導体ウェハに貫通電極を形成し、半導体装置の裏面側へ電気信号を伝達させ、回路配線を通じて外部電極端子を設けることにより、半導体装置の裏面側に電極端子を形成する方法が開示されている。
Therefore, in order to reduce the package size and reduce the thickness, for example, in
図10は、上記特許文献1及び2に記載の方法に基づき、ウェハレベルで受光部2並びにガラス部材(ガラスウェハ11)を形成した状態の概略断面構造図である。半導体ウェハ1は、裏面側には保護絶縁膜5及び外部端子8を有し、表面側には複数のチップ領域内に受光部2を有するとともに、これらの隣接する受光部2間には接着樹脂層9を有する。また、ガラスウェハ11が、接着樹脂層9を介して半導体ウェハ1上に接着形成されており、ガラスウェハ11と受光部2の上面には一定の空間が形成され、封止された状態となっている。そして、ガラスウェハ11の上面には特定の波長域の光を透過させるための光学フィルタ膜15が形成されている。
FIG. 10 is a schematic cross-sectional structure diagram of a state in which the
さらに、受光部2と外部端子8との電気的接続を形成するため、半導体ウェハ1の裏面側には裏面配線7が形成されており、この裏面配線7と半導体ウェハ1の表面側との電気的接続のためのコンタクトプラグ6が形成されている。半導体ウェハ1の表面側には、コンタクトプラグ6と接続された電極パッド4が形成され、電極パッド4と受光部2とが電気的に接続されることで受光部2から外部端子8までの電気的接続が確保されている。
Further, in order to form an electrical connection between the
図10に示されるように、ウェハレベルで受光部2並びにガラスウェハ11が形成された後、ダイシングシート30上に半導体ウェハ1を載置し、半導体ウェハ1に対して、スクライブラインに沿ってダイシングを行うことにより、ウェハ1をチップレベルに分割する工程を行う。
As shown in FIG. 10, after the
このとき、図11(a)に示されるように、スクライブライン10に沿ってガラスウェハ11側から半導体ウェハ1の底面にかけて一度にダイシングを行うことができれば、本来は望ましい(なお、図11では、ダイシングシート30の図示を省略している)。しかしながら、図10或いは図11(a)に示されるように、ダイシング対象となるウェハは、半導体ウェハ1とガラスウェハ11の2層構造を有している。通常半導体ウェハ1の材料はSiであり、一方でガラスウェハ11の材料はガラスであるため、ダイシング対象となるウェハは、材料の異なる2層構造を有していることになる。
At this time, as shown in FIG. 11A, it is originally desirable if dicing can be performed at once from the
一般に、ガラスとSiのように、切削性の異なる材料を同時に一つのダイシングブレードを用いて切断すると、ダイシング条件の違いやブレードの目詰まり、或いは切削負荷によるブレードの破損等が発生し、スムーズにダイシングを行うことが困難となるという問題がある。 In general, when materials with different machinability, such as glass and Si, are cut simultaneously using a single dicing blade, differences in dicing conditions, blade clogging, or blade breakage due to cutting load, etc. occur smoothly. There is a problem that it is difficult to perform dicing.
そこで、このような切削性の異なる材料で構成された多層構造を有するウェハを切断するに際しては、各層毎に当該層を構成する材料を切断するのに適したダイシングブレードを用いてダイシングを行うという方法が採用される。すなわち、図11(b)に示すように、切削性が比較的悪いガラスで構成されるガラスウェハ11をダイシングする際には、砥粒が粗くブレード幅の太いダイシングブレードを用いてダイシングを行い、切削性がガラスよりも良好な半導体ウェハ1をダイシングする際には、砥粒が細かくブレード幅の細いダイシングブレードを用いてダイシングを行う。
Therefore, when cutting a wafer having a multilayer structure composed of materials having different machinability, dicing is performed using a dicing blade suitable for cutting the material constituting the layer for each layer. The method is adopted. That is, as shown in FIG. 11B, when dicing a
ところで、このように素材の硬さ、弾性、或いは切削性の異なる積層物をダイシングによって切断する場合、弾性のある接着樹脂層9に支えられたガラスウェハ11はダイシング時の振動や衝撃によって、接合界面やその他の表面にチッピングやクラックを発生させることがある。図12は、チップレベルに分割された状態の概略構造図である。図12に示されるように、ガラス部11a(ガラスウェハがチップ単位に分割されて得られたもの)には、ダイシング時に発生したチッピング94、クラック95が形成された状態となっている。
By the way, when a laminate having different hardness, elasticity, or machinability is cut by dicing as described above, the
これらのチッピング94やクラック95の存在は、後にガラス部材11aと半導体基板1a(半導体ウェハ1がチップ単位に分割されて得られたもの)との接着性を低下させたり、受光部2やその上面の空間領域への水分の侵入を容易にしてしまい、これによって信頼性の低下を引き起こす恐れがある。また、ガラス部11a表面付近にチッピングやクラックの発生を引き起こした場合、かかる発生時に、その上層に形成される光学フィルタ膜15(図12では不図示)に対してもチッピングあるいはクラックの発生を誘発する可能性がある。光学フィルタ膜15は硬くて脆い性質を有するため、ガラス部11a内に対して与えられる衝撃を受けることで欠けやクラックが入りやすいためである。このような欠陥が光学フィルタ膜15内に発生すると、後にガラス部11aから光学フィルタ膜15が剥がれやすくなるという問題が生じる。
The presence of these
さらに、図12に示される状態では、ガラス部11aの側面が露出されているため、当該側面から不要な光が受光部2に対して入射される懸念がある。不要光が受光部2に入射されると、光学的な感度や特性の劣化を引き起こす場合がある。このため、チップレベルに分割した後、ガラス部11a側面からの不要光の入射を防止すべく、各チップ毎にガラス部11aの側面を遮蔽するためのモジュール部品95を設置する必要がある(図13参照)。このため、半導体基板1aのサイズよりもモジュール部品95の幅に相当する分だけ完成後のイメージセンサモジュールがサイズアップしてしまうという問題も有する。
Furthermore, in the state shown in FIG. 12, since the side surface of the
本発明は、上記の問題点に鑑み、高い信頼性を維持しつつ、イメージセンサモジュールのサイズのさらなる縮小化を実現することが可能な半導体装置の製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of realizing further reduction in the size of an image sensor module while maintaining high reliability.
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体ウェハ上に構成される複数のチップ領域内に受光部を形成した後、隣接する前記受光部間に接着樹脂層を形成し、当該接着樹脂層を介して前記受光部上を含む前記半導体ウェハ面全面にガラスウェハを接着形成する第1工程と、前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、前記第2工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第3工程と、前記第3工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第4工程と、前記第4工程終了後、前記第1粒度より砥粒が細かい第2粒度で、前記第1ブレード幅よりブレード幅の狭い第2ブレード幅を有する第2ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第5工程と、を有することを第1の特徴とする。 In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes forming a light receiving portion in a plurality of chip regions formed on a semiconductor wafer and then forming an adhesive resin layer between adjacent light receiving portions. And a first step of bonding and forming a glass wafer over the entire surface of the semiconductor wafer including the light receiving portion via the adhesive resin layer, and a first blade width with a first particle size after the first step. A dicing blade is used for dicing cutting on the scribe line from the glass wafer side to a depth position in the adhesive resin layer formed on the scribe line, thereby forming a groove between adjacent chips. A step, a third step of depositing a photosensitive resin layer on the entire upper surface of the glass wafer so as to completely fill the groove after completion of the second step, and a step after the completion of the third step. A fourth step of removing the photosensitive resin layer deposited on the upper surface of the glass wafer in an upper region of the light receiving unit; and after the fourth step, the second particle size is smaller than the first particle size and the second particle size is smaller than the first particle size. The photosensitive resin layer formed on the scribe line from the glass wafer side by the second dicing blade having a second blade width that is narrower than the one blade width, and the semiconductor below the scribe line And a fifth step of dividing each chip by dicing cutting to the bottom surface of the wafer.
本発明に係る半導体装置の製造方法の上記第1の特徴によれば、ガラスウェハを切断する第2工程の終了後、当該切断時に生じる溝部に感光性樹脂層を充填することにより、万一切断時にチッピングやクラックが発生していたとしても、これらの欠陥が感光性樹脂層によって覆われる。従って、その後に外部から衝撃やストレスが与えられたとしても、充填された感光性樹脂層によって衝撃が吸収されるため、当該欠陥の存在によって更なるチッピングあるいはクラックの発生を誘発するということがない。 According to the first feature of the method for manufacturing a semiconductor device according to the present invention, after completion of the second step of cutting the glass wafer, the photosensitive resin layer is filled in the groove formed at the time of cutting, so that it is cut by any chance. Even if chipping or cracks sometimes occur, these defects are covered with the photosensitive resin layer. Therefore, even if an impact or stress is applied from the outside after that, the impact is absorbed by the filled photosensitive resin layer, and therefore the occurrence of further chipping or cracking is not induced by the presence of the defect. .
さらに、切断後のチップが備えるガラス部の側面にこの感光性樹脂層が覆われることにより、外部からの水分の流入を防止する効果を有する。すなわち、水分が受光部内に流入されることで信頼性が低下するという事態を回避することができる。 Further, the photosensitive resin layer is covered on the side surface of the glass part included in the chip after cutting, thereby preventing the inflow of moisture from the outside. That is, it is possible to avoid a situation where the reliability is lowered due to the flow of moisture into the light receiving unit.
また、ダイシング完了後に、ガラス部の側面には遮光材としての感光性樹脂層がすでに形成された状態となっている。このため、従来構成のように、分割後の各チップそれぞれに対する遮光用モジュール部品取り付け工程を行う必要がなく、製造工程の簡素化が図られ、生産性が向上する。さらに、分割後にモジュール部品の取り付けが不要なため、分割されたチップサイズでパッケージ化することができ、従来よりもサイズの縮小化が図られる。 Further, after completion of dicing, a photosensitive resin layer as a light shielding material is already formed on the side surface of the glass portion. For this reason, unlike the conventional configuration, it is not necessary to perform the light shielding module component attaching process for each of the divided chips, thereby simplifying the manufacturing process and improving the productivity. Furthermore, since it is not necessary to attach the module parts after the division, it can be packaged with the divided chip size, and the size can be reduced as compared with the conventional case.
また、本発明に係る半導体装置の製造方法は、半導体ウェハ上に構成される複数のチップ領域内に受光部を形成した後、隣接する前記受光部間に接着樹脂層を形成し、当該接着樹脂層を介して前記受光部上を含む前記半導体ウェハ面全面にガラスウェハを接着形成する第1工程と、前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、前記第2工程終了後、前記第1粒度より砥粒が細かい第3粒度で、前記第1ブレード幅よりブレード幅の狭い第3ブレード幅を有する第3ダイシングブレードによって、前記ガラスウェハ側から前記半導体ウェハ底面に達しない範囲内の深さ位置までダイシングカットすることで、前記半導体ウェハの上面よりも深い位置まで前記溝部を形成する第3工程と、前記第3工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第4工程と、前記第4工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第5工程と、前記第5工程終了後、前記第3ダイシングブレード、または前記第3粒度より砥粒が細かい第4粒度で前記第3ブレード幅よりブレード幅の狭い第4ブレード幅を有する第4ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第6工程と、を有することを第2の特徴とする。 In the method for manufacturing a semiconductor device according to the present invention, after forming a light receiving portion in a plurality of chip regions formed on a semiconductor wafer, an adhesive resin layer is formed between the adjacent light receiving portions, and the adhesive resin is formed. A first step of bonding and forming a glass wafer over the entire surface of the semiconductor wafer including the light receiving portion through a layer, and a first dicing blade having a first blade width with a first grain size after the first step, A second step of forming a groove between adjacent chips by dicing cutting on the scribe line from the glass wafer side to a depth position in the adhesive resin layer formed on the scribe line; After the completion of the two steps, a third dicing blade having a third particle size in which the abrasive grains are finer than the first particle size and having a third blade width narrower than the first blade width, A third step of forming the groove to a position deeper than the upper surface of the semiconductor wafer by dicing cutting to a depth position within the range not reaching the bottom surface of the semiconductor wafer from the glass wafer side, and the end of the third step Thereafter, a fourth step of depositing a photosensitive resin layer on the entire upper surface of the glass wafer so as to completely fill the groove, and after completion of the fourth step, deposition on the upper surface of the glass wafer in the upper region of the light receiving unit. A fifth step of removing the photosensitive resin layer formed, and after completion of the fifth step, the third dicing blade or a fourth grain size with finer abrasive grains than the third grain size and a blade width smaller than the third blade width The sensation formed on the scribe line from the glass wafer side by the fourth dicing blade having a narrow fourth blade width. RESIN layer and then diced to the semiconductor wafer bottom surface of the lower layer and the second, comprising a sixth step of dividing each said chip.
本発明に係る半導体装置の製造方法の上記第2の特徴によれば、第1の特徴と同様、切断時に生じる溝部に感光性樹脂層を充填することにより、万一切断時にチッピングやクラックが発生していたとしても、これらの欠陥が感光性樹脂層によって覆われるため、その後に外部から衝撃やストレスが与えられたとしても、充填された感光性樹脂層によって衝撃が吸収されるため、当該欠陥の存在によって更なるチッピングあるいはクラックの発生を誘発するということがない。 According to the second feature of the method for manufacturing a semiconductor device according to the present invention, as in the first feature, chipping and cracks are generated at the time of cutting by filling a photosensitive resin layer in a groove portion that is formed at the time of cutting. Even if it is, since these defects are covered with the photosensitive resin layer, even if an impact or stress is given from the outside afterwards, the impact is absorbed by the filled photosensitive resin layer. The presence of this does not induce further chipping or cracking.
そして、切断後のチップが備えるガラス部の側面にこの感光性樹脂層が覆われることにより、外部からの水分の流入を防止する効果を有する。さらに、本特徴の場合、切断後のチップを構成する半導体基板の側面にも感光性樹脂層が形成されるため、水分のチップ内部への流入防止効果や外部からのストレス緩和効果をさらに高めることができる。 And when this photosensitive resin layer is covered by the side surface of the glass part with which the chip | tip after a cutting | disconnection is equipped, it has the effect which prevents inflow of the water | moisture content from the outside. Furthermore, in the case of this feature, since the photosensitive resin layer is also formed on the side surface of the semiconductor substrate constituting the cut chip, the effect of preventing moisture from flowing into the chip and the effect of mitigating external stress are further enhanced. Can do.
また、本発明に係る半導体装置の製造方法は、上記第1または第2の特徴に加えて、前記第1ブレード幅が100μm以上であることを第3の特徴とする。 In addition to the first or second feature, the method for manufacturing a semiconductor device according to the present invention has a third feature that the first blade width is 100 μm or more.
また、本発明に係る半導体装置の製造方法は、上記第1〜第3のいずれか一の特徴に加えて、前記第1粒度が、300〜1000の範囲内であることを第4の特徴とする。 In addition to the first to third features, the method for manufacturing a semiconductor device according to the present invention has a fourth feature that the first grain size is in the range of 300 to 1,000. To do.
また、本発明に係る半導体装置の製造方法は、上記第1〜第4のいずれか一の特徴に加えて、前記感光性樹脂層が、エポキシ系またはシリコーン系樹脂で構成されることを第5の特徴とする。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein, in addition to any one of the first to fourth features, the photosensitive resin layer is made of an epoxy resin or a silicone resin. It is characterized by.
本発明の構成によれば、高い信頼性を維持しつつ、イメージセンサモジュールのサイズのさらなる縮小化を実現することが可能な半導体装置の製造方法を提供することができる。 According to the configuration of the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of further reducing the size of the image sensor module while maintaining high reliability.
以下において、本発明に係る半導体装置の製造方法(以下、適宜「本発明方法」と称する)の各実施形態について図面を参照して説明する。 Embodiments of a method for manufacturing a semiconductor device according to the present invention (hereinafter referred to as “method of the present invention” as appropriate) will be described below with reference to the drawings.
[第1実施形態]
本発明方法の第1実施形態(以下、適宜「本実施形態」と称する)につき、図1〜図4の各図を参照して説明する。
[First Embodiment]
A first embodiment of the method of the present invention (hereinafter referred to as “this embodiment” as appropriate) will be described with reference to FIGS.
図1は、ダイシング前の半導体ウェハの状態を示す概略断面構造図である。まず、半導体ウェハ1の複数のチップ領域内に受光部(イメージセンサ)2、素子回路3、及び受光部2並びに素子回路3との電気的接続をとるための電極パッド4を形成する。また、半導体ウェハ1の裏面側には保護絶縁膜5、コンタクトプラグ6、裏面配線7をそれぞれ形成し、半導体ウェハ1の外部には裏面配線7と電気的に接続される外部端子8が備えられている。このような状態の下で、隣接する受光部2間に接着樹脂層9を形成後、当該接着樹脂層9を介して前記受光部2上面を含むウェハ面全面にガラスウェハ11を接着形成させる。ガラスウェハ11の表面には所定の光を透過させるための光学フィルタ膜15を形成させる。
FIG. 1 is a schematic cross-sectional structure diagram showing a state of a semiconductor wafer before dicing. First, the light receiving part (image sensor) 2, the
以下、図1の状態にある半導体ウェハ1をチップ毎に分割する際の手順につき、各工程毎の概略断面図(図2(a)〜(d))を参照して説明する。なお、各概略断面図は、あくまで模式的に図示されたものであり、図面上の縮尺と実際の縮尺とは必ずしも一致するものではない。また、図3は、本実施形態に係る工程をフローチャートに示したものであり、以下の説明文中の各ステップ(ステップ#1〜#5)は図3に示されるフローチャートの各ステップを表すものとする。
Hereinafter, a procedure for dividing the
まず、図1に示される状態の半導体ウェハ1の裏面側(外部端子8側)をダイシングテープによってステージ(不図示)上に接着固定する(ステップ#1)。
First, the back side (
次に、図2(a)に示すように、ガラス切断に最適な、粒度が粗くブレード幅が大きいダイシングブレード(以下、「第1ダイシングブレード」と記載)を用いて、ガラスウェハ11側から隣接するチップ領域間に形成されているスクライブライン10上を接着樹脂層9内の深さ位置までダイシングカットする(ステップ#2)。本ステップで用いられる第1ダイシングブレードとしては、粒度が300〜1000の範囲内で、ブレード幅が100μm以上のものを利用する。
Next, as shown in FIG. 2A, adjacent to the
なお、ダイシング時における位置合わせを行うに際しては、スクライブライン10が視認できるときは視認によって行い、接着樹脂層9の透明性が低い等の理由によりスクライブライン10が視認できないときはIR(Infrared:赤外線)透過カメラを用いるか、あるいは半導体ウェハ1の裏面パターンのスクライブマーク等で切断位置を認識することで位置合わせを行う。そして、ダイシング位置をスクライブライン10の中央(センター)に合わせた状態で、接着樹脂層9内部の深さ位置までダイシングカットを行う。本ステップにより、スクライブライン10上において、ガラスウェハ11の上面から接着樹脂層9の内部の深さ位置までの溝部12が形成される(図2(b)参照)。
In addition, when performing alignment at the time of dicing, it is performed by visual recognition when the
次に、図2(c)に示すように、ガラスウェハ11上面の全面にエポキシ系或いはシリコーン系の感光性樹脂層13を堆積する(ステップ#3)。本ステップにより、ステップ#2において形成された溝部12内にも当該感光性樹脂層13が充填される。
Next, as shown in FIG. 2C, an epoxy-based or silicone-based
次に、図2(d)に示すように、ステップ#3で堆積された感光性樹脂層13のうち、受光部2上方に堆積されている感光性樹脂層13のみを露光及び現像処理によって除去する(ステップ#4)。
Next, as shown in FIG. 2D, only the
次に、図2(e)に示すように、ステップ#2で用いた第1ダイシングブレードよりも粒度が細かく、ブレード幅の小さいダイシングブレード(以下、「第2ダイシングブレード」と記載)を用いて、ガラスウェハ11側からスクライブライン10上を半導体ウェハ1の底面位置までダイシングカットする(ステップ#5)。ステップ#2においてあらかじめスクライブライン10上のガラスウェハ11がダイシングカットされて溝部12が形成されており、当該溝部12内にはステップ#3において感光性樹脂層13が充填されている。このため、本ステップに係るダイシング工程では、スクライブライン10上に形成されている感光性樹脂層13及びその下層の半導体ウェハ1をダイシングカットすることとなり、ガラスウェハ11をダイシングカットすることがない。このため、ステップ#2で用いた第1ダイシングブレードよりも粒度が細かくブレード幅の小さい第2ダイシングブレードを用いてダイシングを行うことが可能となる。
Next, as shown in FIG. 2E, a dicing blade (hereinafter referred to as “second dicing blade”) having a finer particle size and a smaller blade width than the first dicing blade used in
このステップ#5に係るダイシング工程を経て、スクライブライン10上に形成されている感光性樹脂層13、並びにその下層の半導体ウェハ1がダイシングカットされ、これによって半導体ウェハ1がチップ毎に分割されることとなる。これにより、図2(e)に示されるように、分割後の各チップは、ガラス部11a(ガラスウェハ11がチップ毎に分割されて得られた構造部)の側面に感光性樹脂層13を備える構成となる。これにより、ガラス部11aの側面から受光部2に対して不要な光が入射されるのを防止することができる。
Through the dicing process according to
その後は分割されたチップサイズに応じたサイズのレンズ部品21を感光性樹脂層13の上層に取り付けることで、図4に示されるようなイメージセンサモジュールが完成する。
Thereafter, a
従来構成の場合、各チップ毎に切断した後、それぞれのチップが備えるガラス部11aの側面を覆うようにチップ毎にモジュール部品95を形成してガラス部11a側面の遮光処置を行う必要があった。しかし、本発明方法によれば、チップ毎に分割された段階で、すでにガラス部11a側面の遮光のための感光性樹脂層13が形成されている構成であるため、分割後の各チップそれぞれに対する部品取り付け工程を行う必要がなく、製造工程の簡素化が図られ、生産性が向上する。
In the case of the conventional configuration, after cutting for each chip, it is necessary to form a
さらに、ガラス部11aの側面に感光性樹脂層13が取り付けられることにより、ステップ#2に係るガラスウェハ11切断工程においてチッピングやクラックが発生した場合であっても、これらが感光性樹脂層13で覆われるため、後に外部からの衝撃やストレスが生じたとしても当該感光性樹脂層13によって衝撃が吸収される。これにより、外部ストレスや衝撃から各チップ(受光部2を含む)を保護することができるという効果も有する。
Further, by attaching the
また、ガラス部11a、接着樹脂層9、及び半導体基板1a(半導体ウェハ1がチップ毎に分割されて得られたもの)が感光性樹脂層13で覆われることにより、これらの内部に水分が流入するのを防止する効果を有するため、耐湿性の向上が図られる。
Further, the
さらに、従来構成の場合、チップ毎に分割した後、ガラス部11aの側面にモジュール部品95を取り付けていたため、各チップはガラス部11aの幅よりもモジュール部品95の幅だけ大きいサイズにならざるを得なかった。しかし、本発明方法によれば、チップ毎に分割された段階ですでに遮光性の接着樹脂層9が形成されているため、分割後に新たに部材を装着することでチップサイズが大きくなることがない。また、ガラス部11aの側面に接着樹脂層9が形成されているため、厳密にはガラス部11aの幅よりはチップサイズは大きくなるものの、ステップ#5に係るダイシング工程後にガラス部11aの側面に残存される接着樹脂層9の厚み分だけガラス部11aの幅より大きくなる程度であり、分割後にモジュール部品95を装着する従来構成と比較した場合には、チップサイズは縮小される。
Further, in the case of the conventional configuration, the
[第2実施形態]
本発明方法の第2実施形態(以下、適宜「本実施形態」と称する)につき、図5〜図7の各図を参照して説明する。
[Second Embodiment]
A second embodiment of the method of the present invention (hereinafter referred to as “this embodiment” as appropriate) will be described with reference to FIGS.
以下、図1の状態にある半導体ウェハ1をチップ毎に分割する際の手順につき、各工程毎の概略断面図(図5(a)〜(e))を参照して説明する。また、図6は、本実施形態に係る工程をフローチャートに示したものであり、以下の説明文中の各ステップ(ステップ#11〜#16)は図6に示されるフローチャートの各ステップを表すものとする。
Hereinafter, a procedure for dividing the
なお、図5において、図1、図2、及び図4に示される構成要素と同一の構成要素については、同一の符号を付し、その説明を省略する。また、第1実施形態に係る各ステップ(ステップ#1〜#5)と同一または類似する工程については、その旨を記載して説明を簡略化する。 In FIG. 5, the same components as those shown in FIGS. 1, 2, and 4 are denoted by the same reference numerals, and description thereof is omitted. Moreover, about the process which is the same as that of each step (step # 1- # 5) which concerns on 1st Embodiment, or similar, it describes so and description is simplified.
まず、ステップ#1と同様、ダイシングテープによって半導体ウェハ1をステージ上に接着固定する(ステップ#11)。次に、図5(a)に示すように、ガラス切断に最適な、粒度が粗くブレード幅が大きい第1ダイシングブレードを用いて、ステップ#2と同様、ガラスウェハ11側から隣接するチップ領域間に形成されているスクライブライン10上を接着樹脂層9内の深さ位置までダイシングカットする(ステップ#12)。本ステップにより、ガラスウェハ11上面から接着樹脂層9内の深さ位置にかけて形成される径の比較的大きい溝部12aが形成される。
First, as in
次に、ステップ#12で用いた第1ダイシングブレードよりも粒度が細かく、ブレード幅の小さいダイシングブレード(以下、「第3ダイシングブレード」と記載)によってガラスウェハ11側から半導体ウェハ1の底面に達しない範囲内の深さ位置までスクライブライン10上をダイシングカットする(ステップ#13)。本ステップにより、前記溝部12aと、接着樹脂層9内の深さ位置から半導体ウェハ1内の深さ位置にかけて形成される径の比較的小さい溝部12bと、が連結した溝部12が形成される(図5(b)参照)。
Next, the bottom surface of the
次に、図5(c)に示すように、ステップ#3と同様、ガラスウェハ11上面の全面にエポキシ系或いはシリコーン系の感光性樹脂層13を堆積する(ステップ#14)。本ステップにより、ステップ#12及び#13において形成された溝部12内にも当該感光性樹脂層13が充填される。溝部12は、半導体ウェハ1内の深さ位置まで形成されていることから、本ステップにより、感光性樹脂層13は、ガラスウェハ11側面のみならず半導体ウェハ1の側面にも形成されることとなる。
Next, as shown in FIG. 5C, as in
次に、ステップ#4と同様、図5(d)に示すように、受光部2上方に堆積されている感光性樹脂層13を露光及び現像処理によって除去する(ステップ#15)。
Next, as in
次に、図5(e)に示すように、第3ダイシングブレードよりもさらに粒度が細かく、ブレード幅の小さいダイシングブレード(以下、「第4ダイシングブレード」と記載)を用いてガラスウェハ11側からスクライブライン10上を半導体ウェハ1の底面位置までダイシングカットする(ステップ#16)。これにより、ガラス部11aの側面のみならず半導体基板1aの側面にも感光性樹脂層13が覆われる。そして、この分割されたチップサイズに応じたサイズのレンズ部品21を感光性樹脂層13の上層に取り付けることで、図7に示されるようなイメージセンサモジュールが完成する。
Next, as shown in FIG. 5 (e), from the
本実施形態に係る方法によっても、第1実施形態の場合と同様、チップ毎に分割された段階ですでにガラス部11aの側面には遮光部材としての感光性樹脂層13が形成されているため、その後に遮光部材としてのモジュール部品95をチップ毎に取り付けるという工程を行う必要がない。このため、従来と同様、ガラス部11から受光部2に対して不要光が入射されるのを防止する効果を有しつつ、従来構成よりも製造工程の簡素化と生産性の向上が図られる。
Also in the method according to this embodiment, as in the case of the first embodiment, the
また、本実施形態の場合は、第1実施形態と比較して半導体基板1aの側面にも感光性樹脂層13が形成されており、これによって半導体基板1aに対する水分の流入の防止効果や、外部からのストレス緩和効果をさらに高めることができる。
In the case of this embodiment, the
なお、ステップ#13では、ステップ#12で形成された溝部12aの底面位置から、半導体ウェハ1の底面に達しない範囲内の深さ位置までダイシングカットされる。すなわち、本ステップでは、主として半導体ウェハ1が切断される工程である。従って、本ステップで用いられる第3ダイシングブレードは、半導体ウェハ1を切断するのに好適なダイシングブレードを用いることが好ましい。
In
また、ステップ#16の開始直前の時点では、半導体ウェハ1は、ステップ#13において底面に達しない範囲内の深さ位置まですでに切断がされている。特に、ステップ#13において、底面に達しない範囲内の深さ位置まで最大限切断されている場合には、本ステップ#16では主として溝部12内に埋め込まれた感光性樹脂層13を切断することとなり、切断対象となる半導体ウェハ1の厚みはごくわずかである。従って、本ステップで用いられる第4ダイシングブレードは、感光性樹脂層13を切断するのに好適なダイシングブレードを用いることが好ましい。
Further, at the time immediately before the start of
これに対し、第1実施形態におけるステップ#5では、スクライブライン上に形成されている感光性樹脂層13と、初期状態の厚み分に相当する半導体ウェハ1を切断することとなる。従って、ステップ#5で用いられる第2ダイシングブレードは、感光性樹脂層13と半導体ウェハ1を切断するのに好適なダイシングブレードを用いることが好ましい。
On the other hand, in
特に、ステップ#5並びにステップ#16は、いずれもチップ毎に分離する工程であるところ、特にステップ#2あるいは#12で用いられる第1ダイシングブレードよりも粒度が細かくブレード幅の狭いダイシングブレードが用いられる。なお、ステップ#16で用いられる第4ダイシングブレードは、ステップ#5で用いられる第2ダイシングブレードと同程度の粒度で同程度のブレード幅を有するものとしても構わない。
In particular,
また、ステップ#13は、その後に感光性樹脂層13を埋め込むための溝部12bを形成するための工程であるため、当該ステップ#13で用いられるダイシングブレードはガラスウェハ11を切断するほどの粗い粒度や広いブレード幅を必要としない。すなわち、高集積化を図るためにはできるだけスクライブラインの線幅を狭くすることが好ましいところ、ステップ#13では、第1ダイシングブレードよりも粒度が細かくブレード幅が狭い第3ダイシングブレードが用いられる。一方、上述したように、ステップ#16は、主として感光性樹脂層13を切断する工程であるため、第3ダイシングブレードよりもさらに粒度が細かくブレード幅が狭い第4ダイシングブレードを用いるのが好適である。しかし、少なくとも第1ダイシングブレードよりは粒度が細かくブレード幅が狭いブレードであれば、ステップ#13とステップ#16とで同程度の粒度及びブレード幅を有するダイシングブレードを用いて切断するものとしても構わない。
Further,
1: 半導体ウェハ
1a: 半導体基板(半導体ウェハがチップ毎に分割されて得られたもの)
2: 受光部(イメージセンサ)
3: 素子回路
4: 電極パッド
5: 保護絶縁膜
6: コンタクトプラグ
7: 裏面配線
8: 外部端子
9: 接着樹脂層
10: スクライブライン
11: ガラスウェハ
11a: ガラス部(ガラスウェハがチップ毎に分割されて得られたもの)
11b: ガラス板
12: 溝部
12a: 径の大きい溝部
12b: 径の小さい溝部
13: 感光性樹脂層
15: 光学フィルタ膜
21: レンズ部品
30: ダイシングシート
91: 従来のパッケージケース
92: ワイヤ線
93: 金属配線
95: モジュール部品
1:
2: Light receiver (image sensor)
3: Element circuit 4: Electrode pad 5: Protective insulating film 6: Contact plug 7: Back wiring 8: External terminal 9: Adhesive resin layer 10: Scribe line 11:
11b: Glass plate 12:
Claims (5)
前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、
前記第2工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第3工程と、
前記第3工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第4工程と、
前記第4工程終了後、前記第1粒度より砥粒が細かい第2粒度で、前記第1ブレード幅よりブレード幅の狭い第2ブレード幅を有する第2ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第5工程と、を有することを特徴とする半導体装置の製造方法。 The semiconductor wafer including a light receiving part formed in a plurality of chip regions formed on a semiconductor wafer, and then forming an adhesive resin layer between the adjacent light receiving parts, and including the light receiving part via the adhesive resin layer A first step of bonding and forming a glass wafer on the entire surface;
After the first step, the depth position in the adhesive resin layer formed on the scribe line from the glass wafer side by the first dicing blade having the first blade width with the first particle size. A second step of dicing up to and forming a groove between the adjacent chips;
A third step of depositing a photosensitive resin layer on the entire upper surface of the glass wafer so as to completely fill the groove after the second step;
A fourth step of removing the photosensitive resin layer deposited on the upper surface of the glass wafer in the upper region of the light receiving portion after the third step;
After completion of the fourth step, the second dicing blade having a second particle size that is finer than the first particle size and having a blade width that is narrower than the first blade width is used to form the scribe line on the scribe line. A semiconductor device comprising: a photosensitive resin layer formed on the scribe line from the glass wafer side; and a fifth step of dividing each chip by dicing cutting to a bottom surface of the semiconductor wafer below the photosensitive resin layer. Manufacturing method.
前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、
前記第2工程終了後、前記第1粒度より砥粒が細かい第3粒度で、前記第1ブレード幅よりブレード幅の狭い第3ブレード幅を有する第3ダイシングブレードによって、前記ガラスウェハ側から前記半導体ウェハ底面に達しない範囲内の深さ位置までダイシングカットすることで、前記半導体ウェハの上面よりも深い位置まで前記溝部を形成する第3工程と、
前記第3工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第4工程と、
前記第4工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第5工程と、
前記第5工程終了後、前記第3ダイシングブレード、または前記第3粒度より砥粒が細かい第4粒度で前記第3ブレード幅よりブレード幅の狭い第4ブレード幅を有する第4ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第6工程と、を有することを特徴とする半導体装置の製造方法。 The semiconductor wafer including a light receiving part formed in a plurality of chip regions formed on a semiconductor wafer, and then forming an adhesive resin layer between the adjacent light receiving parts, and including the light receiving part via the adhesive resin layer A first step of bonding and forming a glass wafer on the entire surface;
After the first step, the depth position in the adhesive resin layer formed on the scribe line from the glass wafer side by the first dicing blade having the first blade width with the first particle size. A second step of dicing up to and forming a groove between the adjacent chips;
After completion of the second step, the semiconductor is separated from the glass wafer side by a third dicing blade having a third particle size in which the abrasive grains are finer than the first particle size and having a third blade width narrower than the first blade width. A third step of forming the groove to a position deeper than the top surface of the semiconductor wafer by dicing cutting to a depth position within a range not reaching the wafer bottom surface;
A fourth step of depositing a photosensitive resin layer on the entire upper surface of the glass wafer so as to completely fill the groove after the third step;
After the fourth step, a fifth step of removing the photosensitive resin layer deposited on the upper surface of the glass wafer in the upper region of the light receiving unit;
After completion of the fifth step, the third dicing blade, or a fourth dicing blade having a fourth blade size with finer abrasive grains than the third particle size and a fourth blade width narrower than the third blade width, And a sixth step of dividing the chip on the scribe line by dicing cutting from the glass wafer side to the photosensitive resin layer formed on the scribe line and the bottom surface of the semiconductor wafer. A method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155282A JP4939313B2 (en) | 2007-06-12 | 2007-06-12 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155282A JP4939313B2 (en) | 2007-06-12 | 2007-06-12 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311288A JP2008311288A (en) | 2008-12-25 |
JP4939313B2 true JP4939313B2 (en) | 2012-05-23 |
Family
ID=40238670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155282A Expired - Fee Related JP4939313B2 (en) | 2007-06-12 | 2007-06-12 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4939313B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021177026A1 (en) * | 2020-03-05 | 2021-09-10 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080297A (en) * | 2004-09-09 | 2006-03-23 | Fuji Photo Film Co Ltd | Solid-state imaging apparatus and manufacturing method thereof |
JP2006093458A (en) * | 2004-09-24 | 2006-04-06 | Fuji Photo Film Co Ltd | Method for manufacturing solid-state image pickup device |
US7452743B2 (en) * | 2005-09-01 | 2008-11-18 | Aptina Imaging Corporation | Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level |
JP4871690B2 (en) * | 2006-09-28 | 2012-02-08 | 富士フイルム株式会社 | Solid-state imaging device manufacturing method and solid-state imaging device |
-
2007
- 2007-06-12 JP JP2007155282A patent/JP4939313B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008311288A (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110147782A1 (en) | Optical device and method of manufacturing the same | |
JP4693827B2 (en) | Semiconductor device and manufacturing method thereof | |
US9231018B2 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
JP4542768B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR100589570B1 (en) | Method for manufacturing semiconductor device | |
EP2858105A1 (en) | Imaging device, semiconductor device, and imaging unit | |
US8686526B2 (en) | Semiconductor device and method of manufacturing the same | |
US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
US20090059055A1 (en) | Optical device and method for fabricating the same | |
KR100712159B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2006128625A (en) | Semiconductor device and its manufacturing method | |
JP2010040672A (en) | Semiconductor device, and fabrication method thereof | |
CN103779237A (en) | Method for assembling WKCSP wafer, and semiconductor device | |
US8790950B2 (en) | Method of manufacturing optical sensor, optical sensor, and camera including optical sensor | |
JP2007165696A (en) | Semiconductor device, and process for fabrication thereof | |
JP2008092417A (en) | Semiconductor imaging element, its manufacturing method, semiconductor imaging apparatus, and semiconductor imaging module | |
US8822325B2 (en) | Chip package and fabrication method thereof | |
US10714528B2 (en) | Chip package and manufacturing method thereof | |
KR100826394B1 (en) | Method for manufacturing semiconductor package | |
JP2009135263A (en) | Optical device | |
JP4939313B2 (en) | Manufacturing method of semiconductor device | |
WO2011081130A1 (en) | Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method | |
JP2010273087A (en) | Semiconductor device and method for manufacturing the same | |
JP2010199410A (en) | Semiconductor device and method for manufacturing thereof | |
US20100134675A1 (en) | Solid-state imaging device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4939313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |