JP4939099B2 - 垂直構造3族窒化物発光素子の製造方法 - Google Patents

垂直構造3族窒化物発光素子の製造方法 Download PDF

Info

Publication number
JP4939099B2
JP4939099B2 JP2006109751A JP2006109751A JP4939099B2 JP 4939099 B2 JP4939099 B2 JP 4939099B2 JP 2006109751 A JP2006109751 A JP 2006109751A JP 2006109751 A JP2006109751 A JP 2006109751A JP 4939099 B2 JP4939099 B2 JP 4939099B2
Authority
JP
Japan
Prior art keywords
layer
doped
light emitting
emitting device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006109751A
Other languages
English (en)
Other versions
JP2006295188A (ja
Inventor
哉 勲 李
容 天 金
亨 基 白
文 憲 孔
東 佑 金
Original Assignee
サムソン エルイーディー カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エルイーディー カンパニーリミテッド. filed Critical サムソン エルイーディー カンパニーリミテッド.
Publication of JP2006295188A publication Critical patent/JP2006295188A/ja
Application granted granted Critical
Publication of JP4939099B2 publication Critical patent/JP4939099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は3族窒化物発光素子の製造方法に関するものであり、特に改善された外部光子効率を有する垂直構造3族窒化物発光素子の製造方法に関する。
3族窒化物発光ダイオード(Light Emitting Diode;LED)が開発された後、LCDバックライト(LCD backlight)、携帯電話のキーパッド及び照明用光源など様々な分野においてLEDが光源として使用されている。多様な用度のLEDを開発するにおいて、LEDの発光効率と熱放出特性が重要な問題として注視されつつある。
LEDの発光効率は光の生成効率、光の外部光子効率および蛍光体によって増幅される効率により決定されるが、その中で最も大きい問題は外部光子効率、すなわち生成された光が外部に抽出される効率が低いということである。光の外部抽出に対する最も大きい障害は、内部全反射による光の消滅である。
すなわち、LED素子の境界面で大きい屈折率の差によって、生成された光の約20%のみが素子境界面の外へと抽出され、界面を抜け出すことが不可能であった光は界面で全反射し素子内部を進行(traveling)しているうち熱として減衰されてしまう。結果的に、LED素子の発熱量は増加され素子の外部抽出効率は減少され、素子の寿命は短縮されることとなる。
このような問題を解決すべく様々な外部光子効率の改善方法が提案されて来た。例えば、表面に到達した光子がランダムに散乱されるようLED素子の表面に表面パターンまたは表面テクスチャ(texture)を形成する方法、LED素子の形を截頭型の逆ピラミッド型(truncated inverted pyramid)に作る方法などがある。最近は、特定波長の光子のみを選択的に透過または反射させるようLED表面をパタニングして光子結晶(photonic crystal)を形成する方法が試みられている。
後記する非特許文献1の第5809−5813頁には、p−ドープGaNクラッド層を選択的に乾式蝕刻することにより上記クラッド層上面に光子結晶の凸凹パターンを形成する方法が開示されている。
図1は、上面に光子結晶を有する従来の3族窒化物発光素子の断面図である。図1を参照すると、従来の3族窒化物発光素子10は母基板11上に順次形成されたn−ドープGaNクラッド層13、活性層15、p−ドープGaNクラッド層17を含む。p−ドープGaNクラッド層17の一側上にはp側電極21が形成されており、メサ蝕刻により露出されたn−ドープGaNクラッド層13上面にはn側電極23が形成されている。
また、p−ドープGaNクラッド層17上には透明電極層19が形成されている。図1に図示された通り、p−ドープGaNクラッド層17の上面には光子結晶の凸凹パターン25が形成されている。上記凸凹パターン25は発光素子の外部光子効率を増大させる役割をする。すなわち、凸凹パターン25に入射された光は散乱および回折現象により外部に効果的に抽出される。
このような光子結晶の凸凹パターン25を形成するためには、電子ビーム(electron−beam)リソグラフィーによる金属マスクパターン形成工程と、反応性イオン蝕刻(reactive ion etching;RIE)によるp−ドープGaNクラッド層の選択的乾式蝕刻工程を実施することとなる。すなわち、p−ドープGaNクラッド層17上にニッケル膜(未図示)を蒸着した後、電子ビームリソグラフィーにより上記ニッケル膜をパターニングしニッケルパターンを形成する。このニッケルパターンを蝕刻マスクにして反応性イオン蝕刻(RIE)によりp−ドープGaNクラッド層17を乾式蝕刻することにより、p−ドープGaNクラッド層17上面に光子結晶の凸凹パターン25を形成することとなる。
しかし、上記凸凹パターン形成方法によると、p−ドープGaNクラッド層17の抵抗が増加する問題が発生する。すなわち、p−ドープGaNクラッド層17の乾式蝕刻によりp−ドープGaNクラッド層17内にあるMg等のp型ドーパントの活性度が低くなり充分な電荷キャリアを得ることが不可能となる。また、p−ドープGaNクラッド層17の乾式蝕刻時反応性イオンやプラズマ等により活性層15が損傷される恐れが大きい。これに伴い、実質的な製品収率が低くなる。
光子結晶を有する発光素子を製造するための他の方法として、垂直構造のLEDを製造するため母基板を分離した後、電子ビームリソグラフィーと乾式蝕刻を利用しn−ドープGaNクラッド層の上面に凸凹パターンを形成する方法がある(後記する非特許文献2の第5945−5950頁参照)。しかし、母基板を分離した状態で10μm以下の厚さの薄い薄膜のGaN系構造物表面に写真蝕刻工程を遂行することは、導電性基板を支持体に利用するとしても、非常に難しい作業である。これに伴い、製品の収率も非常に低くなる。
Kenji Orita et al.の「High−Extraction−Efficiency Blue Light−Emitting Diode Using Extended−Pitch Photonic Crystal」、Japanese Journal of Applied Physics(応用物理学会論文)、Vol.43、No.8B、2004のpp.5809−5813 Daisuke Morita et al.著のJapanese Journal of Applied Physics(応用物理学会論文)、Vol.43、No.9A、2004のpp.5945−5950
本発明は上記の問題点を解決するためのものであり、本発明の目的は光抽出効率をより改善させることが可能で、製造工程が容易で、高い収率を得ることが可能な垂直構造3族窒化物発光素子の製造方法を提供することにある。
上記の技術的課題を達成するため、本発明に伴う垂直構造3族窒化物発光素子の製造方法は、母基板上にアンドープGaN層および絶縁層を順次に形成する段階と、上記絶縁層を選択的に蝕刻して上記アンドープGaN層上面に絶縁層パターンを形成する段階と、上記絶縁層パターン上にn−ドープAlGaIn(1−x−y)N層(0≦x≦1、0≦y≦1、0≦x+y≦1)、活性層およびp−ドープAlGaIn(1−m−n)N層(0≦m≦1、0≦n≦1、0≦m+n≦1)を順次に形成する段階と、上記p−ドープAlGaIn(1−m−n)N層上に導電性基板を形成する段階と、上記母基板、アンドープGaN層および絶縁層パターンを除去し、上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンを露出させる段階と、上記n−ドープAlGaIn(1−x−y)N層の露出面の一部領域上にn側電極を形成する段階を含む。
好ましくは、上記母基板はサファイア基板からなる。また、上記導電性基板はシリコン基板または金属基板であることが可能である。
本発明の実施形態によると、上記絶縁層はシリコン酸化膜(SiO)またはシリコン窒化膜(SiN)からなることが可能である。
本発明の実施形態によると、上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンを露出させる段階は、レーザリフトオフ(laser lift−off)を用いて上記母基板を分離および除去する段階と、乾式蝕刻または化学的機械的研磨を使用し上記アンドープGaN層を除去する段階と、湿式蝕刻を使用し上記絶縁層パターンを除去する段階を含む。
本発明の好ましい実施形態によると、上記n−ドープAlGaIn(1−x−y)N層はエピタキシャル側方向過成長法(Epitaxial Lateral Overgrowth;ELOG)でn−ドープAlGaIn(1−x−y)N層を成長させることにより形成される。このようなELOG法を利用することにより、結晶欠陥密度を低減させることが可能となる。
本発明の好ましい実施形態によると、上記アンドープGaN層を形成する前に、上記母基板上に低温GaNバッファ層を形成する段階をさらに含む。上記低温GaNバッファ層はその上に成長されるGaN層の結晶性を向上させる役割をする。
本発明の好ましい実施形態によると、上記絶縁層パターンを形成する段階において、上記アンドープGaN層上面のうちn側電極に相応する領域には絶縁層パターンを形成しない。このように上記アンドープGaN層上のn側電極に相応する領域に絶縁層パターンを形成しないことにより、上記n−ドープAlGaIn(1−x−y)N層上のn側電極領域には凸凹パターンが形成されなくなる。
本発明の一実施形態によると、上記導電性基板を形成する段階は、上記p−ドープAlGaIn(1−m−n)N層上に金属層をメッキする段階を含む。上記メッキにより形成される金属層はタングステン、銅、ニッケル、チタンまたはこれらのうち2以上の合金からなることが可能である。この場合、上記p−ドープAlGaIn(1−m−n)N層上にメッキされた金属層は導電性基板になる。
本発明の他の実施形態によると、上記導電性基板を形成する段階は、予め導電性基板を準備した後、導電性接着層を利用し上記p−ドープAlGaIn(1−m−n)N層上に上記導電性基板を接合する段階を含む。上記導電性接着層はAu、Au−Sn、Sn、In、Au−Ag及びPb−Snを含むグループから選択された物質からなることが可能である。
本発明の一実施形態によると、上記p−ドープAlGaIn(1−m−n)N層を形成する段階と上記導電性基板を形成する段階との間に、上記p−ドープAlGaIn(1−m−n)N層上に反射層を形成する段階をさらに含むことが可能である。好ましくは、上記反射層はCuInO/Ag層、CuInO/Al層またはNi/Ag/Pt層で形成される。また、上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンを露出させた後、上記n−ドープAlGaIn(1−x−y)N層上にITO層などの透明電極層を形成することも可能である。
本発明の好ましい実施形態によると、上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンの間隔と幅そして高さは20nmないし100μmである。より好ましくは、上記第1基板に形成される凸凹パターンの間隔と幅そして高さは200nmないし3μmである。上記n−ドープAlGaIn(1−x−y)N層に形成される凸凹パターンは光子結晶を成すことが可能である。
本発明によると、母基板上に形成された絶縁層パターン上にn−ドープAlGaIn(1−x−y)N層を形成した後上記絶縁層パターンを除去することにより、正確な寸法と規則性を有する凸凹パターンをn−ドープAlGaIn(1−x−y)N層上に容易に形成することが可能である。これにより、製造された発光素子の輝度が改善される。また、絶縁層パターン上でELOG法によりn−ドープAlGaIn(1−x−y)N層を形成するため、発光構造物の結晶欠陥密度を低減させることが可能である。改善された輝度と低い結晶欠陥を有する垂直構造発光素子を具現することにより、動作電圧Vfを減少させることが可能となる。
本明細書において、‘3族窒化物’とは、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)と表現される2成分系(bianary)、3成分系(ternary)または4成分系(quaternary)化合物半導体を意味する。また、‘3族窒化物発光素子’とは、発光構造物を構成するn型クラッド層、活性層およびp型クラッド層が3族窒化物からなっていることを意味する。
本発明によると、母基板上に形成された絶縁層パターンをn−ドープAlGaIn(1−x−y)N層に転写させることにより、高い外部光子効率と改善された輝度を有する垂直構造3族窒化物発光素子を高い収率で容易に製造することが可能となる。また、絶縁層パターン上でELOG法によりn−ドープAlGaIn(1−x−y)N層を成長させるため、発光構造物の結晶欠陥密度が低減される。高い輝度と低い結晶欠陥を有する垂直構造発光素子を具現することにより、動作電圧Vを減少させることが可能である。
以下、添付の図面を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は様々な形態に変更されることが可能で、本発明の範囲が以下に説明する実施形態に限定されることではない。本発明の実施形態は当業界で平均的な知識を有している者に本発明をより完全に説明するため提供される。従って、図面における要素らの形状および大きさ等はより明確な説明のため誇張されることが可能で、図面上の同一な符号で表示される要素は同一な要素である。
図2は本発明の一実施形態に伴い製造された垂直構造3族窒化物発光素子の断面図である。図2を参照すると、垂直構造3族窒化物発光素子100は、シリコンまたは金属性の導電性基板101上に順次に積層されたp−ドープAlGaIn(1−m−n)N層105、活性層107及びn−ドープAlGaIn(1−x−y)N層110を含む。n−ドープAlGaIn(1−x−y)N層110上面にはn側電極123が形成されている。
図2に図示された通り、n側電極123が形成された領域を除いてはn−ドープAlGaIn(1−x−y)N層110上面には凸凹パターン121が形成されている。凸凹パターン121に到達した光は凸凹パターン121によって散乱されることにより、発光素子100外部へ光が容易に抽出される。これに伴い、発光素子100の外部光子効率が改善される。
後述する通り、上記凸凹パターン121は、母基板上に形成された絶縁層パターンがn−ドープAlGaIn(1−x−y)N層110に転写(transfer)されることにより作られる。従って、上記凸凹パターン121は非常に正確な寸法で規則的に形成されることが可能である。充分な散乱効果を得るため、凸凹パターン121の間隔と幅そして高さは20nmないし100μmの範囲にあることが好ましい。より好ましくは、凸凹パターン121の間隔と幅そして高さは200nmないし3μmである。凸凹パターン121の間隔を3μm以下になるようすることにより、n−ドープAlGaIn(1−x−y)N層110表面上に光子結晶を形成させることが可能である。このような光子結晶は反射の法則ではなく回折の法則に伴い光を回折させることが可能である。これに伴い、上記光子結晶は外部光子効率を大きく増大させる。
導電性基板101とp−ドープAlGaIn(1−m−n)N層105との間には例えば、CuInO/Ag層、CuInO/Al層またはNi/Ag/Pt層等からなる反射層(未図示)が形成されることも可能である。このような反射層は光を出射面側に反射させ外部光子効率をさらに改善させる役割をする。また、凸凹パターン121が形成されたn−ドープAlGaIn(1−x−y)N層110上面には光の均一な放出を手伝うITO等の透明電極層(未図示)が形成されることも可能である。
図3は本発明の他の実施形態に伴い製造された垂直構造3族窒化物発光素子の断面図である。図3の発光素子200は、導電性接着層202により接着された導電性基板201を具備する。導電性接着層202はAu、Au−Sn、Sn、In、Au−AgまたはPb−Snからなることが可能である。このような導電性接着層202は予め準備されたシリコンまたは金属性の導電性基板201を発光構造物105、107、110に付着させる役割をする。
特に、導電性接着層202は金属または合金からなるため、比較的高い反射度を有する。従って、導電性接着層202の反射度により発光素子200の輝度を向上させることが可能な効果もある。その他の構成要素らは図2の説明と同様であるため詳しい説明は省略する。
以下、本発明に伴う垂直構造3族窒化物発光素子の製造方法を説明する。図4ないし図10は本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための工程別の断面図である。
先ず、図4を参照すると、サファイアからなっている母基板151上に低温GaNバッファ層152、アンドープ−GaN層153及び絶縁層154を順次に形成する。上記低温GaNバッファ層152はその上に成長されるGaN層の結晶性を向上させる役割をする。この低温GaNバッファ層152は例えば、500ないし700℃の温度で母基板151上にGaNを成長させることにより形成されることが可能である。上記絶縁層154は例えば、シリコン酸化膜(SiO)またはシリコン窒化膜(SiN)からなることが可能である。本実施形態では半導体層成長のための母基板151としてサファイア基板を使用しているが、SiC基板など他の基板を使用することも可能である。
次に、図5に図示された通り、写真蝕刻工程を通じ上記絶縁層154を選択的に蝕刻することによりアンドープGaN層153上面に絶縁層パターン154aを形成する。これに伴い上記アンドープGaN層153の表面は絶縁層パターン154aにより選択的に露出される。絶縁層パターン154aは20nmないし100μmの間隔と幅そして高さを有するよう形成されることが好ましい。より好ましくは、絶縁層パターン154aの間隔と幅そして高さは200nmないし3μmである。この絶縁層パターン154aの高さは絶縁層154の厚さを通じ制御されることが可能である。
このように絶縁層パターン154aを形成するため母基板151を支持体として利用し絶縁層154に写真蝕刻工程を実施するため、絶縁層パターン154aの形成工程は比較的容易で、絶縁層パターン154aを非常に正確な寸法で規則的に形成することが可能である。このような絶縁層パターン154aは、後述する通りn−ドープAlGaIn(1−x−y)N層に凸凹パターンを形成するため必要である。特に、アンドープGaN層153上面に3μm以下の間隔を有する絶縁層パターン154aを形成することにより、後に形成されるn−ドープAlGaIn(1−x−y)N層に光子結晶の凸凹パターンを形成することが可能である。
図5に図示された通り、アンドープGaN層153上面のうち所定領域Aには絶縁層パターン154aを形成しない。この所定領域Aは後に形成されるn側電極に相応する領域に該当する。後述する通り、アンドープGaN層153上面のうちn側電極に相応する領域Aに絶縁層パターンを形成しないことにより、n側電極の接触抵抗増加を防止することが可能となる。
次に、図6を参照すると、絶縁層パターン154a上にn−ドープAlGaIn(1−x−y)N層(0≦x≦1、0≦y≦1、0≦x+y≦1)110を形成し、その上に活性層107及びp−ドープAlGaIn(1−m−n)N層(0≦m≦1、0≦n≦1、0≦m+n≦1)105を順次に形成する。その後、p−ドープAlGaIn(1−m−n)N層105上に金属層をメッキすることにより導電性基板101を形成する。メッキにより形成された上記導電性基板101は例えば、タングステン、銅、ニッケル、チタンまたはこれらのうち2以上の合金からなることが可能である。
図6において、絶縁層パターン154a上にn−ドープAlGaIn(1−x−y)N層110を形成する時、エピタキシャル側方向過成長法(Epitaxial Lateral Overgrowth;ELOG)を利用する。具体的に説明すると、n−ドープAlGaIn(1−x−y)NはアンドープGaN層153からは再成長されるが、SiOまたはSiNからなる絶縁層パターン154aからは成長されない。
従ってn−ドープAlGaIn(1−x−y)Nは一種の選択的エピタキシャル成長(Selective Epitaxtial Growth;SEG)により成長される。従って、絶縁層パターン154aにより露出されたアンドープGaN層153表面からn−ドープAlGaIn(1−x−y)Nが成長して絶縁層パターン154aを完全に覆うためには、側方向への過成長(Lateral Overgrowth)が要求される。すなわち、ELOG法によりn−ドープAlGaIn(1−x−y)Nが成長される。
このように、アンドープGaN層153の表面から成長する中、側方向に過成長されたn−ドープAlGaIn(1−x−y)N物質は、絶縁層パターン154aに沿う界面形状を有するようになる。これに伴い、図6に図示された通り絶縁層パターン154aに相応する凸凹パターンを有するn−ドープAlGaIn(1−x−y)N層110を得るようになる(後に絶縁層パターン154aを除去することにより、上記n−ドープAlGaIn(1−x−y)N層110の凸凹パターン121は外部に現れるようになる(図9参照))。図5を参照に既に説明した通り‘n側電極に相応する領域(図5のA領域)’には絶縁層パターン154aが形成されていないため、その領域ではn−ドープAlGaIn(1−x−y)N層110の凸凹パターン121も形成されないようになる。
このようにELOG法によりn−ドープAlGaIn(1−x−y)N層110を形成する場合、n−ドープAlGaIn(1−x−y)N層110の欠陥密度を低減させることが可能である。これは、再成長されたn−ドープAlGaIn(1−x−y)N層110とアンドープGaN層153間の縮小された縮小面積に起因する。すなわち、n−ドープAlGaIn(1−x−y)N層110とアンドープGaN層153間の接触面積は絶縁層パターン154aによりその分小さくなる。従って、アンドープGaN層153に存在する熱的ストレスや転位(dislocation)等の結晶欠陥がn−ドープAlGaIn(1−x−y)N層110へより少なく伝達される。
また、非晶質状態の絶縁層パターン154aとn−ドープAlGaIn(1−x−y)N層の間には化学的、結晶学的結合を成していない。従って、絶縁層パターン154aを通しては熱的ストレスや結晶欠陥がn−ドープAlGaIn(1−x−y)N層110へ殆ど伝達されない。
図6には図示されていないが、p−ドープAlGaIn(1−m−n)N層105と導電性基板101との間に、CuInO/Ag層、CuInO/Al層またはNi/Ag/Pt層などからなる反射層を形成することも可能である。このような反射層は光を出射面側に反射させることにより外部光子効率をさらに向上させる役割をする。
次に、図7に図示された通り、母基板151と低温GaNバッファ層152を発光構造物から分離、除去する。母基板151は、例えばレーザリフト−オフ(laser lift−off)を利用して分離されることが可能である。すなわち、母基板151下部にレーザビームを照射して瞬間的な応力を発生させることにより、母基板151を分離する。
次に、図8に図示された通り、アンドープGaN層153を除去する。アンドープGaN層153は、例えば誘導結合型プラズマ反応性イオン蝕刻(Inductively Coupled Plasma−Reactive Ion Etching;ICP−RIE)等の乾式蝕刻を利用するかまたは化学的機械的研磨(Chemical Mechanical Polishing;CMP)を利用して除去されることが可能である。
次に、図9に図示した通り、絶縁層パターン154aを除去する。これに伴い、n−ドープAlGaIn(1−x−y)N層110界面上に形成された凸凹パターン121が外部に現れるようになる。この凸凹パターン121は絶縁層パターン154aから転写されたものであり、絶縁層パターン154aと同じ間隔と幅そして高さを有するということが可能である。絶縁層パターン154aは湿式蝕刻により容易に除去されることが可能である。例えば、SiOからなる絶縁層パターン154aはBHF(buffered HF)を含む蝕刻液で簡単に除去されることが可能である。SiNからなる絶縁層パターン154aはリン酸を含む蝕刻液で除去されることが可能である。
次に、図10に図示した通りn−ドープAlGaIn(1−x−y)N層110の露出面のうち凸凹パターン121がない領域上にn側電極123を形成する。これに伴い本実施形態に伴う垂直構造3族窒化物発光素子が完成される。もし凸凹パターン121がある表面上にn側電極123を形成すると、n側電極123の接触抵抗が大きくなる。従って、このような接触抵抗の増加を防止するため、凸凹パターン121がない領域上にn側電極を形成することが好ましい。n側電極123を形成する前に、n−ドープAlGaIn(1−x−y)N層110の露出面上にITO等で透明電極層(未図示)を形成することも可能である。このような透明電極は光の均一な放出を手伝う。
前記の実施形態の製造方法では、メッキを実施してp−ドープAlGaIn(1−m−n)N層105上に導電性基板101を形成している(図6参照)。他の実施形態として、メッキ工程の代わりに導電性基板の接合工程を利用してp−ドープAlGaIn(1−m−n)N層105上に導電性基板を形成することも可能である。
すなわち、予めシリコンまたは金属性の導電性基板201を準備した後、導電性接着層202を利用してp−ドープAlGaIn(1−m−n)N層 105に上記導電性基板201を付着することも可能である(図3参照)。この場合、導電性基板の接合工程を除いた残りの工程は前記の実施形態(図4ないし図10参照)と同様である。導電性接着層202としては、Au、Au−Sn、Sn、In、Au−AgまたはPb−Snを使用することが可能である。このような金属または合金物質の導電性接着層202は比較的高い反射度を有するため、輝度向上にも役に立つ。
図11は、n−ドープAlGaIn(1−x−y)N層110上面に形成された凸凹パターン121を示すSEM写真である。図11に示した通り、凸凹パターンは明確に限定された形態を有しており非常に規則的である。凸凹パターンの間隔と幅そして高さは20nmないし100μmであることが好ましい。特に、上記凸凹パターンは200nmないし3μmの間隔と幅を有することにより光子結晶を形成することが可能である。
このような光子結晶の凸凹パターンは発光素子の外部光子効率を大きく増加させる役割をする。母基板151上に正確な寸法を有する絶縁層パターン154aを形成する工程(図5参照)は比較的容易に実施することが可能なため、n−ドープAlGaIn(1−x−y)N層110上面に正確な寸法の凸凹パターン121を容易に具現することが可能である。これに伴い製品収率が向上される。
本発明は上述の実施形態および添付の図面により限定されることではなく、添付の請求範囲により限定しようとする。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形および変更が可能であることは当技術分野の通常の知識を有している者には自明である。
従来の3族窒化物発光素子の断面図である。 本発明の一実施形態に伴い製造された垂直構造3族窒化物発光素子の断面図である。 本発明の他の実施形態に伴い製造された垂直構造3族窒化物発光素子の断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明の一実施形態に伴う垂直構造3族窒化物発光素子の製造方法を説明するための断面図である。 本発明に伴い製造された垂直構造3族窒化物発光素子上部に形成された凸凹パターンを示すSEM写真である。
符号の説明
101、201 導電性基板
105 p−ドープAlGaIn(1−m−n)N層
107 活性層
110 n−ドープAlGaIn(1−x−y)N層
121 凸凹パターン
123 n側電極
151 母基板
152 低温GaNバッファ層
153 アンドープGaN層
154 絶縁層
154a 絶縁層パターン
202 導電性接着層

Claims (14)

  1. 母基板上にアンドープGaN層および絶縁層を順次に形成する段階と、
    上記絶縁層を選択的に蝕刻して上記アンドープGaN層上面のうち少なくとも一部が露出するように絶縁層パターンを形成する段階と、
    上記絶縁層パターン上にn−ドープAlGaIn(1−x−y)N層(0≦x≦1、0≦y≦1、0≦x+y≦1)、活性層及びp−ドープAlGaIn(1−m−n)N層(0≦m≦1、0≦n≦1、0≦m+n≦1)を順次に形成する段階と、
    上記p−ドープAlGaIn(1−m−n)N層上に導電性基板を形成する段階と、
    上記母基板を除去して、上記アンドープGaN層を露出させる段階と、
    上記アンドープGaN層を除去して上記絶縁層パターンおよびn−ドープAlGaIn(1−x−y)N層を露出させる段階と、
    上記絶縁層パターンを除去して、上記n−ドープAlGaIn(1−x−y)N層に形成された上記絶縁層パターンの陰刻形状を有する凸凹パターンを露出させる段階と、
    上記n−ドープAlGaIn(1−x−y)N層の露出面の一部領域上にn側電極を形成する段階と、を含み、
    上記絶縁層パターンを形成する段階において、上記アンドープGaN層上面のうちn側電極に相応する領域には絶縁層パターンを形成せず、
    上記n−ドープAl Ga In (1−x−y) N層に形成される凸凹パターンは、p h o t o n i c c r y s t a lを成すことを特徴とする垂直構造3族窒化物発光素子の製造方法。
  2. 上記絶縁層はシリコン酸化膜またはシリコン窒化膜からなることを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  3. 上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンを露出させる段階は、
    レーザリフト−オフを利用して上記母基板を分離および除去する段階と、
    乾式蝕刻または化学的機械的研磨を使用して上記アンドープGaN層を除去する段階及び
    湿式蝕刻を使用して上記絶縁層パターンを除去する段階を含むことを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  4. 上記n−ドープAlGaIn(1−x−y)N層は、エピタキシャル側方向過成長法でn−ドープAlGaIn(1−x−y)Nを成長させることにより形成されることを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  5. 上記アンドープGaN層を形成する前に、上記母基板上に低温GaNバッファ層を形成する段階をさらに含むことを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  6. 上記導電性基板はシリコン基板または金属基板であることを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  7. 上記導電性基板を形成する段階は、
    予め導電性基板を準備した後、導電性接着層を利用して上記p−ドープAlGaIn(1−m−n)N層上に上記導電性基板を接合する段階を含むことを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  8. 上記導電性接着層はAu、Au−Sn、Sn、In、Au−Ag及びPb−Snで構成されるグループから選択された物質からなることを特徴とする請求項7に記載の垂直構造3族窒化物発光素子の製造方法。
  9. 上記p−ドープAlGaIn(1−m−n)N層を形成する段階と上記導電性基板を形成する段階の間に、上記p−ドープAlGaIn(1−m−n)N層上に反射層を形成する段階をさらに含むことを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  10. 上記反射層はCuInO/Ag層、CuInO/Al層またはNi/Ag/Pt層で形成されることを特徴とする請求項9に記載の垂直構造3族窒化物発光素子の製造方法。
  11. 上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンを露出させた後、上記n−ドープAlGaIn(1−x−y)N層上に透明電極層を形成する段階をさらに含むことを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  12. 上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンの間隔と幅そして高さは20nmないし100μmであることを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  13. 上記n−ドープAlGaIn(1−x−y)N層に形成された凸凹パターンの間隔と幅そして高さは200nmないし3μmであることを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
  14. 上記母基板はサファイア基板からなっていることを特徴とする請求項1に記載の垂直構造3族窒化物発光素子の製造方法。
JP2006109751A 2005-04-14 2006-04-12 垂直構造3族窒化物発光素子の製造方法 Active JP4939099B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0031107 2005-04-14
KR1020050031107A KR100638730B1 (ko) 2005-04-14 2005-04-14 수직구조 3족 질화물 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006295188A JP2006295188A (ja) 2006-10-26
JP4939099B2 true JP4939099B2 (ja) 2012-05-23

Family

ID=37109020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109751A Active JP4939099B2 (ja) 2005-04-14 2006-04-12 垂直構造3族窒化物発光素子の製造方法

Country Status (3)

Country Link
US (1) US7485482B2 (ja)
JP (1) JP4939099B2 (ja)
KR (1) KR100638730B1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070012930A (ko) * 2005-07-25 2007-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP1887634A3 (de) * 2006-08-11 2011-09-07 OSRAM Opto Semiconductors GmbH Strahlungsemittierendes Halbleiterbauelement
KR100820546B1 (ko) * 2006-09-07 2008-04-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100826412B1 (ko) * 2006-11-03 2008-04-29 삼성전기주식회사 질화물 반도체 발광 소자 및 제조방법
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
EP2003702A1 (en) * 2007-06-13 2008-12-17 High Power Optoelectronics Inc. Semiconductor light emitting device and method of fabricating the same
KR101289230B1 (ko) 2007-07-23 2013-07-29 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100921466B1 (ko) * 2007-08-30 2009-10-13 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
KR100889568B1 (ko) * 2007-09-14 2009-03-23 우리엘에스티 주식회사 질화물계 발광소자 및 그 제조방법
TW200926440A (en) * 2007-12-12 2009-06-16 Advanced Optoelectronic Tech Light emitting diode and manufacturing method thereof
KR100930187B1 (ko) * 2008-02-05 2009-12-07 삼성전기주식회사 수직구조 반도체 발광소자 제조방법
KR100987358B1 (ko) 2008-07-07 2010-10-13 고려대학교 산학협력단 포토닉 크리스탈 구조가 형성된 발광 소자 및 그 제조 방법
KR101064016B1 (ko) 2008-11-26 2011-09-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
KR101040462B1 (ko) * 2008-12-04 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
TWI478372B (zh) * 2009-03-20 2015-03-21 Huga Optotech Inc 具有中空結構之柱狀結構之發光元件及其形成方法
TWI408832B (zh) * 2009-03-30 2013-09-11 Huga Optotech Inc 具有中空結構之柱狀結構之發光元件及其形成方法
JP2011029612A (ja) * 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
KR101081129B1 (ko) 2009-11-30 2011-11-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
KR100993077B1 (ko) 2010-02-17 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
WO2013077619A1 (ko) * 2011-11-21 2013-05-30 서울옵토디바이스주식회사 발광 다이오드 및 그 제조 방법
US8552457B1 (en) * 2012-08-07 2013-10-08 High Power Opto. Inc. Thermal stress releasing structure of a light-emitting diode
KR102518125B1 (ko) * 2019-12-31 2023-04-04 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 마이크로 발광다이오드 칩 및 이의 제조 방법, 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3511970B2 (ja) * 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP3316479B2 (ja) * 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
JP4196439B2 (ja) * 1998-08-27 2008-12-17 ソニー株式会社 半導体発光素子およびその製造方法
JP2002016312A (ja) 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2005038908A (ja) * 2003-07-15 2005-02-10 Sony Corp 光電変換装置とその製造方法、並びに固体撮像素子
JP4427993B2 (ja) * 2003-08-12 2010-03-10 ソニー株式会社 半導体発光素子の製造方法
EP1681727A4 (en) * 2003-11-04 2009-12-16 Pioneer Corp SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
DE60341314C5 (de) * 2003-12-09 2023-03-23 The Regents Of The University Of California Hocheffiziente leuchtdioden auf galliumnitridbasis mit oberflächenaufrauhung
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060108882A (ko) 2006-10-18
JP2006295188A (ja) 2006-10-26
US7485482B2 (en) 2009-02-03
KR100638730B1 (ko) 2006-10-30
US20060234408A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP4939099B2 (ja) 垂直構造3族窒化物発光素子の製造方法
KR100631981B1 (ko) 수직구조 3족 질화물 발광 소자 및 그 제조 방법
JP4813282B2 (ja) 垂直構造の窒化ガリウム系発光ダイオード素子
US8361816B2 (en) Method of manufacturing vertical gallium nitride based light emitting diode
JP5237570B2 (ja) 垂直型発光素子製造方法
JP5237286B2 (ja) フォトニック結晶により定められたアレイ状エミッタを含む発光デバイス
US8507925B2 (en) Optoelectronic device and method for manufacturing the same
KR101125025B1 (ko) 발광소자 및 그 제조방법
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US20080261403A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
US8278679B2 (en) LED device with embedded top electrode
US20140145204A1 (en) Light-emitting diode and method for preparing the same
TW201010050A (en) Light-generating device and method for forming the same
JP2012114407A (ja) 垂直型発光素子の製造方法およびその発光素子用の基板モジュール
TW200408140A (en) GaN-based Ⅲ-Ⅴ group compound semiconductor light-emitting diode and the manufacturing method thereof
JP5306779B2 (ja) 発光素子及びその製造方法
JP2003347586A (ja) 半導体発光素子
KR101973855B1 (ko) 마이크로 led 어레이의 제조 방법
US20130187122A1 (en) Photonic device having embedded nano-scale structures
TWI493747B (zh) 發光二極體及其形成方法
TW201034238A (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
JP2007208244A (ja) 窒化ガリウム系発光ダイオード素子の製造方法
JP5165668B2 (ja) 半導体発光素子及びその製造方法
CN107591463B (zh) 发光组件及发光组件的制造方法
JP2011238884A (ja) エピタキシャル成長用基板、GaN系半導体結晶の成長方法、半導体構造およびGaN系LED素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100930

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101021

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110202

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4939099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250