JP4935139B2 - Multilayer printed wiring board - Google Patents
Multilayer printed wiring board Download PDFInfo
- Publication number
- JP4935139B2 JP4935139B2 JP2006087566A JP2006087566A JP4935139B2 JP 4935139 B2 JP4935139 B2 JP 4935139B2 JP 2006087566 A JP2006087566 A JP 2006087566A JP 2006087566 A JP2006087566 A JP 2006087566A JP 4935139 B2 JP4935139 B2 JP 4935139B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- cavity
- printed wiring
- conductor
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、多層プリント配線板に関し、特に、半導体装置その他の電子部品を実装するためのキャビティ(窪み、凹部)を有する多層プリント配線板に関する。 The present invention relates to a multilayer printed wiring board, in particular, a cavity (recess, recess) for mounting the semiconductor device and other electronic components about the multilayer printed wiring board having a.
各種電子機器の小型化、薄型化、軽量化、高機能化、複合化などの多様な要求に応えるため、複数種類の機器で共通に使われるような機能をまとめた電子部品実装済みの多層プリント配線板をモジュール基板として提供することが行われている。また、電子部品を実装する前の段階の多層プリント配線板をモジュール基板として提供することも行われている。 Multi-layer prints with electronic components mounted that combine functions commonly used in multiple types of devices in order to meet various requirements such as miniaturization, thinning, weight reduction, high functionality, and compounding of various electronic devices Providing a wiring board as a module substrate has been performed. In addition, a multilayer printed wiring board at a stage before mounting electronic components is provided as a module substrate.
このようなモジュール基板としての多層プリント配線板には、さらなる小型化、薄型化、高密度化が求められている。そのような要求に応えるために半導体装置その他の電子部品を埋め込むための窪み(キャビティ)を有するリジッド多層プリント配線板を用いて製造することが提案されている(例えば特許文献1)。 Multilayer printed wiring boards as such module boards are required to be further reduced in size, thickness, and density. In order to meet such requirements, it has been proposed to manufacture using a rigid multilayer printed wiring board having a recess (cavity) for embedding a semiconductor device or other electronic components (for example, Patent Document 1).
キャビティを有するリジッド多層プリント配線板は、例えば、次のように製造される。すなわち、埋め込む電子部品用の回路を有する下側プリント配線板と、この電子部品を埋め込むための所望の大きさの窓をあけた上側プリント配線板とを、絶縁性接着シートを介して積層一体化し、各配線層を導体バンプやスルーホール等の層間接続導体により導通させて、キャビティ付きリジッド多層プリント配線板とする。これにより、窓をあけた部分が、電子部品を埋め込むためのキャビティとなる。 A rigid multilayer printed wiring board having a cavity is manufactured, for example, as follows. That is, a lower printed wiring board having a circuit for an embedded electronic component and an upper printed wiring board having a window of a desired size for embedding the electronic component are laminated and integrated through an insulating adhesive sheet. Each wiring layer is made conductive by an interlayer connection conductor such as a conductor bump or a through hole to obtain a rigid multilayer printed wiring board with a cavity. Thereby, the part which opened the window becomes a cavity for embedding an electronic component.
このようにして製造されたキャビティ付き多層プリント配線板のキャビティには、後に、電子部品が実装され、必要に応じて樹脂封止されるなどして、モジュール基板又は最終的に機器に配設される構成の多層プリント配線板となる。 In the cavity of the multilayer printed wiring board with cavities manufactured in this way, electronic components are later mounted and resin-sealed as necessary, so that they are disposed on the module substrate or finally on the equipment. A multilayer printed wiring board having a configuration as described above.
一方、硬質性と柔軟性を併せ持つ多層プリント配線板の一例として、フレキシブル配線板の片面に未硬化のプリプレグを介して2つの多層リジッド配線板をそれぞれ離間させて積層し、加熱加圧して一体化して、リジッド配線板の導体パターンとフレキシブル配線板の導体パターンとを導体バンプなどの層間接続導体により導通させたリジッド−フレキシブル配線板が提案されている(例えば特許文献2)。
ところが、キャビティとなる窓を設けた上側プリント配線板とキャビティ底部となる下側プリント配線板とを未硬化のプリプレグを介して積層して加熱加圧した際に、その圧力により、図23に示すように、キャビティ901の側壁底部近傍において、このプリプレグ927が上側プリント配線板910と共に押しつぶされて傾斜し、上側プリント配線板910の上面の平坦性が失われるという問題があった。また、このプリプレグ927を介して対向する配線層912と配線層922とがキャビティ側壁底部近傍において押しつぶされて絶縁性が低下したり、極端な場合は短絡することがあるという問題もあった。このような傾斜の問題はキャビティ側壁部から通常0.5mmの範囲、配線板の材質が柔らかい場合は側壁から1mm程度の範囲に及ぶ場合がある。これらの問題は、特に、上側プリント配線板としてのリジッド配線板を薄くした場合に、キャビティ側壁部近傍において顕著であった。
However, when an upper printed wiring board provided with a window serving as a cavity and a lower printed wiring board serving as a cavity bottom are laminated through an uncured prepreg and heated and pressed, the pressure is shown in FIG. Thus, in the vicinity of the bottom of the side wall of the
そこで、本発明は、かかる問題を解決するためになされたもので、キャビティ側壁部近傍の傾斜を防止したキャビティを有する多層プリント配線板を提供することを目的とする。 Accordingly, the present invention has been made to solve such a problem, and an object of the present invention is to provide a multilayer printed wiring board having a cavity in which the inclination in the vicinity of the cavity side wall is prevented.
上記目的を達成するために、本発明に係る多層プリント配線板は、電子部品実装用のキャビティとなる貫通穴をあけた上側プリント配線板と、前記キャビティの底面を構成する下側プリント配線板とが一体化されるように絶縁層を介して積層されている多層プリント配線板であって、前記キャビティの前記底面上から、前記絶縁層と前記下側プリント配線板との間の一部まで延在するように、絶縁膜がさらに設けられていることを特徴とする。 To achieve the above object, a multilayer printed wiring board according to the present invention, the lower printed wiring board constituting an upper printed wiring board drilled through hole serving as a cavity for electronic component mounting, the bottom surface of the cavity there a multilayer printed circuit board which is the product layer through the insulating layer so as to integrate, from the said bottom surface of said cavity, to a part between the insulating layer and the lower printed wiring board An insulating film is further provided so as to extend .
さらに、前記絶縁膜が、前記キャビティの前記底面上において、間隙を有して隔てられた部位を有すると好ましい。また、前記絶縁膜が、前記絶縁層と前記下側プリント配線板との間に延在させた部分よりも前記キャビティの前記底面上に設けた部分において、高い位置まで形成されていると好ましい。例えば、キャビティ底面の側壁近傍にダミー配線パターンを形成し、そのダミー配線パターン上に一部分を重ねて絶縁膜を形成することで、絶縁膜のキャビティ内側部分を高くすることができる。 Further, the insulation film, on the bottom surface of the cavity, preferably has a portion spaced by a gap. Further, the insulation film, the in the portion provided on the bottom surface of the cavity than the portion obtained by extending between the insulating layer and the lower printed wiring board and are formed to have a high position preferable. For example, by forming a dummy wiring pattern in the vicinity of the sidewall on the bottom surface of the cavity and forming an insulating film by overlapping a part on the dummy wiring pattern, the cavity inner portion of the insulating film can be increased.
ここで、電子部品実装用のキャビティとは、その内部に半導体装置やチップ部品などの電子部品を実装するために必要な大きさの開口部と底面と内側壁面とを有した凹部である。キャビティ内部に電子部品を実装するためには、キャビティ底面に電子部品を載置する必要があるほか、電子部品の電極端子と接続される実装用端子が必要である。実装用端子は必ずしもキャビティ底面に設ける必要はなく、多層プリント配線板の最上層のキャビティ側壁近傍など、電子部品の電極と接続可能な位置に設けられていればよい。 Here, the electronic component mounting cavity is a recess having an opening, a bottom surface, and an inner wall surface of a size necessary for mounting an electronic component such as a semiconductor device or a chip component therein. In order to mount an electronic component inside the cavity, it is necessary to place the electronic component on the bottom surface of the cavity, and a mounting terminal connected to the electrode terminal of the electronic component. The mounting terminal is not necessarily provided on the bottom surface of the cavity, and may be provided at a position where it can be connected to the electrode of the electronic component, such as near the cavity side wall of the uppermost layer of the multilayer printed wiring board.
キャビティ底部を構成する面のキャビティ側壁部近傍に、上側プリント配線板の下側に介在させて絶縁膜を配設することで、その上側に積層されている絶縁層及び上側プリント配線板を支持することができる。これにより、キャビティ底面のキャビティ側壁近傍での配線層の傾斜を防止することができ、また、上側プリント配線板の上面のキャビティ側壁上端部近傍での平坦性を確保できる。 The cavity side wall portion near the surface constituting the cavity bottom, that is interposed below the upper printed circuit board to dispose the insulation Enmaku by, supporting the insulating layer and the upper printed wiring board is laminated on its upper side can do. Thereby, the inclination of the wiring layer in the vicinity of the cavity sidewall on the bottom surface of the cavity can be prevented, and the flatness in the vicinity of the upper end portion of the cavity sidewall on the upper surface of the upper printed wiring board can be secured.
さらに、前記キャビティの前記底面上から、前記絶縁層と前記下側プリント配線板との間の一部まで延在するように、絶縁膜を配設することで、上側プリント配線板と下側プリント配線板とを絶縁性接着シートを介して積層一体化する際に、上下のプリント配線板の位置にずれが生じた場合でも、上側プリント配線板の配線層もしくは上面がキャビティ側壁近傍で傾斜するのを防止する本発明の効果をより確実に奏することができる。 Furthermore, by disposing an insulating film so as to extend from the bottom surface of the cavity to a portion between the insulating layer and the lower printed wiring board , the upper printed wiring board and the lower printed wiring board are disposed. When laminating and integrating a wiring board with an insulating adhesive sheet, the wiring layer or upper surface of the upper printed wiring board is inclined near the cavity side wall even if the position of the upper and lower printed wiring boards is displaced. The effect of the present invention for preventing the above can be more reliably exhibited.
この絶縁膜は、例えば、ソルダーレジスト又はフォトレジストで構成するとよい。特別の材料や工程を必要とせずに、容易に絶縁膜を形成することができる。ソルダーレジスト又はフォトレジストは絶縁性であるから、配線パターン間の絶縁性を高め、短絡を防止するという点でも好ましい。 The absolute Enmaku, for example, may be configured with a solder resist or photoresist. Without requiring special materials and process, it is possible to easily form the absolute Enmaku. Since the solder resist or the photoresist is insulative, it is also preferable in terms of enhancing the insulation between the wiring patterns and preventing short circuit.
また、この絶縁膜に代えて、下側プリント配線板のキャビティ側壁底部近傍に支持部材を突設して前記プリプレグに貫挿させてもよい。この突設した支持部材は、例えば導体バンプなど導電性組成物の固化物で構成してもよい。 Further, instead of the absolute Enmaku, it may be inserted through the prepreg to protrude the support member in the cavity side wall near the bottom of the lower printed wiring board. The protruding support member may be formed of a solidified conductive composition such as a conductor bump.
本発明によれば、キャビティ側壁部近傍の傾斜を防止したキャビティを有する多層プリント配線板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer printed wiring board which has a cavity which prevented the inclination of the cavity side wall vicinity can be provided.
以下、図面を参照して本発明の実施形態を詳細に説明する。以下、原則として、同じものには同じ符号を付し、説明を省略する。なお、本発明の実施形態を図面に基づいて記述するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Hereinafter, in principle, the same components are denoted by the same reference numerals, and description thereof is omitted. Although embodiments of the present invention are described based on the drawings, the drawings are provided for illustration, and the present invention is not limited to the drawings.
図1は、本発明の実施形態に係るキャビティ付き多層プリント配線板100のキャビティ開口部側から見た平面図である。図2は、図1のA−A線に沿った垂直断面を、幅方向に比べて厚さ方向を強調して、模式的に示した断面図である。図2において、図面右下に示す2本の波線は、この波線の間の部分が省略されていることを示している。
FIG. 1 is a plan view of a multilayer printed
図1及び図2に示すように、この多層プリント配線板100は、その内部にICチップやセンサなどの所望の電子部品を実装するための開口部を有するキャビティ1を備えている。このキャビティ1は、その内部に所望の電子部品を所望の向きで載置し埋め込める大きさ及び深さとされている。キャビティ1の底面には、キャビティ内部に載置される電子部品を電気的に接続するための実装用端子2が露出している。キャビティ1の底面の実装用端子2が露出しない部分は、ソルダーレジスト等の保護膜8で被覆されている。
As shown in FIGS. 1 and 2, the multilayer printed
図1及び図2に示すように、この多層プリント配線板100は、導体パターンが形成された例えば6層の配線層を有している。各配線層12、22、32は、それぞれ層間接続導体13、23、33により導通されている。多層プリント配線板100の最外層は、配線層12を構成する導体パターンの一部が後に種々の電子部品などを実装するための実装用端子3として露出され、その他の部分は、ソルダーレジスト等の保護膜8で被覆されている。
As shown in FIGS. 1 and 2, the multilayer printed
なお、上記したキャビティ1底部に露出した実装用端子2や最外層に露出した実装用端子3などを含む導体パターンの構成は、任意であり、図示したものに限られないことはもちろんである。また、配線層は6層である必要はなく何層であってもよいが、小型化、高密度化の要請から3層以上とされる。
Note that the configuration of the conductor pattern including the
キャビティ内部に電子部品を実装するには、その電子部品の電極と電気的に接続するための実装用端子が必要となる。その実装用端子は、図1及び図2に示す符号2のようにキャビティ底面に設けられていることが好ましいが、キャビティ底面である必要はなく、多層プリント配線板の最上層のキャビティ開口部の周縁部など、電子部品の電極と接続可能な箇所に設けられていればよい。
In order to mount an electronic component inside the cavity, a mounting terminal for electrical connection with the electrode of the electronic component is required. The mounting terminals are preferably provided on the bottom surface of the cavity as indicated by
この多層プリント配線板100の上側プリント配線板の部分は、図1及び図2に示すように、キャビティ1となる開口部を設けた4層リジッド配線板10及びそれと離間して配設された開口部を設けていない小面積の4層リジッド配線板30とで構成されている。この多層プリント配線板100の下側プリント配線板の部分は、全面的に、両面フレキシブル配線板20で構成されている。リジッド配線板10とリジッド配線板30とは、両面フレキシブル配線板20に形成された導体パターン22より電気的に接続されている。なお、この例ではリジッド配線板30はリジッド配線板10に比べて小面積であるが、リジッド配線板30はリジッド配線板10と同程度の面積であってもよく、リジッド配線板30にもキャビティとなる貫通穴があけられていてもよいことはもちろんである。
As shown in FIGS. 1 and 2, the upper printed wiring board portion of the multilayer printed
リジッド配線板10の層間絶縁層11、及び、リジッド配線板30の層間絶縁層31は、硬質な(リジッドな)絶縁層であり、例えば、ガラス繊維、アラミド繊維などの有機繊維の不織布、紙等の基材に、未硬化のエポキシ樹脂、ポリイミド樹脂、ビスマレイミド系樹脂、フェノール系樹脂等を含浸させたプリプレグ(例えばガラス―エポキシ系プリプレグ)を積層しガラス転移温度以上に加熱加圧して硬化させたものである。
The
フレキシブル配線板20の層間絶縁層21は、可撓性を有する柔軟な(フレキシブルな)絶縁層であり、例えば、液晶ポリマー、ポリイミド樹脂、ガラス布を基材としながら硬化後も柔軟性を有するプリプレグなどで構成される。
The interlayer insulating
上側プリント配線板であるリジッド配線板10及びリジッド配線板30と、下側プリント配線板であるフレキシブル配線板20とは、絶縁層7を介して積層され加熱加圧により一体化されている。フレキシブル配線板20のリジッド配線板10と接続する側の配線層22の一部である接続ランド5と、リジッド配線板10のフレキシブル配線板20と接続する側の配線層12の一部である接続ランド4との間は、層間接続導体6により導通されている。この層間接続導体6は、例えば、フレキシブル基板側の接続ランド5上に導電性ペーストをスクリーン印刷することにより形成された導体バンプを、その先端を絶縁層7となる未硬化のプリプレグに貫挿させ対向する接続ランド4に当接させて塑性変形して固化したものである。
The
このように、この多層プリント配線板100は、ICチップやセンサその他の電子部品を実装するための凹部であるキャビティ1を具備し、併せて、硬質性と柔軟性を兼ね備えた基板でもある。また、この多層プリント配線板100は、スルーホールを用いていないから、高密度化が容易であり、製造工程も簡略化できる。
As described above, the multilayer printed
また、多層プリント配線板100の一方の面側(図面下側)は、全面的にフレキシブル配線板20で被覆されているため、フレキシブル配線板側の最外層に形成された導体パターン22(実装用端子3)とソルダーレジスト(保護膜)8との厚みの違いはあるものの、実質的に平坦である。したがって、リジッド配線板10の片面に部分的にフレキシブル配線板20が積層された場合や、フレキシブル配線板の両面にリジッド配線板が積層された場合など、多層プリント配線板の両面が実質的に平坦でない場合に比べて、フレキシブル配線板とリジッド配線板との積層一体化が容易である。また、後に最外層の面に電子部品を実装する際も、多層プリント配線板100の下面側が実質的に平坦であるから、平坦でない場合に比べて実装が容易になる。
Further, since one surface side (the lower side in the drawing) of the multilayer printed
ここで、図1のキャビティ1の周囲に点線で示すように、キャビティ1の底面を被覆している保護膜としてのソルダーレジスト8は、その一部をキャビティ1側壁下部に重なるように配設されている。このソルダーレジスト8は、キャビティ1底面を保護する保護膜としての役割を有するとともに、側壁部の傾斜を防止する絶縁性の支持膜でもある。
Here, as shown by a dotted line around the
図3〜図8は、このキャビティ1側壁底部近傍の実施形態の複数の具体例を説明するための図である。図3〜図8は、図1のB線で囲んだ領域を、キャビティ1側壁の垂直断面に沿って、キャビティ1外側を図面左側に、キャビティ1内側を図面右側にして、その断面を模式的に示している。
3-8 is a figure for demonstrating the several specific example of embodiment of this
図3〜図8において、符号10は、リジッドな絶縁層11と導体パターンからなる配線層12とが交互に積層され導通されたリジッド配線板であり、キャビティ1及びその側壁を構成している上側プリント配線板でもある。符号20は、フレキシブルな絶縁層21と導体パターンからなる配線層22を具備したフレキシブル配線板であり、キャビティ1底部を構成している下側プリント配線板でもある。図3〜図8において、キャビティ1側壁の導体パターンや層間接続部等の細部は図示を省略して模式的に示しており、実際には、導体パターンが側壁端面まで連続しているとは限らない。
3 to 8,
図3〜図6に示すように、下側プリント配線板20のキャビティ1底面の側壁から1mmの近傍で、その一部を上側プリント配線板10の下側に介在させて、絶縁性の支持膜68を配設するとよい。そうすることで、図10に示すようなキャビティ1となる貫通穴14を設けた上側プリント配線板10と、下側プリント配線板20とをプリプレグ27を介して積層して加熱加圧した際に、図23に示すようなリジッド配線板10のキャビティ側壁近傍の下側に積層されたプリプレグ27が押しつぶされて、リジッド配線板10のキャビティ側壁近傍部分が傾斜してしまうのを防止することができる。
As shown in FIGS. 3 to 6, an insulating support film is interposed between a part of the lower printed
絶縁性の支持膜68としては、ソルダーレジストを用いることができる。一般に、プリント配線板の最外層となる実装面には、部分的にソルダーレジスト等の保護膜8を配設する。本発明においては、下側プリント配線板となるフレキシブル配線板20の、キャビティ1側壁の下部となる位置の近傍に、リジッド配線板10の下側に重なる領域とキャビティ1底面として露出する領域とに跨るように、絶縁性の支持膜68としてのソルダーレジストを配設しておくとよい。そうすることで、製造工程を増やさずに絶縁性の支持膜68を配設することができ、キャビティ側壁近傍部分の傾斜を防止することもできるという効果が得られる。ソルダーレジスト8のかわりに、フレキシブル配線板20の製造工程において通常用いるフォトレジスト(図示せず)を用いてもよい。
As the insulating
絶縁性の支持膜68は、図3に示すように上側プリント配線板と下側プリント配線板とが積層されている部分にのみ介在して配設されていればよいが、図4に示すように、キャビティ1の底面に配設される保護膜8としてのソルダーレジストと連続して配設してもよく、図5に示すように、キャビティ1の底面に配設される保護膜8としてのソルダーレジストと離間させて(間隙部9を設けて)配設してもよい。こうすることで、その上側に積層されているプリプレグ27及び上側プリント配線板10を支持することができるので、キャビティ1底面の側壁近傍の配線層12の傾斜を防止することができ、上側プリント配線板10の上面の平坦性を確保できる。
As shown in FIG. 4, the insulating
図5に示すように、キャビティ1の底面に配設される保護膜8としてのソルダーレジストと離間させて間隙部9を設けて配設した場合は、上下のプリント配線板を積層するために加熱加圧した際に、プリプレグ27の含浸樹脂がキャビティ1内側に浸出するのを前記間隙部9でせき止める作用を奏することができる。
As shown in FIG. 5, when the
図6に示すように、絶縁性の支持膜68を、上側プリント配線板10の下側に介在させた部分よりもキャビティ1の内側の部分を高くさせて配設してもよい。そうすることで、上下のプリント配線板を積層一体化するために加熱加圧した際に、プリプレグ27の含浸樹脂がキャビティ1内側に浸出するのをより確実にせき止めることができ、側壁部の傾斜を防止できる。さらに、絶縁性の支持膜68のキャビティ内側のほうの端部と、その内側に配設するソルダーレジスト等の保護膜8との間には、間隙部(ソルダーレジストも導体パターンも設けず、下側プリント配線板20の絶縁層21が露出した部分、又は、導体パターンのみが形成されて絶縁性の支持膜68より低くなった部分)9を僅かに設けておくとよい。絶縁性の支持膜68のキャビティ1内側の部分を高くさせて配設するには、図6に示すように、絶縁性の支持膜68の下部にダミー導体パターン69を形成するとよい。すなわち、予め、フレキシブル配線板20の最外層に導体パターンを形成する際に、キャビティ底面の側壁近傍となる位置に、ダミー導体パターン69を設けておくとよい。そして、その上に、ソルダーレジストにより絶縁性の支持膜68を配設するとよい。そうすることで、製造工程を増やすことなく、キャビティ1側壁近傍の傾斜を防止することができると共にキャビティ1内側に浸出する樹脂量を抑えることができる。
As shown in FIG. 6, the insulating
図7〜図8に示すように、絶縁性の支持膜68を配設するかわりに、下側プリント配線板20のキャビティ1底面となる面側のキャビティ側壁部近傍下部となる位置に導体バンプを突設して、絶縁層7となる未硬化のプリプレグ27に貫挿させて、支持部材66としてもよい。この支持部材66となる導体バンプは、図7に示すように、下側プリント配線板20の最上層のキャビティ側壁部近傍下部に形成されたダミーパターン69上に形設し、絶縁層を貫挿させて対向する上側プリント配線板10の最下層の導体パターン12に当接させて塑性変形させてもよい。この支持部材66となる導体バンプは、図8に示すように、下側プリント配線板20の最上層の側壁近傍下部の導体パターン22上に設け、対向する上側プリント配線板10の絶縁層11に当接又は没入させてもよい。また、支持部材66となる導体バンプの先端は、絶縁層7となる未硬化のプリプレグ27を貫通せずに、絶縁層7の途中でとどまっていてもよい。
As shown in FIGS. 7 to 8, instead of providing the insulating
このように、下側プリント配線板20のキャビティ1底面となる面側のキャビティ側壁近傍下部となる位置に突設する支持部材66は、層間接続しないダミーバンプとして設けることが好ましいが、層間接続導体としての通常の導体バンプを、キャビティ側壁部近傍の下部となる位置に突設することで、支持部材66としてもよい。キャビティ側壁下部近傍の配線パターンが複雑になった場合には、配線パターンの合間にダミーパターンやダミーバンプを設けることは困難となる。その場合には、層間接続導体としての通常の導体バンプを支持部材66として共用することが効果的である。
As described above, the
いずれにしても、支持部材66となる導体バンプは、上側プリント配線板10の最下層の導体パターンと下側プリント配線板20の最上層の導体パターンとの層間接続導体6となる導体バンプと同様の方法で同一工程にて、まとめて形成することができる。そうすることで、製造工程を増やすことなく、キャビティ1側壁近傍の傾斜を防止することができる。
In any case, the conductor bump serving as the
図9〜図12は、この多層プリント配線板100の製造方法として最適な実施形態の一例を説明するための模式的な断面図である。図において波線で示した部分の右側又は左側は、省略されていることを示している。
FIGS. 9-12 is typical sectional drawing for demonstrating an example of optimal embodiment as a manufacturing method of this multilayer printed
まず、図9に示すように、キャビティとなる窓(貫通穴)を設ける上側プリント配線板として、窓をあけていないリジッド配線板10を用意する。
First, as shown in FIG. 9, a
リジッド配線板10の構成は、必要な回路、電子部品を埋め込むのに必要な厚さ及び大きさ、モジュール基板として要求される厚さ(薄さ)及び大きさ、その他の設計事項を考慮して、適宜定められる。配線層は何層であってもよいが、予め、内層及び外層に導体パターンからなる配線層を形成し、層間接続導体で導通しておく。
The configuration of the
リジッド配線板10は、複数の配線層を有するリジッドプリント配線板として周知の材料及び方法により製造することができ、その材料や製造方法は特に限定されない。例えば、周知のスルーホール、レーザービアホールなどの層間接続法を用いたものでもよい。ここでは、一例として、B2it(登録商標)と呼ばれる例えば特開平06−342977号公報により知られる製法により、図9に模式的に示す4層の導体パターンを具備したリジッド配線板10を製造した。
The
図9において、符号11は、厚さ40〜60μmのガラス−エポキシ系プリプレグの硬化物である硬質な絶縁層、符号12は、厚さ18μmの電解銅箔を周知のフォトリソグラフィ技術を用いたパターニングにより形成された導体パターンである。符号13は、電解銅箔又は導体パターンの上に形成されたポリマータイプの銀系の導電性ペーストの硬化物からなる略円錐形(例えば底面の直径0.15mm、高さ60〜150μm)の導体バンプを、未硬化のプリプレグに貫挿させ、導体パターン12に当接させて、加圧加熱することにより、略円錐台形に塑性変形して固化した層間接続導体である。符号8はソルダーレジスト等の保護膜である。
In FIG. 9,
図2及び図9に示すように、リジッド配線板10の多層プリント配線板100として外層になる側(図面上側)は、実装用端子3となる導体パターン領域を残して、ソルダーレジスト等の保護膜8で被覆されている。また、リジッド配線板10のフレキシブル配線板20と接続される側(図面下側)には、絶縁層を介してフレキシブル配線板20と導通できるように、所定位置に接続ランド4が形成され、ソルダーレジスト等の保護膜8は形成されていない。電子部品を埋め込むキャビティ1となる貫通穴14を形成する領域には、導体パターン等は形成されていない。
As shown in FIGS. 2 and 9, the side (upper side of the drawing) of the
なお、層間接続導体13は、この例では、上記したように導体パターン12の所定位置に形成された略円錐形の導体バンプがリジッドな絶縁層11を貫通して対向する導体パターンに当接して塑性変形して固化したもので構成されている。これにより、スルーホール、レーザービアホールなど孔をあけてその内壁をめっきするタイプの層間接続法による場合に比べて、導体パターンの微細化に対応でき、製造工程も簡略化できるという利点がある。
In this example, the
次に、図10に示すように、このリジッド配線板10に、電子部品実装用のキャビティ1とするための所望の大きさ及び形状で、リジッド配線板10を貫通する窓(貫通穴)14をあける。この窓14は、ルーター加工、打ち抜き加工、ドリル加工、レーザー加工等によりあけることができる。粉塵の発生しにくい加工方法であることが好ましい。ここでは、一例として、ルーター加工により、リジッド配線板10に窓14をあけた。穴あけ後、例えばゴミ取りロール又は水洗などにより清掃し、リジッド配線板10の窓14の近傍に粉塵がない状態にした。
Next, as shown in FIG. 10, a window (through hole) 14 that penetrates the
一方、図11に示すように、リジッド配線板10、30の下側に積層されるフレキシブル配線板20を用意する。フレキシブル配線板20として、ここでは、リジッド配線板10、30と同じ幅で、かつ、リジッド配線板10とリジッド配線板30とを繋ぐのに必要十分な長さのものを用意した。そうすることで、図1に示す多層プリント配線板100の裏面側が全面的にフレキシブル配線板20となるため実質的に平坦になるので、フレキシブル配線板20とリジッド配線板10、30との積層一体化が容易になる。
On the other hand, as shown in FIG. 11, the
キャビティ1の底部を構成する下側プリント配線板としてのフレキシブル配線板の構成は、必要な回路、モジュール基板として要求される厚さ(薄さ)及び大きさ、その他の設計事項を考慮して、適宜定められる。下側プリント配線板の配線層は何層であってもよいが、下側プリント配線板には、予め、内層及び外層に導体パターンを形成しておく必要がある。配線層を複数にする場合には、各配線層間は、予め層間接続導体で導通しておく。
The configuration of the flexible printed circuit board as the lower printed circuit board that constitutes the bottom of the
キャビティ1の底部を構成するフレキシブル配線板20は、公知の材料や製造方法で製造することができ、その材料や製造方法は特に限定されない。ここでは、一例として、B2it(登録商標)と呼ばれる例えば特開平06−342977号公報により知られる製法により、図11に模式的に示す2層の導体パターンを具備したフレキシブル配線板20を製造した。
The
図11において、符号21は、硬化後にも通常のリジッド基板用のプリプレグよりも柔軟性を有する、フレキシブル基板用のプリプレグの硬化物からなるフレキシブルな絶縁層で、その厚さは40〜60μmである。符号22は、厚さ18μmの電解銅箔のパターニングにより形成された導体パターンである。符号23は、電解銅箔又は導体パターンの上に形成されたポリマータイプの銀系の導電性ペーストの硬化物からなる略円錐形(例えば底面の直径0.15mm、高さ60〜150μm)の導体バンプを、フレキシブルな絶縁層21に貫挿させ、導体パターン22に当接させて、加圧加熱することにより、略円錐台形に塑性変形して固化した層間接続導体である。符号8はソルダーレジスト等の保護膜である。
In FIG. 11, the code |
図2及び図11に示すように、フレキシブル配線板20の多層プリント配線板100として外層になる側(図面下側)は、実装用端子3となる導体パターン領域を残して、ソルダーレジスト等の保護膜8で被覆されている。また、フレキシブル配線板20のリジッド配線板10と接続される側(図面上側)には、絶縁層を介してリジッド配線板10と導通できるように、所定位置に接続ランド5が形成され、ソルダーレジスト等の保護膜8は形成されていない。
As shown in FIGS. 2 and 11, the side (lower side of the drawing) of the flexible printed
次に、フレキシブル配線板20とリジッド配線板10、30との層間接続導体とするため、用意した両面フレキシブル配線板20の一方の面の導体パターン22の所定位置(接続ランド5)に、略円錐形の導体バンプ26を形成した。すなわち、板厚150μmのステンレス又はアルミ合金等の材質からなる金属板の所定箇所に0.15mm径の穴を明けたメタルマスクを用意し、このメタルマスクをフレキシブル配線板20の片面側に位置決め配置して導電性ペーストを印刷し、この印刷された導電性ペーストの乾燥後、同一位置に再度印刷する方法で印刷を繰り返し、高さ60〜150μmの略円錐形の導体バンプ26を必要数まとめて形成した。ここで、導体バンプ26の底面の径及び高さは、この例には限定されず、配線間隔や貫通する絶縁層の厚さを考慮して適宜定められる。
Next, in order to obtain an interlayer connection conductor between the
一方、リジッド配線板10、30とフレキシブル配線板20との間の接着性絶縁層7とするため、厚さ40〜60μmの未硬化のプリプレグ27を用意した。プリプレグ27は、フレキシブル基板20のリジッド配線板10と積層される領域及びリジッド配線板10と積層される領域に対応する大きさ及び形状のものを用意すればよい。したがって、プリプレグ27にも、リジッド配線板10と同様に、予め、ルーター加工等で窓(貫通穴)を形成した。
On the other hand, an
ここで、プリプレグ27は、例えば、ガラス繊維、アラミド繊維などの有機繊維の不織布、紙等の基材に、電気絶縁性及び熱融着性を有する未硬化の合成樹脂を含浸させたフィルム状のシートである。プリプレグ27としては、通常のリジッド基板の絶縁層と同様に、流動性の低い樹脂を含浸させたノンフロータイプのガラス−エポキシ系のプリプレグを用いることができる。
Here, the
次に、図12に示すように、導体バンプ26の上にこのプリプレグ27を当接させ、アルミ箔及びゴムシートを介して、たとえば100℃に保持した熱板の間に配置し、1MPaで1分間ほど加熱加圧することにより、導体バンプ26の先端をこのプリプレグ27を貫挿させて、導体バンプ26の先端がこのプリプレグ27から突き出したフレキシブル配線板20を得た。
Next, as shown in FIG. 12, the
次に、図示を省略するが、導体バンプ26の先端がこのプリプレグ27から突き出したフレキシブル配線板20と、窓14をあけたリジッド配線板10とを、導体バンプ26の先端とリジッド配線板10の接続ランド4とが対向するように位置合わせして、積層配置し、ガラス転移温度以上の温度に保持した熱板の間に配置し、例えば2MPaで数十分〜1時間ほど加熱加圧した。硬化後、冷却してから取り出して、図1及び図2に示すキャビティ付き多層プリント配線板100を得た。
Next, although not shown in the figure, the
図1及び図2に示すキャビティ付き多層プリント配線板100は、以上のようにして製造される。
The multilayer printed
なお、上記において、層間接続導体や支持部材となる導体バンプとしては、たとえば銀、金、銅、半田粉などの導電性粉末、これらの合金粉末もしくは複合(混合)金属粉末と、たとえばポリカーボネート樹脂、ポリスルホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノール樹脂、ポリイミド樹脂などのバインダー成分とを混合して調製されたペースト状の導電性組成物(導電性ペースト)、あるいは導電性金属などで構成することができる。導体バンプを導電性組成物で形成する場合、たとえば比較的厚いメタルマスクを用いた印刷法により、アスペクト比の高いバンプを形成することができる。導電性金属で導体バンプを形成する手段としては、(a)ある程度形状もしくは寸法が一定の微小金属魂を、粘着剤層を予め設けておいた導電性金属層面に散布し、選択的に固着させる(このときマスクを配置して行ってもよい)、(b)電解銅箔面にめっきレジストを印刷・パターニングして、銅、錫、金、銀、半田などめっきして選択的に微小な金属柱(バンプ)を形成する、(c)導電性金属層面に半田レジストの塗布・パターニングして、半田浴に浸漬して選択的に微小な金属柱(バンプ)を形成する、(d)金属板の一部をレジストにて被覆し、エッチングして微小な金属バンプを形成する、などが挙げられる。ここで、導体バンプに相当する微小金属魂ないし微小な金属柱は、異種金属を組み合わせて成る多層構造、多層シェル構造でもよい。たとえば銅を芯にし表面を金や銀の層で被覆して耐酸化性を付与したり、銅を芯にし表面を半田層被覆して半田接合性をもたせたりしてもよい。なお、本発明において、導体バンプを導電性組成物で形成する場合には、めっき法などの手段で行う場合に較べて、さらに工程など簡略化し得るので、低コスト化の点で有効である。 In the above, as the conductor bumps serving as the interlayer connection conductor and the support member, for example, conductive powder such as silver, gold, copper, solder powder, alloy powder or composite (mixed) metal powder, for example, polycarbonate resin, It can be composed of a paste-like conductive composition (conductive paste) prepared by mixing a binder component such as a polysulfone resin, a polyester resin, a phenoxy resin, a phenol resin, or a polyimide resin, or a conductive metal. . When the conductive bump is formed of a conductive composition, the bump having a high aspect ratio can be formed by, for example, a printing method using a relatively thick metal mask. As means for forming a conductive bump with a conductive metal, (a) a fine metal soul having a certain shape or size is spread on a conductive metal layer surface on which an adhesive layer has been provided in advance, and is selectively fixed. (At this time, a mask may be arranged), (b) A plating resist is printed and patterned on the surface of the electrolytic copper foil, and copper, tin, gold, silver, solder, etc. are plated to selectively form a minute metal. Forming columns (bumps); (c) applying and patterning a solder resist on the surface of the conductive metal layer; and dipping in a solder bath to selectively form minute metal columns (bumps); (d) metal plate A part of the film is covered with a resist and etched to form a fine metal bump. Here, the fine metal soul or the fine metal pillar corresponding to the conductor bump may have a multilayer structure or a multilayer shell structure in which different metals are combined. For example, copper may be cored and the surface may be coated with a gold or silver layer to provide oxidation resistance, or copper may be cored and the surface may be coated with a solder layer to provide solder jointability. In the present invention, when the conductive bump is formed of a conductive composition, the process can be further simplified as compared with the case where the conductive bump is formed by means such as plating, which is effective in terms of cost reduction.
本実施形態では、上側プリント配線板として、2つのリジッド配線板をそれぞれ離間させて、キャビティ底部を構成するフレキシブル配線板20の上に積層配置した例を示した。これに限られず、上側プリント配線板としてのリジッド配線板は1つでもよい。すなわち、図面右側に示されたリジッド配線板30を備えない構成の多層リジッド−フレキシブル配線板であってもかまわない。また、配線層数はこれに限られるものではなく、他の層数であっても同様に実施できることはもちろんである。
In the present embodiment, as an upper printed wiring board, an example in which two rigid wiring boards are separated from each other and stacked on the
次に、キャビティ1底面の側壁近傍にキャビティ内外に跨って連続する導体パターンがある場合の実施形態について、図13〜図15を参照して説明する。上記の実施形態と共通する部分については、原則として同じ符号を付し、説明を省略する。
Next, an embodiment in the case where there is a conductor pattern continuous across the inside and outside of the cavity near the side wall of the bottom surface of the
図13は、この実施形態に係る多層プリント配線板200をキャビティ1側から見た平面図である。図14は、図13のC−C線に沿った垂直断面を模式的に示した断面図である。図15は、図13のD−D線に沿った垂直断面を模式的に示した断面図である。
FIG. 13 is a plan view of the multilayer printed
図13及び図14に示すように、この多層プリント配線板200の下側プリント配線板となっているフレキシブル配線板220には、キャビティ1底面の側壁近傍に、キャビティ内外に跨って連続する導体パターンが形成されている。それらの導体パターンの一部は実装用端子2としてキャビティ1内に露出している。その他の構成は、図1及び図2で示したのと同様である。製造方法も、上記の実施形態と同様である。
As shown in FIG. 13 and FIG. 14, the flexible printed
ここで、C−C線に沿った垂直断面においては、図14に示すように、キャビティ1底面のキャビティ側壁部近傍には、実装用端子2と連続した導体パターンが形成されているため、ソルダーレジスト8は配設されていない。しかし、実装用端子2と連続した導体パターンが形成されていない部分、例えば、D−D線に沿った垂直断面においては、図15に示すように、キャビティ1底面のキャビティ側壁部近傍には、その一部をキャビティ側壁下部に介在させて、ソルダーレジスト8からなる支持膜68が配設されている。この支持膜68により、キャビティ1側壁部近傍のリジッド配線板210及び絶縁層7(プリプレグ27)を支持することができ、キャビティ1側壁部近傍の傾斜を防止することができる。なお、図示を省略するが、このような、キャビティ内外に跨って連続する導体パターンが形成されている場合の実施形態においても、図5〜図8に例示したのと同様の構成にしてもよいことはもちろんである。すなわち、支持膜68を保護膜8と離間させて配設してもよく、支持膜のかわりに、導体バンプを下側プリント配線板上面のキャビティ1側壁部下部に突設してもよい。
Here, in the vertical cross section along the line CC, as shown in FIG. 14, a conductor pattern continuous with the mounting
次に、他の実施形態について、図16〜図18を参照して説明する。上記実施形態と共通する部分については、原則として同じ符号を付し、説明を省略する。 Next, another embodiment will be described with reference to FIGS. In principle, the same reference numerals are given to portions common to the above-described embodiment, and description thereof is omitted.
図16は、他の実施形態に係る多層プリント配線板300をキャビティ1側から見た平面図である。図17は、図16のE−E線に沿った垂直断面を模式的に示した断面図である。図18は、図16のF−F線に沿った垂直断面を模式的に示した断面図である。
FIG. 16 is a plan view of a multilayer printed
図16及び図17に示すように、この多層プリント配線板300は、上側プリント配線板、下側プリント配線板ともに、リジッド配線板を用いた例である。すなわち、この多層プリント配線板300は、電子部品を埋め込む開口部を有するキャビティ1を設けた上側プリント配線板である4層リジッド配線板310と開口部を設けていない下側プリント配線板である4層リジッド配線板320とが絶縁層7を介して積層一体化されたキャビティ付き8層リジッドプリント配線板である。上側プリント配線板310と下側プリント配線板320とは同じ外形を有している。キャビティ1底面には、4個の実装用端子2がキャビティ1内に露出している。その他の構成は、図1及び図2で示したのと同様である。製造方法も、上記の実施形態と同様である。
As shown in FIGS. 16 and 17, this multilayer printed
このようにリジッド配線板どうしを絶縁層を介して積層一体化する場合であっても、図18に示すように、キャビティ1底面の側壁部近傍には、その一部をキャビティ側壁下部に介在させて、ソルダーレジスト8からなる絶縁性の支持膜68が配設されている。この支持膜68により、キャビティ1側壁部近傍のリジッド配線板310及び絶縁層7(プリプレグ27)を支持することができ、キャビティ1側壁部近傍の傾斜を防止することができる。
Even when the rigid wiring boards are laminated and integrated through an insulating layer as described above, as shown in FIG. 18, a part of the rigid wiring boards is interposed in the cavity sidewall bottom portion near the cavity sidewall bottom portion. Thus, an insulating
図示を省略するが、この実施形態においても、図3〜図8に例示したのと同様の構成にしてもよいことはもちろんである。すなわち、図3に例示したのと同様に、支持膜68を、キャビティ1側壁部近傍下部の上側プリント配線板310と下側プリント配線板320とが積層されている部分にのみ介在させて配設してもよい。支持膜68を、図4と同様に保護膜8としてのソルダーレジストと連続して配設してもよく、図5、図6と同様に離間させて配設してもよい。支持膜68のかわりに、図7、図8と同様に導体バンプをキャビティ1側壁部下部に突設して支持部材66としてもよい。
Although illustration is omitted, it is needless to say that this embodiment may have the same configuration as that illustrated in FIGS. That is, as illustrated in FIG. 3, the
以上で述べてきたキャビティ側壁部近傍での上側プリント配線板の傾斜の問題と同様の問題は、例えばプリント配線板10の端部の側壁近傍でも問題となる場合があり、そのような場合は本発明の解決手段と同様の方法を適用できる。
The problem similar to the problem of the inclination of the upper printed wiring board in the vicinity of the cavity side wall described above may also be a problem in the vicinity of the side wall of the end of the printed
[その他]
図19〜図22は、本発明の実施形態に係る多層プリント配線板のキャビティ1内部に電子部品70を実装した様々な例を模式的に示した断面図である。
[Others]
19 to 22 are sectional views schematically showing various examples in which the
図19〜図22に示すように、キャビティ付き多層プリント配線板を製造した後、キャビティ1内には、電子部品70を実装することができる。キャビティ付き多層プリント配線板の具体的な構成や電子部品の接続方式は、これらの図に示すものに限られず、いろいろの態様をとり得る。
As shown in FIGS. 19 to 22, an
図19は、側面に複数の電極端子71を備えた電子部品70がキャビティ1内部に載置され、その電子部品70の各電極端子71が、キャビティ1底面に設けられた各実装用端子2に、半田ボール72により各々接続された例を示している。キャビティ1の底面には側壁部下部に跨ってソルダーレジスト8が配設されており、保護膜としての役割と共に、キャビティ側壁部近傍の傾斜を防止する支持膜としての役割を果たしている。本発明の多層プリント配線板は、このような構成で電子部品70をキャビティ1内に実装するためのものであってもよい。なお、半田ボール72に限らず、半田バンプ、導電性ペーストバンプ、その他のバンプ等で接続してもよいことはもちろんである。
In FIG. 19, an
図20は、一方の主面に複数の電極71を備えた電子部品70が、電極端子71面をキャビティ開口部側に向けてキャビティ1内部に載置され、その電子部品70の各電極端子71が、キャビティ1底面に設けられた各実装用端子2に、ボンディングワイヤ73により各々接続された例を示している。この例では、図13及び図14に示したのと同様に、キャビティ1の底面には側壁部下部とキャビティ内側に跨って導体パターン2が形設されているので、ソルダーレジスト8が配設されていない。しかし、この場合においても、図15及び図4〜図6に示すように、キャビティ側壁部近傍の他の部分には、下側プリント配線板上面には、キャビティ1の側壁部下部とキャビティ内側底面に跨ってソルダーレジスト等からなる支持膜が配設されている。もちろん、図7〜図8に示すように、下側プリント配線板上面のキャビティ側壁部近傍下部には、導体バンプ等からなる支持部材が突設されていてもよい。本発明の多層プリント配線板は、このような構成で電子部品70をキャビティ1内に実装するためのものであってもよい。
In FIG. 20, an
図21は、一方の主面に複数の電極端子71を備えた電子部品70が、電極端子71面をキャビティ開口部側に向けてキャビティ1内部に載置され、その電子部品70の各電極端子71が、リジッド配線板10の最外層のキャビティ側壁近傍に設けられた各実装用端子3に、ボンディングワイヤ73により各々接続された例を示している。この例のように、電子部品70の各電極端子71と接続される実装用端子はキャビティ1底面に設けられていなくてもよく、ソルダーレジストからなる保護膜8は、キャビティ底面内側のほうに連続して配設されていなくてもよい。その場合であっても、キャビティ底面の側壁近傍には、その一部をキャビティ側壁部下部に介在させて、ソルダーレジスト8からなる支持膜が配設されている。この支持膜を設けることにより、キャビティ側壁部近傍の傾斜を防止できる。もちろん、図7〜図8に示すように、下側プリント配線板上面のキャビティ側壁部近傍下部には、導体バンプ等からなる支持部材が突設されていてもよい。本発明の多層プリント配線板は、このような構成で電子部品70をキャビティ1内に実装するためのものであってもよい。
In FIG. 21, an
図22は、図19に示したようにキャビティ内に電子部品を実装した上で、キャビティ1の開口部を塞ぐように他の電子部品70を搭載し、その各電極端子71を、リジッド配線板10の最外層に設けられた各実装用端子3に、ボンディングワイヤ73により各々接続された例を示している。本発明の多層プリント配線板は、このような構成で電子部品を接続するものであってもよい。
In FIG. 22, after mounting electronic components in the cavity as shown in FIG. 19, another
キャビティ内に実装される電子部品の接続方法は、これらに限られず、いろいろの形態を採ることができる。 The connection method of the electronic component mounted in the cavity is not limited to these, and can take various forms.
上記説明したように、キャビティ内に実装される電子部品の構成やその接続方法はいろいろの形態を採り得るが、いずれの場合であっても、キャビティ側壁部近傍下部には、ソルダーレジスト等からなる絶縁性の支持膜又は導体バンプからなる支持部材が配設されている。したがって、キャビティ側壁部近傍の傾斜を防止することができる。 As described above, the configuration of the electronic components mounted in the cavity and the connection method thereof can take various forms, but in any case, the lower part near the cavity side wall is made of a solder resist or the like. A support member made of an insulating support film or a conductor bump is disposed. Therefore, the inclination near the cavity side wall can be prevented.
1…キャビティ、1a…キャビティ内側壁、2,3…実装用端子、4,5…接続ランド、6…導体バンプ(層間接続導体)、7…プリプレグの硬化物(絶縁層)、8…ソルダーレジスト、9…間隙部、10…リジッド配線板(上側プリント配線板)、11…硬質な絶縁層、20…フレキシブル基板(下側プリント配線板)、21…柔軟な絶縁層、12,22,32,912…導体パターンからなる配線層、13,23,33…層間接続導体、14…窓(貫通穴)、26…導体バンプ、27…未硬化のプリプレグ、66…支持部材(バンプ)、68…支持膜(ソルダーレジスト)、69…ダミーパターン、70…電子部品、71…電極端子、72…半田ボール、73…ボンディングワイヤ、100,200,300…キャビティ付き多層プリント配線板。
DESCRIPTION OF
Claims (6)
前記キャビティの前記底面上から、前記絶縁層と前記下側プリント配線板との間の一部まで延在するように、絶縁膜がさらに設けられていること
を特徴とする多層プリント配線板。 And the upper printed wiring board spaced through holes serving as the cavities for the electronic component mounting, a multilayer of a lower printed wiring board constituting the bottom surface of the cavity is the product layer through the insulating layer so as to integrate A printed wiring board,
An insulating film is further provided so as to extend from the bottom surface of the cavity to a part between the insulating layer and the lower printed wiring board.
前記キャビティの前記底面の近傍において、前記絶縁層に没入されるように前記下側プリント配線板上に突設された導体バンプをさらに有すること
を特徴とする多層プリント配線板。 And the upper printed wiring board spaced through holes serving as the cavities for the electronic component mounting, a multilayer of a lower printed wiring board which constitutes the bottom of the cavity is the product layer through the insulating layer so as to integrate A printed wiring board,
Before in the vicinity of the bottom surface of the crisis Yabiti, multilayer printed wiring board, characterized in further Yusuke Rukoto the conductor bumps projecting from the lower printed circuit board so as to be immersed in the insulating layer.
前記層間接続導体が、前記導体バンプと同じ材質であること
を特徴とする請求項4記載の多層プリント配線板。 Further comprising an interlayer connection conductor provided through the insulating layer to electrically connect the upper printed wiring board and the lower printed wiring board;
The interlayer connection conductor is made of the same material as the conductor bump.
The multilayer printed wiring board according to claim 4 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006087566A JP4935139B2 (en) | 2006-03-28 | 2006-03-28 | Multilayer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006087566A JP4935139B2 (en) | 2006-03-28 | 2006-03-28 | Multilayer printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266196A JP2007266196A (en) | 2007-10-11 |
JP4935139B2 true JP4935139B2 (en) | 2012-05-23 |
Family
ID=38638909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006087566A Expired - Fee Related JP4935139B2 (en) | 2006-03-28 | 2006-03-28 | Multilayer printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935139B2 (en) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8350388B2 (en) | 2007-11-01 | 2013-01-08 | Dai Nippon Printing Co., Ltd. | Component built-in wiring board and manufacturing method of component built-in wiring board |
JP2009111307A (en) * | 2007-11-01 | 2009-05-21 | Dainippon Printing Co Ltd | Wiring board with built-in components |
JP5176500B2 (en) * | 2007-11-22 | 2013-04-03 | 大日本印刷株式会社 | Component built-in wiring board, method of manufacturing component built-in wiring board |
JP5186927B2 (en) * | 2008-01-18 | 2013-04-24 | パナソニック株式会社 | 3D printed circuit board |
JP5251212B2 (en) * | 2008-03-31 | 2013-07-31 | パナソニック株式会社 | 3D printed circuit board |
TWI392404B (en) | 2009-04-02 | 2013-04-01 | Unimicron Technology Corp | Circuit board and manufacturing method thereof |
US20120012371A1 (en) * | 2009-04-02 | 2012-01-19 | Panasonic Corporation | Manufacturing method for circuit board, and circuit board |
JP2010267845A (en) * | 2009-05-15 | 2010-11-25 | Dainippon Printing Co Ltd | Component built-in wiring board and method of manufacturing the component built-in wiring board |
TWI399140B (en) | 2009-06-12 | 2013-06-11 | Unimicron Technology Corp | Fabricating method of embedded package structure |
CN102860144B (en) * | 2010-02-12 | 2016-03-02 | Lg伊诺特有限公司 | There is PCB and the manufacture method thereof in chamber |
US8519270B2 (en) | 2010-05-19 | 2013-08-27 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
KR101775150B1 (en) | 2010-07-30 | 2017-09-05 | 삼성전자주식회사 | Multi-layered laminates package and method for manufacturing the same |
JP2012089568A (en) * | 2010-10-15 | 2012-05-10 | Murata Mfg Co Ltd | Organic multilayer substrate and manufacturing method therefor |
US8735739B2 (en) | 2011-01-13 | 2014-05-27 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP6118170B2 (en) * | 2013-05-10 | 2017-04-19 | 日本特殊陶業株式会社 | Multilayer ceramic substrate and manufacturing method thereof |
JP2015138957A (en) * | 2014-01-24 | 2015-07-30 | クローバー電子工業株式会社 | Manufacturing method of multi-layer printed wiring board |
KR102123813B1 (en) * | 2017-08-23 | 2020-06-18 | 스템코 주식회사 | Flexible printed circuit boards and fabricating method of the same |
KR102501905B1 (en) * | 2017-11-09 | 2023-02-21 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
JP7066603B2 (en) * | 2018-12-20 | 2022-05-13 | 京セラ株式会社 | Wiring board and mounting structure |
CN113747661B (en) * | 2020-05-29 | 2023-01-17 | 庆鼎精密电子(淮安)有限公司 | Circuit board with embedded electronic element and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259646A (en) * | 1992-03-10 | 1993-10-08 | Toshiba Corp | Manufacture of printed wiring board |
JPH08130372A (en) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Works Ltd | Manufacture of multilayer printed wiring board |
JPH0982837A (en) * | 1995-09-20 | 1997-03-28 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor package |
JP3985782B2 (en) * | 2003-12-10 | 2007-10-03 | 松下電器産業株式会社 | Multilayer printed wiring board and manufacturing method thereof |
JP4304117B2 (en) * | 2004-04-21 | 2009-07-29 | 日本メクトロン株式会社 | Multilayer circuit board and manufacturing method thereof |
-
2006
- 2006-03-28 JP JP2006087566A patent/JP4935139B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007266196A (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935139B2 (en) | Multilayer printed wiring board | |
JP5034289B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP5168838B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP5082321B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
EP2592915B1 (en) | Manufacturing method for laminated wiring board | |
US20060180344A1 (en) | Multilayer printed wiring board and process for producing the same | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
JPWO2007046459A1 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JPWO2007135737A1 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2008159973A (en) | Electronic component module and circuit board with built-in components incorporating the module | |
JP4863076B2 (en) | Wiring board and manufacturing method thereof | |
JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
JP4538513B2 (en) | Manufacturing method of multilayer wiring board | |
JP2004311786A (en) | Wiring board, multilayer wiring board, process for producing wiring board, and process for producing multilayer wiring board | |
JP2014204088A (en) | Multilayer wiring board and method of manufacturing the same | |
JP5621311B2 (en) | Circuit board manufacturing method | |
JP4330855B2 (en) | Wiring board manufacturing method | |
JP3549063B2 (en) | Manufacturing method of printed wiring board | |
JPH0786749A (en) | Manufacture of printed-wiring board | |
JP5408754B1 (en) | Multilayer wiring board and manufacturing method thereof | |
JP6028256B2 (en) | Component built-in substrate and manufacturing method thereof | |
JP5003226B2 (en) | Electrolytic capacitor sheet, wiring board, and manufacturing method thereof | |
KR20120124845A (en) | Fabricating method of printed circuit board | |
JP4978709B2 (en) | Electronic component built-in wiring board | |
JP2007116188A (en) | Multi-layer printed wiring board and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |