JP4934972B2 - Field effect transistor - Google Patents

Field effect transistor Download PDF

Info

Publication number
JP4934972B2
JP4934972B2 JP2005064805A JP2005064805A JP4934972B2 JP 4934972 B2 JP4934972 B2 JP 4934972B2 JP 2005064805 A JP2005064805 A JP 2005064805A JP 2005064805 A JP2005064805 A JP 2005064805A JP 4934972 B2 JP4934972 B2 JP 4934972B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
insulating layer
gate insulating
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005064805A
Other languages
Japanese (ja)
Other versions
JP2005303271A (en
Inventor
良正 酒井
晋司 荒牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2005064805A priority Critical patent/JP4934972B2/en
Publication of JP2005303271A publication Critical patent/JP2005303271A/en
Application granted granted Critical
Publication of JP4934972B2 publication Critical patent/JP4934972B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果トランジスタに関し、更に詳しくは、ゲート絶縁層が特定の吸水量を有するポリマーを含有するゲート絶縁層である電界効果トランジスタに関する。 The present invention relates to a field effect transistor, and more particularly to a field effect transistor in which a gate insulating layer is a gate insulating layer containing a polymer having a specific water absorption amount.

支持基板上に、ゲート絶縁層と、該ゲート絶縁層により隔離されたゲート電極及び半導体層と、該半導体層に接して設けられたソース電極及びドレイン電極とを有する電界効果トランジスタにおいて、その半導体層、或いはゲート絶縁層として、従前のシリコン等の無機材料を用いた蒸着等による形成方法に比して、溶液の塗布による形成方法で層を形成し得る有機材料は、その層形成コスト面での優位性に加えて、ポリマー等の使用による軽量化、耐衝撃性の付与等が可能であることから注目されている。しかしながら、溶液の塗布による層形成においては、上層の形成時における下層の耐溶剤性が求められ、そのための材料の選択が重要になってくる。 In a field effect transistor having a gate insulating layer, a gate electrode and a semiconductor layer separated by the gate insulating layer, and a source electrode and a drain electrode provided in contact with the semiconductor layer on a supporting substrate, the semiconductor layer Or, as a gate insulating layer, an organic material capable of forming a layer by a formation method by application of a solution compared to a conventional formation method by vapor deposition using an inorganic material such as silicon, In addition to superiority, it has been attracting attention because it can be reduced in weight by using a polymer or the like, and can be given impact resistance. However, in the layer formation by application of a solution, the solvent resistance of the lower layer at the time of forming the upper layer is required, and selection of the material for that is important.

耐溶剤性の優れた有機材料としてポリイミドが提案され、例えば、非特許文献1には、ゲート絶縁層を、ポリイミド溶液の塗布、乾燥により形成した例が示されている。しかしながら、本発明者等の検討によると、そこに記載されるポリイミドは、耐吸水性が劣り、電界効果トランジスタのゲート絶縁層として、電界効果移動度とOn/Off比とを両立し得ず、更に、経時による低下等も認められ、それらの面での改良を要するものであることが判明した。
Chem.Mater.,Vol.9,No.6,1299−1301(1997)
Polyimide has been proposed as an organic material having excellent solvent resistance. For example, Non-Patent Document 1 shows an example in which a gate insulating layer is formed by applying and drying a polyimide solution. However, according to the study by the present inventors, the polyimide described therein has poor water absorption resistance, and as a gate insulating layer of a field effect transistor, it cannot achieve both field effect mobility and On / Off ratio, Further, a decrease with time was observed, and it was found that improvement in these aspects was required.
Chem. Mater. , Vol. 9, no. 6,1299-1301 (1997)

本発明は、前述の従来技術に鑑みてなされたものであって、従って、本発明は、溶液塗布による層形成が可能であって、且つ、電界効果トランジスタとしての電界効果移動度とOn/Off比とを両立し得たゲート絶縁層を有する電界効果トランジスタを提供することを目的とする。 The present invention has been made in view of the above-described prior art. Therefore, the present invention can form a layer by solution coating, and can provide field effect mobility and On / Off as a field effect transistor. An object of the present invention is to provide a field effect transistor having a gate insulating layer that can achieve both of the above ratios.

本発明者等は、前記課題を解決すべく種々検討を行った結果、特定の有機半導体層を用いた場合に、ゲート絶縁層に特定の吸水量を有するポリマーを含有させることにより、前記目的が達成できことを見出し本発明に到達したもので、従って、本発明は、支持基板上に、ゲート絶縁層と、該ゲート絶縁層により隔離されたゲート電極及び有機半導体層と、該有機半導体層に接して設けられたソース電極及びドレイン電極とを有する電界効果トランジスタであって、ゲート絶縁層が、以下に示されるいずれかの構成繰返し単位を有するポリイミド前駆体溶液の塗布、乾燥、及び加熱処理により形成され、且つ、吸水量が0.65mg/cm 以下の弗素原子含有ポリイミドを含有するゲート絶縁層であり、該有機半導体層がテトラベンゾポルフィリン又はその金属塩であることを特徴とする電界効果トランジスタ、を要旨とする。

Figure 0004934972
As a result of various studies to solve the above-mentioned problems, the present inventors have made the above object by adding a polymer having a specific water absorption amount to the gate insulating layer when a specific organic semiconductor layer is used. As a result, the present invention has been achieved. Accordingly, the present invention provides a gate insulating layer, a gate electrode and an organic semiconductor layer separated by the gate insulating layer, and an organic semiconductor layer on the supporting substrate. A field effect transistor having a source electrode and a drain electrode provided in contact with each other, wherein the gate insulating layer is formed by applying, drying , and heat-treating a polyimide precursor solution having any one of the structural repeating units shown below. And a gate insulating layer containing a fluorine atom-containing polyimide having a water absorption of 0.65 mg / cm 3 or less, wherein the organic semiconductor layer is tetrabenzoporphine. The gist of the present invention is a field effect transistor, characterized in that it is ilin or a metal salt thereof.
Figure 0004934972

本発明によれば、溶液塗布による層形成が可能であって、且つ、電界効果トランジスタとしての電界効果移動度とOn/Off比とを両立し得たゲート絶縁層を有する電界効果トランジスタを提供することができる。 According to the present invention, there is provided a field effect transistor having a gate insulating layer capable of forming a layer by application of a solution and having both field effect mobility and On / Off ratio as a field effect transistor. be able to.

本発明の電界効果トランジスタを図面に基づいて説明すると、図1〜3は、各々、本発明の電界効果トランジスタの一実施例を示す縦断面図であり、図1〜3において、本発明の電界効果トランジスタは、支持基板1上に、ゲート絶縁層3と、該ゲート絶縁層3により隔離されたゲート電極2及び有機半導体層4と、該有機半導体層4に接して設けられたソース電極5及びドレイン電極6とを有してなり、その構造は特に限定されず、代表的には、図1に示されるボトムゲート・ボトムコンタクト型、図2に示されるボトムゲート・トップコンタクト型、図3に示されるトップゲート・ボトムコンタクト型等が挙げられる。 The field effect transistor of the present invention will be described with reference to the drawings. FIGS. 1 to 3 are longitudinal sectional views showing one embodiment of the field effect transistor of the present invention. The effect transistor includes a gate insulating layer 3, a gate electrode 2 and an organic semiconductor layer 4 separated by the gate insulating layer 3, a source electrode 5 provided in contact with the organic semiconductor layer 4, The drain electrode 6 is included, and its structure is not particularly limited. Typically, the bottom gate / bottom contact type shown in FIG. 1, the bottom gate / top contact type shown in FIG. Examples include the top gate / bottom contact type shown.

<ゲート絶縁層>
電界効果トランジスタにおいて、ゲート絶縁層は、ソース電極及びドレイン電極とゲート電極のオーバーラッピング領域、並びにゲート電極上のチャネル領域が電気的絶縁領域として維持する機能を有するものである。尚、ここで、電気的絶縁とは、電気伝導度が10-9S/cm以下のことを言う。
<Gate insulation layer>
In a field effect transistor, a gate insulating layer has a function of maintaining an overlapping region of a source electrode, a drain electrode, and a gate electrode, and a channel region on the gate electrode as an electrically insulating region. Here, “electrical insulation” means that the electric conductivity is 10 −9 S / cm or less.

そして、本発明においては、そのゲート絶縁層が、溶液の塗布、乾燥により形成され、且つ、吸水量が0.65mg/cm3 以下のポリマーを含有するゲート絶縁層であることを必須とし、吸水量が0.60mg/cm3 以下のものが好ましく、0.55mg/cm3 以下のものが更に好ましい。特に好ましくは0.50mg/cm3 以下、最も好ましくは0.45mg/cm3 以下である。吸水量が前記範囲超過では、電界効果トランジスタとしての電界効果移動度とOn/Off比とを両立し得ないこととなる。尚、ここで、吸水量は、ポリマー溶液の塗布、乾燥により形成された薄膜について、カールフィッシャー法により測定したものである。 In the present invention, it is essential that the gate insulating layer is a gate insulating layer formed by application and drying of a solution and containing a polymer having a water absorption amount of 0.65 mg / cm 3 or less. preferably it has an amount of 0.60 mg / cm 3 or less, more preferably from 0.55 mg / cm 3 or less. Particularly preferred is 0.50 mg / cm 3 or less, and most preferred is 0.45 mg / cm 3 or less. If the amount of water absorption exceeds the above range, the field effect mobility as the field effect transistor and the On / Off ratio cannot be compatible. Here, the amount of water absorption is measured by the Karl Fischer method for a thin film formed by applying and drying a polymer solution.

本発明において、そのポリマーとしては、ポリイミドが好ましい。ポリイミドは、テトラカルボン酸二無水物とジアミンとの開環重付加反応によってポリイミドの前駆体であるポリアミド酸を重合し、更に脱水環化することにより得られるものであり、本発明においては、そのテトラカルボン酸二無水物とジアミンが共に脂肪族化合物である脂肪族ポリイミド、及び、そのテトラカルボン酸二無水物とジアミンが共に芳香族化合物である芳香族ポリイミド等のいずれも用いられる。例えば、前者脂肪族ポリイミドは、絶縁層が10〜200nm程度の薄膜で、高い誘電率が要求されない場合に適し、又、後者芳香族ポリイミドは、絶縁層が200nmより厚い膜で、高い誘電率が要求される場合に適する。又、そのテトラカルボン酸二無水物又は/及びジアミンが弗素原子を含有する弗素原子含有ポリイミドが好ましい。 In the present invention, the polymer is preferably polyimide. Polyimide is obtained by polymerizing polyamic acid, which is a precursor of polyimide, by ring-opening polyaddition reaction of tetracarboxylic dianhydride and diamine, and further dehydrating and cyclizing. In the present invention, Any of an aliphatic polyimide in which both tetracarboxylic dianhydride and diamine are aliphatic compounds and an aromatic polyimide in which both of the tetracarboxylic dianhydride and diamine are aromatic compounds are used. For example, the former aliphatic polyimide is suitable when the insulating layer is a thin film having a thickness of about 10 to 200 nm and a high dielectric constant is not required, and the latter aromatic polyimide is a film having an insulating layer thicker than 200 nm and has a high dielectric constant. Suitable when required. Further, a fluorine atom-containing polyimide in which the tetracarboxylic dianhydride or / and diamine contains a fluorine atom is preferable.

又、その弗素原子含有ポリイミドにおいて、弗素原子の含有率は、ポリイミド全量に対して、5重量%以上であるのが好ましく、10重量%以上であるのが更に好ましい。尚、ここで、弗素原子含有率とは、弗素原子を含有する構成繰返し単位は無論、共重合或いは混合等によって弗素原子を含有しないポリイミドを含有する場合における弗素原子を含有しない構成繰返し単位も含めた全量の平均値を言うこととする。又、構成繰返し単位には、例えば、水酸基、アミノ基、カルバモイル基、スルホ基、スルファモイル基、及び、活性水素、プロトン遊離水素等を出し得る基等の極性基を有さないのが好ましく、有しているとしても、構成繰返し単位当たりの平均個数として、1個以下であるのが好ましい。ゲート絶縁層に含有されるポリマーが極性基を有する場合、該層中及び層表面に水分の付着を引き起こし易くなり、それにより、例えば、後述するポリチオフェン等のπ共役系有機半導体材料においては、水分によりドーピングが起こり、オフ電流が増大する傾向となる。   In the fluorine atom-containing polyimide, the fluorine atom content is preferably 5% by weight or more, and more preferably 10% by weight or more based on the total amount of the polyimide. Here, the fluorine atom content means that the constitutional repeating unit containing a fluorine atom naturally includes a constitutional repeating unit not containing a fluorine atom in the case of containing a polyimide not containing a fluorine atom by copolymerization or mixing. Let's say the average value of all the quantities. The structural repeating unit preferably has no polar group such as a hydroxyl group, an amino group, a carbamoyl group, a sulfo group, a sulfamoyl group, and a group capable of producing active hydrogen, proton free hydrogen, etc. Even if it is, it is preferable that it is 1 or less as an average number per structural repeating unit. When the polymer contained in the gate insulating layer has a polar group, it tends to cause moisture adhesion in the layer and on the surface of the layer. For example, in a π-conjugated organic semiconductor material such as polythiophene described later, As a result, doping occurs and the off-current tends to increase.

本発明において、好適に用いられる弗素原子含有ポリイミドの構成繰返し単位の具体例を以下に示す。   Specific examples of the constitutional repeating unit of the fluorine atom-containing polyimide that is preferably used in the present invention are shown below.

Figure 0004934972
Figure 0004934972

Figure 0004934972
Figure 0004934972

Figure 0004934972
Figure 0004934972

Figure 0004934972
Figure 0004934972

尚、以上の具体例において、「R」は、例えば、以下の構造等を示し、又、「n」は、1〜25の整数である。   In the above specific examples, “R” represents, for example, the following structure and the like, and “n” is an integer of 1 to 25.

Figure 0004934972
Figure 0004934972

又、本発明におけるポリマーとしては、ガラス転移点が80℃以上であるのが好ましく、100℃以上であるのが更に好ましい。ガラス転移点が前記範囲より低いと、流動性が大きすぎて、他の層の積層時や加熱時に軟化してゲート絶縁層としての膜厚の不均一や表面の凹凸等が発生し易く、絶縁層を維持し難い傾向となる。尚、後述する支持基板等のゲート絶縁層形成時における下層を溶解しない溶媒に可溶で、且つ、有機半導体層等の上層の形成時における溶剤に侵食されない耐溶剤性を有することが望ましい。   Moreover, as a polymer in this invention, it is preferable that a glass transition point is 80 degreeC or more, and it is still more preferable that it is 100 degreeC or more. If the glass transition point is lower than the above range, the fluidity is too high, and softening during the lamination of other layers or heating to easily cause non-uniform film thickness or surface irregularities as a gate insulating layer. It tends to be difficult to maintain the stratum. In addition, it is desirable to have a solvent resistance that is soluble in a solvent that does not dissolve a lower layer when forming a gate insulating layer such as a support substrate, which will be described later, and that is not eroded by a solvent when forming an upper layer such as an organic semiconductor layer.

又、本発明において、前記ポリマーを含有するゲート絶縁層としては、ゲート電極への漏れ電流、電界効果トランジスタの低ゲート電圧駆動に関係することから、室温での電気伝導度が10-9S/cm以下であるのが好ましく、10-14 S/cm以下であるのが更に好ましく、又、比誘電率が2.0以上であるのが好ましく、2.5以上であるのが更に好ましい。 In the present invention, the gate insulating layer containing the polymer is related to the leakage current to the gate electrode and the low gate voltage driving of the field effect transistor, so that the electrical conductivity at room temperature is 10 −9 S / s. It is preferably cm or less, more preferably 10 −14 S / cm or less, and the relative dielectric constant is preferably 2.0 or more, more preferably 2.5 or more.

本発明における前記ゲート絶縁層は、例えば、スピンコーティング、溶液キャスティング、スタンプ印刷、スクリーン印刷、又はジェット印刷等の公知の方法で溶液処理し、乾燥させることにより形成される。   In the present invention, the gate insulating layer is formed by, for example, solution processing using a known method such as spin coating, solution casting, stamp printing, screen printing, or jet printing, followed by drying.

又、前記ゲート絶縁層の厚みは、4μm以下であるのが好ましく、2μm以下であるのが更に好ましく、1μm以下であるのが特に好ましい。又、0.01μm以上であるのが好ましく、0.1μm以上であるのが更に好ましく、0.2μm以上であるのが特に好ましい。   The thickness of the gate insulating layer is preferably 4 μm or less, more preferably 2 μm or less, and particularly preferably 1 μm or less. Further, it is preferably 0.01 μm or more, more preferably 0.1 μm or more, and particularly preferably 0.2 μm or more.

<支持基板>
本発明の電界効果トランジスタにおいて、前記ゲート絶縁層以外の構成材料自体には特に制限はなく、従来の電界効果トランジスタに用いられているものを用いることができる。
<Support substrate>
In the field effect transistor of the present invention, the constituent material itself other than the gate insulating layer is not particularly limited, and those used in conventional field effect transistors can be used.

本発明における支持基板の材料としては、電界効果トランジスタ及びその上に作成される表示素子、表示パネル等を支持できるものであればよく、公知のガラス、ポリシロキサン等の無機基板、及び各種有機ポリマー等の有機基板が挙げられるが、ポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリエーテルスルフォン、エポキシ樹脂、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸、ポリシルセスキオキサン、及びポリオレフィン等のビニル系ポリマー等の有機ポリマーが好適である。中で、ポリエチレンテレフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸等の縮合系ポリマーや、ポリビニルフェノール等の架橋体が耐熱性や耐溶剤性の点から好ましく、ポリエステル、ポリカーボネート、ポリイミド、ポリベンゾオキサゾールが更に好ましく、ポリエチレンテレフタレート等のポリエステル、又はポリイミドが特に好ましい。尚、支持基板の材料としては、これらポリマー同士のブレンド物であってもよく、又、必要に応じて、充填材、添加剤等を含んでいてもよい。 As a material for the support substrate in the present invention, any material can be used as long as it can support a field-effect transistor and a display element, a display panel, and the like formed thereon, known inorganic substrates such as glass and polysiloxane, and various organic polymers. Organic substrates such as polyester, polycarbonate, polyimide, polyamide, polyether sulfone, epoxy resin, polybenzoxazole, polybenzothiazole, polyparabanic acid, polysilsesquioxane, and vinyl polymers such as polyolefin, etc. Organic polymers are preferred. Among them, polyesters such as polyethylene terephthalate, polycarbonate, polyimide, polyamide, polybenzoxazole, polybenzothiazole, polyparabanic acid and other condensed polymers, and crosslinked products such as polyvinylphenol are preferable from the viewpoint of heat resistance and solvent resistance, Polyester, polycarbonate, polyimide, and polybenzoxazole are more preferable, and polyester such as polyethylene terephthalate or polyimide is particularly preferable. In addition, as a material of a support substrate, the blend of these polymers may be sufficient, and a filler, an additive, etc. may be included as needed.

又、支持基板の材料としては、ガラス転移点が40℃以上であるのが好ましい。ガラス転移点が40℃より低いと、流動性が大きすぎて、他の層の積層時や加熱時に軟化して基板を維持し難い傾向となる。又、線膨張係数が25×10-5cm/cm・℃以下であるのが好ましく、10×10-5cm/cm・℃以下であるのが更に好ましい。線膨張係数が25×10-5cm/cm・℃より大きいと、支持基板製造時の熱処理において寸法変化を起こし易く、電界効果トランジスタとしてトランジスタ性能が安定しない傾向となる。又、電界効果トランジスタ作製時の使用溶媒に対して耐溶剤性を示すものが好ましく、前記ゲート絶縁層や電極との密着性が高いものが好ましい。 Moreover, as a material of a support substrate, it is preferable that a glass transition point is 40 degreeC or more. When the glass transition point is lower than 40 ° C., the fluidity is too high, and it tends to be difficult to maintain the substrate by being softened when other layers are laminated or heated. The linear expansion coefficient is preferably 25 × 10 −5 cm / cm · ° C. or lower, more preferably 10 × 10 −5 cm / cm · ° C. or lower. If the linear expansion coefficient is greater than 25 × 10 −5 cm / cm · ° C., dimensional changes are likely to occur during heat treatment during the production of the support substrate, and the transistor performance tends to be unstable as a field effect transistor. In addition, those exhibiting solvent resistance with respect to the solvent used in the production of the field effect transistor are preferable, and those having high adhesion to the gate insulating layer and the electrode are preferable.

又、前記支持基板の厚みは、10mm以下であるのが好ましく、2mm以下であるのが更に好ましく、1mm以下であるのが特に好ましい。又、0.01mm以上であるのが好ましく、0.05mm以上であるのが更に好ましい。例えば、有機ポリマーの基板の場合は、0.05〜0.1mm程度とし、ガラス、シリコン等の基板の場合は、0.1〜10mm程度とするのが好ましい。 The thickness of the support substrate is preferably 10 mm or less, more preferably 2 mm or less, and particularly preferably 1 mm or less. Moreover, it is preferable that it is 0.01 mm or more, and it is still more preferable that it is 0.05 mm or more. For example, in the case of an organic polymer substrate, the thickness is preferably about 0.05 to 0.1 mm, and in the case of a substrate such as glass or silicon, the thickness is preferably about 0.1 to 10 mm.

<有機半導体層>
本発明における有機半導体層を構成する有機半導体としては、π共役系の低分子及び高分子であれば、公知のもののいずれをも用いることができ、例えば、可溶性のペンタセン、置換基を有するオリゴチオフェン、ビスジチエノチオフェン、置換基を有するジアルキルアントラジチオフェン、可溶性のフラーレン、フタロシアニンやポルフィリン等の大環状化合物等のπ共役系低分子、及び、レジオレギュラーポリ(3- ヘキシルチオフェン)に代表されるレジオレギュラーポリ(3- アルキルチオフェン)、ポリ- 9,9’- ジアルキルフルオレンコビチオフェン等のπ共役系共重合体等のπ共役系高分子が挙げられる。大環状化合物としては銅フタロシアニン、パーフルオロ銅フタロシアニン、テトラベンゾポルフィリン及びその金属塩が挙げられる。
<Organic semiconductor layer>
As the organic semiconductor constituting the organic semiconductor layer in the present invention, any known one can be used as long as it is a π-conjugated low-molecular or high-molecular compound, such as soluble pentacene, a substituted oligothiophene having a substituent. Bisdithienothiophene, dialkylanthradithiophene having a substituent, soluble fullerene, π-conjugated small molecules such as macrocyclic compounds such as phthalocyanine and porphyrin, and regioregular poly (3-hexylthiophene) And π-conjugated polymers such as π-conjugated copolymers such as regioregular poly (3-alkylthiophene) and poly-9,9′-dialkylfluorenecobithiophene. Examples of macrocyclic compounds include copper phthalocyanine, perfluoro copper phthalocyanine, tetrabenzoporphyrin, and metal salts thereof.

これらπ共役系低分子及び高分子の中でも、有機半導体層としての、ソース電極−ドレイン電極方向の電気伝導度が10-4S/cm以下、10-12 S/cm以上を示すものが好ましく、10-6S/cm以下、10-11 S/cm以上を示すものが更に好ましく、10-7S/cm以下、10-10 S/cm以上を示すものが特に好ましい。又、これらπ共役系低分子及び高分子の中でも、有機半導体層としての、電界効果移動度とソース電極−ドレイン電極方向の電気伝導度、及び電荷素量から求めたキャリア密度が107 /cm3 以上、1018/cm3 以下を示すものが好ましく、108 /cm3 以上、1017/cm3 以下を示すものが更に好ましい。又、これらπ共役系低分子及び高分子の中でも、有機半導体層としての、電界効果移動度の室温以下での温度依存性から求められる電荷移動に要する活性化エネルギーが0.2eV以下を示すものが好ましく、0.1eV以下を示すものが更に好ましい。 Among these π-conjugated low molecules and polymers, those having an electric conductivity in the source electrode-drain electrode direction of 10 −4 S / cm or less and 10 −12 S / cm or more as the organic semiconductor layer are preferable, What shows 10 < -6 > S / cm or less, 10 < -11 > S / cm or more is still more preferable, What shows 10 < -7 > S / cm or less, 10 < -10 > S / cm or more is especially preferable. Among these π-conjugated low molecules and polymers, the carrier density obtained from the field effect mobility, the electric conductivity in the direction of the source electrode and the drain electrode, and the elementary charge is 10 7 / cm as the organic semiconductor layer. Those showing 3 or more and 10 18 / cm 3 or less are preferred, and those showing 10 8 / cm 3 or more and 10 17 / cm 3 or less are more preferred. Among these π-conjugated low molecular weight and high molecular weight polymers, the activation energy required for charge transfer, which is obtained from the temperature dependence of the field effect mobility at room temperature or lower, as an organic semiconductor layer is 0.2 eV or lower. And those showing 0.1 eV or less are more preferred.

本発明における前記有機半導体層は、例えば、スピンコーティング、スタンプ印刷、スクリーン印刷、又はジェット印刷等の公知の方法で溶液処理し、乾燥させることにより形成される。   The organic semiconductor layer in the present invention is formed, for example, by subjecting it to solution treatment and drying by a known method such as spin coating, stamp printing, screen printing, or jet printing.

又、前記有機半導体層の膜厚は、1nm以上であるのが好ましく、10nm以上であるのが更に好ましい。又、10μm以下であるのが好ましく、1μm以下であるのが更に好ましく、500nm以下であるのが特に好ましい。 Further, the film thickness of the organic semiconductor layer is preferably 1 nm or more, and more preferably 10 nm or more. Further, it is preferably 10 μm or less, more preferably 1 μm or less, and particularly preferably 500 nm or less.

<ゲート電極、ソース電極、ドレイン電極>
本発明におけるゲート電極、ソース電極、ドレイン電極の構成材料としては、導電性を示すものであればよく、公知のもののいずれをも用いることができ、例えば、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属、InO2 、SnO2 、ITO等の導電性金属酸化物、樟脳スルホン酸がドープされたポリアニリン、パラトルエンスルホン酸がドープされたポリエチレンジオキシチオフェン等の、ドープされた導電性高分子、及び、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散されてなる導電性複合材料等が挙げられる。
<Gate electrode, source electrode, drain electrode>
As a constituent material of the gate electrode, the source electrode, and the drain electrode in the present invention, any material may be used as long as it exhibits conductivity, and any known material can be used, for example, platinum, gold, aluminum, chromium, nickel, Metals such as copper, titanium, magnesium, calcium, barium and sodium, conductive metal oxides such as InO 2 , SnO 2 and ITO, polyaniline doped with camphor sulfonic acid, polyethylene dioxy doped with paratoluene sulfonic acid Examples thereof include a conductive composite material in which a doped conductive polymer such as thiophene, carbon black, graphite powder, metal fine particles, and the like are dispersed in a binder.

本発明におけるゲート電極、ソース電極、ドレイン電極は、例えば、真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等により形成され、又、そのパターンニング方法としては、例えば、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれらの手法を複数組み合わせた手法等が挙げられる。又、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを形成することも可能である。   The gate electrode, the source electrode, and the drain electrode in the present invention are formed by, for example, a vacuum deposition method, a sputtering method, a coating method, a printing method, a sol-gel method, and the patterning method is, for example, photoresist patterning. And photolithographic methods that combine etching with etchant and reactive plasma, printing methods such as inkjet printing, screen printing, offset printing, letterpress printing, soft lithography methods such as microcontact printing methods, and these methods A method combining a plurality of methods may be used. It is also possible to directly form a pattern by irradiating an energy beam such as a laser or an electron beam to remove the material or changing the conductivity of the material.

これらゲート電極、ソース電極、ドレイン電極の厚みは、0.01μm以上であるのが好ましく、0.02μm以上であるのが更に好ましい。又、2μm以下であるのが好ましく、1μm以下であるのが更に好ましい。 The thickness of these gate electrode, source electrode, and drain electrode is preferably 0.01 μm or more, and more preferably 0.02 μm or more. Moreover, it is preferable that it is 2 micrometers or less, and it is still more preferable that it is 1 micrometer or less.

尚、ソース電極、ドレイン電極は、ソース電極−ドレイン電極間距離(チャンネル長さL)を通常100μm以下、好ましくは50μm以下とし、チャンネル幅Wを通常2,000μm以下、好ましくは500μm以下とし、L/Wを通常0.1以下、好ましくは0.05以下として形成される。   The source electrode and drain electrode have a source electrode-drain electrode distance (channel length L) of usually 100 μm or less, preferably 50 μm or less, and a channel width W of usually 2,000 μm or less, preferably 500 μm or less. / W is usually 0.1 or less, preferably 0.05 or less.

<その他の層>
本発明の電界効果トランジスタの基本的な構造は、以上の前記支持基板上に、前記ゲート絶縁層と、該ゲート絶縁層により隔離された前記ゲート電極及び前記有機半導体層と、該有機半導体層に接して設けられた前記ソース電極及び前記ドレイン電極と有するものであり、その代表的な構造例としては図1〜3に示すようなものが挙げられるが、本発明の電界効果トランジスタは、図1〜3に示す構造の電界効果トランジスタに何ら限定されず、前記の層以外の層が更に形成されていてもよい。
<Other layers>
The basic structure of the field effect transistor of the present invention includes the gate insulating layer, the gate electrode and the organic semiconductor layer separated by the gate insulating layer, and the organic semiconductor layer on the support substrate. The source electrode and the drain electrode provided in contact with each other, and typical examples of the structure include those shown in FIGS. 1 to 3, and the field effect transistor of the present invention is shown in FIG. It is not limited to the field effect transistor having the structure shown in -3, and a layer other than the above layers may be further formed.

例えば、図1、図2に示される電界効果トランジスタのように、有機半導体層が表出している電界効果トランジスタにあっては、有機半導体層に対する外気の影響を最小限にするために、その上に更に保護層が形成されていてもよく、その場合、保護層の材料としてはエポキシ樹脂、アクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール等の有機ポリマーや酸化珪素、窒化珪素、酸化アルミニウム等の酸化物や窒化物等の無機物が挙げられる。尚、保護層の形成方法としては、塗布法や真空蒸着法等が挙げられる。   For example, in a field effect transistor exposed by an organic semiconductor layer, such as the field effect transistor shown in FIGS. 1 and 2, in order to minimize the influence of outside air on the organic semiconductor layer, Further, a protective layer may be formed. In this case, the protective layer material is an organic polymer such as epoxy resin, acrylic resin, polyurethane, polyimide, polyvinyl alcohol, or oxide such as silicon oxide, silicon nitride, or aluminum oxide. And inorganic materials such as nitrides. In addition, as a formation method of a protective layer, the apply | coating method, a vacuum evaporation method, etc. are mentioned.

<電界効果トランジスタ>
本発明の電界効果トランジスタは、電界効果移動度が10-3cm2 /Vs以上を有するのが好ましく、10-2cm2 /Vs以上を有するのが更に好ましい。又、On/Off比は、アプリケーションに依存するが、一般的には、102 以上を有するのが好ましく、103 以上を有するのが更に好ましく、104 以上を有するのが特に好ましい。
<Field effect transistor>
The field effect transistor of the present invention preferably has a field effect mobility of 10 −3 cm 2 / Vs or more, and more preferably 10 −2 cm 2 / Vs or more. The On / Off ratio depends on the application, but generally it is preferably 10 2 or more, more preferably 10 3 or more, and particularly preferably 10 4 or more.

以下、本発明を実施例により更に具体的に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the following examples unless it exceeds the gist.

実施例1
耐熱ガラス板(フルウチ化学社製、2.5cm×2.5cm)を支持基板とし、この上を幅1.2mmのシャドーマスクで覆い、真空蒸着機(ウルバック社製「EX−400」)にて、真空度を10-6Torrとして、アルミニウムを1,000Åの厚さで蒸着することによりゲート電極を形成した。この上に、5重量%濃度でN−メチルピロリドンに溶解させ、0.2μmのフィルターで濾過した以下の示すポリイミド前駆体(ポリイミドとしての弗素原子含有率30重量%)溶液を2ml展開し、3,000rpmで120秒間スピンコートし、乾燥させた後、150℃で10分間、200℃で2時間、及び300℃で6時間の加熱処理を行うことにより、ボリイミドからなるゲート絶縁層を形成した。膜厚計(Tencor社製「Alpha−Step500」)で測定した膜厚は8,000Åであった。
Example 1
A heat-resistant glass plate (manufactured by Furuuchi Chemical Co., Ltd., 2.5 cm × 2.5 cm) is used as a support substrate, and this is covered with a shadow mask having a width of 1.2 mm, and then a vacuum vapor deposition machine (“EX-400” manufactured by ULVAC) The gate electrode was formed by evaporating aluminum with a thickness of 1,000 liters with a vacuum of 10 −6 Torr. On top of this, 2 ml of the following polyimide precursor solution (fluorine atom content 30% by weight as polyimide) dissolved in N-methylpyrrolidone at a concentration of 5% by weight and filtered through a 0.2 μm filter was developed. After spin coating at 1,000 rpm for 120 seconds and drying, heat treatment was performed at 150 ° C. for 10 minutes, 200 ° C. for 2 hours, and 300 ° C. for 6 hours to form a gate insulating layer made of polyimide. The film thickness measured with a film thickness meter (“Alpha-Step 500” manufactured by Tencor) was 8,000 mm.

Figure 0004934972
Figure 0004934972

次いで、このゲート絶縁層上に、下記構造式で表されるテトラビシクロポルフィリンを窒素雰囲気下、室温においてクロロホルムに溶解させて作製した0.7重量%クロロホルム溶液を1,000rpmでスピンコートし、乾燥させて層を形成した後、210℃で5分間加熱処理して半導体層に変換して有機半導体層を形成し、引き続いて、この有機半導体層上に、ソース電極及びドレイン電極を形成するためチャネル(L:1,000μm、W:25μm)のシャドーマスクで覆い、金を1,000Åの厚さで蒸着することにより、図2に示される構造の電界効果トランジスタを作製した。   Next, a 0.7 wt% chloroform solution prepared by dissolving tetrabicycloporphyrin represented by the following structural formula in chloroform at room temperature in a nitrogen atmosphere on this gate insulating layer was spin-coated at 1,000 rpm and dried. After forming the layer, heat treatment is performed at 210 ° C. for 5 minutes to convert it into a semiconductor layer to form an organic semiconductor layer, and subsequently, a channel for forming a source electrode and a drain electrode on the organic semiconductor layer. The film was covered with a shadow mask (L: 1,000 μm, W: 25 μm), and gold was deposited in a thickness of 1,000 mm to produce a field effect transistor having the structure shown in FIG.

Figure 0004934972
Figure 0004934972

得られた電界効果トランジスタについて、以下に示す方法で、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、4.0×10-2cm2 /Vs、及び1.8×103 であった。 With respect to the obtained field effect transistor, the field effect mobility and the On / Off ratio were calculated by the following method. As a result, 4.0 × 10 −2 cm 2 / Vs and 1.8 × 10 3 were obtained. Met.

<電界効果移動度、On/Off比>
半導体パラメーターアナライザー(Agilent社製「4155」)を用いて、ゲート電圧印加時の電圧−電流曲線を求め(図4)、算出した。
<Field effect mobility, On / Off ratio>
Using a semiconductor parameter analyzer (“4155” manufactured by Agilent), a voltage-current curve when a gate voltage was applied was obtained (FIG. 4) and calculated.

尚、ここで得られたゲート絶縁層について、以下に示す方法で、吸水量を測定したところ、0.42mg/cm3 であった。 In addition, about the gate insulating layer obtained here, when the amount of water absorption was measured by the method shown below, it was 0.42 mg / cm < 3 >.

<吸水量>
前記耐熱ガラス板を2等分し、その一方に、10重量%濃度で脱水クロロホルムに溶解させ、0.2μmのフィルターで濾過したポリイミド前駆体溶液を2ml展開し、500rpmで120秒間スピンコートし、乾燥させた後、前記と同様に加熱処理して膜厚10μmの絶縁層を形成し、その絶縁層の吸水量をカールフィッシャー法にて、残り半分のガラス板をリファレンスとして測定した。
<Water absorption>
The heat-resistant glass plate is divided into two equal parts, and 2 ml of the polyimide precursor solution dissolved in dehydrated chloroform at a concentration of 10% by weight and filtered through a 0.2 μm filter is spin-coated at 500 rpm for 120 seconds, After drying, heat treatment was performed in the same manner as described above to form an insulating layer having a thickness of 10 μm, and the water absorption of the insulating layer was measured by the Karl Fischer method with the remaining half of the glass plate as a reference.

比較例1
実施例1において、ポリイミド前駆体を、ポリイミド前駆体(ジェーエスアール社製「オプトマーAL3046」、ポリイミドとしての弗素原子含有率0重量%)に変更した以外は、実施例1と同様にして電界効果トランジスタを作製した。尚、ゲート絶縁層の膜厚は9,000Åであった。得られた電界効果トランジスタについて、前記と同様の方法で、ゲート電圧印加時の電圧−電流曲線を求め(図5)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、8.0×10-3cm2 /Vs、及び5.5×102 であった。又、ここで得られたゲート絶縁層について、前記と同様の方法で、吸水量を測定したところ、8.5mg/cm3 であった。
Comparative Example 1
Field effect transistor in the same manner as in Example 1, except that the polyimide precursor in Example 1 was changed to a polyimide precursor (“Optomer AL3046” manufactured by JSR Corporation, fluorine atom content of 0% by weight as polyimide) Was made. The film thickness of the gate insulating layer was 9,000 mm. With respect to the obtained field effect transistor, a voltage-current curve at the time of applying a gate voltage was obtained in the same manner as described above (FIG. 5), and the field effect mobility and On / Off ratio were calculated. 0 × 10 −3 cm 2 / Vs, and 5.5 × 10 2 . Further, the water absorption of the gate insulating layer obtained here was measured by the same method as described above, and it was 8.5 mg / cm 3 .

比較例2
実施例1において、ポリイミド前駆体を、以下に示すポリイミド前駆体(ポリイミドとしての弗素原子含有率0重量%))に変更した以外は、実施例1と同様にして電界効果トランジスタを作製した。尚、ゲート絶縁層の膜厚は9,000Åであった。得られた電界効果トランジスタについて、前記と同様の方法で、ゲート電圧印加時の電圧−電流曲線を求め(図6)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、1.0×10-2cm2 /Vs、及び7.5×102 であった。又、ここで得られたゲート絶縁層について、前記と同様の方法で、吸水量を測定したところ、0.67mg/cm3 であった。
Comparative Example 2
A field effect transistor was produced in the same manner as in Example 1 except that the polyimide precursor was changed to the polyimide precursor shown below (fluorine atom content: 0% by weight as polyimide) in Example 1. The film thickness of the gate insulating layer was 9,000 mm. With respect to the obtained field effect transistor, a voltage-current curve when a gate voltage was applied was obtained in the same manner as described above (FIG. 6), and field effect mobility and On / Off ratio were calculated. 0 × 10 −2 cm 2 / Vs and 7.5 × 10 2 . Further, the water absorption of the gate insulating layer obtained here was measured by the same method as described above, and it was 0.67 mg / cm 3 .

Figure 0004934972
Figure 0004934972

参考例1
実施例1において、テトラビシクロポフィリンのクロロホルム溶液を、レジオレギュラーポリ(3−ヘキシルチオフェン−2,5−ジイル)(Aldrich社製、重量平均分子量87,000)を15mg/mlとなるように調整したクロロホルム溶液に変更し、有機半導体層とした以外は、実施例1と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図7)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、1.1×10−2cm/Vs、及び6.3×10であった。
Reference example 1
In Example 1, a chloroform solution of Tetorabishikuropo Le Firin, regioregular poly (3-hexylthiophene-2,5-diyl) (Aldrich Corp., weight average molecular weight 87,000) was dissolved to be 15 mg / ml A field effect transistor was produced in the same manner as in Example 1 except that the organic solvent layer was changed to the adjusted chloroform solution. With respect to the obtained field effect transistor, a voltage-current curve when a gate voltage was applied was obtained (FIG. 7), and field effect mobility and On / Off ratio were calculated. As a result, 1.1 × 10 −2 cm 2 respectively. / Vs, and 6.3 × 10 3 .

比較例3
比較例1において、テトラビシクロポフィリンのクロロホルム溶液を、レジオレギュラーポリ(3−ヘキシルチオフェン−2,5−ジイル)(Aldrich社製、重量平均分子量87,000)を15mg/mlとなるように調整したクロロホルム溶液に変更し、有機半導体層とした以外は、比較例1と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図8)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、4.2×10−3cm2/Vs、及び9.0×10であった。
Comparative Example 3
In Comparative Example 1, a chloroform solution of Tetorabishikuropo Le Firin, regioregular poly (3-hexylthiophene-2,5-diyl) (Aldrich Corp., weight average molecular weight 87,000) was dissolved to be 15 mg / ml A field effect transistor was produced in the same manner as in Comparative Example 1, except that the organic solution was changed to the adjusted chloroform solution. With respect to the obtained field effect transistor, a voltage-current curve at the time of applying a gate voltage was obtained (FIG. 8), and field effect mobility and On / Off ratio were calculated. As a result, 4.2 × 10 −3 cm 2 / Vs and 9.0 × 10.

比較例4
比較例2において、テトラビシクロポフィリンのクロロホルム溶液を、レジオレギュラーポリ(3−ヘキシルチオフェン−2,5−ジイル)(Aldrich社製、重量平均分子量87,000)を15mg/mlとなるように調整したクロロホルム溶液に変更し、有機半導体層とした以外は、比較例2と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧− 電流曲線を求め(
図9)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、1.0×10−2cm/Vs、及び3.6×10であった。
Comparative Example 4
In Comparative Example 2, a chloroform solution of Tetorabishikuropo Le Firin, regioregular poly (3-hexylthiophene-2,5-diyl) (Aldrich Corp., weight average molecular weight 87,000) was dissolved to be 15 mg / ml A field effect transistor was produced in the same manner as in Comparative Example 2 except that the organic chloroform layer was changed to the adjusted chloroform solution. With respect to the obtained field effect transistor, a voltage-current curve when a gate voltage is applied is obtained (
FIG. 9), field effect mobility, and On / Off ratio were calculated to be 1.0 × 10 −2 cm 2 / Vs and 3.6 × 10 2 , respectively.

参考例2
実施例1において、テトラビシクロポフィリンのクロロホルム溶液を、ポリ(9,9−ジオクチルフルオレン−alt−ビチオフェン)の0.5重量% クロロホルム溶液に
変更し、160℃で30分間、窒素中で加熱処理して半導体層に変換した以外は、実施例1と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図10)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、5.4×10−3cm/Vs、及び3.1×10であった。
Reference example 2
Heating in Example 1, a chloroform solution of Tetorabishikuropo Le Firin, poly (9,9-dioctyl fluorene -alt- bithiophene) of change in the 0.5 wt% chloroform solution, 30 minutes at 160 ° C., in a nitrogen A field effect transistor was produced in the same manner as in Example 1 except that the semiconductor layer was processed and converted. With respect to the obtained field effect transistor, a voltage-current curve at the time of gate voltage application was obtained (FIG. 10), and field effect mobility and On / Off ratio were calculated. As a result, 5.4 × 10 −3 cm 2 respectively. / Vs, and 3.1 × 10 3 .

比較例5
比較例1において、テトラビシクロポフィリンのクロロホルム溶液を、ポリ(9,9−ジオクチルフルオレン−alt−ビチオフェン)の0.5重量%クロロホルム溶液に変更し、160℃で30分間、窒素中で加熱処理して半導体層に変換した以外は、比較例1と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図11)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、3.3×10−3cm/Vs、及び3.5×10であった。
Comparative Example 5
In Comparative Example 1, a chloroform solution of Tetorabishikuropo Le Firin, poly (9,9-dioctyl fluorene -alt- bithiophene) of change in the 0.5 wt% chloroform solution, 30 minutes at 160 ° C., under nitrogen heated A field effect transistor was fabricated in the same manner as in Comparative Example 1 except that the semiconductor layer was processed and converted. With respect to the obtained field effect transistor, a voltage-current curve at the time of applying a gate voltage was obtained (FIG. 11), and field effect mobility and On / Off ratio were calculated. As a result, 3.3 × 10 −3 cm 2 was obtained. / Vs, and 3.5 × 10 2 .

比較例6
比較例2において、テトラビシクロポフィリンのクロロホルム溶液を、ポリ(9,9−ジオクチルフルオレン−alt−ビチオフェン)の0.5重量%クロロホルム溶液に変更し、160℃で30分間、窒素中で加熱処理して半導体層に変換した以外は、比較例2と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図12)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、4.3×10−3cm/Vs、及び8.5×10であった。
Comparative Example 6
In Comparative Example 2, a chloroform solution of Tetorabishikuropo Le Firin, poly (9,9-dioctyl fluorene -alt- bithiophene) of change in the 0.5 wt% chloroform solution, 30 minutes at 160 ° C., under nitrogen heated A field effect transistor was produced in the same manner as in Comparative Example 2 except that the semiconductor layer was processed and converted. With respect to the obtained field effect transistor, a voltage-current curve at the time of applying a gate voltage was obtained (FIG. 12), and field effect mobility and On / Off ratio were calculated. As a result, 4.3 × 10 −3 cm 2 respectively. / Vs, and 8.5 × 10 2 .

参考例3
実施例1において、テトラビシクロポフィリンのクロロホルム溶液を、ジヘキシルヘキサチオフェンの0.1重量%メチシレン溶液に変更し、有機半導体層とした以外は、実施例1と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図13)、電界効果移動度、及びO
n/Off比を算出した結果、それぞれ、3.2×10−3cm/Vs、及び6.8×10であった。
Reference example 3
Prepared in Example 1, a chloroform solution of Tetorabishikuropo Le Firin, was changed to 0.1 wt% mesitylene solution of dihexyl hexathiophene, except for using the organic semiconductor layer, the field-effect transistor in the same manner as in Example 1 did. About the obtained field effect transistor, the voltage-current curve at the time of gate voltage application is calculated | required (FIG. 13), field effect mobility, and O
As a result of calculating the n / Off ratio, they were 3.2 × 10 −3 cm 2 / Vs and 6.8 × 10 2 , respectively.

比較例7
比較例1において、テトラビシクロポフィリンのクロロホルム溶液を、ジヘキシルヘキサチオフェンの0.1重量%メチシレン溶液に変更し、有機半導体層とした以外は、比較例1と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧−電流曲線を求め(図14)、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、3.5×10−3cm/Vs、及び7.5×10であった。
Comparative Example 7
Produced in Comparative Example 1, a chloroform solution of Tetorabishikuropo Le Firin, was changed to 0.1 wt% mesitylene solution of dihexyl hexathiophene, except for using the organic semiconductor layer, the field-effect transistor in the same manner as in Comparative Example 1 did. The resulting field-effect transistor, the gate voltage application time of the voltage - current curve determined (FIG. 14), the field-effect mobility, and the results of calculating the On / Off ratio, respectively, 3.5 × 10 -3 cm 2 / Vs, and 7.5 × 10 2 .

比較例8
比較例2において、テトラビシクロポフィリンのクロロホルム溶液を、ジヘキシルヘキサチオフェンの0.1重量%メチシレン溶液に変更し、有機半導体層とした以外は、比較例2と同様にして電界効果トランジスタを作製した。得られた電界効果トランジスタについて、ゲート電圧印加時の電圧− 電流曲線を求め(図15)、電界効果移動度、及び
On/Off比を算出した結果、それぞれ、3.2×10−3cm/Vs、及び7.5×10であった。
Comparative Example 8
Manufactured in Comparative Example 2, a chloroform solution of Tetorabishikuropo Le Firin, was changed to 0.1 wt% mesitylene solution of dihexyl hexathiophene, except for using the organic semiconductor layer, the field-effect transistor in the same manner as in Comparative Example 2 did. With respect to the obtained field effect transistor, a voltage-current curve when a gate voltage was applied was obtained (FIG. 15), and field effect mobility and On / Off ratio were calculated. As a result, 3.2 × 10 −3 cm 2 respectively. / Vs, and 7.5 × 10 2 .

実施例5
実施例1において、ポリイミド前駆体を、以下に示すポリイミド前駆体(ポリイミドとしての弗素原子含有率29重量%))に変更した以外は、実施例1と同様にして電界効果トランジスタを作製した。尚、ゲート絶縁層の膜厚は9,000Åであった。得られた電界効果トランジスタについて、前記と同様の方法で、ゲート電圧印加時の電圧−電流曲線を求め、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、2.8×10-2cm2 /Vs、及び2.5×103 であった。又、ここで得られたゲート絶縁層について、前記と同様の方法で、吸水量を測定したところ、0.41mg/cm3 であった。
Example 5
A field effect transistor was produced in the same manner as in Example 1 except that the polyimide precursor in Example 1 was changed to the polyimide precursor shown below (fluorine atom content 29% by weight as polyimide). The film thickness of the gate insulating layer was 9,000 mm. With respect to the obtained field effect transistor, a voltage-current curve when a gate voltage was applied was obtained in the same manner as described above, and the field effect mobility and On / Off ratio were calculated. As a result, 2.8 × 10 − 2 cm 2 / Vs and 2.5 × 10 3 . Further, the water absorption of the gate insulating layer obtained here was measured by the same method as described above, and it was 0.41 mg / cm 3 .

Figure 0004934972
Figure 0004934972

実施例6
実施例1において、ポリイミド前駆体を、以下に示すポリイミド前駆体(ポリイミドとしての弗素原子含有率16重量%))に変更した以外は、実施例1と同様にして電界効果トランジスタを作製した。尚、ゲート絶縁層の膜厚は9,000Åであった。得られた電界効果トランジスタについて、前記と同様の方法で、ゲート電圧印加時の電圧−電流曲線を求め、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、5.4×10-2cm2 /Vs、及び1.5×103 であった。又、ここで得られたゲート絶縁層について、前記と同様の方法で、吸水量を測定したところ、0.40mg/cm3 であった。
Example 6
A field effect transistor was produced in the same manner as in Example 1 except that the polyimide precursor was changed to the polyimide precursor shown below (fluorine atom content: 16% by weight as polyimide) in Example 1. The film thickness of the gate insulating layer was 9,000 mm. With respect to the obtained field effect transistor, a voltage-current curve at the time of applying a gate voltage was obtained in the same manner as described above, and the field effect mobility and the On / Off ratio were calculated. As a result, 5.4 × 10 − 2 cm 2 / Vs, and 1.5 × 10 3 . Further, the water absorption of the gate insulating layer obtained here was measured by the same method as described above, and it was 0.40 mg / cm 3 .

Figure 0004934972
Figure 0004934972

実施例7
実施例1において、ポリイミド前駆体を、以下に示すポリイミド前駆体(ポリイミドとしての弗素原子含有率17重量%))に変更した以外は、実施例1と同様にして電界効果トランジスタを作製した。尚、ゲート絶縁層の膜厚は9,000Åであった。得られた電界効果トランジスタについて、前記と同様の方法で、ゲート電圧印加時の電圧−電流曲線を求め、電界効果移動度、及びOn/Off比を算出した結果、それぞれ、6.2×10-2cm2 /Vs、及び2.5×103 であった。又、ここで得られたゲート絶縁層について、前記と同様の方法で、吸水量を測定したところ、0.39mg/cm3 であった。
Example 7
A field effect transistor was produced in the same manner as in Example 1 except that the polyimide precursor in Example 1 was changed to the following polyimide precursor (fluorine atom content as polyimide: 17% by weight). The film thickness of the gate insulating layer was 9,000 mm. The resulting field-effect transistor, in the same manner as above, the voltage at the gate voltage is applied - seeking current curve, field-effect mobility, and the results of calculating the On / Off ratio, respectively, 6.2 × 10 - 2 cm 2 / Vs and 2.5 × 10 3 . Further, the water absorption of the gate insulating layer obtained here was measured by the same method as described above, and it was 0.39 mg / cm 3 .

Figure 0004934972
Figure 0004934972

実施例8
4インチガラスマスクウェハー基板(表面研磨、ユニバーサル社製)上に、ネガ型フォトレジストZPN1100(日本ゼオン社製)を用いて、フォトリソグラフィーを行い、クロムを1000Åの厚さで真空蒸着(真空度:10-6Torr)した。次いで、不要と
なったレジストパターンを有機溶剤を用いて除去し、さらに表面をエキシトラン洗浄液(メルク社製)を用いて超音波洗浄を行ってガラスウェハー上にクロムゲート電極がパターニングされた基板を作製した。
この上に実施例1で使用したポリイミド前駆体溶液を2mL展開し、3000rpm,
120secの間スピンコートを行い、製膜を行った。このポリイミド前駆体フィルムを窒素中で300℃まで徐々に加熱してイミド化を行い、ポリイミド絶縁膜を作製した。膜厚計(Alpha−Step500:Tencor社製)で絶縁膜の膜厚を測定した結果、9000Åであった。この絶縁膜のキャパシタンスをアジレントテクノロジー社製電気測定器4284Aで測定したところ、2.84×10-9F/cm2であった。
このポリイミド絶縁膜上に再びネガ型フォトレジストZPN1100(日本ゼオン社製)を用いて、フォトリソグラフィーを行いソース・ドレイン電極のパターニングを行った。このパターンに真空蒸着機EX−400(アルバック社製、真空度:10-6Torr)を用いてクロムを100Å、金を1000Åの厚さで蒸着を行った。次いで、不要となったレジストパターンを有機溶剤で除去、洗浄してボトムコンタクト基板を作製した。
次いで、下記化合物7mgを25℃でクロロホルム1gに溶解させ、0.2μmのフィルターでろ過して調整した溶液をを上記で作製したポリイミド絶縁膜付きボトムコンタクト基板上に1000rpmでスピンコートし薄膜を作製した。この基板を210℃で5min加熱処理を行い、半導体層に変換を行い、電界効果トランジスタを作製した。この電界効果トランジスタをアジレントテクノロジー社製半導体パラメータアナライザー4155Cを用いて測定し、電圧−電流曲線を求めて移動度、VtとOn/Off比を算出した結果、0.15cm2/Vs、3.4Vと1.4×103となった。
Example 8
Using a negative photoresist ZPN1100 (manufactured by Zeon Corporation) on a 4-inch glass mask wafer substrate (surface polishing, manufactured by Universal), photolithography is performed, and chromium is vacuum-deposited at a thickness of 1000 mm (vacuum degree: 10 −6 Torr). Next, the resist pattern that is no longer needed is removed using an organic solvent, and the surface is further subjected to ultrasonic cleaning using an excitran cleaning solution (manufactured by Merck) to produce a substrate on which a chromium gate electrode is patterned on a glass wafer. did.
On top of this, 2 mL of the polyimide precursor solution used in Example 1 was developed, 3000 rpm,
Spin coating was performed for 120 seconds to form a film. This polyimide precursor film was gradually heated to 300 ° C. in nitrogen to perform imidization, thereby preparing a polyimide insulating film. As a result of measuring the film thickness of the insulating film with a film thickness meter (Alpha-Step 500: manufactured by Tencor), it was 9000 mm. When the capacitance of this insulating film was measured with an electric measuring instrument 4284A manufactured by Agilent Technologies, it was 2.84 × 10 −9 F / cm 2 .
On the polyimide insulating film, negative type photoresist ZPN1100 (manufactured by Nippon Zeon Co., Ltd.) was used again to perform photolithography to pattern the source / drain electrodes. This pattern was vapor-deposited with a thickness of 100 mm of chromium and 1000 mm of gold using a vacuum deposition machine EX-400 (manufactured by ULVAC, Inc., degree of vacuum: 10 −6 Torr). Next, the unnecessary resist pattern was removed with an organic solvent and washed to prepare a bottom contact substrate.
Next, 7 mg of the following compound was dissolved in 1 g of chloroform at 25 ° C., and the solution prepared by filtration through a 0.2 μm filter was spin-coated at 1000 rpm on the bottom contact substrate with the polyimide insulating film prepared above to produce a thin film. did. This substrate was heat-treated at 210 ° C. for 5 minutes to convert it into a semiconductor layer, and a field effect transistor was manufactured. This field effect transistor was measured using a semiconductor parameter analyzer 4155C manufactured by Agilent Technologies, and a voltage-current curve was obtained to calculate mobility, Vt, and On / Off ratio. As a result, 0.15 cm 2 / Vs, 3.4 V 1.4 × 10 3 .

Figure 0004934972
Figure 0004934972

本発明の電界効果トランジスタは、ディスプレーのアクティブマトリクスのスイッチング素子として利用することができる。これは、ゲート電極に印加される電圧でソース電極とドレイン電極間の電流をスイッチングできることを利用して、ある表示素子に電圧を印加或いは電流を供給する時のみスイッチを入れ、その他の時間は回路を切断することにより、高速、高コントラストな表示を行うものである。適用される表示素子としては、液晶表示素子、高分子分散型液晶表示素子、電気泳動表示素子、エレクトロルミネッセンス素子、エレクトロクロミック素子等が挙げられる。   The field effect transistor of the present invention can be used as a switching element of an active matrix of a display. This is because the current applied between the source electrode and the drain electrode can be switched by the voltage applied to the gate electrode, and the switch is turned on only when a voltage is applied to or supplied to a certain display element, and the circuit is used for other times. By cutting the line, high-speed and high-contrast display is performed. Examples of the display element to be applied include a liquid crystal display element, a polymer dispersion type liquid crystal display element, an electrophoretic display element, an electroluminescence element, and an electrochromic element.

特に、本発明の電界効果トランジスタは、低温プロセスでの素子作製が可能であり、プラスチック等の高温処理に耐え難い基板を用いることができ、又、塗布或いは印刷プロセスでの素子作製が可能であることから、大面積のディスプレーへの応用にも適している。又、従来のアクディブマトリクスの代替としても、省エネルギー、低コストプロセスの可能な素子として有利である。   In particular, the field-effect transistor of the present invention can be manufactured in a low-temperature process, can use a substrate that cannot withstand high-temperature processing such as plastic, and can be manufactured in a coating or printing process. Therefore, it is also suitable for large area displays. Moreover, it is advantageous as an element capable of energy saving and a low cost process as an alternative to the conventional active matrix.

又、トランジスタを集積することにより、デジタル素子やアナログ素子が実現できる。これらの例としては、AND、OR、NAND、NOT等の論理回路、メモリー素子、発振素子、増幅素子等が挙げられる。更にこれらを組み合わせることにより、ICカードやICタグ等を作製することもできる。   Further, by integrating transistors, a digital element or an analog element can be realized. Examples of these include logic circuits such as AND, OR, NAND, NOT, memory elements, oscillation elements, amplification elements, and the like. Furthermore, an IC card, an IC tag, etc. can also be produced by combining these.

本発明の電界効果トランジスタの一実施例を示す縦断面図である。It is a longitudinal cross-sectional view which shows one Example of the field effect transistor of this invention. 本発明の電界効果トランジスタの一実施例を示す縦断面図である。It is a longitudinal cross-sectional view which shows one Example of the field effect transistor of this invention. 本発明の電界効果トランジスタの一実施例を示す縦断面図である。It is a longitudinal cross-sectional view which shows one Example of the field effect transistor of this invention. 実施例1の電界効果トランジスタにおける電圧− 電流曲線である。3 is a voltage-current curve in the field effect transistor of Example 1. FIG. 比較例1の電界効果トランジスタにおける電圧− 電流曲線である。6 is a voltage-current curve in the field effect transistor of Comparative Example 1. 比較例2の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 2. 参考例1の電界効果トランジスタにおける電圧− 電流曲線である。 4 is a voltage-current curve in the field effect transistor of Reference Example 1 . 比較例3の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 3. 比較例4の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 4. 参考例2の電界効果トランジスタにおける電圧− 電流曲線である。 10 is a voltage-current curve in the field effect transistor of Reference Example 2 . 比較例5の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 5. 比較例6の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 6. 参考例3の電界効果トランジスタにおける電圧− 電流曲線である。 10 is a voltage-current curve in a field effect transistor of Reference Example 3 . 比較例7の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 7. 比較例8の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in a field effect transistor of Comparative Example 8. 実施例5の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in the field effect transistor of Example 5. FIG. 実施例6の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in the field effect transistor of Example 6. FIG. 実施例7の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in the field effect transistor of Example 7. FIG. 実施例8の電界効果トランジスタにおける電圧− 電流曲線である。10 is a voltage-current curve in the field effect transistor of Example 8. FIG.

符号の説明Explanation of symbols

1 支持基板
2 ゲート電極
3 ゲート絶縁層
4 有機半導体層
5 ソース電極
6 ドレイン電極
DESCRIPTION OF SYMBOLS 1 Support substrate 2 Gate electrode 3 Gate insulating layer 4 Organic-semiconductor layer 5 Source electrode 6 Drain electrode

Claims (1)

支持基板上に、ゲート絶縁層と、該ゲート絶縁層により隔離されたゲート電極及び有機半導体層と、該有機半導体層に接して設けられたソース電極及びドレイン電極とを有する電界効果トランジスタであって、該ゲート絶縁層が、以下に示されるいずれかの構成繰返し単位を有するポリイミド前駆体溶液の塗布、乾燥、及び加熱処理により形成され、且つ、吸水量が0.65mg/cm 以下の弗素原子含有ポリイミドを含有するゲート絶縁層であり、該有機半導体層がテトラベンゾポルフィリン又はその金属塩であることを特徴とする電界効果トランジスタ。
Figure 0004934972
A field effect transistor having a gate insulating layer, a gate electrode and an organic semiconductor layer separated by the gate insulating layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer on a supporting substrate. , the gate insulating layer, coating the polyimide precursor solution having any of the configurations repeating unit represented below, drying, and is formed by heat treatment, and, water absorption 0.65 mg / cm 3 or less fluorine atoms A field effect transistor, comprising: a gate insulating layer containing a containing polyimide , wherein the organic semiconductor layer is tetrabenzoporphyrin or a metal salt thereof.
Figure 0004934972
JP2005064805A 2004-03-19 2005-03-09 Field effect transistor Active JP4934972B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005064805A JP4934972B2 (en) 2004-03-19 2005-03-09 Field effect transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004080217 2004-03-19
JP2004080217 2004-03-19
JP2005064805A JP4934972B2 (en) 2004-03-19 2005-03-09 Field effect transistor

Publications (2)

Publication Number Publication Date
JP2005303271A JP2005303271A (en) 2005-10-27
JP4934972B2 true JP4934972B2 (en) 2012-05-23

Family

ID=35334364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005064805A Active JP4934972B2 (en) 2004-03-19 2005-03-09 Field effect transistor

Country Status (1)

Country Link
JP (1) JP4934972B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884011B2 (en) * 2006-01-18 2012-02-22 シャープ株式会社 Organic thin film transistor and manufacturing method thereof
JP5256583B2 (en) * 2006-05-29 2013-08-07 大日本印刷株式会社 Organic semiconductor device and method for manufacturing organic semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420527A (en) * 1990-05-15 1992-01-24 Nippon Oil & Fats Co Ltd Modified polyimide resin and its production
JPH04117424A (en) * 1990-09-07 1992-04-17 Hitachi Ltd Polyamic acid composition
JPH04328126A (en) * 1991-04-26 1992-11-17 Nippon Telegr & Teleph Corp <Ntt> Protection film for semiconductor and its production
JPH0846126A (en) * 1994-08-04 1996-02-16 Nitto Denko Corp Lead frame for semiconductor device
JP3494572B2 (en) * 1998-03-27 2004-02-09 株式会社アルバック Method for forming low dielectric polymer film
JP2004063976A (en) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp Field effect transistor

Also Published As

Publication number Publication date
JP2005303271A (en) 2005-10-27

Similar Documents

Publication Publication Date Title
US20060273303A1 (en) Organic thin film transistors with multilayer electrodes
JP5913107B2 (en) Organic semiconductor material, organic semiconductor composition, organic thin film, field effect transistor, and manufacturing method thereof
JP5137296B2 (en) Field effect transistor
KR101192615B1 (en) Field effect transistor
JP4867168B2 (en) Method for producing organic thin film transistor
JP2004128469A (en) Field-effect transistor
JP2005072569A (en) Organic fet
JP2004006782A (en) Organic semiconductor material, organic transistor, field effect transistor and switching element employing it
KR101462526B1 (en) Organic semiconductor meterial, field-effect transistor, and manufacturing method thereof
JP2007266411A (en) Field effect transistor
KR101506349B1 (en) Semiconducting polymers
JP2016050207A (en) Novel condensed polycyclic aromatic compound and use therefor
KR102073763B1 (en) Organic insulating layer composition, method for forming organic insulating layrer, and organic thin film transistor including the organic insulating layer
JP2007273594A (en) Field-effect transistor
JP2012044109A (en) Field effect transistor and method of manufacturing the same
JP4934972B2 (en) Field effect transistor
JP4961660B2 (en) Field effect transistor using copper porphyrin compound
JP2004063978A (en) Field effect transistor
JP2004055649A (en) Organic thin-film transistor and method of manufacturing the same
JP4572515B2 (en) Field effect transistor
JP5428113B2 (en) Field effect transistor
KR101506350B1 (en) Electronic device comprising semiconducting polymers
JP2004179542A (en) Organic thin-film transistor and manufacturing method of the same
JP2004063976A (en) Field effect transistor
JP2004063975A (en) Field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4934972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350