JP4934920B2 - Display panel and display device using the same - Google Patents

Display panel and display device using the same Download PDF

Info

Publication number
JP4934920B2
JP4934920B2 JP2001209569A JP2001209569A JP4934920B2 JP 4934920 B2 JP4934920 B2 JP 4934920B2 JP 2001209569 A JP2001209569 A JP 2001209569A JP 2001209569 A JP2001209569 A JP 2001209569A JP 4934920 B2 JP4934920 B2 JP 4934920B2
Authority
JP
Japan
Prior art keywords
pixel
display
tft
area
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001209569A
Other languages
Japanese (ja)
Other versions
JP2003022037A (en
Inventor
靖典 鬼島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001209569A priority Critical patent/JP4934920B2/en
Publication of JP2003022037A publication Critical patent/JP2003022037A/en
Application granted granted Critical
Publication of JP4934920B2 publication Critical patent/JP4934920B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/18Tiled displays

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数の表示パネルないし表示ユニット及びそれを利用した表示装置ないしディスプレイに関し、特に自発光型の表示素子を利用したディスプレイに好適な表示パネル及びそれを利用した表示装置に関するものである。
【0002】
【背景技術】
最近は液晶ディスプレイの普及がめざましく、低電圧駆動、低消費電力、小型化・薄型化可能などといった特長を有することから、テレビジョン、PC(パソコン)、携帯情報機器、携帯電話、時計、電卓などの各種の製品に多用されている。
【0003】
しかし、この液晶ディスプレイは、自発光型でないため、明るい画像を得ようとするとバックライトが必要となる。バックライトを必要としない反射型の液晶ディスプレイも研究されているが、十分満足し得るコントラストが得られていない。加えて、液晶ディスプレイは、視野角が狭いため、大型ディスプレイには適していない。更に、液晶分子の配向状態による表示方法であるため、視野角内であっても角度によりコントラストが変化してしまう、配向変化時のダイナミックレンジを広く取ることができないために動画表示に不向きである、といった不都合もある。
【0004】
これに対し、最近は、自発光型のディスプレイ,具体的にはプラズマ表示素子、無機電界発光素子、有機電界発光素子などを利用したディスプレイが注目されている。自発光型のディスプレイは、
(1)液晶素子と比較して視野角が広い。
(2)コントラストもよく、視認性に優れている。
(3)バックライトが不要なため、薄型化・軽量化が可能である。
といった優れた特徴を備えており、大型のディスプレイに好適である。
【0005】
【発明が解決しようとする課題】
しかしながら、大型のディスプレイを得ようとする場合、製造プロセス上の制約から、基板1枚当たりの表示パネルの大きさが制限されてしまう。例えば有機電界発光素子を用いる場合、該素子は、導電性電極が形成されたガラス基板上に、低分子を用いる真空蒸着法、高分子を用いるスピンコート法、印刷法、インクジェット法などによって形成されるが、それらいずれの方法であっても、表示パネルの大きさが制約されてしまう。また、大画面の場合、画面の一部に欠陥が発生した際の歩留まりの低下は避けられず、面内均一性の確保も困難である。そこで、大画面のディスプレイを得る方法として、複数の表示パネルを貼り合わせる方法が考えられる。ところが、この方法では、隣合う表示パネルユニットの境目が目立たないようにすることが重要である。
【0006】
本発明は、以上の点に着目したもので、その目的は、画面を分割構成したディスプレイにおける貼り合わせの境目を目立たないようにすることができる効果的な画素構成を提供することである。他の目的は、貼り合わせ作業におけるマージンを広く取ることである。更に他の目的は、特に有機電界発光素子を用いた場合は、貼り合わせ部位からの劣化を低減することである。
【0007】
【課題を解決するための手段】
前記目的を達成するため、本発明は、複数個を貼り合せて大画面のディスプレイを得るための表示パネルの貼り合せ境界に隣接する画素のうち、少なくとも一方のパネル面の画素の表示領域の面積を、貼り合せ境界に隣接しない画素の表示領域の面積よりも小さくし、前記画素は、有機電界発光素子及び当該有機電界発光素子を駆動するTFT回路を有し、前記貼り合せ境界に隣接する画素のTFT回路の特性を、当該画素の駆動電流が前記貼り合せ境界に隣接しない画素の駆動電流よりも大きくなるように設定したことを特徴とする。他の発明は、前記表示パネルを複数個を貼り合せたことを特徴とする。
【0008】
本発明によれば、貼り合わせ境界に沿って隣接する画素の表示面積(発光面積)が他の画素の表示面積よりも小さい。このため、表示パネルの貼り合わせ接合面において大きなマージンを取ることができる。また、貼り合せ境界に隣接する画素のTFT回路の特性を、当該画素の駆動電流が貼り合せ境界に隣接しない画素の駆動電流よりも大きくなるように設定したことで、画素面積の低下による輝度の低下を補償できるため、表示パネルの貼り合わせの境目が目立たなくなる。本発明の前記及び他の目的,特徴,利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【0009】
【発明の実施の形態】
<実施形態1>……最初に、図1〜図4を参照して本発明の実施形態1を説明する。この実施形態は、図2(A)に示すように、貼り合わせ用のガラス基体(ガラス基板)10上に、表示パネル20,30を隣接して貼り合わせることによって大画面のディスプレイを得るようにしたものである。矢印F20方向から見た側面を示すと、同図(B)に示すようになる。
【0010】
表示パネル20,30の基本的な構造は同一であり、透明なガラス基板22,32上に、有機電界発光層を含む素子層24,34が設けられた構成となっている。これら素子層24,34表面に接着剤12を塗布し、接合面26,36が接するように、表示パネル20,30をガラス基体10上で貼り合わせるようにする。接着剤12としては、紫外線硬化樹脂や熱硬化樹脂,例えばエポキシ樹脂などを使用する。各表示パネル20,30からは、矢印F22で示すように、ガラス基板22,32側から画像の光が出力される。
【0011】
素子層24,34の積層構造を拡大して示すと、図2(C)に示すようになる。ガラス基板22,32上には、透明アノード電極103がスパッタリングによりストライプ状に多数形成される。なお、ガラス基板32においては、接合面36に隣接する透明アノード電極103のストライプ幅が、他の透明アノード電極103のストライプ幅よりも狭く形成される。
【0012】
次に、透明アノード電極103上には、ホール注入層102、ホール輸送層104、発光層106、電子輸送層108が真空蒸着法によって順次積層形成される。これらにより、有機電界発光層111が得られる。電子輸送層108上には、カソード電極112、保護層(パッシベーション膜)114がそれぞれ真空蒸着あるいはスパッタリングによって積層形成される。なお、ホール輸送層104及び発光層106の代わりにホール輸送性発光層を用いてもよいし、電子輸送層108及び発光層106の代わりに電子輸送性発光層を用いてもよい。更に、前記電極や前記各層は、一つの材料で単層に形成してもよいし、複数の材料による積層構造としてもよい。これらの各層の具体例については後述する。
【0013】
表示パネル20,30の画素構成を示すと、図1のようになる。同図(A)は貼り合わせ前の様子を示すもので、表示パネル20では、ガラス基板22上に一定の間隔で画素P20が形成されている。そして、接合面26におけるマージンの幅は、W20となっている。一方、表示パネル30では、基本的にはガラス基板32上に一定の間隔で画素P30が形成されているが、接合面36に隣接する画素P32は、他の画素P30と比較して表示領域(発光領域)の面積が小さく(狭く)形成されている。このため、接合面36におけるマージンの幅W30が、表示パネル20のマージンの幅W20よりも広くなっている。
【0014】
これらの表示パネル20,30を、図2に示したように貼り合せると、図1(B)に示すようになる。このように、貼り合わせの境界(継目)27に隣接する画素P32(あるいは境界27に沿って配列されている画素P32)の表示領域の面積を、境界27に隣接していない他の画素の表示領域の面積よりも小さくすることで、境界27における貼り合わせのマージンを広く取ることができ、余裕をもって貼り合わせ作業を行うことができるようになる。また、有機電界発光素子は、その性質上水分や酸素による劣化が激しいが、境界27におけるマージンを広く取ることで、素子と外気との封止を良好に行うことができるようになり、貼り合わせ部位からの劣化が低減されるようになる。
【0015】
ところで、画素P32は、表示領域の面積が狭いために発光輝度が低下してしまう。そこで、本実施形態では、画素P32の発光輝度を、他の画素P20、P30と発光輝度が同等となるように補償するようになっている。例えば、図1(B)に示すように、走査線駆動回路14とデータ線駆動回路16が設けられている場合、画素P32のデータ線駆動部にアンプ16Aを設ける。このアンプ16Aによって画素P32に供給するデータの信号を増幅することで、画素P32の輝度が増大し、他の画素と同様となる。これにより、画素面積の低下による輝度の低下が補償され、表示パネル20,30の境目は目立たなくなる。
【0016】
なお、画素P32の応答時間を画素P30やP20の応答時間よりも長くするようにしてもよい。また、画素P32のピーク輝度を上げるようにし、平均輝度が画素P32と他の画素P20やP30で略同一となるようにしても、表示パネル20,30の境界27を目立たなくすることが可能である。
【0017】
アクティブ・マトリックス駆動の場合には、アンプ16Aの代わりに、画素P32を駆動するTFT(Thin Film Transistor)回路を利用してもよい。すなわち、画素P32を駆動するTFT回路の特性を、予め駆動電流が大きくなるように設定しておくようにする。TFT回路は、例えば図3に示すような構成となっており、TFT1は変換用、TFT2は駆動用、TFT3は取込用、TFT4はスイッチ用である。TFT3のゲートは走査線Aに接続されており、TFT4のゲートは走査線Bに接続されている。TFT2が有機電界発光素子(図中にOLEDと表示)に直列に接続されており、これと対称にTFT1が設けられている。
【0018】
走査線A,Bの電位は、図4(A),(B)にそれぞれ示すように変化する。ここで、同図(C)に示すように、データ線Cに輝度に相当する信号電流Iwが流れ、その結果TFT1のゲート・ソース間に生ずる電圧をVgsとする。走査線Bの信号電圧が「H」となると(図4のタイミングTa)TFT4が導通し、TFT1のゲート・ドレイン間が短絡する。従って、TFT1は飽和領域で動作する。次に、走査線Aの信号電圧が「L」になると(図4のタイミングTb)、TFT3が導通し、信号電流IwがTFT1に取り込まれる。すなわち、有効データに相当する電流がTFT1に流れる。
【0019】
信号電流Iwは、次の式で与えられる。
Iw=μ1・Cox1・W1/L1/2(Vgs−Vth1) ……(1)
ここで、μ1はTFT1におけるキャリアの移動度、Cox1はTFT1の単位面積当たりのゲート容量、W1はTFT1のチャネル幅、L1はTFT1のチャネル長、Vth1はTFT1の閾値を表す。
【0020】
一方、有機電界発光素子に流れる駆動電流をIdrvとすると、このIdrvは、直列接続されているTFT2によって制御される。図3の回路では、コンデンサCが接続されているため、TFT2のゲート・ソース間電圧は、TFT1のゲート・ソース間電圧Vgsに一致する。従って、TFT2も飽和領域で動作すると仮定すれば、
Idrv=μ2・Cox2・W2/L2/2(Vgs−Vth2) ……(2)
となる。ここで、μ2はTFT2におけるキャリアの移動度、Cox2はTFT2の単位面積当たりのゲート容量、W2はTFT2のチャネル幅、L2はTFT2のチャネル長、Vth2はTFT2の閾値を表す。
【0021】
ここで、TFT1とTFT2は、小さな画素領域内に近接して形成されるため、両者の素子特性はほぼ一致すると考えることができ、μ1=μ2、Cox1=Cox2、Vth1=Vth2と考えることができる。すると、前記(1)及び(2)式から、Idrv/Iw=(W2/L2)/(W1/L1)……(3)
となる。これによれば、信号電流Iwと有機電界発光素子OLEDの駆動電流Idrvとの関係が、画素毎、製品毎、製造ロット毎にばらつくキャリア移動度μ、ゲート容量Cox、閾値Vthに依存せず、TFTのチャネル幅Wやチャネル長Lによって決定されることになる。
【0022】
従って、TFT1,2のチャネル幅W1,W2やチャネル長L1,L2を適宜設定することで、信号電流Iwに対する有機電界発光素子OLEDの駆動電流Idrvの値を制御することが可能となる。このようなTFT回路を利用すれば、表示パネル30の接合面36に隣接する画素P32の駆動電流が他の画素P30の駆動電流よりも表示面積の減少分相当大きくなるようにTFT側の回路パターンを予め設定することで、図1(B)に示したデータ線駆動回路16のアンプ16Aを省略することができる。
【0023】
<実施形態2>……次に、図5を参照して実施形態2を説明する。なお、上述した実施形態1と対応する構成要素には同一の符号を用いる。前記実施形態1では、貼り合わせる表示パネルのうち、一方の端部画素の表示面積を低減したが、本実施形態では両方の表示パネルの端部画素について表示面積が小さく設定されている。
【0024】
図5(A)は貼り合わせ前の表示パネル30,21の画素構成の様子を示すもので、表示パネル21の接合面26に隣接する画素P22は、他の画素P20と比較して表示領域の面積が小さく形成されている。このため、接合面26におけるマージンの幅W22が、前記例の表示パネル20におけるマージン幅W20よりも広く、前記例の表示パネル30におけるマージン幅W30と略同等となっている。
【0025】
これらの表示パネル21,30を、図2に示したように貼り合せると、図5(B)に示すようになる。このように、接合面26,36に隣接する画素P22,P32の表示領域の面積を小さくすることで、接合面26,36における貼り合わせのマージンを広く取ることができ、前記例と同様に余裕をもって貼り合わせ作業を行うことができるようになる。また、有機電界発光素子は、その性質上水分や酸素による劣化が激しいが、接合面26,36におけるマージンを広く取ることで、素子と外気との封止を良好に行うことができるようになり、貼り合わせ部位からの劣化が低減されるようになる。
【0026】
ところで、本例では、画素P32のみならず、画素P22も、表示領域の面積が狭いために発光輝度が低下してしまう。そこで、画素P32のみならず画素P22に対しても、上述したように信号強度が増大する工夫を施す。
【0027】
図5(C)の例は、貼り合わせ部位(貼り合わせの境界)で隣接する画素P22とP32を2つ併せて擬似的に一つの画素とみなすようにした例である。すなわち、点線で囲んだ擬似画素PFは、データ線駆動回路16の同時駆動回路16Bによって、同時に駆動される。仮に、画素P22,P32の表示面積が他の画素P20もしくはP30の半分であるとすると、擬似画素PFの表示面積は他の画素P20もしくはP30と同等となり、結果的に同等の輝度を得ることができる。
【0028】
<実施形態3>……次に、図6を参照して実施形態3を説明する。本発明は、単色表示用のディスプレイのみならず、カラー表示用のディスプレイにも適用可能である。前記実施形態をカラー表示に適用する場合は、R(赤),G(緑),B(青)の画素を、ストライプ,モザイク,スクウェア,デルタなどの一定の順序で配列すればよく、表示パネルの境界に隣接する画素の表示面積を他の画素の表示面積よりも小さく設定すればよい。
【0029】
図6(A)に示す例は、貼り合わせられる表示パネル100,110のいずれも、R,G,Bの各画素がデルタ配列となっている。そして本実施形態では、表示パネル100,110の各画素のうち、接合境界120に隣接した画素P100g,P100r,P110g,P110bが、他の画素よりも表示面積が小さく設定されており、接合境界120にマージンW100,W110がそれぞれ設けられている。画素P100g,P110gは、別個に駆動してもよいし、両者を合わせて一つの擬似画素としてもよい。
【0030】
図6(B)は、同図(A)の変形例で、表示パネル101,111のR及びBの画素については、境界付近も含めたすべての画素の表示面積を同じとするとともに、接合境界120に隣接するGの画素P101g,P111gの表示面積を小さく設定して、マージンW101,W111を広くしている。本例においても、画素P101g,P111gは、別個に駆動してもよいし、両者を合わせて一つの擬似画素としてもよい。
【0031】
いずれの例においても、特にGの画素の表示面積がRやBの画素と比較して小さいが、視感度曲線で表されているように、人間の目はGの光に対する感度が高い。従って、Gの画素の面積が多少小さくなったとしても、Gの画素に補償電流を供給して平均輝度を調整すれば、さほど輝度の低下を感じない。
【0032】
<実施形態4>……次に、図7を参照して実施形態4を説明する。この実施形態は、同図(A)に示すように、表示パネル200,210,220,230を貼り合わせた例である。この例では、各パネルの接合面ないし境界240,242に隣接する画素P202が他の画素P200と比較して、幅及び長さのいずれも小さく設定されている。そして、画素P202の隣接する4個を併せて、点線で示す擬似画素P204が構成されている。この例によれば、表示パネル200,210,220,230が接する接合面240,242のいずれにおいても、大きなマージンW200を取ることができ、境界240,242を挟んだ画素の連続具合も良好である。
【0033】
<実施例1>……次に、本発明に関して試作した実施例について説明する。最初に、図8(A)の主要部断面及び図9の化学構造式を参照して実施例1を説明する。この例は、パッシブ駆動型の例である。500mm×500mmのガラス基板300を用意し、その上に膜厚約100nmのITOをスパッタリングによって形成する。このITOを、ウエットエッチングの手法を用いてストライプ状にパターニングする。ストライプ幅は、例えば500μm、すなわち500μmピクセルピッチである。このとき、基板貼り合わせのための接合面に隣接するITOのストライプ幅は、0.25μmとし、終端まで0.25μmの貼り合わせのためのマージンを稼いでいる。このようなストライプ状のITOが、透明アノード電極302となる。
【0034】
次に、透明アノード電極302上に有機電界発光層を形成する。まず、基板主面全体にホール注入層304として、m−MTDATA(4,4',4''-tris(3-methylphenylphenylamino)triphenylamine,構造式は図9(A)参照)を、蒸着速度0.2〜0.4nm/secで、真空蒸着法により真空下で30nm形成する。次に、ホール輸送層306として、α−NPD(α‐naphtyl phenyl diamine,構造式は図9(B)参照)を、蒸着速度0.2〜0.4nm/secで、真空蒸着法により真空下で30nm形成する。次に、電子輸送性発光層308として、Alq(8‐hydroxy quinorine alminum,構造式は図9(C)参照)を、蒸着速度0.2〜0.4nm/secで、真空蒸着法により真空下で50nm蒸着形成する。以上の各層によって、有機電界発光層310が形成される。
【0035】
次に、透明アノード電極302のストライプ方向と直交する方向に、カソード電極312を真空蒸着により形成する。すなわち、幅1mmのスリット状の開口が500μmピッチで並んでいるカソード電極蒸着用のマスクを使用し、Mg−Agの合金(例えば膜厚比でMg:Ag=9:1)を、蒸着速度0.3nm/secもしくはそれ以下で約0.5nm蒸着することで、カソード電極312を得る。次に、カソード電極封止層314として、AlSiCuの合金(Siが0.5wt(重量)%、Cuが1wt%)を200nm蒸着するとともに、導電性封止層316として、AuGeの合金(Geが12wt%)を200nm蒸着する。
【0036】
次に、導電性封止層316上に、無機封止層318として、SiNxをプラズマCVD法によって厚さ2μm成膜する。なお、この無機封止層318は、透明アノード電極302やカソード電極312と外部回路とのコンタクトを取る部位以外に、所定のマスクを使用して成膜する。
【0037】
こうして作製された有機電界発光素子マトリクスによる表示パネルに対し、図2に示したような貼り合わせを行なう。貼り合わせ用のガラス基体として、900mm×450mmのガラス基板を用意し、その上にUVレジン(紫外線硬化樹脂)を塗布する。コンタクト以外の無機封止層318が成膜されているエリアがUVレジンに接するように、表示パネルを貼り合わせ用ガラス基体上に置いてUV照射を行うことで、両者の貼り合わせを行った。このとき、ガラス界面の平坦性やUVレジンのはみ出しをなくす条件出しを行った。
【0038】
こうして作製した貼り合わせ型有機電界発光マトリックスディスプレイの接合では、界面を挟む2サブビクセルが一単位の擬似ピクセルとなるようにして、画像の表示を行った。すなわち、図5(C)に示すような実施形態でマトリックス駆動を行った。表示画像を観察したところ、表示パネルの接合部が目立つことなく、駆動を行うことができた。
【0039】
<実施例2>……次に、図8(B)及び図10を参照しながら実施例2について説明する。なお、上述した実施例1と対応する構成要素には同一の符号を用いる。この実施例は、TAC(TOP Emitting Adoptive Current Drive,上面発光型)型の表示パネルに応用した例である。500mm×500mmの評価用低温ポリシリコンTFT基板400上に、基本的に上記サイズと同様のサイズのピクセル駆動用TFT402を配置する。そして、その上に、アノード電極404となるCr層を形成するとともに、幅500μm、長さ1mmの発光エリアの開口を、Si0用いてパターニング形成する。本実施例の基本的なピクセル配置は、前記実施例1と同様である。なお、本実施例では、以上のようにして形成したサブピクセル2つが1単位画素(擬似画素)として扱われる。
【0040】
次に、有機電界発光層の作製であるが、ドット型開口を有するマスクを用い、発光エリアを覆うような形で基板主面上に、ホール注入層304、ホール輸送層306、電子輸送性発光層308を順次積層形成する。これらにより、前記実施例1と同様の有機電界発光層310を得る。そして、前記有機電界発光層310の発光面を覆うように、その全体にMgAgの合金(例えば膜厚比でMg:Ag=9:1)を、蒸着速度0.3nm/secもしくはそれ以下で約0.5nm蒸着することで、カソード電極312を得る。次に、該カソード電極312上に、無機封止層318を実施例1と同様に形成する。
【0041】
こうして作製された有機電界発光素子マトリクスによる表示パネルに対し、図2(A)に示したような貼り合わせを行なう。貼り合わせ時の様子を示すと、図10のようになる。なお、同図は、矢印F400で示す発光方向が上方となる向きに図示している。貼り合わせ用のガラス基体10として、900mm×450mmのガラス基板を用意し、その上にUVレジン(紫外線硬化樹脂)406を塗布する。なお、本例では、有機電界発光層310から出力された光がこのUVレジン406を介して外部に出力されるので、UV照射による硬化後も透明な材料を使用する。そして、前記コンタクト以外の無機封止層318が成膜されているエリアがUVレジン406に接するように、表示パネル450,460を貼り合わせ用ガラス基体10上に置いてUV照射を行うことで、両者の貼り合わせを行った。
【0042】
こうして作製した貼り合わせ型有機電界発光マトリックスディスプレイの接合では、界面を挟む2サブビクセルが一単位の擬似ピクセルとなるようにして、画像の表示を行った。すなわち、図5(C)に示すような実施形態でマトリックス駆動を行った。表示画像を観察したところ、表示パネルの接合部が目立つことなく、駆動を行うことができた。
【0043】
本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
(1)前記実施形態では、接合面に隣接する画素の長さや幅を小さくすることで、その表示領域ないし表示領域の面積を小さくしたが、領域形状は適宜の形状としてよい。1画素が更に多数の領域を含む構成としてもよく、この場合、各領域を補助電極などで接続して同時駆動すればよい。
(2)各部の材料としては、上述したものの他、公知の各種のものを使用してよい。また、上述した各層を、更に公知の積層構造としてもよく、必要があれば、フィルタやブラックマトリックスを設けるようにしてもよい。特に、貼り合せ部位を隠すように、フィルタやブラックマトリックスを設けるようにすると効果的である。
(3)前記実施形態では、貼り合わせ用の基体を用いたが、表示パネルを接合するのみでもよく、また、どのような貼り合せ方法を適用してもよい。
(4)上記実施形態は、有機電界発光素子を使用したディスプレイに本発明を適用した例であるが、他にプラズマ発光素子や無機電界発光素子を使用したディスプレイにも同様に適用可能である。また、ディスプレイの駆動方法も、パッシブ型(単純マトリックス型),アクティブ型(TFT駆動型)のいずれにも適用可能である。
【0044】
【発明の効果】
以上説明したように、本発明によれば、次のような効果がある。
(1)表示パネルの貼り合せ境界に隣接する画素のうち、少なくとも一方のパネル面の画素の表示領域の面積を、貼り合せ境界に隣接しない画素の表示領域の面積よりも小さくしたので、貼り合わせ面におけるマージンが増大し、余裕をもって貼り合わせ作業を行うことができ、貼り合わせ部位からの素子の劣化を低減することができる。
(2)面積が減少した画素の輝度を補償することとしたので、貼り合わせ境目が目立たなくなり、良好な大画面表示が可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態1の画素構成の主要部を示す平面図である。
【図2】前記実施形態1の貼り合わせの様子と有機電界発光層の積層構造を示す図である。
【図3】TFT駆動回路の一例を示す回路図である。
【図4】前記TFT駆動回路の動作を示すタイムチャートである。
【図5】本発明の実施形態2の画素構成の主要部を示す平面図である。
【図6】本発明の実施形態3の画素構成の主要部を示す平面図である。
【図7】本発明の実施形態4の画素構成の主要部を示す平面図である。
【図8】本発明の実施例における有機電界発光層の積層構造を示す主要断面図である。
【図9】前記有機電界発光層の主要部の化学構造式を示す図である。
【図10】実施例2のTAC型の概略構成を示す断面図である。
【符号の説明】
10…ガラス基体
12…接着剤
14…走査線駆動回路
16…データ線駆動回路
16A…アンプ
16B…同時駆動回路
20,21,30…表示パネル
22,32…ガラス基板
24,34…素子層
26,36…接合面
27…境界
100,101,110,111…表示パネル
102…ホール注入層
103…透明アノード電極
104…ホール輸送層
106…発光層
108…電子輸送層
111…有機電界発光層
112…カソード電極
114…保護層
120…境界ないし接合面
200,210,220,230…表示パネル
240,242…境界ないし接合面
300…ガラス基板
302…透明アノード電極
304…ホール注入層
306…ホール輸送層
308…電子輸送性発光層
310…有機電界発光層
312…カソード電極
314…カソード電極封止層
316…導電性封止層
318…無機封止層
400…基板
402…TFT
404…アノード電極
406…レジン
450,460…表示パネル
OLED…有機電界発光素子
P20,P22,P30,P32,P100g,P100r,P101g,P110g,P110b,P111g,P200,P202…画素
PF,P204…擬似画素
W20,W22,W30,W100,W101,W110,W111,W200…マージン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plurality of display panels or display units and a display device or display using the same, and more particularly to a display panel suitable for a display using a self-luminous display element and a display device using the same.
[0002]
[Background]
Recently, liquid crystal displays have become very popular and have features such as low voltage drive, low power consumption, miniaturization and thinning, etc., such as televisions, PCs (personal computers), portable information devices, mobile phones, watches, calculators, etc. Is widely used in various products.
[0003]
However, since this liquid crystal display is not self-luminous, a backlight is required to obtain a bright image. A reflective liquid crystal display that does not require a backlight has been studied, but a sufficiently satisfactory contrast has not been obtained. In addition, liquid crystal displays are not suitable for large displays because of their narrow viewing angles. Furthermore, since the display method is based on the alignment state of the liquid crystal molecules, the contrast changes depending on the angle even within the viewing angle, and the dynamic range at the time of alignment change cannot be widened, so it is not suitable for moving image display. There are also inconveniences.
[0004]
On the other hand, recently, a self-luminous display, specifically, a display using a plasma display element, an inorganic electroluminescent element, an organic electroluminescent element or the like has attracted attention. A self-luminous display
(1) Wide viewing angle compared to liquid crystal elements.
(2) Good contrast and excellent visibility.
(3) Since a backlight is not required, it can be made thinner and lighter.
It is suitable for large displays.
[0005]
[Problems to be solved by the invention]
However, when trying to obtain a large display, the size of the display panel per substrate is limited due to restrictions on the manufacturing process. For example, when an organic electroluminescent element is used, the element is formed on a glass substrate on which a conductive electrode is formed by a vacuum deposition method using a low molecule, a spin coating method using a polymer, a printing method, an ink jet method, or the like. However, in any of these methods, the size of the display panel is limited. Further, in the case of a large screen, a decrease in yield when a defect occurs in a part of the screen is unavoidable, and it is difficult to ensure in-plane uniformity. Therefore, as a method of obtaining a large-screen display, a method of bonding a plurality of display panels can be considered. However, in this method, it is important to make the boundary between adjacent display panel units inconspicuous.
[0006]
The present invention pays attention to the above points, and an object of the present invention is to provide an effective pixel configuration capable of making the boundary of bonding in a display having a divided screen configuration inconspicuous. Another object is to widen a margin in the bonding operation. Still another object is to reduce deterioration from a bonded portion, particularly when an organic electroluminescent element is used.
[0007]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention provides a display panel for obtaining a large-screen display by bonding a plurality thereof.LeOf the pixels adjacent to the bonding boundary, the area of the display area of the pixel on at least one panel surface is made smaller than the area of the display area of the pixel not adjacent to the bonding boundary.The pixel has an organic electroluminescent element and a TFT circuit for driving the organic electroluminescent element, and the characteristics of the TFT circuit of the pixel adjacent to the bonding boundary are determined by the driving current of the pixel at the bonding boundary. Set to be larger than the drive current of non-adjacent pixelsIt is characterized by that. Another invention is characterized in that a plurality of the display panels are bonded together.
[0008]
  According to the present invention, the display area (light emission area) of pixels adjacent along the bonding boundary is smaller than the display areas of other pixels. For this reason, a large margin can be taken in the bonded joint surface of the display panel.In addition, the characteristics of the TFT circuit of the pixel adjacent to the bonding boundary are set so that the driving current of the pixel is larger than the driving current of the pixel not adjacent to the bonding boundary. Since the decrease can be compensated, the boundary between the display panels becomes inconspicuous.The above and other objects, features and advantages of the present invention will become apparent from the following detailed description and the accompanying drawings.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
<Embodiment 1> First, Embodiment 1 of the present invention will be described with reference to FIGS.explain. In this embodiment, as shown in FIG. 2A, a large screen display is obtained by adhering display panels 20 and 30 adjacent to each other on a glass substrate (glass substrate) 10 for bonding. It is a thing. A side view seen from the direction of arrow F20 is as shown in FIG.
[0010]
The basic structures of the display panels 20 and 30 are the same, and element layers 24 and 34 including organic electroluminescent layers are provided on transparent glass substrates 22 and 32. The adhesive 12 is applied to the surfaces of the element layers 24 and 34, and the display panels 20 and 30 are bonded on the glass substrate 10 so that the bonding surfaces 26 and 36 are in contact with each other. As the adhesive 12, an ultraviolet curable resin or a thermosetting resin such as an epoxy resin is used. From each of the display panels 20 and 30, image light is output from the glass substrates 22 and 32 side as indicated by an arrow F22.
[0011]
An enlarged view of the stacked structure of the element layers 24 and 34 is as shown in FIG. A large number of transparent anode electrodes 103 are formed in a stripe pattern on the glass substrates 22 and 32 by sputtering. In the glass substrate 32, the stripe width of the transparent anode electrode 103 adjacent to the bonding surface 36 is formed to be narrower than the stripe width of the other transparent anode electrodes 103.
[0012]
Next, a hole injection layer 102, a hole transport layer 104, a light emitting layer 106, and an electron transport layer 108 are sequentially stacked on the transparent anode electrode 103 by a vacuum deposition method. As a result, the organic electroluminescent layer 111 is obtained. On the electron transport layer 108, a cathode electrode 112 and a protective layer (passivation film) 114 are laminated and formed by vacuum deposition or sputtering, respectively. Note that a hole-transporting light-emitting layer may be used instead of the hole-transporting layer 104 and the light-emitting layer 106, and an electron-transporting light-emitting layer may be used instead of the electron-transporting layer 108 and the light-emitting layer 106. Further, the electrode and each layer may be formed as a single layer with one material, or may be a laminated structure with a plurality of materials. Specific examples of these layers will be described later.
[0013]
The pixel configuration of the display panels 20 and 30 is as shown in FIG. FIG. 2A shows a state before bonding. In the display panel 20, pixels P20 are formed on the glass substrate 22 at regular intervals. The margin width at the joint surface 26 is W20. On the other hand, in the display panel 30, the pixels P30 are basically formed on the glass substrate 32 at regular intervals. However, the pixels P32 adjacent to the bonding surface 36 have a display area ( The area of the light emitting region is small (narrow). For this reason, the margin width W30 on the joint surface 36 is wider than the margin width W20 of the display panel 20.
[0014]
When these display panels 20 and 30 are bonded together as shown in FIG. 2, the result is as shown in FIG. As described above, the area of the display area of the pixel P32 adjacent to the bonding boundary (seam) 27 (or the pixel P32 arranged along the boundary 27) is set to display other pixels not adjacent to the boundary 27. By making it smaller than the area of the region, it is possible to widen the bonding margin at the boundary 27 and to perform the bonding work with a margin. In addition, the organic electroluminescence device is severely deteriorated by moisture and oxygen due to its properties. However, by taking a wide margin at the boundary 27, it becomes possible to perform good sealing between the device and the outside air. Deterioration from the part is reduced.
[0015]
By the way, since the display area of the pixel P32 is narrow, the light emission luminance is lowered. Therefore, in the present embodiment, the light emission luminance of the pixel P32 is compensated so that the light emission luminance is equivalent to that of the other pixels P20 and P30. For example, as shown in FIG. 1B, when the scanning line drive circuit 14 and the data line drive circuit 16 are provided, an amplifier 16A is provided in the data line drive unit of the pixel P32. By amplifying the data signal supplied to the pixel P32 by the amplifier 16A, the luminance of the pixel P32 increases and becomes the same as other pixels. As a result, a decrease in luminance due to a decrease in pixel area is compensated, and the boundary between the display panels 20 and 30 becomes inconspicuous.
[0016]
Note that the response time of the pixel P32 may be longer than the response time of the pixels P30 and P20. Further, even if the peak luminance of the pixel P32 is increased and the average luminance is substantially the same between the pixel P32 and the other pixels P20 and P30, the boundary 27 between the display panels 20 and 30 can be made inconspicuous. is there.
[0017]
  In the case of active matrix driving, a TFT (Thin Film Transistor) circuit that drives the pixel P32 may be used instead of the amplifier 16A. That is, the characteristics of the TFT circuit that drives the pixel P32 are set in advance so that the drive current increases. The TFT circuit has a configuration as shown in FIG. 3, for example. The TFT 1 is for conversion, the TFT 2 is for driving, the TFT 3 is for taking in, and the TFT 4 is for switching. The gate of the TFT 3 is connected to the scanning line A, and the gate of the TFT 4 is connected to the scanning line B. TFT2 is connected in series to an organic electroluminescent element (shown as OLED in the figure)SymmetryTFT1 is provided on the surface.
[0018]
The potentials of the scanning lines A and B change as shown in FIGS. 4 (A) and 4 (B), respectively. Here, as shown in FIG. 5C, a signal current Iw corresponding to the luminance flows through the data line C, and the voltage generated between the gate and the source of the TFT 1 as a result is Vgs. When the signal voltage of the scanning line B becomes “H” (timing Ta in FIG. 4), the TFT 4 becomes conductive, and the gate and drain of the TFT 1 are short-circuited. Therefore, TFT1 operates in the saturation region. Next, when the signal voltage of the scanning line A becomes “L” (timing Tb in FIG. 4), the TFT 3 becomes conductive and the signal current Iw is taken into the TFT 1. That is, a current corresponding to valid data flows through the TFT 1.
[0019]
The signal current Iw is given by the following equation.
Iw = μ1, Cox1, W1 / L1 / 2 (Vgs-Vth1)2            ...... (1)
Here, μ1 represents carrier mobility in TFT1, Cox1 represents gate capacitance per unit area of TFT1, W1 represents channel width of TFT1, L1 represents channel length of TFT1, and Vth1 represents threshold value of TFT1.
[0020]
On the other hand, if the drive current flowing through the organic electroluminescent element is Idrv, this Idrv is controlled by the TFTs 2 connected in series. In the circuit of FIG. 3, since the capacitor C is connected, the gate-source voltage of the TFT2 matches the gate-source voltage Vgs of the TFT1. Therefore, assuming that TFT2 also operates in the saturation region,
Idrv = μ2, Cox2, W2 / L2 / 2 (Vgs-Vth2)2            (2)
It becomes. Here, μ2 is the carrier mobility in TFT2, Cox2 is the gate capacitance per unit area of TFT2, W2 is the channel width of TFT2, L2 is the channel length of TFT2, and Vth2 is the threshold of TFT2.
[0021]
Here, since the TFT1 and the TFT2 are formed close to each other in a small pixel region, it can be considered that the element characteristics of the TFT1 and the TFT2 are almost the same, and it can be considered that μ1 = μ2, Cox1 = Cox2, and Vth1 = Vth2. . Then, from the equations (1) and (2), Idrv / Iw = (W2 / L2) / (W1 / L1) (3)
It becomes. According to this, the relationship between the signal current Iw and the drive current Idrv of the organic electroluminescent element OLED does not depend on the carrier mobility μ, the gate capacitance Cox, and the threshold value Vth, which vary from pixel to pixel, from product to product, and from production lot to It is determined by the channel width W and channel length L of the TFT.
[0022]
Accordingly, by appropriately setting the channel widths W1 and W2 and the channel lengths L1 and L2 of the TFTs 1 and 2, it is possible to control the value of the drive current Idrv of the organic electroluminescent element OLED with respect to the signal current Iw. If such a TFT circuit is used, a circuit pattern on the TFT side is set so that the drive current of the pixel P32 adjacent to the bonding surface 36 of the display panel 30 is considerably larger than the drive current of the other pixels P30. Is previously set, the amplifier 16A of the data line driver circuit 16 shown in FIG. 1B can be omitted.
[0023]
Second Embodiment Next, a second embodiment will be described with reference to FIG. In addition, the same code | symbol is used for the component corresponding to Embodiment 1 mentioned above. In the first embodiment, the display area of one end pixel of the display panels to be bonded is reduced, but in this embodiment, the display area is set small for the end pixels of both display panels.
[0024]
FIG. 5A shows a state of the pixel configuration of the display panels 30 and 21 before bonding. The pixel P22 adjacent to the joint surface 26 of the display panel 21 has a display area compared to the other pixels P20. The area is small. For this reason, the margin width W22 in the joint surface 26 is wider than the margin width W20 in the display panel 20 of the example, and is substantially equal to the margin width W30 in the display panel 30 of the example.
[0025]
When these display panels 21 and 30 are bonded together as shown in FIG. 2, the result is as shown in FIG. As described above, by reducing the area of the display area of the pixels P22 and P32 adjacent to the joint surfaces 26 and 36, a wide margin for bonding can be secured on the joint surfaces 26 and 36. It becomes possible to perform the pasting work. In addition, the organic electroluminescence device is severely deteriorated by moisture and oxygen due to its properties, but by taking a wide margin on the bonding surfaces 26 and 36, the device and the outside air can be well sealed. Deterioration from the bonding site is reduced.
[0026]
By the way, in this example, not only the pixel P32 but also the pixel P22 has a small display area, and thus the light emission luminance decreases. Therefore, a device for increasing the signal intensity is applied not only to the pixel P32 but also to the pixel P22 as described above.
[0027]
The example of FIG. 5C is an example in which two pixels P22 and P32 adjacent to each other at the bonding site (bonding boundary) are regarded as one pixel in a pseudo manner. That is, the pseudo pixels PF surrounded by the dotted lines are driven simultaneously by the simultaneous drive circuit 16B of the data line drive circuit 16. If the display area of the pixels P22 and P32 is half that of the other pixels P20 or P30, the display area of the pseudo pixel PF is equivalent to that of the other pixels P20 or P30, and as a result, the same luminance can be obtained. it can.
[0028]
Third Embodiment Next, a third embodiment will be described with reference to FIG. The present invention can be applied not only to a monochrome display but also to a color display. When the above embodiment is applied to color display, R (red), G (green), and B (blue) pixels may be arranged in a certain order such as stripes, mosaics, squares, and deltas. The display area of the pixel adjacent to the boundary may be set smaller than the display area of the other pixels.
[0029]
In the example shown in FIG. 6A, each of the display panels 100 and 110 to be bonded has R, G, and B pixels in a delta arrangement. In the present embodiment, among the pixels of the display panels 100 and 110, the pixels P100g, P100r, P110g, and P110b adjacent to the junction boundary 120 are set to have a smaller display area than the other pixels. Margins W100 and W110 are respectively provided. The pixels P100g and P110g may be driven separately or may be combined into one pseudo pixel.
[0030]
FIG. 6B is a modification of FIG. 6A, and for the R and B pixels of the display panels 101 and 111, the display area of all the pixels including the vicinity of the boundary is the same, and the junction boundary The display areas of the G pixels P101g and P111g adjacent to 120 are set small, and the margins W101 and W111 are widened. Also in this example, the pixels P101g and P111g may be driven separately or may be combined into one pseudo pixel.
[0031]
  In any of the examples, the display area of the G pixel is particularly small compared to the R and B pixels, but the human eye has high sensitivity to the G light as represented by the visibility curve. Therefore, even if the area of the G pixel is slightly reduced, if the average luminance is adjusted by supplying a compensation current to the G pixel, the luminance does not decrease much.Yes.
[0032]
<Fourth Embodiment> Next, a fourth embodiment will be described with reference to FIG. This embodiment is an example in which display panels 200, 210, 220, and 230 are bonded together as shown in FIG. In this example, the pixel P202 adjacent to the joint surface or boundary 240, 242 of each panel is set to have a smaller width and length than the other pixels P200. A pseudo pixel P204 indicated by a dotted line is configured by combining four adjacent pixels P202. According to this example, a large margin W200 can be obtained on any of the joint surfaces 240 and 242 with which the display panels 200, 210, 220, and 230 are in contact, and the continuity of pixels across the boundaries 240 and 242 is also good. is there.
[0033]
<Embodiment 1> Next, an embodiment that is experimentally produced with respect to the present invention will be described. First, Example 1 will be described with reference to the cross section of the main part of FIG. 8A and the chemical structural formula of FIG. This example is an example of a passive drive type. A glass substrate 300 of 500 mm × 500 mm is prepared, and ITO having a film thickness of about 100 nm is formed thereon by sputtering. The ITO is patterned in a stripe shape using a wet etching technique. The stripe width is, for example, 500 μm, that is, a 500 μm pixel pitch. At this time, the stripe width of the ITO adjacent to the bonding surface for bonding the substrates is 0.25 μm, and a margin for bonding of 0.25 μm is obtained to the end. Such striped ITO becomes the transparent anode electrode 302.
[0034]
Next, an organic electroluminescent layer is formed on the transparent anode electrode 302. First, m-MTDATA (4,4 ′, 4 ″ -tris (3-methylphenylphenylamino) triphenylamine, the structural formula is shown in FIG. 9A) is used as the hole injection layer 304 over the entire main surface of the substrate. The film is formed at a thickness of 2 to 0.4 nm / sec and 30 nm under vacuum by a vacuum deposition method. Next, α-NPD (α-naphtyl phenyl diamine, see FIG. 9B for the structural formula) is used as the hole transport layer 306 under vacuum by a vacuum deposition method at a deposition rate of 0.2 to 0.4 nm / sec. To 30 nm. Next, as the electron-transporting light-emitting layer 308, Alq3(8-hydroxy quinorine alminum, see FIG. 9C for the structural formula) is deposited at a deposition rate of 0.2 to 0.4 nm / sec. The organic electroluminescent layer 310 is formed by the above layers.
[0035]
Next, the cathode electrode 312 is formed by vacuum deposition in a direction orthogonal to the stripe direction of the transparent anode electrode 302. That is, using a cathode electrode deposition mask in which slit-like openings having a width of 1 mm are arranged at a pitch of 500 μm, an Mg—Ag alloy (for example, Mg: Ag = 9: 1 in a film thickness ratio) is deposited at a deposition rate of 0. The cathode electrode 312 is obtained by depositing about 0.5 nm at 3 nm / sec or less. Next, an AlSiCu alloy (Si is 0.5 wt (wt%), Cu is 1 wt%) is deposited as a cathode electrode sealing layer 314 by 200 nm, and an AuGe alloy (Ge is formed as a conductive sealing layer 316). 12 wt%) is deposited at 200 nm.
[0036]
Next, on the conductive sealing layer 316, as the inorganic sealing layer 318, SiNx is formed to a thickness of 2 μm by plasma CVD. Note that the inorganic sealing layer 318 is formed using a predetermined mask in addition to a portion where the transparent anode electrode 302 or the cathode electrode 312 contacts the external circuit.
[0037]
  For display panels with organic electroluminescent element matrix thus fabricated, FIG.Lamination is performed as shown in (1). A glass substrate of 900 mm × 450 mm is prepared as a glass substrate for bonding, and UV resin (ultraviolet curable resin) is applied thereon. The display panel was placed on the glass substrate for bonding so that the area where the inorganic sealing layer 318 other than the contact was formed was in contact with the UV resin, and UV irradiation was performed to bond the two together. At this time, conditions for eliminating the flatness of the glass interface and the protrusion of the UV resin were determined.
[0038]
In the bonding of the bonded organic electroluminescence matrix display produced in this way, the image was displayed so that the two sub-bixels sandwiching the interface became one unit of pseudo pixel. That is, the matrix drive is performed in the embodiment as shown in FIG. As a result of observing the display image, it was possible to drive the display panel without conspicuous the junction.
[0039]
Example 2 Next, Example 2 will be described with reference to FIGS. 8B and 10. In addition, the same code | symbol is used for the component corresponding to Example 1 mentioned above. This embodiment is an example applied to a TAC (TOP Emitting Adoptive Current Drive) display panel. On a 500 mm × 500 mm evaluation low-temperature polysilicon TFT substrate 400, a pixel driving TFT 402 having a size basically the same as the above size is arranged. Then, a Cr layer to be the anode electrode 404 is formed thereon, and an opening of a light emitting area having a width of 500 μm and a length of 1 mm is formed as Si0.2Patterning is used. The basic pixel arrangement of this embodiment is the same as that of the first embodiment. In this embodiment, two subpixels formed as described above are treated as one unit pixel (pseudo pixel).
[0040]
Next, an organic electroluminescent layer is manufactured. A hole injection layer 304, a hole transport layer 306, and an electron transport light emission are formed on the main surface of the substrate so as to cover the light emitting area using a mask having a dot-type opening. Layers 308 are sequentially stacked. As a result, an organic electroluminescent layer 310 similar to that in Example 1 is obtained. Then, an MgAg alloy (for example, Mg: Ag = 9: 1 in a film thickness ratio) is deposited on the entire surface of the organic electroluminescent layer 310 so as to cover the light emitting surface of the organic electroluminescent layer 310 at a deposition rate of 0.3 nm / sec or less. The cathode electrode 312 is obtained by depositing 0.5 nm. Next, an inorganic sealing layer 318 is formed on the cathode electrode 312 in the same manner as in Example 1.
[0041]
  For display panels with organic electroluminescent element matrix thus fabricated, FIG.Bonding as shown in (A) is performed. A state at the time of bonding is shown in FIG. In the figure, the light emission direction indicated by the arrow F400 is shown in an upward direction. A 900 mm × 450 mm glass substrate is prepared as the glass substrate 10 for bonding, and a UV resin (ultraviolet curable resin) 406 is applied thereon. In this example, since light output from the organic electroluminescent layer 310 is output to the outside through the UV resin 406, a transparent material is used even after curing by UV irradiation. Then, by placing the display panels 450 and 460 on the glass substrate 10 for bonding so that the area where the inorganic sealing layer 318 other than the contact is formed is in contact with the UV resin 406, UV irradiation is performed. Both were bonded together.
[0042]
In the bonding of the bonded organic electroluminescence matrix display produced in this way, the image was displayed so that the two sub-bixels sandwiching the interface became one unit of pseudo pixel. That is, the matrix drive is performed in the embodiment as shown in FIG. As a result of observing the display image, it was possible to drive the display panel without conspicuous the junction.
[0043]
The present invention has many embodiments, and various modifications can be made based on the above disclosure. For example, the following are included.
(1) In the above-described embodiment, the area of the display region or the display region is reduced by reducing the length or width of the pixel adjacent to the joint surface, but the region shape may be an appropriate shape. One pixel may include a larger number of regions. In this case, each region may be connected by an auxiliary electrode and driven simultaneously.
(2) As a material of each part, you may use various well-known things other than what was mentioned above. Further, each of the above-described layers may have a known laminated structure, and if necessary, a filter or a black matrix may be provided. In particular, it is effective to provide a filter or a black matrix so as to hide the bonding site.
(3) In the above-described embodiment, the base for bonding is used. However, only the display panel may be bonded, and any bonding method may be applied.
(4) The above embodiment is an example in which the present invention is applied to a display using an organic electroluminescent element, but can be similarly applied to a display using a plasma light emitting element or an inorganic electroluminescent element. Further, the display driving method can be applied to either a passive type (simple matrix type) or an active type (TFT driving type).
[0044]
【The invention's effect】
As described above, the present invention has the following effects.
(1) Among the pixels adjacent to the bonding boundary of the display panel, the area of the display area of the pixel on at least one panel surface is made smaller than the area of the display area of the pixel not adjacent to the bonding boundary. The margin on the surface is increased, the bonding work can be performed with a margin, and the deterioration of the element from the bonded portion can be reduced.
(2) Since the luminance of the pixel whose area has been reduced is compensated, the boundary between bonding becomes inconspicuous and a good large-screen display becomes possible.
[Brief description of the drawings]
FIG. 1 is a plan view showing a main part of a pixel configuration according to a first embodiment of the present invention.
FIG. 2 is a view showing a state of bonding and a laminated structure of an organic electroluminescent layer in the first embodiment.
FIG. 3 is a circuit diagram illustrating an example of a TFT drive circuit.
FIG. 4 is a time chart showing the operation of the TFT drive circuit.
FIG. 5 is a plan view showing a main part of a pixel configuration according to Embodiment 2 of the present invention.
FIG. 6 is a plan view showing a main part of a pixel configuration according to Embodiment 3 of the present invention.
FIG. 7 is a plan view showing a main part of a pixel configuration according to Embodiment 4 of the present invention.
FIG. 8 is a main cross-sectional view showing a laminated structure of organic electroluminescent layers in an example of the present invention.
FIG. 9 is a view illustrating a chemical structural formula of a main part of the organic electroluminescent layer.
10 is a cross-sectional view showing a schematic configuration of a TAC type of Example 2. FIG.
[Explanation of symbols]
10 ... Glass substrate
12 ... Adhesive
14 ... Scanning line driving circuit
16: Data line driving circuit
16A ... Amplifier
16B ... Simultaneous drive circuit
20, 21, 30 ... display panel
22, 32 ... Glass substrate
24, 34 ... element layer
26, 36 ... joint surface
27 ... Boundary
100, 101, 110, 111 ... display panel
102 ... Hole injection layer
103 ... Transparent anode electrode
104 ... Hole transport layer
106: Light emitting layer
108 ... electron transport layer
111 ... Organic electroluminescent layer
112 ... Cathode electrode
114 ... Protective layer
120 ... Boundary or joint surface
200, 210, 220, 230 ... display panel
240, 242, boundary or joint surface
300 ... Glass substrate
302 ... Transparent anode electrode
304 ... Hole injection layer
306 ... Hole transport layer
308 ... Electron transporting light emitting layer
310: Organic electroluminescent layer
312 ... Cathode electrode
314 ... Cathode electrode sealing layer
316: Conductive sealing layer
318 ... Inorganic sealing layer
400 ... Board
402 ... TFT
404 ... Anode electrode
406 ... Resin
450, 460 ... display panel
OLED: Organic electroluminescence device
P20, P22, P30, P32, P100g, P100r, P101g, P110g, P110b, P111g, P200, P202 ... Pixel
PF, P204 ... pseudo pixel
W20, W22, W30, W100, W101, W110, W111, W200 ... margin

Claims (8)

複数個を貼り合せて大画面のディスプレイを得るための表示パネルの貼り合せ境界に隣接する画素のうち、少なくとも一方のパネル面の画素の表示領域の面積を、貼り合せ境界に隣接しない画素の表示領域の面積よりも小さくし
前記画素は、有機電界発光素子及び当該有機電界発光素子を駆動するTFT回路を有し、
前記貼り合せ境界に隣接する画素のTFT回路の特性を、当該画素の駆動電流が前記貼り合せ境界に隣接しない画素の駆動電流よりも大きくなるように設定した
示パネル。
Among the pixels adjacent to the bonding boundary of the display panel to obtain a large screen display by bonding a plurality, the area of the display region of the pixel of at least one panel surface, a pixel not adjacent to the bonded boundary Smaller than the area of the display area ,
The pixel has an organic electroluminescent element and a TFT circuit for driving the organic electroluminescent element,
The characteristics of the TFT circuit of the pixel adjacent to the bonding boundary are set so that the driving current of the pixel is larger than the driving current of the pixel not adjacent to the bonding boundary.
Table display panel.
前記表示パネルの貼り合わせ境界に隣接するすべての画素の表示領域の面積を、貼り合せ境界に隣接しない画素の表示領域の面積よりも小さくし
求項1記載の表示パネル。
The area of the display area of all pixels adjacent to the bonding boundary of the display panel is made smaller than the area of the display area of pixels not adjacent to the bonding boundary .
Motomeko 1 display panel described.
前記TFT回路は、前記有機電界発光素子に直列に接続された駆動用TFTと、当該駆動用TFTと対称に設けられた変換用TFTとを有し、
前記駆動用TFT及び前記変換用TFTのチャネル幅やチャネル長の設定によって前記表示領域の面積が小さい画素の輝度を補償する
請求項1記載の表示パネル。
The TFT circuit has a driving TFT connected in series to the organic electroluminescence device, and a conversion TFT provided symmetrically with the driving TFT.
The display panel according to claim 1 , wherein brightness of a pixel having a small area of the display region is compensated by setting channel widths and channel lengths of the driving TFT and the conversion TFT .
前記駆動用TFT及び前記変換用TFTのチャネル幅やチャネル長の設定によって前記有機電界発光素子の駆動電流の値を制御する
請求項3記載の表示パネル。
4. The display panel according to claim 3 , wherein a value of a driving current of the organic electroluminescent element is controlled by setting a channel width and a channel length of the driving TFT and the conversion TFT .
表示パネルを複数個貼り合せてなり、
前記表示パネルの貼り合せ境界に隣接する画素のうち、少なくとも一方のパネル面の画素の表示領域の面積を、貼り合せ境界に隣接しない画素の表示領域の面積よりも小さくし
前記画素は、有機電界発光素子及び当該有機電界発光素子を駆動するTFT回路を有し、
前記貼り合せ境界に隣接する画素のTFT回路の特性を、当該画素の駆動電流が前記貼り合せ境界に隣接しない画素の駆動電流よりも大きくなるように設定した
示装置。
Becomes the display panel Te multiple pieces stuck Riawase,
Of the pixels adjacent to the bonding boundary of the display panel, the area of the display area of the pixel on at least one panel surface is smaller than the area of the display area of the pixel not adjacent to the bonding boundary ,
The pixel has an organic electroluminescent element and a TFT circuit for driving the organic electroluminescent element,
The characteristics of the TFT circuit of the pixel adjacent to the bonding boundary are set so that the driving current of the pixel is larger than the driving current of the pixel not adjacent to the bonding boundary.
Viewing equipment.
前記表示パネルの貼り合わせ境界に隣接するすべての画素の表示領域の面積を、貼り合せ境界に隣接しない画素の表示領域の面積よりも小さくし
求項5記載の表示装置。
The area of the display area of all pixels adjacent to the bonding boundary of the display panel is made smaller than the area of the display area of pixels not adjacent to the bonding boundary .
Motomeko 5 display device as claimed.
前記TFT回路は、前記有機電界発光素子に直列に接続された駆動用TFTと、当該駆動用TFTと対称に設けられた変換用TFTとを有し、
前記駆動用TFT及び前記変換用TFTのチャネル幅やチャネル長の設定によって前記表示領域の面積が小さい画素の輝度を補償する
請求項5記載の表示装置。
The TFT circuit has a driving TFT connected in series to the organic electroluminescence device, and a conversion TFT provided symmetrically with the driving TFT.
The display device according to claim 5 , wherein luminance of a pixel having a small area of the display region is compensated by setting channel widths and channel lengths of the driving TFT and the conversion TFT .
前記駆動用TFT及び前記変換用TFTのチャネル幅やチャネル長の設定によって前記有機電界発光素子の駆動電流の値を制御する
請求項5記載の表示装置。
The display device according to claim 5 , wherein the drive current value of the organic electroluminescent element is controlled by setting channel widths and channel lengths of the drive TFT and the conversion TFT .
JP2001209569A 2001-07-10 2001-07-10 Display panel and display device using the same Expired - Fee Related JP4934920B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001209569A JP4934920B2 (en) 2001-07-10 2001-07-10 Display panel and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001209569A JP4934920B2 (en) 2001-07-10 2001-07-10 Display panel and display device using the same

Publications (2)

Publication Number Publication Date
JP2003022037A JP2003022037A (en) 2003-01-24
JP4934920B2 true JP4934920B2 (en) 2012-05-23

Family

ID=19045201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001209569A Expired - Fee Related JP4934920B2 (en) 2001-07-10 2001-07-10 Display panel and display device using the same

Country Status (1)

Country Link
JP (1) JP4934920B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190070633A (en) * 2017-12-13 2019-06-21 엘지디스플레이 주식회사 Micro led display device
US11562669B2 (en) 2020-04-13 2023-01-24 Samsung Display Co., Ltd. Tiled display device
US11973072B2 (en) 2020-09-16 2024-04-30 Samsung Display Co., Ltd. Display device including first and second light blocking patterns

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729754B2 (en) * 2004-12-03 2011-07-20 富士電機株式会社 Display device using a plurality of organic EL light emitting elements
KR101217554B1 (en) 2006-05-09 2013-01-02 삼성전자주식회사 seamless foldable display device
JP5052339B2 (en) * 2007-03-26 2012-10-17 三菱電機株式会社 Video display device and video display method
KR101089262B1 (en) * 2009-12-02 2011-12-02 금호전기주식회사 Large scale oled display
KR20140120585A (en) * 2013-04-03 2014-10-14 삼성디스플레이 주식회사 Foldable display device
KR102130143B1 (en) * 2013-12-30 2020-07-03 엘지디스플레이 주식회사 Organic Light Emitting Device
KR20230169489A (en) 2015-09-08 2023-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
KR102582059B1 (en) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 Display apparatus and multi screen display apparatus using the same
JP2018205525A (en) * 2017-06-05 2018-12-27 ソニー株式会社 Display device and electronic equipment
KR20200082971A (en) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 Fodable display apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184850A (en) * 1994-12-28 1996-07-16 Rohm Co Ltd Liquid crystal display device
JPH10135479A (en) * 1996-09-03 1998-05-22 Toshiba Corp Thin film transistor array and image display device using it
JP3790321B2 (en) * 1997-03-10 2006-06-28 シャープ株式会社 Liquid crystal display
JP2000047637A (en) * 1998-07-28 2000-02-18 Idemitsu Kosan Co Ltd Driving method of organic electro-luminescence element and organic electro-luminescence device
JP2000133449A (en) * 1998-10-20 2000-05-12 Rohm Co Ltd Laminated structure of organic el element
JP2001176668A (en) * 1999-12-17 2001-06-29 Sanyo Electric Co Ltd Electroluminescent display device and its manufacturing method
JP2002351378A (en) * 2001-05-29 2002-12-06 Denso Corp Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190070633A (en) * 2017-12-13 2019-06-21 엘지디스플레이 주식회사 Micro led display device
KR102463998B1 (en) 2017-12-13 2022-11-04 엘지디스플레이 주식회사 Micro led display device
US11562669B2 (en) 2020-04-13 2023-01-24 Samsung Display Co., Ltd. Tiled display device
US11900838B2 (en) 2020-04-13 2024-02-13 Samsung Display Co., Ltd. Tiled display device
US11973072B2 (en) 2020-09-16 2024-04-30 Samsung Display Co., Ltd. Display device including first and second light blocking patterns

Also Published As

Publication number Publication date
JP2003022037A (en) 2003-01-24

Similar Documents

Publication Publication Date Title
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
CN100585868C (en) Semiconductor device and method for manufacturing the same
US9343520B2 (en) Organic light-emitting diode display and method of fabricating the same
KR101976829B1 (en) Large Area Organic Light Emitting Diode Display And Method For Manufacturing The Same
US8436376B2 (en) Organic light emitting diode display
KR100696303B1 (en) Organic electroluminescence display and manufacturing method
JP4775863B2 (en) Organic EL display device and manufacturing method thereof
US8581281B2 (en) Organic light emitting display device and method for fabricating the same
CN100485994C (en) Organic electroluminescence device and fabrication method thereof
KR20180066948A (en) Organic light-emitting display apparatus
KR100739065B1 (en) Organic light emitting display and method for fabricating thereof
TW200935968A (en) Display panel and manufacturing method of display panel
US6864639B2 (en) Display and method for manufacturing the same
JP4934920B2 (en) Display panel and display device using the same
JP2006302874A (en) Display device
JP2006049811A (en) Organic thin film transistor and flat panel display using the same
KR101928407B1 (en) Organic electro-luminescence display and manufacturing method thereof
KR20150113422A (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR100590255B1 (en) Organic electroluminescence display device and method for fabricating thereof
KR100885842B1 (en) Organic electro- luminescent display device and fabricating method thereof
KR102043825B1 (en) Large Area Top Emission Organic Light Emitting Diod Display
KR100415616B1 (en) Fabricating method of electroluminescence display device
JP2009080258A (en) Tft array
JP4848600B2 (en) Display element and display device using the same
KR101222985B1 (en) Organic Emtting Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees