JP2003022037A - Display panel and display device using the same - Google Patents
Display panel and display device using the sameInfo
- Publication number
- JP2003022037A JP2003022037A JP2001209569A JP2001209569A JP2003022037A JP 2003022037 A JP2003022037 A JP 2003022037A JP 2001209569 A JP2001209569 A JP 2001209569A JP 2001209569 A JP2001209569 A JP 2001209569A JP 2003022037 A JP2003022037 A JP 2003022037A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pixels
- area
- pixel
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005401 electroluminescence Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 57
- 239000000758 substrate Substances 0.000 description 26
- 239000011521 glass Substances 0.000 description 22
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 10
- 238000007789 sealing Methods 0.000 description 10
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 9
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 101150000187 PTGS2 gene Proteins 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 3
- 101150062589 PTGS1 gene Proteins 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- DIVZFUBWFAOMCW-UHFFFAOYSA-N 4-n-(3-methylphenyl)-1-n,1-n-bis[4-(n-(3-methylphenyl)anilino)phenyl]-4-n-phenylbenzene-1,4-diamine Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)N(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 DIVZFUBWFAOMCW-UHFFFAOYSA-N 0.000 description 1
- FJNCXZZQNBKEJT-UHFFFAOYSA-N 8beta-hydroxymarrubiin Natural products O1C(=O)C2(C)CCCC3(C)C2C1CC(C)(O)C3(O)CCC=1C=COC=1 FJNCXZZQNBKEJT-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 229910019015 Mg-Ag Inorganic materials 0.000 description 1
- -1 Phenyl diamine Chemical class 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の表示パネル
ないし表示ユニット及びそれを利用した表示装置ないし
ディスプレイに関し、特に自発光型の表示素子を利用し
たディスプレイに好適な表示パネル及びそれを利用した
表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plurality of display panels or display units and a display device or display using the same, and particularly to a display panel suitable for a display using a self-luminous display element and the display panel. The present invention relates to a display device.
【０００２】[0002]
【背景技術】最近は液晶ディスプレイの普及がめざまし
く、低電圧駆動、低消費電力、小型化・薄型化可能など
といった特長を有することから、テレビジョン、ＰＣ
（パソコン）、携帯情報機器、携帯電話、時計、電卓な
どの各種の製品に多用されている。BACKGROUND ART Recently, liquid crystal displays have been remarkably popularized, and they are characterized by low voltage drive, low power consumption, and miniaturization and thinness.
(Personal computer), portable information devices, mobile phones, watches, calculators and other various products are widely used.
【０００３】しかし、この液晶ディスプレイは、自発光
型でないため、明るい画像を得ようとするとバックライ
トが必要となる。バックライトを必要としない反射型の
液晶ディスプレイも研究されているが、十分満足し得る
コントラストが得られていない。加えて、液晶ディスプ
レイは、視野角が狭いため、大型ディスプレイには適し
ていない。更に、液晶分子の配向状態による表示方法で
あるため、視野角内であっても角度によりコントラスト
が変化してしまう、配向変化時のダイナミックレンジを
広く取ることができないために動画表示に不向きであ
る、といった不都合もある。However, since this liquid crystal display is not a self-luminous type, a backlight is required to obtain a bright image. Although a reflective liquid crystal display that does not require a backlight has been researched, a sufficiently satisfactory contrast has not been obtained. In addition, the liquid crystal display has a narrow viewing angle and is not suitable for a large display. Furthermore, since the display method is based on the alignment state of the liquid crystal molecules, the contrast changes depending on the angle even within the viewing angle, and it is not suitable for displaying moving images because the dynamic range at the time of alignment change cannot be wide. There is also an inconvenience.
【０００４】これに対し、最近は、自発光型のディスプ
レイ，具体的にはプラズマ表示素子、無機電界発光素
子、有機電界発光素子などを利用したディスプレイが注
目されている。自発光型のディスプレイは、
（１）液晶素子と比較して視野角が広い。
（２）コントラストもよく、視認性に優れている。
（３）バックライトが不要なため、薄型化・軽量化が可
能である。
といった優れた特徴を備えており、大型のディスプレイ
に好適である。On the other hand, recently, a self-luminous display, specifically, a display using a plasma display element, an inorganic electroluminescent element, an organic electroluminescent element, or the like has been receiving attention. The self-luminous display has a wider viewing angle than (1) a liquid crystal element. (2) Good contrast and excellent visibility. (3) Since no backlight is required, it is possible to reduce the thickness and weight. With such excellent features, it is suitable for large displays.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、大型の
ディスプレイを得ようとする場合、製造プロセス上の制
約から、基板１枚当たりの表示パネルの大きさが制限さ
れてしまう。例えば有機電界発光素子を用いる場合、該
素子は、導電性電極が形成されたガラス基板上に、低分
子を用いる真空蒸着法、高分子を用いるスピンコート
法、印刷法、インクジェット法などによって形成される
が、それらいずれの方法であっても、表示パネルの大き
さが制約されてしまう。また、大画面の場合、画面の一
部に欠陥が発生した際の歩留まりの低下は避けられず、
面内均一性の確保も困難である。そこで、大画面のディ
スプレイを得る方法として、複数の表示パネルを貼り合
わせる方法が考えられる。ところが、この方法では、隣
合う表示パネルユニットの境目が目立たないようにする
ことが重要である。However, when trying to obtain a large-sized display, the size of the display panel per substrate is limited due to the constraints of the manufacturing process. For example, when an organic electroluminescence device is used, the device is formed on a glass substrate on which a conductive electrode is formed by a vacuum deposition method using a low molecule, a spin coating method using a polymer, a printing method, an inkjet method, or the like. However, the size of the display panel is restricted by any of these methods. In addition, in the case of a large screen, a decrease in yield when a defect occurs in part of the screen is unavoidable,
It is also difficult to secure in-plane uniformity. Therefore, as a method of obtaining a large-screen display, a method of laminating a plurality of display panels can be considered. However, in this method, it is important to make the boundary between adjacent display panel units inconspicuous.
【０００６】本発明は、以上の点に着目したもので、そ
の目的は、画面を分割構成したディスプレイにおける貼
り合わせの境目を目立たないようにすることができる効
果的な画素構成を提供することである。他の目的は、貼
り合わせ作業におけるマージンを広く取ることである。
更に他の目的は、特に有機電界発光素子を用いた場合
は、貼り合わせ部位からの劣化を低減することである。The present invention has been made in view of the above points, and an object thereof is to provide an effective pixel structure capable of making the boundary of bonding in a display having a divided screen inconspicuous. is there. Another purpose is to widen the margin in the bonding work.
Still another object is to reduce the deterioration from the bonded portion, especially when an organic electroluminescent device is used.
【０００７】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、複数個を貼り合せて大画面のディスプレ
イを得るための表示パネルであって、前記表示パネルの
貼り合せ境界に隣接する画素のうち、少なくとも一方の
パネル面の画素の表示領域の面積を、貼り合せ境界に隣
接しない画素の表示領域の面積よりも小さくしたことを
特徴とする。他の発明は、前記表示パネルを複数個を貼
り合せたことを特徴とする。To achieve the above object, the present invention is a display panel for adhering a plurality of devices to obtain a large-screen display, which is adjacent to a bonding boundary of the display panels. Among the pixels, the area of the display region of at least one of the pixels on the panel surface is smaller than the area of the display region of the pixel not adjacent to the bonding boundary. Another invention is characterized in that a plurality of the display panels are bonded together.
【０００８】本発明によれば、貼り合わせ境界に沿って
隣接する画素の表示面積（発光面積）が他の画素の表示
面積よりも小さい。このため、表示パネルの貼り合わせ
接合面において大きなマージンを取ることができる。本
発明の前記及び他の目的，特徴，利点は、以下の詳細な
説明及び添付図面から明瞭になろう。According to the present invention, the display area (light emitting area) of the pixel adjacent along the bonding boundary is smaller than the display area of other pixels. Therefore, a large margin can be taken in the bonded joint surface of the display panel. The above and other objects, features and advantages of the present invention will be apparent from the following detailed description and the accompanying drawings.
【０００９】[0009]
【発明の実施の形態】＜実施形態１＞……最初に、図１
〜図４を参照して本発明の実施形態１を説明数する。こ
の実施形態は、図２（Ａ）に示すように、貼り合わせ用
のガラス基体（ガラス基板）１０上に、表示パネル２
０，３０を隣接して貼り合わせることによって大画面の
ディスプレイを得るようにしたものである。矢印Ｆ２０
方向から見た側面を示すと、同図（Ｂ）に示すようにな
る。BEST MODE FOR CARRYING OUT THE INVENTION <Embodiment 1> First, referring to FIG.
First Embodiment The first embodiment of the present invention will be described with reference to FIG. In this embodiment, as shown in FIG. 2A, a display panel 2 is provided on a glass substrate (glass substrate) 10 for bonding.
A large-screen display is obtained by bonding 0 and 30 adjacently. Arrow F20
A side view seen from the direction is as shown in FIG.
【００１０】表示パネル２０，３０の基本的な構造は同
一であり、透明なガラス基板２２，３２上に、有機電界
発光層を含む素子層２４，３４が設けられた構成となっ
ている。これら素子層２４，３４表面に接着剤１２を塗
布し、接合面２６，３６が接するように、表示パネル２
０，３０をガラス基体１０上で貼り合わせるようにす
る。接着剤１２としては、紫外線硬化樹脂や熱硬化樹
脂，例えばエポキシ樹脂などを使用する。各表示パネル
２０，３０からは、矢印Ｆ２２で示すように、ガラス基
板２２，３２側から画像の光が出力される。The display panels 20 and 30 have the same basic structure, and have element layers 24 and 34 including an organic electroluminescent layer provided on transparent glass substrates 22 and 32. The adhesive 12 is applied to the surfaces of the element layers 24 and 34, and the display panels 2 are so that the joint surfaces 26 and 36 are in contact with each other.
0 and 30 are attached on the glass substrate 10. As the adhesive 12, an ultraviolet curable resin or a thermosetting resin such as an epoxy resin is used. Image light is output from each of the display panels 20 and 30 from the glass substrates 22 and 32 side as shown by an arrow F22.
【００１１】素子層２４，３４の積層構造を拡大して示
すと、図２（Ｃ）に示すようになる。ガラス基板２２，
３２上には、透明アノード電極１０３がスパッタリング
によりストライプ状に多数形成される。なお、ガラス基
板３２においては、接合面３６に隣接する透明アノード
電極１０３のストライプ幅が、他の透明アノード電極１
０３のストライプ幅よりも狭く形成される。FIG. 2C is an enlarged view of the laminated structure of the element layers 24 and 34. Glass substrate 22,
A large number of transparent anode electrodes 103 are formed in stripes on the surface 32 by sputtering. In addition, in the glass substrate 32, the stripe width of the transparent anode electrode 103 adjacent to the bonding surface 36 is different from that of the other transparent anode electrode 1.
The stripe width is smaller than the stripe width 03.
【００１２】次に、透明アノード電極１０３上には、ホ
ール注入層１０２、ホール輸送層１０４、発光層１０
６、電子輸送層１０８が真空蒸着法によって順次積層形
成される。これらにより、有機電界発光層１１１が得ら
れる。電子輸送層１０８上には、カソード電極１１２、
保護層（パッシベーション膜）１１４がそれぞれ真空蒸
着あるいはスパッタリングによって積層形成される。な
お、ホール輸送層１０４及び発光層１０６の代わりにホ
ール輸送性発光層を用いてもよいし、電子輸送層１０８
及び発光層１０６の代わりに電子輸送性発光層を用いて
もよい。更に、前記電極や前記各層は、一つの材料で単
層に形成してもよいし、複数の材料による積層構造とし
てもよい。これらの各層の具体例については後述する。Next, on the transparent anode electrode 103, the hole injection layer 102, the hole transport layer 104, and the light emitting layer 10 are formed.
6. The electron transport layer 108 is sequentially laminated by the vacuum deposition method. By these, the organic electroluminescent layer 111 is obtained. On the electron transport layer 108, a cathode electrode 112,
The protective layers (passivation films) 114 are laminated and formed by vacuum vapor deposition or sputtering. Note that a hole-transporting light-emitting layer may be used instead of the hole-transporting layer 104 and the light-emitting layer 106, or the electron-transporting layer 108.
An electron-transporting light-emitting layer may be used instead of the light-emitting layer 106. Furthermore, the electrodes and the layers may be formed of a single material into a single layer, or may have a laminated structure of a plurality of materials. Specific examples of each of these layers will be described later.
【００１３】表示パネル２０，３０の画素構成を示す
と、図１のようになる。同図（Ａ）は貼り合わせ前の様
子を示すもので、表示パネル２０では、ガラス基板２２
上に一定の間隔で画素Ｐ２０が形成されている。そし
て、接合面２６におけるマージンの幅は、Ｗ２０となっ
ている。一方、表示パネル３０では、基本的にはガラス
基板３２上に一定の間隔で画素Ｐ３０が形成されている
が、接合面３６に隣接する画素Ｐ３２は、他の画素Ｐ３
０と比較して表示領域（発光領域）の面積が小さく（狭
く）形成されている。このため、接合面３６におけるマ
ージンの幅Ｗ３０が、表示パネル２０のマージンの幅Ｗ
２０よりも広くなっている。The pixel configuration of the display panels 20 and 30 is shown in FIG. FIG. 1A shows a state before the bonding, and in the display panel 20, the glass substrate 22 is used.
Pixels P20 are formed on the upper side at regular intervals. The width of the margin on the joint surface 26 is W20. On the other hand, in the display panel 30, the pixels P30 are basically formed on the glass substrate 32 at regular intervals, but the pixel P32 adjacent to the bonding surface 36 is the other pixel P3.
The area of the display region (light emitting region) is formed smaller (narrower) than 0. Therefore, the margin width W30 of the joint surface 36 is equal to the margin width W of the display panel 20.
It is wider than 20.
【００１４】これらの表示パネル２０，３０を、図２に
示したように貼り合せると、図１（Ｂ）に示すようにな
る。このように、貼り合わせの境界（継目）２７に隣接
する画素Ｐ３２（あるいは境界２７に沿って配列されて
いる画素Ｐ３２）の表示領域の面積を、境界２７に隣接
していない他の画素の表示領域の面積よりも小さくする
ことで、境界２７における貼り合わせのマージンを広く
取ることができ、余裕をもって貼り合わせ作業を行うこ
とができるようになる。また、有機電界発光素子は、そ
の性質上水分や酸素による劣化が激しいが、境界２７に
おけるマージンを広く取ることで、素子と外気との封止
を良好に行うことができるようになり、貼り合わせ部位
からの劣化が低減されるようになる。When these display panels 20 and 30 are attached to each other as shown in FIG. 2, it becomes as shown in FIG. 1 (B). In this way, the area of the display area of the pixel P32 (or the pixels P32 arranged along the boundary 27) adjacent to the boundary (seam) 27 of the bonding is changed to the display area of other pixels not adjacent to the boundary 27. By making the area smaller than the area of the region, it is possible to widen the bonding margin at the boundary 27 and to perform the bonding work with a margin. Further, the organic electroluminescence device is severely deteriorated by moisture and oxygen due to its property, but by widening the margin at the boundary 27, the device and the outside air can be favorably sealed, and the bonding Deterioration from the part is reduced.
【００１５】ところで、画素Ｐ３２は、表示領域の面積
が狭いために発光輝度が低下してしまう。そこで、本実
施形態では、画素Ｐ３２の発光輝度を、他の画素Ｐ２
０、Ｐ３０と発光輝度が同等となるように補償するよう
になっている。例えば、図１（Ｂ）に示すように、走査
線駆動回路１４とデータ線駆動回路１６が設けられてい
る場合、画素Ｐ３２のデータ線駆動部にアンプ１６Ａを
設ける。このアンプ１６Ａによって画素Ｐ３２に供給す
るデータの信号を増幅することで、画素Ｐ３２の輝度が
増大し、他の画素と同様となる。これにより、画素面積
の低下による輝度の低下が補償され、表示パネル２０，
３０の境目は目立たなくなる。By the way, in the pixel P32, the area of the display region is small, so that the emission brightness is lowered. Therefore, in the present embodiment, the light emission luminance of the pixel P32 is set to the other pixel P2.
0 and P30 are compensated so that the emission brightness becomes equal. For example, as shown in FIG. 1B, when the scanning line driving circuit 14 and the data line driving circuit 16 are provided, the amplifier 16A is provided in the data line driving unit of the pixel P32. By amplifying the signal of the data supplied to the pixel P32 by this amplifier 16A, the brightness of the pixel P32 is increased and becomes the same as other pixels. As a result, the decrease in brightness due to the decrease in pixel area is compensated, and the display panel 20,
The border of 30 becomes unnoticeable.
【００１６】なお、画素Ｐ３２の応答時間を画素Ｐ３０
やＰ２０の応答時間よりも長くするようにしてもよい。
また、画素Ｐ３２のピーク輝度を上げるようにし、平均
輝度が画素Ｐ３２と他の画素Ｐ２０やＰ３０で略同一と
なるようにしても、表示パネル２０，３０の境界２７を
目立たなくすることが可能である。Note that the response time of the pixel P32 is the pixel P30.
It may be set longer than the response time of P20.
Even if the peak luminance of the pixel P32 is increased and the average luminance is substantially the same for the pixel P32 and the other pixels P20 and P30, the boundary 27 between the display panels 20 and 30 can be made inconspicuous. is there.
【００１７】アクティブ・マトリックス駆動の場合に
は、アンプ１６Ａの代わりに、画素Ｐ３２を駆動するＴ
ＦＴ（Thin Film Transistor）回路を利用してもよい。
すなわち、画素Ｐ３２を駆動するＴＦＴ回路の特性を、
予め駆動電流が大きくなるように設定しておくようにす
る。ＴＦＴ回路は、例えば図３に示すような構成となっ
ており、ＴＦＴ１は変換用、ＴＦＴ２は駆動用、ＴＦＴ
３は取込用、ＴＦＴ４はスイッチ用である。ＴＦＴ３の
ゲートは走査線Ａに接続されており、ＴＦＴ４のゲート
は走査線Ｂに接続されている。ＴＦＴ２が有機電界発光
素子（図中にＯＬＥＤと表示）に直列に接続されてお
り、これと対象にＴＦＴ１が設けられている。In the case of active matrix driving, T driving the pixel P32 instead of the amplifier 16A.
An FT (Thin Film Transistor) circuit may be used.
That is, the characteristics of the TFT circuit that drives the pixel P32 are
The drive current is set in advance so as to be large. The TFT circuit has a structure as shown in FIG. 3, for example, where TFT1 is for conversion, TFT2 is for driving, and TFT is for driving.
3 is for taking in, TFT4 is for switching. The gate of the TFT 3 is connected to the scanning line A, and the gate of the TFT 4 is connected to the scanning line B. The TFT 2 is connected in series with an organic electroluminescent element (indicated as OLED in the figure), and the TFT 1 is provided for this.
【００１８】走査線Ａ，Ｂの電位は、図４（Ａ），
（Ｂ）にそれぞれ示すように変化する。ここで、同図
（Ｃ）に示すように、データ線Ｃに輝度に相当する信号
電流Ｉwが流れ、その結果ＴＦＴ１のゲート・ソース間
に生ずる電圧をＶgsとする。走査線Ｂの信号電圧が
「Ｈ」となると（図４のタイミングＴａ）ＴＦＴ４が導
通し、ＴＦＴ１のゲート・ドレイン間が短絡する。従っ
て、ＴＦＴ１は飽和領域で動作する。次に、走査線Ａの
信号電圧が「Ｌ」になると（図４のタイミングＴｂ）、
ＴＦＴ３が導通し、信号電流ＩwがＴＦＴ１に取り込ま
れる。すなわち、有効データに相当する電流がＴＦＴ１
に流れる。The potentials of the scanning lines A and B are shown in FIG.
It changes as shown in FIG. Here, as shown in FIG. 6C, a signal current Iw corresponding to the luminance flows through the data line C, and as a result, the voltage generated between the gate and source of the TFT 1 is Vgs. When the signal voltage of the scanning line B becomes “H” (timing Ta in FIG. 4), the TFT 4 becomes conductive and the gate and drain of the TFT 1 are short-circuited. Therefore, the TFT1 operates in the saturation region. Next, when the signal voltage of the scanning line A becomes “L” (timing Tb in FIG. 4),
The TFT3 becomes conductive and the signal current Iw is taken into the TFT1. That is, the current corresponding to valid data is the TFT1.
Flow to.
【００１９】信号電流Ｉwは、次の式で与えられる。
Ｉw＝μ1・Ｃox1・Ｗ1／Ｌ1／２（Ｖgs−Ｖth1）２ ……（１）
ここで、μ1はＴＦＴ１におけるキャリアの移動度、Ｃo
x1はＴＦＴ１の単位面積当たりのゲート容量、Ｗ１はＴ
ＦＴ１のチャネル幅、Ｌ1はＴＦＴ１のチャネル長、Ｖt
h1はＴＦＴ１の閾値を表す。The signal current Iw is given by the following equation. Iw = μ1 · Cox1 · W1 / L1 / 2 (Vgs−Vth1) 2 (1) where μ1 is the mobility of carriers in the TFT 1, Co
x1 is the gate capacitance per unit area of TFT1, W1 is T
FT1 channel width, L1 is TFT1 channel length, Vt
h1 represents the threshold value of TFT1.
【００２０】一方、有機電界発光素子に流れる駆動電流
をＩdrvとすると、このＩdrvは、直列接続されているＴ
ＦＴ２によって制御される。図３の回路では、コンデン
サＣが接続されているため、ＴＦＴ２のゲート・ソース
間電圧は、ＴＦＴ１のゲート・ソース間電圧Ｖgsに一致
する。従って、ＴＦＴ２も飽和領域で動作すると仮定す
れば、
Ｉdrv＝μ2・Ｃox2・Ｗ2／Ｌ2／２（Ｖgs−Ｖth2）２ ……（２）
となる。ここで、μ2はＴＦＴ２におけるキャリアの移
動度、Ｃox2はＴＦＴ２の単位面積当たりのゲート容
量、Ｗ2はＴＦＴ２のチャネル幅、Ｌ2はＴＦＴ２のチャ
ネル長、Ｖth2はＴＦＴ２の閾値を表す。On the other hand, assuming that the driving current flowing through the organic electroluminescent element is Idrv, this Idrv is T connected in series.
Controlled by FT2. In the circuit of FIG. 3, since the capacitor C is connected, the gate-source voltage of the TFT2 matches the gate-source voltage Vgs of the TFT1. Therefore, assuming that the TFT2 also operates in the saturation region, Idrv = μ2 · Cox2 · W2 / L2 / 2 (Vgs−Vth2) 2 (2) Here, μ2 is the mobility of carriers in the TFT2, Cox2 is the gate capacitance per unit area of the TFT2, W2 is the channel width of the TFT2, L2 is the channel length of the TFT2, and Vth2 is the threshold value of the TFT2.
【００２１】ここで、ＴＦＴ１とＴＦＴ２は、小さな画
素領域内に近接して形成されるため、両者の素子特性は
ほぼ一致すると考えることができ、μ1＝μ2、Ｃox1＝
Ｃox2、Ｖth1＝Ｖth2と考えることができる。すると、
前記（１）及び（２）式から、
Ｉdrv／Ｉw＝（Ｗ2／Ｌ2）／（Ｗ1／Ｌ1）……（３）
となる。これによれば、信号電流Ｉwと有機電界発光素
子ＯＬＥＤの駆動電流Ｉdrvとの関係が、画素毎、製品
毎、製造ロット毎にばらつくキャリア移動度μ、ゲート
容量Ｃox、閾値Ｖthに依存せず、ＴＦＴのチャネル幅Ｗ
やチャネル長Ｌによって決定されることになる。Here, since the TFT1 and the TFT2 are formed close to each other in a small pixel area, it can be considered that the device characteristics of the two are almost the same, and μ1 = μ2, Cox1 =
It can be considered that Cox2 and Vth1 = Vth2. Then,
From the equations (1) and (2), Idrv / Iw = (W2 / L2) / (W1 / L1) (3). According to this, the relationship between the signal current Iw and the driving current Idrv of the organic electroluminescent element OLED does not depend on the carrier mobility μ, the gate capacitance Cox, and the threshold value Vth which vary from pixel to pixel, product to product lot, and TFT channel width W
And the channel length L.
【００２２】従って、ＴＦＴ１，２のチャネル幅Ｗ1，
Ｗ2やチャネル長Ｌ1，Ｌ2を適宜設定することで、信号
電流Ｉwに対する有機電界発光素子ＯＬＥＤの駆動電流
Ｉdrvの値を制御することが可能となる。このようなＴ
ＦＴ回路を利用すれば、表示パネル３０の接合面３６に
隣接する画素Ｐ３２の駆動電流が他の画素Ｐ３０の駆動
電流よりも表示面積の減少分相当大きくなるようにＴＦ
Ｔ側の回路パターンを予め設定することで、図１（Ｂ）
に示したデータ線駆動回路１６のアンプ１６Ａを省略す
ることができる。Therefore, the channel widths W1 of the TFTs 1 and 2,
By appropriately setting W2 and the channel lengths L1 and L2, it is possible to control the value of the drive current Idrv of the organic electroluminescent element OLED with respect to the signal current Iw. Such T
If the FT circuit is used, the TF is set so that the driving current of the pixel P32 adjacent to the joint surface 36 of the display panel 30 becomes considerably larger than the driving currents of the other pixels P30 by the amount corresponding to the reduction of the display area.
By setting the circuit pattern on the T side in advance, as shown in FIG.
It is possible to omit the amplifier 16A of the data line drive circuit 16 shown in FIG.
【００２３】＜実施形態２＞……次に、図５を参照して
実施形態２を説明する。なお、上述した実施形態１と対
応する構成要素には同一の符号を用いる。前記実施形態
１では、貼り合わせる表示パネルのうち、一方の端部画
素の表示面積を低減したが、本実施形態では両方の表示
パネルの端部画素について表示面積が小さく設定されて
いる。<Second Embodiment> ... Next, a second embodiment will be described with reference to FIG. The same reference numerals are used for the components corresponding to those of the above-described first embodiment. In the first embodiment, the display area of one end pixel of the display panels to be bonded is reduced, but in the present embodiment, the display area is set small for the end pixels of both display panels.
【００２４】図５（Ａ）は貼り合わせ前の表示パネル３
０，２１の画素構成の様子を示すもので、表示パネル２
１の接合面２６に隣接する画素Ｐ２２は、他の画素Ｐ２
０と比較して表示領域の面積が小さく形成されている。
このため、接合面２６におけるマージンの幅Ｗ２２が、
前記例の表示パネル２０におけるマージン幅Ｗ２０より
も広く、前記例の表示パネル３０におけるマージン幅Ｗ
３０と略同等となっている。FIG. 5A shows the display panel 3 before the bonding.
The display panel 2 shows the pixel configuration of 0 and 21.
The pixel P22 adjacent to the joint surface 26 of No. 1 is the other pixel P2.
The display area is smaller than 0.
Therefore, the margin width W22 at the joint surface 26 is
The margin width W20 is wider than the margin width W20 in the display panel 20 of the above example, and is larger than the margin width W in the display panel 30 of the above example.
It is almost equal to 30.
【００２５】これらの表示パネル２１，３０を、図２に
示したように貼り合せると、図５（Ｂ）に示すようにな
る。このように、接合面２６，３６に隣接する画素Ｐ２
２，Ｐ３２の表示領域の面積を小さくすることで、接合
面２６，３６における貼り合わせのマージンを広く取る
ことができ、前記例と同様に余裕をもって貼り合わせ作
業を行うことができるようになる。また、有機電界発光
素子は、その性質上水分や酸素による劣化が激しいが、
接合面２６，３６におけるマージンを広く取ることで、
素子と外気との封止を良好に行うことができるようにな
り、貼り合わせ部位からの劣化が低減されるようにな
る。When these display panels 21 and 30 are attached to each other as shown in FIG. 2, it becomes as shown in FIG. 5 (B). Thus, the pixel P2 adjacent to the joint surfaces 26 and 36 is
By reducing the area of the display region of 2, P32, it is possible to widen the bonding margin on the bonding surfaces 26 and 36, and it is possible to perform the bonding work with a margin as in the above example. In addition, although the organic electroluminescent element is severely deteriorated by moisture and oxygen due to its nature,
By widening the margins on the joint surfaces 26 and 36,
The element and the outside air can be well sealed, and the deterioration from the bonded portion can be reduced.
【００２６】ところで、本例では、画素Ｐ３２のみなら
ず、画素Ｐ２２も、表示領域の面積が狭いために発光輝
度が低下してしまう。そこで、画素Ｐ３２のみならず画
素Ｐ２２に対しても、上述したように信号強度が増大す
る工夫を施す。By the way, in the present example, not only the pixel P32 but also the pixel P22 has a small area of the display region, so that the emission luminance is lowered. Therefore, not only the pixel P32 but also the pixel P22 is devised to increase the signal intensity as described above.
【００２７】図５（Ｃ）の例は、貼り合わせ部位（貼り
合わせの境界）で隣接する画素Ｐ２２とＰ３２を２つ併
せて擬似的に一つの画素とみなすようにした例である。
すなわち、点線で囲んだ擬似画素ＰＦは、データ線駆動
回路１６の同時駆動回路１６Ｂによって、同時に駆動さ
れる。仮に、画素Ｐ２２，Ｐ３２の表示面積が他の画素
Ｐ２０もしくはＰ３０の半分であるとすると、擬似画素
ＰＦの表示面積は他の画素Ｐ２０もしくはＰ３０と同等
となり、結果的に同等の輝度を得ることができる。The example of FIG. 5C is an example in which two adjacent pixels P22 and P32 are combined at a bonding portion (bonding boundary) and are regarded as one pixel in a pseudo manner.
That is, the pseudo pixels PF surrounded by the dotted line are simultaneously driven by the simultaneous drive circuit 16B of the data line drive circuit 16. If the display area of the pixels P22 and P32 is half that of the other pixels P20 or P30, the display area of the pseudo pixel PF will be the same as that of the other pixels P20 or P30, and as a result, the same brightness can be obtained. it can.
【００２８】＜実施形態３＞……次に、図６を参照して
実施形態３を説明する。本発明は、単色表示用のディス
プレイのみならず、カラー表示用のディスプレイにも適
用可能である。前記実施形態をカラー表示に適用する場
合は、Ｒ（赤），Ｇ（緑），Ｂ（青）の画素を、ストラ
イプ，モザイク，スクウェア，デルタなどの一定の順序
で配列すればよく、表示パネルの境界に隣接する画素の
表示面積を他の画素の表示面積よりも小さく設定すれば
よい。<Third Embodiment> ... Next, a third embodiment will be described with reference to FIG. The present invention can be applied not only to a display for monochromatic display but also to a display for color display. When the above embodiment is applied to color display, R (red), G (green), and B (blue) pixels may be arranged in a certain order such as stripe, mosaic, square, and delta. It suffices to set the display area of the pixel adjacent to the boundary of No. 2 to be smaller than the display area of other pixels.
【００２９】図６（Ａ）に示す例は、貼り合わせられる
表示パネル１００，１１０のいずれも、Ｒ，Ｇ，Ｂの各
画素がデルタ配列となっている。そして本実施形態で
は、表示パネル１００，１１０の各画素のうち、接合境
界１２０に隣接した画素Ｐ１００ｇ，Ｐ１００ｒ，Ｐ１
１０ｇ，Ｐ１１０ｂが、他の画素よりも表示面積が小さ
く設定されており、接合境界１２０にマージンＷ１０
０，Ｗ１１０がそれぞれ設けられている。画素Ｐ１００
ｇ，Ｐ１１０ｇは、別個に駆動してもよいし、両者を合
わせて一つの擬似画素としてもよい。In the example shown in FIG. 6A, in each of the display panels 100 and 110 to be bonded, each pixel of R, G and B has a delta arrangement. In this embodiment, among the pixels of the display panels 100 and 110, the pixels P100g, P100r, and P1 that are adjacent to the junction boundary 120 are included.
10 g and P110 b are set to have a smaller display area than other pixels, and the margin W10 is set at the junction boundary 120.
0 and W110 are provided respectively. Pixel P100
g and P110g may be driven separately, or may be combined into one pseudo pixel.
【００３０】図６（Ｂ）は、同図（Ａ）の変形例で、表
示パネル１０１，１１１のＲ及びＢの画素については、
境界付近も含めたすべての画素の表示面積を同じとする
とともに、接合境界１２０に隣接するＧの画素Ｐ１０１
ｇ，Ｐ１１１ｇの表示面積を小さく設定して、マージン
Ｗ１０１，Ｗ１１１を広くしている。本例においても、
画素Ｐ１０１ｇ，Ｐ１１１ｇは、別個に駆動してもよい
し、両者を合わせて一つの擬似画素としてもよい。FIG. 6B is a modified example of FIG. 6A, in which the R and B pixels of the display panels 101 and 111 are:
The display area of all pixels including the vicinity of the boundary is the same, and the pixel P101 of G adjacent to the junction boundary 120
The display areas of g and P111g are set small and the margins W101 and W111 are widened. Also in this example,
The pixels P101g and P111g may be driven separately, or may be combined into one pseudo pixel.
【００３１】いずれの例においても、特にＧの画素の表
示面積がＲやＢの画素と比較して小さいが、視感度曲線
で表されているように、人間の目はＧの光に対する感度
が高い。従って、Ｇの画素の面積が多少小さくなったと
しても、Ｇの画素に補償電流を供給して平均輝度を調整
すれば、さほど輝度の低下を感じないIn any of the examples, the display area of the G pixel is particularly smaller than that of the R and B pixels, but as shown by the luminosity curve, the human eye is not sensitive to the G light. high. Therefore, even if the area of the G pixel becomes slightly smaller, if the compensating current is supplied to the G pixel to adjust the average brightness, the brightness is not significantly reduced.
【００３２】＜実施形態４＞……次に、図７を参照して
実施形態４を説明する。この実施形態は、同図（Ａ）に
示すように、表示パネル２００，２１０，２２０，２３
０を貼り合わせた例である。この例では、各パネルの接
合面ないし境界２４０，２４２に隣接する画素Ｐ２０２
が他の画素Ｐ２００と比較して、幅及び長さのいずれも
小さく設定されている。そして、画素Ｐ２０２の隣接す
る４個を併せて、点線で示す擬似画素Ｐ２０４が構成さ
れている。この例によれば、表示パネル２００，２１
０，２２０，２３０が接する接合面２４０，２４２のい
ずれにおいても、大きなマージンＷ２００を取ることが
でき、境界２４０，２４２を挟んだ画素の連続具合も良
好である。<Fourth Embodiment> ... Next, a fourth embodiment will be described with reference to FIG. In this embodiment, the display panels 200, 210, 220, and 23 are used as shown in FIG.
This is an example in which 0 is pasted. In this example, the pixel P202 adjacent to the joint surface or the boundaries 240 and 242 of each panel.
In comparison with the other pixels P200, both the width and the length are set smaller. Then, four adjacent pixels P202 are combined to form a pseudo pixel P204 indicated by a dotted line. According to this example, the display panels 200, 21
A large margin W200 can be provided on any of the joint surfaces 240 and 242 with which 0, 220 and 230 are in contact, and the continuity of the pixels sandwiching the boundaries 240 and 242 is also good.
【００３３】＜実施例１＞……次に、本発明に関して試
作した実施例について説明する。最初に、図８（Ａ）の
主要部断面及び図９の化学構造式を参照して実施例１を
説明する。この例は、パッシブ駆動型の例である。５０
０mm×５００mmのガラス基板３００を用意し、その上に
膜厚約１００nmのＩＴＯをスパッタリングによって形成
する。このＩＴＯを、ウエットエッチングの手法を用い
てストライプ状にパターニングする。ストライプ幅は、
例えば５００μm、すなわち５００μmピクセルピッチで
ある。このとき、基板貼り合わせのための接合面に隣接
するＩＴＯのストライプ幅は、０．２５μmとし、終端
まで０．２５μmの貼り合わせのためのマージンを稼い
でいる。このようなストライプ状のＩＴＯが、透明アノ
ード電極３０２となる。<Embodiment 1> ... Next, an embodiment of the present invention will be described. First, Example 1 will be described with reference to the cross section of the main part of FIG. 8A and the chemical structural formula of FIG. 9. This example is a passive drive type. Fifty
A glass substrate 300 of 0 mm × 500 mm is prepared, and ITO having a film thickness of about 100 nm is formed on the glass substrate 300 by sputtering. This ITO is patterned into stripes by using a wet etching method. The stripe width is
For example, 500 μm, that is, 500 μm pixel pitch. At this time, the stripe width of the ITO adjacent to the bonding surface for bonding the substrates is set to 0.25 μm, and a margin for bonding of 0.25 μm to the end is obtained. Such striped ITO becomes the transparent anode electrode 302.
【００３４】次に、透明アノード電極３０２上に有機電
界発光層を形成する。まず、基板主面全体にホール注入
層３０４として、ｍ−ＭＴＤＡＴＡ（4,4',4''-tris(3-
methylphenylphenylamino)triphenylamine，構造式は図
９（Ａ）参照）を、蒸着速度０．２〜０．４nm／sec
で、真空蒸着法により真空下で３０nm形成する。次に、
ホール輸送層３０６として、α−ＮＰＤ（α‐naphtyl
phenyl diamine，構造式は図９（Ｂ）参照）を、蒸着速
度０．２〜０．４nm／secで、真空蒸着法により真空下
で３０nm形成する。次に、電子輸送性発光層３０８とし
て、Ａｌｑ３（8‐hydroxy quinorine alminum，構造式
は図９（Ｃ）参照）を、蒸着速度０．２〜０．４nm／se
cで、真空蒸着法により真空下で５０nm蒸着形成する。
以上の各層によって、有機電界発光層３１０が形成され
る。Next, an organic electroluminescent layer is formed on the transparent anode electrode 302. First, m-MTDATA (4,4 ′, 4 ″ -tris (3-
methylphenylphenylamino) triphenylamine, the structural formula is shown in FIG. 9 (A), and the deposition rate is 0.2 to 0.4 nm / sec.
Then, it is formed to a thickness of 30 nm under vacuum by the vacuum deposition method. next,
As the hole transport layer 306, α-NPD (α-naphtyl
Phenyl diamine, the structural formula of which is shown in FIG. 9 (B), is formed in a vacuum at a deposition rate of 0.2 to 0.4 nm / sec to a thickness of 30 nm by a vacuum deposition method. Next, as the electron-transporting light-emitting layer 308, Alq 3 (8-hydroxy quinorine alminum, see FIG. 9C for the structural formula) is deposited at a deposition rate of 0.2 to 0.4 nm / se.
In step c, a 50 nm film is formed by vacuum evaporation under vacuum.
The organic electroluminescent layer 310 is formed by the above layers.
【００３５】次に、透明アノード電極３０２のストライ
プ方向と直交する方向に、カソード電極３１２を真空蒸
着により形成する。すなわち、幅１mmのスリット状の開
口が５００μmピッチで並んでいるカソード電極蒸着用
のマスクを使用し、Ｍｇ−Ａｇの合金（例えば膜厚比で
Ｍｇ：Ａｇ＝９：１）を、蒸着速度０．３nm／secもし
くはそれ以下で約０．５nm蒸着することで、カソード電
極３１２を得る。次に、カソード電極封止層３１４とし
て、ＡｌＳｉＣｕの合金（Ｓｉが０．５wt（重量）％、
Ｃｕが１wt％）を２００nm蒸着するとともに、導電性封
止層３１６として、ＡｕＧｅの合金（Ｇｅが１２wt％）
を２００nm蒸着する。Next, a cathode electrode 312 is formed by vacuum evaporation in a direction orthogonal to the stripe direction of the transparent anode electrode 302. That is, using a mask for cathode electrode deposition in which slit-shaped openings with a width of 1 mm are arranged at a pitch of 500 μm, an alloy of Mg—Ag (for example, Mg: Ag = 9: 1 in terms of film thickness ratio) is deposited at a deposition rate of 0. The cathode electrode 312 is obtained by depositing about 0.5 nm at 0.3 nm / sec or less. Next, as a cathode electrode sealing layer 314, an alloy of AlSiCu (Si 0.5 wt%,
Cu 1 wt%) is vapor-deposited to 200 nm, and an AuGe alloy (Ge is 12 wt%) is used as the conductive sealing layer 316.
Is evaporated to 200 nm.
【００３６】次に、導電性封止層３１６上に、無機封止
層３１８として、ＳｉＮｘをプラズマＣＶＤ法によって
厚さ２μm成膜する。なお、この無機封止層３１８は、
透明アノード電極３０２やカソード電極３１２と外部回
路とのコンタクトを取る部位以外に、所定のマスクを使
用して成膜する。Next, on the conductive sealing layer 316, as the inorganic sealing layer 318, SiNx is deposited to a thickness of 2 μm by the plasma CVD method. The inorganic sealing layer 318 is
A film is formed by using a predetermined mask in a region other than the region where the transparent anode electrode 302 and the cathode electrode 312 are in contact with the external circuit.
【００３７】こうして作製された有機電界発光素子マト
リクスによる表示パネルに対し、図図２に示したような
貼り合わせを行なう。貼り合わせ用のガラス基体とし
て、９００mm×４５０mmのガラス基板を用意し、その上
にＵＶレジン（紫外線硬化樹脂）を塗布する。コンタク
ト以外の無機封止層３１８が成膜されているエリアがＵ
Ｖレジンに接するように、表示パネルを貼り合わせ用ガ
ラス基体上に置いてＵＶ照射を行うことで、両者の貼り
合わせを行った。このとき、ガラス界面の平坦性やＵＶ
レジンのはみ出しをなくす条件出しを行った。The display panel made of the organic electroluminescent element matrix thus manufactured is bonded as shown in FIG. As a glass substrate for bonding, a 900 mm × 450 mm glass substrate is prepared, and a UV resin (ultraviolet curing resin) is applied on it. The area other than the contact where the inorganic sealing layer 318 is formed is U
The display panel was placed on the glass substrate for bonding so as to be in contact with the V resin, and UV irradiation was performed to bond the both. At this time, the flatness of the glass interface and UV
The condition was set to eliminate the protrusion of the resin.
【００３８】こうして作製した貼り合わせ型有機電界発
光マトリックスディスプレイの接合では、界面を挟む２
サブビクセルが一単位の擬似ピクセルとなるようにし
て、画像の表示を行った。すなわち、図５（Ｃ）に示す
ような実施形態でマトリックス駆動を行った。表示画像
を観察したところ、表示パネルの接合部が目立つことな
く、駆動を行うことができた。In the bonding of the laminated organic electroluminescent matrix display thus manufactured, the interface is sandwiched between the two.
The image was displayed so that the sub-pixel was a unit of pseudo pixel. That is, matrix driving was performed in the embodiment as shown in FIG. When the display image was observed, it was possible to drive the display panel without any conspicuous joint.
【００３９】＜実施例２＞……次に、図８（Ｂ）及び図
１０を参照しながら実施例２について説明する。なお、
上述した実施例１と対応する構成要素には同一の符号を
用いる。この実施例は、ＴＡＣ（TOP Emitting Adoptiv
e Current Drive，上面発光型）型の表示パネルに応用
した例である。５００mm×５００mmの評価用低温ポリシ
リコンＴＦＴ基板４００上に、基本的に上記サイズと同
様のサイズのピクセル駆動用ＴＦＴ４０２を配置する。
そして、その上に、アノード電極４０４となるＣｒ層を
形成するとともに、幅５００μm、長さ１mmの発光エリ
アの開口を、Ｓｉ０２用いてパターニング形成する。本
実施例の基本的なピクセル配置は、前記実施例１と同様
である。なお、本実施例では、以上のようにして形成し
たサブピクセル２つが１単位画素（擬似画素）として扱
われる。<Embodiment 2> ... Next, Embodiment 2 will be described with reference to FIGS. In addition,
The same reference numerals are used for the components corresponding to those in the above-described first embodiment. This embodiment is based on TAC (TOP Emitting Adoptiv
e Current Drive, top emission type) This is an example of application to a display panel. A pixel driving TFT 402 of the same size as the above is basically arranged on a 500 mm × 500 mm low temperature polysilicon TFT substrate 400 for evaluation.
Then, a Cr layer to be the anode electrode 404 is formed thereon, and an opening of a light emitting area having a width of 500 μm and a length of 1 mm is formed by patterning using SiO 2 . The basic pixel arrangement of this embodiment is the same as that of the first embodiment. In this embodiment, the two sub-pixels formed as described above are treated as one unit pixel (pseudo pixel).
【００４０】次に、有機電界発光層の作製であるが、ド
ット型開口を有するマスクを用い、発光エリアを覆うよ
うな形で基板主面上に、ホール注入層３０４、ホール輸
送層３０６、電子輸送性発光層３０８を順次積層形成す
る。これらにより、前記実施例１と同様の有機電界発光
層３１０を得る。そして、前記有機電界発光層３１０の
発光面を覆うように、その全体にＭｇＡｇの合金（例え
ば膜厚比でＭｇ：Ａｇ＝９：１）を、蒸着速度０．３nm
／secもしくはそれ以下で約０．５nm蒸着することで、
カソード電極３１２を得る。次に、該カソード電極３１
２上に、無機封止層３１８を実施例１と同様に形成す
る。Next, regarding the production of the organic electroluminescent layer, a hole injection layer 304, a hole transport layer 306, and an electron are formed on the main surface of the substrate so as to cover the light emitting area by using a mask having a dot type opening. The transportable light emitting layer 308 is sequentially laminated. As a result, the same organic electroluminescent layer 310 as that of Example 1 is obtained. Then, a MgAg alloy (for example, Mg: Ag = 9: 1 in film thickness ratio) is entirely deposited so as to cover the light emitting surface of the organic electroluminescent layer 310, and the deposition rate is 0.3 nm.
By depositing about 0.5 nm at / sec or less,
The cathode electrode 312 is obtained. Next, the cathode electrode 31
The inorganic sealing layer 318 is formed on the second layer in the same manner as in the first embodiment.
【００４１】こうして作製された有機電界発光素子マト
リクスによる表示パネルに対し、図図２（Ａ）に示した
ような貼り合わせを行なう。貼り合わせ時の様子を示す
と、図１０のようになる。なお、同図は、矢印Ｆ４００
で示す発光方向が上方となる向きに図示している。貼り
合わせ用のガラス基体１０として、９００mm×４５０mm
のガラス基板を用意し、その上にＵＶレジン（紫外線硬
化樹脂）４０６を塗布する。なお、本例では、有機電界
発光層３１０から出力された光がこのＵＶレジン４０６
を介して外部に出力されるので、ＵＶ照射による硬化後
も透明な材料を使用する。そして、前記コンタクト以外
の無機封止層３１８が成膜されているエリアがＵＶレジ
ン４０６に接するように、表示パネル４５０，４６０を
貼り合わせ用ガラス基体１０上に置いてＵＶ照射を行う
ことで、両者の貼り合わせを行った。The display panel with the organic electroluminescent element matrix thus manufactured is bonded as shown in FIG. 2 (A). FIG. 10 shows a state at the time of bonding. In the figure, arrow F400
The direction of light emission shown by is upward. 900 mm x 450 mm as the glass substrate 10 for bonding
The glass substrate of 1 is prepared, and UV resin (ultraviolet curable resin) 406 is applied on it. In this example, the light output from the organic electroluminescent layer 310 is the UV resin 406.
Since it is output to the outside via a transparent material, a transparent material is used even after curing by UV irradiation. Then, the display panels 450 and 460 are placed on the bonding glass substrate 10 and UV irradiation is performed so that the area where the inorganic sealing layer 318 other than the contacts is formed is in contact with the UV resin 406. Both were pasted together.
【００４２】こうして作製した貼り合わせ型有機電界発
光マトリックスディスプレイの接合では、界面を挟む２
サブビクセルが一単位の擬似ピクセルとなるようにし
て、画像の表示を行った。すなわち、図５（Ｃ）に示す
ような実施形態でマトリックス駆動を行った。表示画像
を観察したところ、表示パネルの接合部が目立つことな
く、駆動を行うことができた。In the bonding of the bonded organic electroluminescent matrix display thus manufactured, the interface is sandwiched between the two.
The image was displayed so that the sub-pixel was a unit of pseudo pixel. That is, matrix driving was performed in the embodiment as shown in FIG. When the display image was observed, it was possible to drive the display panel without any conspicuous joint.
【００４３】本発明には数多くの実施形態があり、以上
の開示に基づいて多様に改変することが可能である。例
えば、次のようなものも含まれる。
（１）前記実施形態では、接合面に隣接する画素の長さ
や幅を小さくすることで、その表示領域ないし表示領域
の面積を小さくしたが、領域形状は適宜の形状としてよ
い。１画素が更に多数の領域を含む構成としてもよく、
この場合、各領域を補助電極などで接続して同時駆動す
ればよい。
（２）各部の材料としては、上述したものの他、公知の
各種のものを使用してよい。また、上述した各層を、更
に公知の積層構造としてもよく、必要があれば、フィル
タやブラックマトリックスを設けるようにしてもよい。
特に、貼り合せ部位を隠すように、フィルタやブラック
マトリックスを設けるようにすると効果的である。
（３）前記実施形態では、貼り合わせ用の基体を用いた
が、表示パネルを接合するのみでもよく、また、どのよ
うな貼り合せ方法を適用してもよい。
（４）上記実施形態は、有機電界発光素子を使用したデ
ィスプレイに本発明を適用した例であるが、他にプラズ
マ発光素子や無機電界発光素子を使用したディスプレイ
にも同様に適用可能である。また、ディスプレイの駆動
方法も、パッシブ型（単純マトリックス型），アクティ
ブ型（ＴＦＴ駆動型）のいずれにも適用可能である。The present invention has many embodiments and can be variously modified based on the above disclosure. For example, the following is also included. (1) In the above embodiment, the display region or the area of the display region is reduced by reducing the length or width of the pixel adjacent to the joint surface, but the region shape may be an appropriate shape. One pixel may include a larger number of regions,
In this case, each region may be connected by an auxiliary electrode or the like and driven simultaneously. (2) In addition to the above-mentioned materials, various known materials may be used as the material of each part. Further, each of the layers described above may have a further known laminated structure, and if necessary, a filter or a black matrix may be provided.
In particular, it is effective to provide a filter or a black matrix so as to hide the bonded portion. (3) In the above-mentioned embodiment, the substrate for bonding is used, but it is also possible to only bond the display panels, and any bonding method may be applied. (4) The above embodiment is an example in which the present invention is applied to a display using an organic electroluminescent element, but it is similarly applicable to a display using a plasma light emitting element or an inorganic electroluminescent element. Further, the display driving method can be applied to both a passive type (simple matrix type) and an active type (TFT driving type).
【００４４】[0044]
【発明の効果】以上説明したように、本発明によれば、
次のような効果がある。
（１）表示パネルの貼り合せ境界に隣接する画素のう
ち、少なくとも一方のパネル面の画素の表示領域の面積
を、貼り合せ境界に隣接しない画素の表示領域の面積よ
りも小さくしたので、貼り合わせ面におけるマージンが
増大し、余裕をもって貼り合わせ作業を行うことがで
き、貼り合わせ部位からの素子の劣化を低減することが
できる。
（２）面積が減少した画素の輝度を補償することとした
ので、貼り合わせ境目が目立たなくなり、良好な大画面
表示が可能となる。As described above, according to the present invention,
It has the following effects. (1) Of the pixels adjacent to the bonding boundary of the display panel, the area of the display region of at least one pixel on the panel surface is made smaller than the area of the display region of the pixel not adjacent to the bonding boundary. The margin on the surface is increased, the bonding work can be performed with a margin, and deterioration of the element from the bonded portion can be reduced. (2) Since the brightness of the pixel whose area has been reduced is compensated, the bonding boundary becomes inconspicuous, and a good large-screen display is possible.
【図１】本発明の実施形態１の画素構成の主要部を示す
平面図である。FIG. 1 is a plan view showing a main part of a pixel configuration according to a first embodiment of the present invention.
【図２】前記実施形態１の貼り合わせの様子と有機電界
発光層の積層構造を示す図である。FIG. 2 is a diagram showing a bonding state and a laminated structure of an organic electroluminescent layer according to the first embodiment.
【図３】ＴＦＴ駆動回路の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a TFT drive circuit.
【図４】前記ＴＦＴ駆動回路の動作を示すタイムチャー
トである。FIG. 4 is a time chart showing the operation of the TFT drive circuit.
【図５】本発明の実施形態２の画素構成の主要部を示す
平面図である。FIG. 5 is a plan view showing a main part of a pixel configuration according to a second embodiment of the present invention.
【図６】本発明の実施形態３の画素構成の主要部を示す
平面図である。FIG. 6 is a plan view showing a main part of a pixel configuration according to a third embodiment of the present invention.
【図７】本発明の実施形態４の画素構成の主要部を示す
平面図である。FIG. 7 is a plan view showing a main part of a pixel configuration according to a fourth embodiment of the present invention.
【図８】本発明の実施例における有機電界発光層の積層
構造を示す主要断面図である。FIG. 8 is a main cross-sectional view showing a laminated structure of an organic electroluminescent layer according to an example of the present invention.
【図９】前記有機電界発光層の主要部の化学構造式を示
す図である。FIG. 9 is a diagram showing a chemical structural formula of a main part of the organic electroluminescent layer.
【図１０】実施例２のＴＡＣ型の概略構成を示す断面図
である。FIG. 10 is a cross-sectional view showing a schematic configuration of a TAC type of Example 2.
１０…ガラス基体
１２…接着剤
１４…走査線駆動回路
１６…データ線駆動回路
１６Ａ…アンプ
１６Ｂ…同時駆動回路
２０，２１，３０…表示パネル
２２，３２…ガラス基板
２４，３４…素子層
２６，３６…接合面
２７…境界
１００，１０１，１１０，１１１…表示パネル
１０２…ホール注入層
１０３…透明アノード電極
１０４…ホール輸送層
１０６…発光層
１０８…電子輸送層
１１１…有機電界発光層
１１２…カソード電極
１１４…保護層
１２０…境界ないし接合面
２００，２１０，２２０，２３０…表示パネル
２４０，２４２…境界ないし接合面
３００…ガラス基板
３０２…透明アノード電極
３０４…ホール注入層
３０６…ホール輸送層
３０８…電子輸送性発光層
３１０…有機電界発光層
３１２…カソード電極
３１４…カソード電極封止層
３１６…導電性封止層
３１８…無機封止層
４００…基板
４０２…ＴＦＴ
４０４…アノード電極
４０６…レジン
４５０，４６０…表示パネル
ＯＬＥＤ…有機電界発光素子
Ｐ２０，Ｐ２２，Ｐ３０，Ｐ３２，Ｐ１００ｇ，Ｐ１０
０ｒ，Ｐ１０１ｇ，Ｐ１１０ｇ，Ｐ１１０ｂ，Ｐ１１１
ｇ，Ｐ２００，Ｐ２０２…画素
ＰＦ，Ｐ２０４…擬似画素
Ｗ２０，Ｗ２２，Ｗ３０，Ｗ１００，Ｗ１０１，Ｗ１１
０，Ｗ１１１，Ｗ２００…マージン10 ... Glass base 12 ... Adhesive agent 14 ... Scan line drive circuit 16 ... Data line drive circuit 16A ... Amplifier 16B ... Simultaneous drive circuits 20, 21, 30 ... Display panels 22, 32 ... Glass substrates 24, 34 ... Element layer 26, 36 ... Bonding surface 27 ... Boundary 100, 101, 110, 111 ... Display panel 102 ... Hole injection layer 103 ... Transparent anode electrode 104 ... Hole transport layer 106 ... Light emitting layer 108 ... Electron transport layer 111 ... Organic electroluminescent layer 112 ... Cathode Electrode 114 ... Protective layer 120 ... Boundary or bonding surface 200, 210, 220, 230 ... Display panel 240, 242 ... Boundary or bonding surface 300 ... Glass substrate 302 ... Transparent anode electrode 304 ... Hole injection layer 306 ... Hole transport layer 308 ... Electron transporting light emitting layer 310 ... Organic electroluminescent layer 312 ... Cathode electrode 314 ... Cathode electrode sealing layer 16 ... conductive sealing layer 318 ... inorganic encapsulating layer 400 ... substrate 402 ... TFT 404 ... anode electrode 406 ... Resin 450, 460 ... display panel OLED ... organic electroluminescent element P20, P22, P30, P32, P100g, P10
0r, P101g, P110g, P110b, P111
g, P200, P202 ... Pixels PF, P204 ... Pseudo pixels W20, W22, W30, W100, W101, W11
0, W111, W200 ... Margin
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K007 AB04 AB13 BA06 BB01 CA01 CB01 DA00 DB03 EB00 FA01 FA02 5C094 AA03 AA14 AA55 BA03 BA27 CA19 CA20 DA02 EA04 EA07 HA08 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 3K007 AB04 AB13 BA06 BB01 CA01 CB01 DA00 DB03 EB00 FA01 FA02 5C094 AA03 AA14 AA55 BA03 BA27 CA19 CA20 DA02 EA04 EA07 HA08
Claims (9)
イを得るための表示パネルであって、 前記表示パネルの貼り合せ境界に隣接する画素のうち、
少なくとも一方のパネル面の画素の表示領域の面積を、
貼り合せ境界に隣接しない画素の表示領域の面積よりも
小さくしたことを特徴とする表示パネル。1. A display panel for bonding a plurality of display panels to obtain a large-screen display, wherein among the pixels adjacent to a bonding boundary of the display panel,
At least the area of the display area of the pixel on the panel surface,
A display panel characterized by being made smaller than an area of a display region of pixels not adjacent to a bonding boundary.
するすべての画素の表示領域の面積を、貼り合せ境界に
隣接しない画素の表示領域の面積よりも小さくしたこと
を特徴とする請求項１記載の表示パネル。2. The display area of all pixels adjacent to the bonding boundary of the display panel is smaller than the display area of pixels not adjacent to the bonding boundary. Display panel.
て形成したことを特徴とする請求項１記載の表示パネ
ル。3. The display panel according to claim 1, wherein the display region is formed by an organic electroluminescent device.
的な輝度を補償するための駆動手段を備えたことを特徴
とする請求項１記載の表示パネル。4. The display panel according to claim 1, further comprising driving means for compensating an average luminance of pixels having a small area of the display area.
置であって、 前記表示パネルの貼り合せ境界に隣接する画素のうち、
少なくとも一方のパネル面の画素の表示領域の面積を、
貼り合せ境界に隣接しない画素の表示領域の面積よりも
小さくしたことを特徴とする表示装置。5. A display device in which a plurality of display panels are bonded together, wherein among the pixels adjacent to a bonding boundary of the display panel,
At least the area of the display area of the pixel on the panel surface,
A display device characterized in that it is smaller than the area of the display region of pixels not adjacent to the bonding boundary.
するすべての画素の表示領域の面積を、貼り合せ境界に
隣接しない画素の表示領域の面積よりも小さくしたこと
を特徴とする請求項５記載の表示装置。6. The area of the display region of all pixels adjacent to the bonding boundary of the display panel is smaller than the area of the display region of pixels not adjacent to the bonding boundary. Display device.
て形成したことを特徴とする請求項５記載の表示装置。7. The display device according to claim 5, wherein the display region is formed by an organic electroluminescence device.
的な輝度を補償するための駆動手段を備えたことを特徴
とする請求項５記載の表示装置。8. The display device according to claim 5, further comprising a driving unit for compensating an average luminance of pixels having a small area of the display region.
素を組み合わせて一つの画素単位とするとともに、画素
単位に含まれる画素を同時駆動する同時駆動手段を備え
たことを特徴とする請求項６記載の表示装置。9. The simultaneous driving means for driving pixels included in each pixel unit at the same time while combining adjacent pixels with the bonding boundary therebetween to form one pixel unit. Display device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209569A JP4934920B2 (en) | 2001-07-10 | 2001-07-10 | Display panel and display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209569A JP4934920B2 (en) | 2001-07-10 | 2001-07-10 | Display panel and display device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003022037A true JP2003022037A (en) | 2003-01-24 |
| JP4934920B2 JP4934920B2 (en) | 2012-05-23 |
Family
ID=19045201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001209569A Expired - Fee Related JP4934920B2 (en) | 2001-07-10 | 2001-07-10 | Display panel and display device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4934920B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164618A (en) * | 2004-12-03 | 2006-06-22 | Fuji Electric Holdings Co Ltd | Display device using a plurality of organic el elements |
| EP1855149A1 (en) | 2006-05-09 | 2007-11-14 | Samsung Electronics Co., Ltd. | Seamless foldable display device and driving method |
| WO2008117393A1 (en) * | 2007-03-26 | 2008-10-02 | Mitsubishi Electric Corporation | Video display device and image display method |
| KR101089262B1 (en) * | 2009-12-02 | 2011-12-02 | 금호전기주식회사 | Large scale oled display |
| US20140300529A1 (en) * | 2013-04-03 | 2014-10-09 | Samsung Display Co., Ltd. | Foldable display device |
| KR20150078046A (en) * | 2013-12-30 | 2015-07-08 | 엘지디스플레이 주식회사 | Organic Light Emitting Device |
| WO2017042657A1 (en) * | 2015-09-08 | 2017-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| EP3343274A3 (en) * | 2016-12-30 | 2018-08-15 | LG Display Co., Ltd. | Display device, multi-screen display device using the same and method for manufacturing the same |
| WO2018225432A1 (en) * | 2017-06-05 | 2018-12-13 | ソニー株式会社 | Display device and electronic apparatus |
| CN111383529A (en) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | Foldable display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102463998B1 (en) * | 2017-12-13 | 2022-11-04 | 엘지디스플레이 주식회사 | Micro led display device |
| KR20210127272A (en) | 2020-04-13 | 2021-10-22 | 삼성디스플레이 주식회사 | Tiled display device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08184850A (en) * | 1994-12-28 | 1996-07-16 | Rohm Co Ltd | Liquid crystal display device |
| JPH10135479A (en) * | 1996-09-03 | 1998-05-22 | Toshiba Corp | Thin film transistor array and image display device using it |
| JPH10254378A (en) * | 1997-03-10 | 1998-09-25 | Fujitsu Ltd | Liquid crystal display device and its manufacturing method |
| JP2000047637A (en) * | 1998-07-28 | 2000-02-18 | Idemitsu Kosan Co Ltd | Driving method of organic electro-luminescence element and organic electro-luminescence device |
| JP2000133449A (en) * | 1998-10-20 | 2000-05-12 | Rohm Co Ltd | Laminated structure of organic el element |
| JP2001176668A (en) * | 1999-12-17 | 2001-06-29 | Sanyo Electric Co Ltd | Electroluminescent display device and its manufacturing method |
| JP2002351378A (en) * | 2001-05-29 | 2002-12-06 | Denso Corp | Display device |
-
2001
- 2001-07-10 JP JP2001209569A patent/JP4934920B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08184850A (en) * | 1994-12-28 | 1996-07-16 | Rohm Co Ltd | Liquid crystal display device |
| JPH10135479A (en) * | 1996-09-03 | 1998-05-22 | Toshiba Corp | Thin film transistor array and image display device using it |
| JPH10254378A (en) * | 1997-03-10 | 1998-09-25 | Fujitsu Ltd | Liquid crystal display device and its manufacturing method |
| JP2000047637A (en) * | 1998-07-28 | 2000-02-18 | Idemitsu Kosan Co Ltd | Driving method of organic electro-luminescence element and organic electro-luminescence device |
| JP2000133449A (en) * | 1998-10-20 | 2000-05-12 | Rohm Co Ltd | Laminated structure of organic el element |
| JP2001176668A (en) * | 1999-12-17 | 2001-06-29 | Sanyo Electric Co Ltd | Electroluminescent display device and its manufacturing method |
| JP2002351378A (en) * | 2001-05-29 | 2002-12-06 | Denso Corp | Display device |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164618A (en) * | 2004-12-03 | 2006-06-22 | Fuji Electric Holdings Co Ltd | Display device using a plurality of organic el elements |
| JP4729754B2 (en) * | 2004-12-03 | 2011-07-20 | 富士電機株式会社 | Display device using a plurality of organic EL light emitting elements |
| US8330347B2 (en) | 2006-05-09 | 2012-12-11 | Samsung Electronics Co., Ltd. | Method for displaying seamless images on foldable display device |
| EP1855149A1 (en) | 2006-05-09 | 2007-11-14 | Samsung Electronics Co., Ltd. | Seamless foldable display device and driving method |
| JP2007304584A (en) * | 2006-05-09 | 2007-11-22 | Samsung Electronics Co Ltd | Display device |
| US7834537B2 (en) | 2006-05-09 | 2010-11-16 | Samsung Electronics Co., Ltd. | Seamless foldable display device |
| KR101217554B1 (en) * | 2006-05-09 | 2013-01-02 | 삼성전자주식회사 | seamless foldable display device |
| WO2008117393A1 (en) * | 2007-03-26 | 2008-10-02 | Mitsubishi Electric Corporation | Video display device and image display method |
| JP5052339B2 (en) * | 2007-03-26 | 2012-10-17 | 三菱電機株式会社 | Video display device and video display method |
| US8390532B2 (en) | 2007-03-26 | 2013-03-05 | Mitsubishi Electric Corporation | Video display apparatus and video display method |
| KR101089262B1 (en) * | 2009-12-02 | 2011-12-02 | 금호전기주식회사 | Large scale oled display |
| US20140300529A1 (en) * | 2013-04-03 | 2014-10-09 | Samsung Display Co., Ltd. | Foldable display device |
| US9406734B2 (en) * | 2013-04-03 | 2016-08-02 | Samsung Display Co., Ltd. | Foldable display device |
| KR20150078046A (en) * | 2013-12-30 | 2015-07-08 | 엘지디스플레이 주식회사 | Organic Light Emitting Device |
| KR102130143B1 (en) * | 2013-12-30 | 2020-07-03 | 엘지디스플레이 주식회사 | Organic Light Emitting Device |
| WO2017042657A1 (en) * | 2015-09-08 | 2017-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10312264B2 (en) | 2015-09-08 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9768201B2 (en) | 2015-09-08 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| CN113064294A (en) * | 2016-12-30 | 2021-07-02 | 乐金显示有限公司 | Display device and multi-screen display device |
| US11934058B2 (en) | 2016-12-30 | 2024-03-19 | Lg Display Co., Ltd. | Display device, multi-screen display device using the same and method for manufacturing the same |
| EP3343274A3 (en) * | 2016-12-30 | 2018-08-15 | LG Display Co., Ltd. | Display device, multi-screen display device using the same and method for manufacturing the same |
| US11487143B2 (en) | 2016-12-30 | 2022-11-01 | Lg Display Co., Ltd. | Display device, multi-screen display device using the same and method for manufacturing the same |
| US10935828B2 (en) | 2016-12-30 | 2021-03-02 | Lg Display Co., Ltd. | Display device, multi-screen display device using the same and method for manufacturing the same |
| CN110678917A (en) * | 2017-06-05 | 2020-01-10 | 索尼公司 | Display device and electronic apparatus |
| US11222876B2 (en) | 2017-06-05 | 2022-01-11 | Sony Corporation | Display device and electronic apparatus |
| WO2018225432A1 (en) * | 2017-06-05 | 2018-12-13 | ソニー株式会社 | Display device and electronic apparatus |
| US11387282B2 (en) | 2018-12-31 | 2022-07-12 | Lg Display Co., Ltd. | Foldable display apparatus |
| CN111383529A (en) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | Foldable display device |
| CN115331550A (en) * | 2018-12-31 | 2022-11-11 | 乐金显示有限公司 | Foldable display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4934920B2 (en) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10319951B2 (en) | Organic light-emitting display device and method for manufacturing the same | |
| US9153797B2 (en) | Large area organic light emitting diode display and method for manufacturing the same | |
| US7394446B2 (en) | Organic electroluminescence device | |
| CN100585868C (en) | Semiconductor device and method for manufacturing the same | |
| US9343520B2 (en) | Organic light-emitting diode display and method of fabricating the same | |
| US9035546B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| US8004178B2 (en) | Organic light emitting diode display with a power line in a non-pixel region | |
| JP4775863B2 (en) | Organic EL display device and manufacturing method thereof | |
| KR101004874B1 (en) | Display panel and manufacturing method of display panel | |
| US20150236082A1 (en) | Dual-side display, device for controlling the dual-side display and method for manufacturing the same | |
| US7397179B2 (en) | Flat panel display having reduced line resistance | |
| KR20050111488A (en) | Organic electro-luminescent display device | |
| WO2004026004A1 (en) | Organic electroluminescence display and its manufacturing method | |
| KR102122518B1 (en) | Transparent Organic Light Emitting Diode Display Having Hight Transmittance And Method For Manufacturing The Same | |
| JP2006302874A (en) | Display device | |
| JP4934920B2 (en) | Display panel and display device using the same | |
| US20230217714A1 (en) | Oled pixel with aperture proportional to capacitance | |
| KR102058239B1 (en) | Large Area Organic Light Emitting Diode Display And Method For Manufacturing The Same | |
| US11963423B2 (en) | Transparent display device | |
| KR100885842B1 (en) | Organic electro- luminescent display device and fabricating method thereof | |
| KR102043825B1 (en) | Large Area Top Emission Organic Light Emitting Diod Display | |
| KR100899158B1 (en) | Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same | |
| US20230247863A1 (en) | Display apparatus | |
| JP4848600B2 (en) | Display element and display device using the same | |
| KR20080061547A (en) | Plane display panel and method for fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |