JP4934558B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4934558B2
JP4934558B2 JP2007250484A JP2007250484A JP4934558B2 JP 4934558 B2 JP4934558 B2 JP 4934558B2 JP 2007250484 A JP2007250484 A JP 2007250484A JP 2007250484 A JP2007250484 A JP 2007250484A JP 4934558 B2 JP4934558 B2 JP 4934558B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
circuit
circuit board
circuit element
element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007250484A
Other languages
English (en)
Other versions
JP2009081326A (ja )
Inventor
英行 坂本
保広 小池
正雄 月澤
秀史 西塔
Original Assignee
オンセミコンダクター・トレーディング・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

本発明は回路装置に関し、特に、回路基板の上面に形成された混成集積回路がケース材により封止される回路装置に関するものである。

図6を参照して、ケース材111が採用された構成集積回路装置150の構成を説明する。混成集積回路装置150は、アルミニウム等の金属から成る基板101と、基板101の上面を被覆するように形成された絶縁層102と、絶縁層102の上面に形成された導電パターン103と、導電パターン103に電気的に接続されたトランジスタ等の回路素子110を備えている。そして、ケース材111および封止樹脂108により、回路素子110が封止された構成となっている。

具体的には、ケース材111は、略額縁形状を有して基板101の側面に当接している。更に、基板101の上面に封止するための空間を確保するために、ケース材111の上端部は、基板101の上面よりも上方に位置している。そして、基板101の上方にてケース材111により囲まれる空間には封止樹脂108が充填され、この封止樹脂108により半導体素子等の回路素子110が被覆されている。この構成により、基板101が比較的大きいものであっても、ケース材111等により囲まれる空間に封止樹脂108を充填させることで、基板101の上面を組み込まれた回路素子を樹脂封止することができる。
特開2007−036014号公報

上述した混成集積回路装置150では、基板101の上面にはIGBT(Insulated Gate Bipolar Transistor)等のパワートランジスタや、このパワートランジスタを駆動させるドライバICが実装されていた。そして、このドライバICを制御するマイコン等の制御素子は、混成集積回路装置150が実装される実装基板側に実装されていた。従って、実装基板側に於いて、モーター等の負荷の駆動を制御する回路の実装に必要とされる面積が大きい問題があった。

上記問題を解決するためには、例えば、基板101の上面に、上記したパワートランジスタやドライバICと共に、マイコンを固着させる方法がある。この様にすれば、1つの混成集積回路装置にパワートランジスタおよびマイコンが内蔵され、制御回路の実装に必要とされる面積が小さくなる。しかしながら、パワートランジスタとマイコンとを同一の基板101の上面に固着すると、アルミニウム等の金属から成る基板101を経由して、パワートランジスタから発生した熱がマイコンに伝わる。更には、全体を封止する封止樹脂108を経由してパワートランジスタから発生した熱がマイコンに伝導する。結果的に、パワートランジスタにより加熱されたマイコンが誤動作してしまう恐れがあった。

本発明は上述した問題を鑑みてなされ、本発明の主な目的は、実装密度が高められると共に、内蔵される回路素子同士の熱的な干渉が抑制された回路装置を提供することにある。

本願発明の回路装置は、ケース材と、前記ケース材に組み込まれた第1回路基板と、前記ケース材に前記第1回路基板と重畳して組み込まれ、平面視で前記第1回路基板よりも大きい第2回路基板と、前記第1回路基板の主面に固着された第1回路素子と、前記第2回路基板の主面に固着され、前記第1回路素子よりも動作温度が低い第2回路素子と、前記ケース材の内部空間と外部とを連通させる連通口と、を具備し、前記連通口を、前記第1回路基板の側方で前記第2回路基板と重畳する位置に設けることを特徴とする。

本発明では、ケース材の内部に第1回路基板および第2回路基板を設け、ケース材の内部空間と外部とを連通させる連通口をケース材に設けている。このことにより、連通口を経由して、ケース材の内部に位置する空気が容易に外部に放出されるので、第1回路基板に固着された第1回路素子と、第2回路基板に固着された第2回路素子とが熱的に絶縁される。即ち、例えばパワートランジスタである第1回路素子から大量の熱が発生することにより、ケース材の内部空間に収納された空気が加熱されても、加熱された空気はケース材に設けられた連通口から外部に放出される。従って、例えば動作温度が低いマイコンである第2回路素子が、第1回路素子から発生した熱が伝導して過熱されることが防止される。

図1を参照して、回路装置の一例として混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)は図1(A)のB−B’線に於ける断面図である。

図1(A)および図1(B)を参照して、混成集積回路装置10には、ケース材12に第1回路基板18および第2回路基板20が重畳して組み込まれている。そして、第1回路基板18の上面には第1回路素子22(例えばパワートランジスタ)が配置され、第2回路基板20の上面には第2回路素子(例えばマイコン)が配置されている。更に、ケース材12の内部には、封止樹脂が充填されない中空部26(内部空間)が設けられ、この中空部26と外部とは、ケース材12を部分的に開口して設けた連通口15A、15Bを経由して連通された構成となっている。

ケース材12は、エポキシ樹脂等の熱硬化性樹脂またはアクリル樹脂等の熱可塑性樹脂を射出成形することにより形成されており、概略的に額縁状の形状を呈している。図1(B)を参照すると、ケース材12の上面および下面は開口部と成っており、上面の開口部は第2回路基板20により塞がれ、下面の開口部は第1回路基板18により塞がれている。また、ケース材12の左右端部には、ビス止めのための孔部が設けられている。

更に本実施の形態では、ケース材12の側壁部に、ケース材12の内部空間と外部とを連通させる連通口15Aを設けている。具体的には、図1(A)を参照して、ケース材12は、第1側壁部12A、第2側壁部12B、第3側壁部12Cおよび第4側壁部12Dから構成されている。そして、図1(B)を参照すると、紙面上にて右側の第1側壁部12Aを部分的に開口して連通口15Aが設けられ、第1側壁部12Aに対向する第2側壁部12Bにも同様に連通口15Bが設けられている。ここで、例えば連通口15Aは、第1側壁部12Aに一つが設けられても良いし、複数個の連通口が離散的に設けられても良い。

更には、上記した構成の連通口は、ケース材12の1つの側壁部のみに設けられても良いし、3つまたは4つの側壁部に設けられても良い。

第1回路基板18は、ケース材12の下部の開口部に組み込まれており、アルミニウム(Al)または銅(Cu)あるいはこれらの金属を主材料とする合金から構成されている。ここでは、アルミニウムから成る2枚の金属基板が第1回路基板18として採用されているが、1枚の金属基板から第1回路基板18が構成されても良い。第1回路基板18の詳細は、図2(B)を参照して説明する。

第2回路基板20は、ケース材12の上部の開口部に組み込まれており、プリント基板(printed circuit board:PCB)が採用される。具体的には、紙フェノール基板、ガラスエポキシ基板等が、第2回路基板20として採用される。また、第2回路基板20として、セラミックから成る基板が採用されても良い。更に、第2回路基板20には、上面のみに導電パターン21が形成されても良いし、両面に導電パターン21が設けられても良い。更には、3層以上に積層された導電パターン21が第2回路基板20に構成されても良い。

第2回路基板20に実装される第2回路素子24としては、第1回路基板18に実装される第1回路素子22よりも発熱量が小さいマイコン等が実装される。従って、第2回路基板20としては、熱伝導性に劣るが安価なプリント基板を採用することができる。また、プリント基板は設計変更や製造に係るコストが安いので、第2回路素子24として採用されるマイコン等の仕様が変更されても、第2回路基板20の導電パターンの形状を変更することで容易に対応することができる。更にまた、エポキシ樹脂等の絶縁材料から成る第2回路基板20は、金属から成る第1回路基板18よりも熱伝導率が低い。従って、第2回路基板20により熱の伝導が抑制されることにより、パワートランジスタである第1回路素子22から発生した熱が、マイコンである第2回路素子24に伝導することが抑制される。

第1回路素子22は、第1回路基板18の上面に形成された導電パターン38に電気的に接続される素子である。第1回路素子22としては、例えば1アンペア以上の電流のスイッチングを行うパワートランジスタが採用される。ここで、パワートランジスタとしては、バイポーラトランジスタ、電界効果トランジスタ(Field effect transistor:FET)または絶縁ゲートバイポーラトランジスタ(Insulated gate bipolar transistor:IGBT)が採用される。更に、第1回路素子22としては、トランジスタ以外の素子も全般的に採用可能であり、例えばLSIやダイオード等の能動素子や、チップコンデンサやチップ抵抗等の受動素子が採用される。

また、第1回路素子22がパワートランジスタ等の半導体素子である場合は、その裏面が半田等の導電性接着材を介して固着される。更には、第1回路素子22と導電パターン38との間に、銅などの金属から成るヒートシンクが設けられても良い。そして、第1回路素子22の上面に形成された電極は、金属細線42を経由して導電パターン38に接続される。

更に、第1回路素子22としては、整流回路を構成するダイオード、平滑回路を構成するコイルやコンデンサ、上記したパワートランジスタの制御電極に制御信号を印加するドライバIC、サーミスタ等が採用される。

第2回路素子24は第2回路基板20の表面に形成された導電パターン21に電気的に接続される素子であり、一般的には上記した第1回路素子22よりも動作温度が低い回路素子が採用される。具体例としては、例えば、マイクロコンピュータ(マイコン)やアルミ電解コンデンサ等が、第2回路素子24として第2回路基板20に実装される。更に、第2回路素子24としては、第1回路素子22と同様に、能動素子および受動素子が全般的に採用される。また、第2回路素子24としては、水晶発振器や半導体メモリが採用されても良い。更に、第2回路素子24は、第2回路基板20の上面のみに固着されても良いし、下面のみに固着されても良いし、両面に固着されても良い。

また、図1(B)を参照すると、マイコンとしてのLSIは樹脂封止されたパッケージの状態で第2回路基板20の上面に実装されている。しかしながら、マイコンは、ベアチップの状態で第2回路基板20の表面に形成された導電パターン21に固着されても良い。

第1封止樹脂14は、第1回路素子22および第1回路基板18の上面全域が覆われるように形成されている。第1封止樹脂14は、アルミナ(Al)やシリカ(SiO)等のフィラーが混入されたエポキシ樹脂等の樹脂材料から成る。この様に、第1回路素子22が第1封止樹脂14により封止されることで、第1回路素子22の耐湿性が向上される。更には、第1回路素子22と導電パターン38との接続箇所(半田等の接合材から成る)が、第1封止樹脂14により被覆されるので、この接続箇所の耐振動性が向上される。更に、フィラーが混入された樹脂から成る第1封止樹脂14は、光を透過させない遮光性の性質を有する。従って、遮光性の第1封止樹脂14により第1回路基板18の上面に形成された導電パターン38および第1回路素子22を被覆することで、導電パターン38の形状および第1回路素子22の位置を隠蔽することもできる。ここで、図1(B)を参照すると、第1回路素子22およびその接続に使用される金属細線42が被覆されるように第1封止樹脂14が形成されている。しかしながら、第1封止樹脂14により第1回路素子22が完全に被覆される必要はない。即ち、第1回路素子22と導電パターン38との接続部が第1封止樹脂14により被覆されて、第1回路素子22の上端部が第1封止樹脂14の上面から上方に突出しても良い。

更に、第1封止樹脂14は、ケース材12の側壁の内部、第1回路基板18および第2回路基板20に囲まれる空間に形成されるが、この空間に完全に充填される程度には形成されていない。従って、ケース材12の内部空間には、第1封止樹脂14が充填されていない中空部26が設けられている。換言すると、第1封止樹脂14は第1回路基板18および第1回路素子22には接触しているが、第2回路基板20および第2回路素子24には接触していない。更に、第1回路基板18の上面は、周辺部の領域がケース材12に接触しており、その他の領域が第1封止樹脂14により被覆されている。

第2封止樹脂16は、第2回路素子24および第2回路基板20の上面全域が被覆されるように形成され、第1封止樹脂14と同様にフィラーが混入された樹脂材料から成る。第2回路素子24および第2回路基板20を第2封止樹脂16により被覆することにより、第2回路素子24の耐湿性および耐振動性が向上されると共に、第2回路基板20の上面に設けた導電パターン21の形状および第2回路素子24の配置が隠蔽される。ここで、第2封止樹脂16は、必ずしも第2回路素子24が完全に覆われるように形成される必要はなく、第2回路素子24と導電パターン21との接続部が被覆され、第2回路素子24の上部が第2封止樹脂16の上面から上方に突出されるように形成されても良い。

図1(A)を参照して、ケース材12の手前側の開口部は、全面的に第2封止樹脂16により覆われており、この第2封止樹脂16の表面から外部に第1リード28および第2リード30が導出している。第1リード28および第2リード30の詳細は図2(A)を参照して説明する。第1リード28および第2リード30は、混成集積回路装置10の内部に設けられた回路と外部とを接続させる接続手段として機能する。更には、図1(B)を参照して、第1回路基板18に実装された第1回路素子22と、第2回路基板20に実装された第2回路素子24とを電気的に接続させる接続手段としても機能する。

図1(B)を参照して、本実施の形態では、第1回路素子22が被覆されるように第1封止樹脂14を設けると共に、ケース材12の内部に中空部26(内部空間)を設け、この中空部26と外部とを、連通口15Aを経由して連通させている。

この様に連通口15Aを設けることにより、第1回路素子22から発生した熱が第2回路素子24に伝導して、動作温度が低いマイコンである第2回路素子24が誤作動することが防止される。

具体的には、本実施の形態では、2枚の重畳した回路基板(第1回路基板18および第2回路基板20)を設けて、それぞれの回路基板に回路素子を組み込むことで、パワートランジスタから構成されるパワーブロックと、このパワーブロックを制御する制御ブロックとを、1つのパッケージである混成集積回路装置10に内蔵させている。また、実装される素子の耐湿性や耐振動性を向上させるためには、各回路基板に実装された回路素子を封止樹脂で封止する必要がある。例えば、図1(B)を参照すると、第1回路基板18に配置された第1回路素子22が被覆される様にケース材12の内部に第1封止樹脂14が形成され、更に、第2回路基板20の上面に固着された第2回路素子24が被覆されるように第2封止樹脂16が形成されている。

ここで、例えば、第1回路素子22としてパワートランジスタが採用され、第2回路素子としてマイコンが採用された場合を考えると、パワートランジスタから発生した熱によりマイコンが誤動作してしまう恐れがある。具体的には、混成集積回路装置10の動作時に於いて、装置外部の温度Tcは100℃以下となるように補償されており、装置に内蔵される第1回路素子22の温度(Tj)は150℃以下となるように補償されている。一方、第2回路素子24であるマイコンの動作温度は、IGBT等のパワートランジスタよりも低く、例えば85℃以下である。従って、ケース材12の内部空間が完全に充填されるように第1封止樹脂14を形成すると、第1回路素子22から発生した熱が、第1封止樹脂14を経由して、マイコンである第2回路素子24に伝導する。結果的に、マイコンである第2回路素子24が85℃以上に加熱され、その動作が不安定になる恐れがある。

そこで本形態では、図1(B)を参照して、第1回路素子22を封止する第1封止樹脂14でケース材12の内部を完全に充填せずに、第1封止樹脂14が充填されない未充填領域である中空部26をケース材12の内部空間に設けている。更に、この中空部26と外部とを、ケース材12を部分的に開口して設けた連通口15A、15Bにより連通させている。従って、パワートランジスタである第1回路素子22が動作して発熱することにより、ケース材12の内部の空気が加熱されて高温となっても、加熱された空気は連通口15A、15Bを経由して外部に放出される。結果的に、第1回路素子22から発生した熱の第2回路素子24(マイコン)への伝導は抑制される。従って、マイコンである第2回路素子24の温度が、動作温度(例えば85度)以上に加熱されることが抑止され、安定した状態でマイコンが動作する。

更に、第2回路素子24として、加熱により劣化しやすいアルミ電解コンデンサが採用されても、上記した本形態の構成により、アルミ電解コンデンサの温度上昇を抑制して劣化を防止することができる。

更にまた、本実施の形態では、第1回路素子22を被覆する第1封止樹脂14は、ケース材12の内部空間に完全に充填されるのではなく、樹脂が充填されない領域である中空部26がケース材12の内部に設けられている。このことによっても、空気が存在する中空部26が熱を絶縁する層として機能し、第1回路素子22から発生した熱の第2回路素子24への伝導が抑制される。また、上記したように、第1封止樹脂14はフィラーが混入された樹脂から成り熱抵抗が低いので、第1回路素子22から発生した熱は、第1封止樹脂14を経由して他の構成要素に伝導しやすい状態となっている。しかしながら、本形態では、上記したようにケース材12に中空部26を設けて熱の移動を制限しているので、第1回路素子22から発生した熱により第2回路素子24が誤動作する不具合を回避している。

図2を参照して、上述した混成集積回路装置10の構成を更に説明する。図2(A)はリードの構成を示す混成集積回路装置10の断面図であり、図2(B)は第1回路基板18の構成を説明するための断面図である。

図2(A)を参照して、混成集積回路装置10には、第1リード28と第2リード30が設けられている。

第1リード28は、第1回路基板18の上面に形成された導電パターン38から成るパッドに下端が固着されている。パッド状の導電パターン38と第1リード28の下端とは、半田等の導電性接着材を介して接着される。そして、第1リード28は、第1封止樹脂14、第2回路基板20および第2封止樹脂16を貫通して、上端が外部に導出されている。ここで、第1リード28は、第1リード28が第2回路基板20を貫通する箇所に於いて、第2回路基板20の上面に形成された第2回路素子24に接続される場合と、接続されない場合とがある。第1リード28が第2回路素子24に接続される場合としては、第1リード28を経由して、第2回路基板20に実装された第2回路素子24と、第1回路基板18に実装された第1回路素子22とを電気的に接続する場合がある。また、第1リード28と第2回路素子24とが接続されない場合としては、例えば、外部から供給される電源電流または、第1回路基板18に設けられたインバーター回路により変換された電流が第1リード28を通過する場合が考えられる。

第2リード30は、第2回路基板20の上面に設けられた導電パターン21に下端が接続され、上端が第2封止樹脂16を貫通して上方に突出している。第2リード30の下端付近は、第2回路基板20を貫通して設けた孔部に挿入されて固定されており、第2回路基板20に実装された第2回路素子24に入出力される電気信号を通過させる働きを有する。ここで、第2回路基板20の上面に形成された導電パターン21と第2リード30とは、半田等の導電性接着材を介して接続される。

図2(B)を参照して、本実施の形態では、実装基板32と絶縁基板34とを積層させて、第1回路基板18が構成されている。

実装基板32は、厚みが1.0mm〜2.0mm程度のアルミニウム(Al)を主材料とする金属製の基板であり、上面及び下面は陽極酸化膜(Alから成る膜)により被覆されている。実装基板32の上面は、フィラーが高充填されたエポキシ樹脂等の樹脂材料から成る絶縁層36により被覆されている。絶縁層36の厚みは例えば50μm程度である。更に、絶縁層36の上面には厚みが50μm程度の銅から成る導電パターン38が形成され、この導電パターン38に第1回路素子22が実装される。

また、上記した絶縁層36を部分的に除去して露出部13が設けられており、この露出部13から露出する実装基板32と導電パターン38とが、金属細線42を経由して接続されている。この様に、露出部13を介して実装基板32と導電パターン38とを接続することにより、実装基板32の電位を固定電位(接地電位や電源電位)にすることが可能となり、実装基板32により外部からのノイズが遮蔽されるシールド効果をより大きくすることができる。更には、導電パターン38の一部と実装基板32との電位が同一に成るので、両者の間に発生する寄生容量を低減させることも可能となる。

上記構成の実装基板32の裏面は、シリコン樹脂から成る接着剤を介して、絶縁基板34の上面に貼着される。

絶縁基板34は、実装基板32と同様にアルミニウム等の金属から成り、平面的な大きさが実装基板32よりも大きく形成されている。従って、絶縁基板34の端部と、実装基板32の端部とは離間して配置されている。また、ポリイミド樹脂等の樹脂材料から成る絶縁層40により、絶縁基板の上面は被覆されている。更に、絶縁基板34の下面は、ケース材12の側壁の下端と同一平面上に位置している。

以上のように、実装基板32と絶縁基板34とを積層させて第1回路基板18を構成することで、第1回路基板18の放熱性と耐圧性とを高いレベルで両立させることができる。具体的には、上述したように、実装基板32は導電パターン38と接続されて例えば接地電位に接続されているので、実装基板32の裏面を外部に露出させるとショートを引き起こす恐れがある。このショートを防止するために絶縁基板34が設けられている。絶縁基板34の上面と実装基板32の下面とは、絶縁基板34の上面に設けた絶縁層40により絶縁されている。更に、実装基板32の側面および絶縁基板34の側面は、各々の基板を構成するアルミニウム等の金属材料が露出する面であるが、絶縁基板34の端部(側面)と実装基板32の端部(側面)とを離間させることで、お互いの基板の側面がショートすることが防止されている。

更に、実装基板32および絶縁基板34の両方が放熱性に優れるアルミニウム等の金属から成るので、第1回路素子22から発生した熱は、実装基板32および絶縁基板34を経由して良好に外部に放出される。

図3(A)を参照して、混成集積回路装置10の他の形態を説明する。ここでは、第2回路基板20の上面および下面の両方に第2回路素子24が実装される。そして、これらの第2回路素子24および第2回路基板20の上面および下面の両方が被覆されるように、第2封止樹脂16が形成されている。

この様に、第2回路基板20の下面にも第2回路素子24を設けることで、より多数の回路素子を混成集積回路装置10に内蔵されることができる。更に、第2回路基板20の裏面に設けられた第2回路素子24が第2封止樹脂16により封止されることにより、これらの素子の耐湿性および耐振動性が向上される。

また、この様な場合に於いても、樹脂が充填されない中空部26がケース材12の内部に設けられ、この中空部26と外部とが、連通口15A、15Bを経由して連通されている。

更に、図3(B)を参照して、他の形態の混成集積回路装置10の構成を説明する。図1に示した混成集積回路装置10では、ケース材12の側壁部のみに連通口15Aが設けられていたが、ここではケース材12の底部を部分的に開口させた連通口15C、15Dが設けられている。同図を参照して、第1回路基板18の面積は第2回路基板20よりも小さいので、組み込まれた第1回路基板18の周辺にはマージン領域が形成されている。ここで、このケース材12のマージン領域を開口して連通口15C、15Dが設けられている。この様にすることで、第1回路素子22が発熱することにより加熱された中空部26の高温の空気を、より積極的に外部に放出させることが可能となり、装置全体の温度を引き下げることができる。

図4を参照して、次に、上記した混成集積回路装置10に構築される回路の一例を説明する。ここでは、複数のパワートランジスタから成るスイッチング回路45を含むインバーター回路が第1回路基板18に形成され、このインバーター回路を制御する制御回路が構成された第2回路素子24(マイコン)が第2回路基板20に実装されている。より具体的には、第1回路基板18には、整流回路41、平滑回路43、スイッチング回路45およびドライバIC44が組み込まれている。

混成集積回路装置10に組み込まれた各回路の動作は次の通りである。先ず、第2回路基板20に実装された第2回路素子24(マイコン)には、回転速度に応じた周波数の基準信号が入力され、それぞれ120度の位相差を有する3つのパルス幅変調された正弦波の制御信号が生成される。第2回路素子24にて生成された制御信号は、第1リード28(図2(A)参照)を経由して、第1回路基板18に入力される。

第1回路基板18に入力された制御信号は、ドライバIC44にて所定の電圧に昇圧された後に、スイッチング回路45を構成しているパワートランジスタ(例えばIGBT)の制御電極に印加される。

一方、外部から入力された交流電力は、整流回路41により直流電力に変換された後に、平滑回路43により電圧を一定にされ、スイッチング回路45に入力される。

そして、スイッチング回路45からは、それぞれ120度の位相差を有する3相のパルス幅変調された正弦波電圧(U、V、W)が生成されてモーター46に供給される。結果的に、モーター46には正弦波に近似した負荷電流が流れ、所定の回転数にてモーター46が回転する。

上記したスイッチング回路45が動作することにより、スイッチング回路45に含まれるパワートランジスタから多量の熱が発生する。しかしながら、図1(B)を参照して、パワートランジスタである第1回路素子22から発生した熱は、中空部26の空気に伝導した後に、連通口15A、15Bを経由して外部に放出される。結果的に、第1回路素子22から発生した熱に起因した第2回路素子24の誤作動は抑止されている。

図5を参照して、次に、上記した構成の混成集積回路装置10が組み込まれた空調機(エア・コンディショナー)の室外機48の構成を説明する。図5(A)は室外機48の構成を示す断面図であり、図5(B)は混成集積回路装置10が実装される状態を示す断面図である。

室外機48は、筐体50の内部に、凝縮機54と、ファン56と、圧縮機52と、混成集積回路装置10が主に内蔵されて構成されている。

圧縮機52は、モーターの駆動力を用いて、アンモニア等の冷媒を圧縮させる機能を有する。そして、圧縮機52により圧縮された冷媒は凝縮機54に送られ、ファン56が風を凝縮機54に吹き付けることにより、凝縮機54内部の冷媒に含まれる熱が外部に放出される。更に、この冷媒は膨張された後に、室内にある蒸発器に送られて、室内の空気を冷却させる。

本形態の混成集積回路装置10は、圧縮機52またはファン56を駆動させるモーターの回転を制御する働きを有し、室外機48の内部に設けられた実装基板60に固着されている。

図5(B)に混成集積回路装置10が取り付けられる構造を示す。ここでは、第1リード28および第2リード30が、実装基板60に差込実装されている。そして、パワートランジスタが実装される第1回路基板18の裏面は、ヒートシンク58の平滑面に当接している。混成集積回路装置10のヒートシンク58への取り付けは、混成集積回路装置10のケース材12をヒートシンク58にビス止めすることにより行うことができる。ここで、ヒートシンク58は、銅やアルミニウム等の金属を一体的に成型したものであり、混成集積回路装置10と当接する面は平滑面と成っており、その反対面は凹凸面と成っている。係る構成により、パワートランジスタである第1回路素子22から発生した熱は、第1回路基板18およびヒートシンク58を経由して室外機48の内部空間に伝導され、最終的にはファンの56の送風作用により室外機48の外部に放出される。

更に、図5(B)を参照して、混成集積回路装置10は、第1回路基板18や第2回路基板20が垂直な状態となるように配置されるのが好適である。この様にすることで、連通口15Aが中空部26の下端に位置し、連通口15Bが中空部26の上端に位置するようになる。従って、第1回路素子22が動作することにより中空部26の内部に位置する空気が加熱されると、加熱された空気は自然に連通口15Bを経由して上方に放出される。そして、放出された空気の量と同等の量の外気が連通口15Aから中空部26に導入される。結果的に、中空部26の内部の空気が盛んに換気されるので、第1回路素子22から発生した熱による第2回路素子24(マイコン)の加熱が防止される。

本発明の回路装置の一実施例である混成集積回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 本発明の回路装置の一実施例である混成集積回路装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図である。 本発明の回路装置の一実施例である混成集積回路装置を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の一実施例である混成集積回路装置に組み込まれる回路を示すブロック図である。 (A)は本発明の回路装置の一実施例である混成集積回路装置が組み込まれた室外機を示す図であり、(B)は混成集積回路装置が取り付けられる箇所の断面図である。 背景技術の混成集積回路装置を示す断面図である。

符号の説明

10 混成集積回路装置
12 ケース材
12A 第1側壁部
12B 第2側壁部
12C 第3側壁部
12D 第4側壁部
13 露出部
14 第1封止樹脂
15A、15B、15C、15D 連通口
16 第2封止樹脂
18 第1回路基板
20 第2回路基板
21 導電パターン
22 第1回路素子
24 第2回路素子
26 中空部
28 第1リード
30 第2リード
32 実装基板
34 絶縁基板
36 絶縁層
38 導電パターン
40 絶縁層
41 整流回路
42 金属細線
43 平滑回路
44 ドライバIC
45 スイッチング回路
46 モーター
48 室外機
50 筐体
52 圧縮機
54 凝縮機
56 ファン
58 ヒートシンク
60 実装基板

Claims (5)

  1. ケース材と、
    前記ケース材に組み込まれた第1回路基板と、
    前記ケース材に前記第1回路基板と重畳して組み込まれ、平面視で前記第1回路基板よりも大きい第2回路基板と、
    前記第1回路基板の主面に固着された第1回路素子と、
    前記第2回路基板の主面に固着され、前記第1回路素子よりも動作温度が低い第2回路素子と、
    前記ケース材の内部空間と外部とを連通させる連通口と、を具備し、
    前記連通口を、前記第1回路基板の側方で前記第2回路基板と重畳する位置に設けることを特徴とする回路装置。
  2. 前記連通口を、前記第1回路基板を挟む位置に複数設けることを特徴とする請求項1に記載の回路装置。
  3. 前記連通口は前記ケース材の側壁に囲まれることを特徴とする請求項1または請求項2に記載の回路装置。
  4. 前記ケース材の側壁部を部分的に開口した他の連通口を更に具備することを特徴とする請求項1から請求項3の何れかに記載の回路装置。
  5. 前記他の連通口は、前記ケース材の対向する2つの側壁に設けられることを特徴とする請求項4に記載の回路装置。
JP2007250484A 2007-09-27 2007-09-27 回路装置 Active JP4934558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007250484A JP4934558B2 (ja) 2007-09-27 2007-09-27 回路装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007250484A JP4934558B2 (ja) 2007-09-27 2007-09-27 回路装置
TW97136413A TW200915970A (en) 2007-09-27 2008-09-23 Circuit device, circuit module and outdoor equipment
US12239286 US7751194B2 (en) 2007-09-27 2008-09-26 Circuit device, circuit module, and outdoor unit
CN 200810169517 CN101404278B (zh) 2007-09-27 2008-09-27 电路装置、电路模块及室外机
EP20080016971 EP2043417B1 (en) 2007-09-27 2008-09-29 Circuit device, circuit module, and outdoor unit

Publications (2)

Publication Number Publication Date
JP2009081326A true JP2009081326A (ja) 2009-04-16
JP4934558B2 true JP4934558B2 (ja) 2012-05-16

Family

ID=40655847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007250484A Active JP4934558B2 (ja) 2007-09-27 2007-09-27 回路装置

Country Status (1)

Country Link
JP (1) JP4934558B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246650B1 (ko) 2011-04-13 2013-03-25 서울특별시도시철도공사 전동차 추진제어를 위한 전력변환장치에 사용되는 스위칭 소자용 구동 보드

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222659A (en) * 1986-03-24 1987-09-30 Sharp Corp Power semiconductor device
JP3201187B2 (ja) * 1994-12-08 2001-08-20 富士電機株式会社 半導体装置
JPH11354955A (ja) * 1998-06-11 1999-12-24 Mitsubishi Electric Corp 電子機器の冷却構造
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
JP3785126B2 (ja) * 2002-09-10 2006-06-14 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date Type
JP2009081326A (ja) 2009-04-16 application

Similar Documents

Publication Publication Date Title
US6441520B1 (en) Power module
US7045884B2 (en) Semiconductor device package
US20070236883A1 (en) Electronics assembly having heat sink substrate disposed in cooling vessel
US7307841B2 (en) Electronic package and method of cooling electronics
US20040040327A1 (en) Power module and air conditioner
US5475565A (en) Power distribution lid for IC package
US20050077614A1 (en) Semiconductor device heat sink package and method
US20050280163A1 (en) Semiconductor device module with flip chip devices on a common lead frame
US6900986B2 (en) Power module
JP2003116282A (ja) 水冷インバータ
JP2003153552A (ja) インバータ回路の配設構造と配設方法及び圧縮機
JP2004119667A (ja) 電力用半導体装置
JP2004190547A (ja) インバータ一体型電動コンプレッサ及びその組み立て方法
US6304448B1 (en) Power module
JPH07297561A (ja) 電子機器筺体
JPH0955459A (ja) 半導体装置
JP2001211663A (ja) モータ駆動用インバータ装置
JP2002325467A (ja) インバータ装置
JP2003289191A (ja) 電子制御装置
JP2003023280A (ja) パワーモジュール
JP2004214548A (ja) 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法
JP2003332526A (ja) 電力変換装置
JP2006074853A (ja) 車載用電力変換装置
JP2005032912A (ja) 電力変換装置
US20040095730A1 (en) Heat dissipation system for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250