JP4929242B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4929242B2 JP4929242B2 JP2008186305A JP2008186305A JP4929242B2 JP 4929242 B2 JP4929242 B2 JP 4929242B2 JP 2008186305 A JP2008186305 A JP 2008186305A JP 2008186305 A JP2008186305 A JP 2008186305A JP 4929242 B2 JP4929242 B2 JP 4929242B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- data
- management mode
- processor module
- usb memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Description
以下、図面を参照して、本発明の第1の実施の形態の半導体記憶装置であるUSBメモリ1について説明する。図1は本実施の形態の半導体記憶装置であるUSBメモリの使用形態を説明するための説明図であり、図2は本実施の形態の半導体記憶装置であるUSBメモリの構成を示すブロック図である。
すなわち、可動部は、本体部11とUSB端子部14との、相対位置が可変できればよく、可動部の構造等は公知の可動構造から選択して使用することができる。
すでに説明したように、USBメモリ1は、ホスト機器2とUSB規格のインタフェースを介してデータを送受信する。USB規格には、USB Mass Storage Class(USBマスストレージクラス)という補助記憶装置をホスト機器2に接続するための仕様があり、このクラスに対応した機器およびオペレーティングシステムであれば、ホスト機器2にドライバをインストールする必要がなく、標準機能でUSBバスを介して接続された機器を記憶装置として認識することができる。この仕組みを用いた半導体記憶装置が、USBメモリである。
また、上記説明では、スイッチ部9が押されているときを第1のモード、スイッチ部9が押されていないときを第2のモードとしているが、スイッチ手段の設定は、これに限ったものでなく、第1のモードと第2のモードとが区別できるようになっていればよい。
USBメモリ1がホスト機器に接続され、電源が投入されると、プロセッサモジュール13内の初期化処理およびNANDメモリ10の初期化処理等が行われる。
次に、プロセッサモジュール13は、スイッチ部9の状態をモード確認手段21にて確認し、現管理モードの情報を取得する。
次に、プロセッサモジュール13は、モード保存手段25に保存されている前管理モードの情報を取得する。
前管理モードが第1のモードで(S14、Yes)、かつ、現管理モードが第1のモード(S15、Yes)の場合、USBメモリ1の動作においては、前回と同じルートディレクトリを利用できる。このため、プロセッサモジュール13は特別な処理は行わない。すると、ホスト機器2は第1のモードで記憶されたデータにアクセスが可能となり、第1のモードでNANDメモリ10に新規にデータを記憶できる。
前管理モードが第1のモードで(S14、Yes)、かつ、現管理モードが第2のモード(S15、No)の場合、起動時のルートディレクトリ領域34に保存されているデータは第1のモードのデータである。
プロセッサモジュール13はルートディレクトリ領域34のデータを第1のRD保存領域36に書き込む。
プロセッサモジュール13は、ホスト機器2が、第2のモードで記憶されたデータへアクセス可能にするため、第2のRD保存領域37のデータをルートディレクトリ領域34に書き込む。これにより、ルートディレクトリ領域34のデータが第1のモードのデータから、第2のモードのデータに書き換わる。このため、ホスト機器2は、第1のモードのときに記憶したデータを認識できなくなり、第2のモードのときに記憶したデータにはアクセス可能となり、第2のモードでNANDメモリ10に新規にデータを記憶できる。
前管理モードが第2のモードで(S14、No)、かつ、現管理モードが第1のモード(S18、Yes)の場合、起動時にルートディレクトリ領域34に保存されているデータは第2のモードで記憶されたデータである。
プロセッサモジュール13は、ルートディレクトリ領域34のデータを第2のRD保存領域37に書き込む。
プロセッサモジュール13は、ホスト機器2が、第1のモードで記憶されたデータをアクセス可能にするため、第1のRD保存領域36のデータをルートディレクトリ領域34に書き込む。これにより、ルートディレクトリ領域34のデータが第2のモードのデータから、第1のモードのデータに書き換わる。このため、ホスト機器2は、第2のモードのときに記憶したデータは認識できなくなり、第1のモードのときに記憶したデータにはアクセス可能となり、第1のモードでNANDメモリ10に新規にデータを記憶できる。
前管理モードが第2のモードで(S14、No)、かつ、現管理モードが第2のモード(S18、No)の場合、USBメモリ1は、前回の起動時と同じルートディレクトリを利用できる。このため、プロセッサモジュール13は特別な処理は行わない。すると、ホスト機器2は第2のモードで記憶されたデータにアクセスが可能となり、第2のモードでNANDメモリ10に新規にデータを記憶できる。
以下、図面を参照して、本発明の第2の実施の形態の半導体記憶装置であるUSBメモリ1Bについて説明する。図5は本実施の形態の半導体記憶装置であるUSBメモリの構成を示すブロック図である。USBメモリ1Bは、第1の実施の形態のUSBメモリ1と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
USBメモリ1Bがホスト機器に接続され、電源が投入されると、プロセッサモジュール13B内の初期化処理およびNANDメモリ10Bの初期化処理等が行われる。
次に、プロセッサモジュール13Bは、スイッチ部9の状態をモード確認手段21にて確認し、現管理モードの情報を取得する。
次に、プロセッサモジュール13Bは、モード保存手段25に保存されている前管理モードの情報を取得する。
前管理モードが第1のモードで(S34、Yes)、かつ、現管理モードが第1のモード(S35、Yes)の場合、USBメモリ1Bは前回と同じルートディレクトリ領域およびFAT領域を利用できる。このため、プロセッサモジュール13Bは特別な処理は行わない。すると、ホスト機器2は第1のモードで記憶されたデータにアクセスが可能な状態となり、第1のモードでNANDメモリ10Bに新規にデータを記憶できる。
前管理モードが第1のモードで(S34、Yes)、かつ、現管理モードが第2のモード(S35、No)の場合、ルートディレクトリ領域34のデータは第1のモードのときのデータである。
プロセッサモジュール13Bはルートディレクトリ領域34のデータをRD保存領域39へ書き込む。
プロセッサモジュール13BはFAT領域33のデータをFAT保存領域38へ書き込む。
プロセッサモジュール13Bは第2のモードで記憶されたデータを書き込むために、ルートディレクトリ領域34のデータをすべて「0」に書き替える。
前管理モードが第2のモードで(S34、No)、現管理モードが第1のモード(S39、Yes)、の場合、起動時にルートディレクトリ領域34に保存されているデータは第2のモードのときのデータである。
プロセッサモジュール13BはRD保存領域39に保存されているデータをルートディレクトリ領域34に書き込む。
プロセッサモジュール13Bは、FAT保存領域38に保存されているデータをFAT領域33へ書き込む。これにより、第1のモードのときの状態に戻り、第1のモードで記憶されたデータにアクセスが可能であり、第1のモードでNANDメモリ10に新規にデータを記憶できる。
前管理モードが第2のモードで(S34、No)、かつ、現管理モードが第2のモード(S39、No)の場合、前回と同じルートディレクトリを利用できる。このため、プロセッサモジュール13Bは特別な処理は行わなくとも、ホスト機器2は第2のモードでNANDメモリ10Bに新規にデータを記憶できる。
以下、図面を参照して、本発明の第1の実施の形態の半導体記憶装置であるUSBメモリ1Cについて説明する。図8は本実施の形態の半導体記憶装置であるUSBメモリの構成を示すブロック図である。USBメモリ1Cは、第2の実施の形態のUSBメモリ1B等と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
USBメモリ1Cがホスト機器に接続され、電源が投入されると、プロセッサモジュール13C内の初期化処理およびNANDメモリ10Cの初期化処理等が行われる。
次に、プロセッサモジュール13Cは、スイッチ部9の状態をモード確認手段21にて確認し、現管理モードの情報を取得する。
起動時の管理モードが第1のモード(S53、Yes)の場合、プロセッサモジュール13Cは特別な処理は行わない。すると、ホスト機器2は第1のモードで記憶されたデータにアクセスが可能な状態となり、第1のモードでNANDメモリ10Cに新規にデータを記憶できる。
起動時の管理モードが第2のモード(S53、No)の場合、プロセッサモジュール13Cはモードカウント手段40の内部のカウンタに保存されているカウント値に1を加算する。
プロセッサモジュール13Cは、モードカウント手段40に保存されているカウント値と、モード限度回数保存手段41に保存されている所定のモード限度回数とを比較する。比較した結果、カウント値がモード限度回数より小さい((S55、No)場合は、プロセッサモジュール13Cは、特別な処理は行わない。すると、ホスト機器2は第2のモードで記憶されたデータにアクセスが可能な状態となり、第2のモードでNANDメモリ10Cに新規にデータを記憶できる。
ステップS55で、カウント値がモードクリア回数以上であった(S55、Yes)場合、プロセッサモジュール13Cは、ルートディレクトリ領域34のデータにすべて0を書き込む。また、プロセッサモジュール13Cは、モードカウント手段40に保存されているカウント値を0に戻す。
次に、プロセッサモジュール13Cは、FAT保存領域38のデータをFAT領域33に書き込む。このため、保存されていた第2のモードで記憶されたデータはすべて消去される。なお、このとき第1のモードで記憶されていたデータ等は消去されず、管理モードを第1のモードに戻した場合、ホスト機器2は、第1のモードで記憶されていたデータを読み出すことが可能である。また、管理モードを第2のモードから第1のモードへ変更した場合、第2のモードで記憶されたデータは、USBメモリ1の場合と同様に保存されており、第2のモードでのアクセス回数がモード限度回数以上になった場合、第2のモードで記憶されたデータが消去される。
以下、図面を参照して、本発明の第1の実施の形態の半導体記憶装置であるUSBメモリ1Dについて説明する。図10は本実施の形態の半導体記憶装置であるUSBメモリの構成を示すブロック図であり、図11は本実施の形態の半導体記憶装置であるUSBメモリの起動時の動作の流れを説明するためのフローチャートである。USBメモリ1Dは、第1の実施の形態のUSBメモリ1等と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
USBメモリ1Dがホスト機器に接続され、電源が投入されると、プロセッサモジュール13D内の初期化処理およびNANDメモリ10Dの初期化処理等が行われる。
次に、プロセッサモジュール13Dは、スイッチ部9の状態をモード確認手段21にて確認し、現管理モードの情報を取得する。
起動時の管理モードが第1のモード(Yes)の場合、プロセッサモジュール13Dは特別な処理は行わない。すると、ホスト機器2は、第1のモードで記憶されたデータにアクセスが可能な状態となり、第1のモードでNANDメモリ10Dに新規にデータを記憶できる。
起動時の管理モードが第2のモード(S63、No)の場合、プロセッサモジュール13Dは、ファイルシステム確認手段42にてNANDメモリ10D内のルートディレクトリ領域34に仮想ディスクファイル35Bの情報があるかどうかを確認する。ファイルシステム確認手段42は、例えば、予め決められている特定のファイル名「m2data.dat」を検索する。
仮想ディスクファイル35Bが存在しない場合(S64:No)、プロセッサモジュール13Dは、仮想ディスク作成手段43にてルートディレクトリ領域34に仮想ディスクファイル35Bを作成する。仮想ディスクファイル35Bは、例えば、「m2data.dat」というファイル名で、サイズ500MBであり、データとしては「パーティションテーブル」、「ブートセクタ」、「FAT1,2」、「ルートディレクトリ」、「データエリア」があり、ファイルシステムの情報が格納されている。なお、移行の処理は、仮想ディスクファイル35Bが存在していた場合(S64:Yes)と同じである。
プロセッサモジュール13Dは、ルートディレクトリ領域34に格納されている仮想ディスクファイル35Bのファイル情報の中からスタートクラスタ情報を取得する。
ホスト機器2よりNANDメモリ10Dにアクセスするためのアドレス値が送付された場合に、ファイルシステム確認手段42は、そのアドレス値を仮想ディスクファイル35Bのデータアドレスに変換する。すなわち、ファイルシステム確認手段42は、FAT1領域133からFATチェーンの情報を取得し、取得したアドレス値から、データエリア135のアドレス値を算出する。
ファイルシステム確認手段42は、算出したアドレス値をコントローラ19に送信し、コントローラ19はNANDメモリ10Dから仮想ディスクファイル35B内のデータエリア135のファイルデータを取得し、ホスト機器2へ送信する。
また、USBメモリ1Dでは、第1のモードに切り替わったときに、第2のモードのときに使用された仮想ディスクファイル35Bを自動的に削除してもよい。
以下、本発明の第4の実施の形態の変形例の半導体記憶装置であるUSBメモリ1E(不図示)について説明する。USBメモリ1Eは、第4の実施の形態のUSBメモリ1D等と類似しているため、同じ構成要素には同じ符号を付し、図示および説明は省略する。
Claims (5)
- ホスト機器と接続するための外部接続部と、
半導体メモリ部、および、前記半導体メモリ部に記憶するデータの管理を行うプロセッサモジュールが内蔵された本体部と、
前記本体部と前記外部接続部との相対位置を可変する可動部と、を有し、
前記プロセッサモジュールは、前記相対位置に応じて、前記ホスト機器の前記半導体メモリ部へのアクセスの管理を行うアクセス管理モードを、第1のアクセス管理モードまたは第2のアクセス管理モードのいずれかのモードに切り替え、
前記第1のアクセス管理モードで記憶された前記データは前記第2のアクセス管理モードでは前記ホスト機器からアクセス不可能であり、かつ、前記第2のアクセス管理モードで記憶された前記データは前記第1のアクセス管理モードでは前記ホスト機器からアクセス不可能であることを特徴とする半導体記憶装置。 - 前記相対位置に応じて切り替わるスイッチ手段をさらに有し、
前記外部接続部が、前記可動部により、直方体形状の前記本体部の長軸方向の軸に対して、回転可能であり、
前記プロセッサモジュールは、前記スイッチ手段の状態により、前記アクセス管理モードの切り替えを行うことを特徴とする請求項1に記載の半導体記憶装置。 - 前記プロセッサモジュールは、前記第2のアクセス管理モードで記憶された前記データを、管理モードが前記第1のアクセス管理モードに切り替わったとき、消去することを特徴とする請求項1または請求項2に記載の半導体記憶装置。
- 前記プロセッサモジュールは、前記データをFATファイルシステムにより管理し、
前記半導体メモリ部は、前記第1のアクセス管理モードに応じたルートディレクトリを保存する第1のルートディレクトリ保存領域と、前記第2のアクセス管理モードに応じたルートディレクトリを保存する第2のルートディレクトリ保存領域とを有することを特徴とする請求項1から請求項3のいずれか1項に記載の半導体記憶装置。 - ホスト機器と接続するための外部接続部と、
第1のデータ記憶領と第2のデータ記憶領域とを有する半導体メモリ部、および、前記半導体メモリ部に記憶するデータの管理を行うプロセッサモジュールが内蔵された本体部と、
前記本体部と前記外部接続部との相対位置を可変する可動部と、を有し、
前記プロセッサモジュールは、前記相対位置に応じて、前記ホスト機器がアクセス可能な前記データ記憶領域が異なるアクセス管理モードを、第1のアクセス管理モードまたは第2のアクセス管理モードのいずれかのアクセス管理モードに切り替えることを特徴とする半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008186305A JP4929242B2 (ja) | 2008-07-17 | 2008-07-17 | 半導体記憶装置 |
US12/398,693 US7895369B2 (en) | 2008-07-17 | 2009-03-05 | Semiconductor memory device and method of controlling semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008186305A JP4929242B2 (ja) | 2008-07-17 | 2008-07-17 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010026717A JP2010026717A (ja) | 2010-02-04 |
JP4929242B2 true JP4929242B2 (ja) | 2012-05-09 |
Family
ID=41531264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008186305A Expired - Fee Related JP4929242B2 (ja) | 2008-07-17 | 2008-07-17 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7895369B2 (ja) |
JP (1) | JP4929242B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8315398B2 (en) * | 2007-12-21 | 2012-11-20 | Dts Llc | System for adjusting perceived loudness of audio signals |
US8538042B2 (en) | 2009-08-11 | 2013-09-17 | Dts Llc | System for increasing perceived loudness of speakers |
KR100978915B1 (ko) | 2010-03-15 | 2010-08-31 | 주식회사 글로트랙 | 몸체 회전식 스위치 구조를 갖는 능동형 rfid 태그 |
KR101552197B1 (ko) | 2014-01-29 | 2015-09-10 | 김민석 | 회전식 유에스비 메모리 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636262A (en) * | 1970-01-08 | 1972-01-18 | Bell Telephone Labor Inc | Translation data change circuits for telephone switching systems |
DE3801380A1 (de) * | 1987-01-20 | 1988-07-28 | Nec Corp | Zeichenfolge-erkennungsvorrichtung mit einem speicher, dessen speicherbereiche selektiv zugreifbar sind |
JPH07121084B2 (ja) * | 1987-11-06 | 1995-12-20 | 日本電気株式会社 | テレビジョン映像信号特殊効果装置 |
US5113744A (en) * | 1988-01-14 | 1992-05-19 | Yamaha Corporation | Automatic performance apparatus having plural memory areas |
GB8801691D0 (en) * | 1988-01-26 | 1988-02-24 | Protocol Eng Plc | Film punch registration |
JP3118657B2 (ja) | 1991-10-07 | 2000-12-18 | 能美防災株式会社 | 駐車場の車内火災消火システム |
JPH11175362A (ja) * | 1997-12-16 | 1999-07-02 | Toshiba Ave Co Ltd | 誤り訂正装置及びデータ再生装置 |
US6535413B1 (en) * | 2000-08-31 | 2003-03-18 | Micron Technology, Inc. | Method of selectively forming local interconnects using design rules |
US20020147882A1 (en) * | 2001-04-10 | 2002-10-10 | Pua Khein Seng | Universal serial bus flash memory storage device |
JP4238580B2 (ja) * | 2002-11-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置、データ記録システム |
DE20312211U1 (de) * | 2003-08-07 | 2003-10-30 | Yueh Wen Hsiang | Schwenkbarer USB-Stecker |
-
2008
- 2008-07-17 JP JP2008186305A patent/JP4929242B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-05 US US12/398,693 patent/US7895369B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7895369B2 (en) | 2011-02-22 |
US20100017540A1 (en) | 2010-01-21 |
JP2010026717A (ja) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5295778B2 (ja) | フラッシュメモリ管理方法 | |
US10977171B2 (en) | Method for creating multi-namespace and accessing data therein | |
US8504763B2 (en) | Method and memory device that powers-up in a read-only mode and is switchable to a read/write mode | |
JP4859837B2 (ja) | 情報記録媒体アクセス装置、及びデータ記録方法 | |
KR101395778B1 (ko) | 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법 | |
US8117374B2 (en) | Flash memory control devices that support multiple memory mapping schemes and methods of operating same | |
US7003619B1 (en) | Memory device and method for storing and reading a file system structure in a write-once memory array | |
US8312554B2 (en) | Method of hiding file at data protecting mode for non-volatile memory module, memory controller and portable memory storage apparatus | |
KR100568115B1 (ko) | 점진적 머지 방법 및 그것을 이용한 메모리 시스템 | |
JP5400875B2 (ja) | メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム、データ書き込み方法、および、プログラム | |
EP1496437A1 (en) | Data storing apparatus | |
JP4665008B2 (ja) | 半導体記憶装置 | |
TW200841174A (en) | Host device and memory system | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
CN111796760A (zh) | 存储器系统及其操作方法 | |
CN110908927A (zh) | 数据储存装置及其删除命名空间的方法 | |
KR20190120573A (ko) | 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법 | |
US20090132757A1 (en) | Storage system for improving efficiency in accessing flash memory and method for the same | |
US8433847B2 (en) | Memory drive that can be operated like optical disk drive and method for virtualizing memory drive as optical disk drive | |
JP4929242B2 (ja) | 半導体記憶装置 | |
CN112825025A (zh) | 控制器及其操作方法 | |
JP2000181784A (ja) | 書き換え可能な不揮発性記憶装置 | |
KR101165966B1 (ko) | 커맨드에 의해 동기 모드 또는 비동기 모드로 액세스 가능한 메모리 시스템 | |
JP2007018528A (ja) | メモリ装置、ファイル管理方法及び記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |