JP4918059B2 - Receiving apparatus and Viterbi decoding method - Google Patents
Receiving apparatus and Viterbi decoding method Download PDFInfo
- Publication number
- JP4918059B2 JP4918059B2 JP2008088018A JP2008088018A JP4918059B2 JP 4918059 B2 JP4918059 B2 JP 4918059B2 JP 2008088018 A JP2008088018 A JP 2008088018A JP 2008088018 A JP2008088018 A JP 2008088018A JP 4918059 B2 JP4918059 B2 JP 4918059B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- unit
- traceback
- value
- trellis diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Description
本発明は、畳み込み符号を用いて符号化されたデータをビタビアルゴリズムに基づいて復号する受信装置およびビタビ復号方法に関する。 The present invention relates to a receiving apparatus and a Viterbi decoding method for decoding data encoded using a convolutional code based on a Viterbi algorithm.
デジタル無線通信の伝送路上で生じる伝送データの符号誤りを訂正する方式として、送信側で畳み込み符号を用いて符号化されたデジタル信号を、受信側でビタビアルゴリズムに基づき最尤復号するビタビ復号方式が知られている。ビタビ復号方式は、畳み込み符号に対する最尤復号方式の1つであり、送信側の畳み込み符号器で生成された符号系列の中から、ビタビアルゴリズムに基づき、受信した符号系列に最も近い系列を選択することで、受信した符号系列に誤りがある場合でも正しく復号することができる復号方式である。
このビタビ復号方式は、伝搬路で生じたランダム誤りに対する訂正能力が高いという特徴がある。また、軟判定復調方式と組み合わせると、大きな符号化利得を得ることができる。このため、デジタル無線通信等においては、誤り訂正符号として畳み込み符号が多く用いられており、その復号にビタビ復号装置が用いられている。
As a method for correcting a code error of transmission data generated on a transmission path of digital wireless communication, a Viterbi decoding method for performing maximum likelihood decoding on a receiving side based on a Viterbi algorithm for a digital signal encoded using a convolutional code on a transmitting side Are known. The Viterbi decoding scheme is one of the maximum likelihood decoding schemes for convolutional codes, and selects the sequence closest to the received code sequence based on the Viterbi algorithm from the code sequences generated by the convolutional encoder on the transmission side. Thus, the decoding method can correctly decode the received code sequence even when there is an error.
This Viterbi decoding method is characterized by high correction capability for random errors generated in the propagation path. When combined with the soft decision demodulation method, a large coding gain can be obtained. For this reason, in digital wireless communication and the like, convolutional codes are often used as error correction codes, and Viterbi decoding devices are used for decoding.
図9は、従来のビタビ復号器を備える受信装置について説明する図である。受信装置では、畳み込み符号化された信号を受信し、受信した信号を軟判定部41において軟判定する。軟判定された信号は、ビタビ復号器42によりビタビアルゴリズムを用いて復号される。ビタビ復号器42では、ACS(Add Compare Select)演算部43によって、軟判定された信号に基づいてトレリス線図を算出し、パスメモリ部44へ各パスの情報を記録する。トレースバック処理部45は、パスメモリ部44に保存された各パスの情報を用いてトレースバック処理を行い、パスメトリックが最小となる系列を選択して復号ビット列データを出力する。
FIG. 9 is a diagram for explaining a receiving apparatus including a conventional Viterbi decoder. In the receiving apparatus, the convolutionally encoded signal is received, and the received signal is softly determined by the soft determining unit 41. The soft-decision signal is decoded by the Viterbi
なお、従来技術として、特許文献1には、ビタビ復号方式による復号装置が開示されている。
しかしながら、上述した従来のビタビ復号器を用いた受信装置では、マルチパスによるフェージングや、加法性白色ガウス雑音(AWGN:Additive White Gaussian Noise)等の影響により受信特性が大きく劣化することがあり、このような場合に、1つのパスからトレリス線図に基づき復号処理を行うと、誤ったパスを選択する確率が高くなり、誤り訂正能力が劣化するという問題がある。
また、従来の誤り訂正方式では、送信側において、符号化された送信データに、送信側と受信側の両方で既知である(畳み込み符号器の拘束長−1)ビットのテール(Tail)ビットが付加されるので、オーバーヘッドが発生し、受信装置のスループットを下げる要因となっている。
However, in the receiving apparatus using the above-described conventional Viterbi decoder, reception characteristics may be greatly deteriorated due to multipath fading, additive white Gaussian noise (AWGN), and the like. In such a case, if decoding processing is performed from one path based on the trellis diagram, there is a problem that the probability of selecting an incorrect path increases and the error correction capability deteriorates.
Further, in the conventional error correction method, on the transmission side, the tail data of the tail (Tail) bit that is known on both the transmission side and the reception side (constraint length-1 of the convolutional encoder) is included in the encoded transmission data. Since this is added, overhead is generated, which is a factor for reducing the throughput of the receiving apparatus.
本発明は、このような問題点に鑑みてなされたものであり、本発明の目的は、マルチパスフェージングや、AWGN等の影響により受信特性が大きく劣化する環境下においても、誤り訂正能力を高めることができ、また、オーバーヘッドを軽減し、スループットを上げることができる受信装置およびビタビ復号方法を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to improve error correction capability even in an environment where reception characteristics are greatly deteriorated due to multipath fading, AWGN, or the like. Another object of the present invention is to provide a receiving apparatus and a Viterbi decoding method that can reduce overhead and increase throughput.
上記目的を達成するため、本発明は、復調した受信信号をビタビアルゴリズムにより復号する受信装置において、前記受信信号を軟判定する軟判定部と、前記軟判定部で軟判定されて出力されたデータに基づいてトレリス線図を算出する演算部と、前記受信信号の受信状態を示す値を取得する取得部と、前記取得部で取得された値が所定値に満たない場合には、前記演算部で算出されたトレリス線図における複数のパスについてトレースバック処理を実行し、前記取得部で取得された値が所定値を超える場合には、前記トレリス線図において1つのパスについてトレースバック処理を実行するトレースバック処理部とを備えることを特徴とする。
In order to achieve the above object, according to the present invention, in a receiving apparatus that decodes a demodulated received signal using a Viterbi algorithm, a soft decision unit that softly determines the received signal, and data that is output after being soft-determined by the soft decision unit A calculation unit that calculates a trellis diagram based on the above, an acquisition unit that acquires a value indicating a reception state of the received signal, and the calculation unit when the value acquired by the acquisition unit is less than a predetermined value The traceback processing is executed for a plurality of paths in the trellis diagram calculated in
また、前記演算部で算出されたトレリス線図におけるパスの情報が保持されるパスメモリ部を更に備え、前記トレースバック処理部は、前記パスメモリ部に保持された情報からパスメトリック値を算出し、前記算出されたパスメトリック値のうち、当該値が最小となるパスを選択して、当該選択されたパスについてトレースバック処理を実行することが好ましい。 In addition, a path memory unit that holds path information in the trellis diagram calculated by the arithmetic unit is further provided, and the traceback processing unit calculates a path metric value from the information held in the path memory unit. It is preferable that a path with the minimum value is selected from the calculated path metric values, and the traceback process is executed for the selected path.
また、前記トレースバック処理部で前記パスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定する誤り判定部と、前記誤り判定部での判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、前記パスメモリ部に保持された、前記選択されたパス以前のパスの情報を消去させるように制御するパスメモリ消去制御部とを更に備えることが好ましく、前記パスメモリ部は、前記パスメモリ消去制御部での前記情報の消去後、次の前記データに対応したパスの情報を保持することが好ましい。 In addition, when a path that minimizes the path metric value is selected by the traceback processing unit, an error determination unit that determines whether there is an error in a bit corresponding to the selected path, and a determination by the error determination unit As a result, when it is determined that there is no error with respect to the determination target bit, the path memory erasure control is performed to control to erase the information of the path before the selected path held in the path memory unit. The path memory unit preferably holds information on a path corresponding to the next data after the information is erased by the path memory erase control unit.
また、前記誤り判定部での判定の結果、判定対象のビットについて誤りが有る、と判定された場合、前記トレースバック処理部は、前記選択されたパスとは別のパスを選択し、当該別のパスについてトレースバック処理を実行することが好ましく、また、前記選択されたパス以前のパスは、前記選択されたパス以前の選択されなかったパスであることが好ましい。 Further, as a result of the determination by the error determination unit, when it is determined that there is an error in the bit to be determined, the traceback processing unit selects a path different from the selected path, and It is preferable to execute a traceback process for the selected path, and it is preferable that the path before the selected path is an unselected path before the selected path.
また、本発明は、復調した受信信号をビタビアルゴリズムにより復号するビタビ復号方法において、軟判定されたデータに基づいて、トレリス線図を算出するステップと、前記受信信号の受信状態を示す値を取得するステップと、前記取得された値が所定値に満たない場合には、前記算出されたトレリス線図における複数のパスについてトレースバック処理を実行し、前記取得部で取得された値が所定値を超える場合には、前記トレリス線図において1つのパスについてトレースバック処理を実行するステップとを含むことを特徴とする。 According to the present invention, in a Viterbi decoding method for decoding a demodulated received signal using a Viterbi algorithm, a step of calculating a trellis diagram based on softly determined data and a value indicating a reception state of the received signal are obtained. And when the acquired value is less than a predetermined value, a traceback process is executed for a plurality of paths in the calculated trellis diagram , and the value acquired by the acquiring unit is set to a predetermined value. If exceeding, a step of performing a traceback process for one path in the trellis diagram is included.
本発明は、マルチパスフェージングや、AWGN等の影響により受信特性が大きく劣化する環境下においても、複数のパスを用いてビタビ復号処理を行うことで、誤り訂正能力を高めることができる。
また、複数のパスを用いてビタビ復号処理を行う場合は、送信装置側でテールビットを付加する処理を施さないでも復号することが可能となり、オーバーヘッドを軽減し、スループットを上げることが可能となる。
The present invention can improve error correction capability by performing Viterbi decoding processing using a plurality of paths even in an environment where reception characteristics are greatly deteriorated due to multipath fading, AWGN, or the like.
In addition, when Viterbi decoding processing is performed using a plurality of paths, decoding can be performed without performing processing for adding tail bits on the transmission device side, thereby reducing overhead and increasing throughput. .
本発明の実施の形態について図面を参照して説明する。図1は、本発明のビタビ復号方法が適用される通信系を説明する図である。送信装置側では、畳み込み符号器11により情報ビット列を符号化し、変調器12により変調してマルチパスフェージングや、加法性白色ガウス雑音(AWGN:Additive White Gaussian Noise)のある伝搬路上に送出する。受信装置側では、受信信号を復調器13により復調し、ビタビ復号器14によりビタビアルゴリズムに基づいて復号化を行って復号ビット列を得る。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining a communication system to which the Viterbi decoding method of the present invention is applied. On the transmission apparatus side, an information bit string is encoded by a
次に、送信装置側で使用される畳み込み符号器について説明する。図2は、畳み込み符号器の一例を示す図である。説明を分かりやすくするために、符号化率1/2、拘束長3の場合で説明する。図2に示す畳み込み符号器は、2段のシフトレジスタ21と、排他的論理和ゲート23,24と、並直列変換器26とにより構成される。
この符号器の入力側に入力ビット系列が入力されると、シフトレジスタ21の各段の出力が排他的論理和ゲート23でA=1+X+X2の畳み込み符号化が行われ、排他的論理和ゲート24でB=1+X2の畳み込み符号化が行われ、並直列変換器26から2ビットの符号化出力(A、B)が得られる。
このときのシフトレジスタ21の初段目および2段目の内容は、(0,0)、(0,1)、(1,0)、(1,1)の4つの状態のいずれかとなり、それぞれ状態S0、S1、S2、S3と呼ぶ。
Next, a convolutional encoder used on the transmission apparatus side will be described. FIG. 2 is a diagram illustrating an example of a convolutional encoder. In order to make the explanation easy to understand, a case where the coding rate is 1/2 and the constraint length is 3 will be described. The convolutional encoder shown in FIG. 2 includes a two-
When an input bit sequence is input to the input side of the encoder, the output of each stage of the
The contents of the first and second stages of the
次に、本発明の受信装置について説明する。図3は、復調した受信信号をビタビアルゴリズムを用いて復号する受信装置の一部を示す構成図である。受信装置は、受信信号を軟判定する軟判定部31と、軟判定された信号をビタビアルゴリズムを用いて復号するビタビ復号器32を備えている。ビタビ復号器32は、ACS(Add Compare Select)演算部33(演算部)と、パスメモリ部34と、トレースバック処理部35と、BERチェック部36(誤り判定部)と、パスメモリ消去制御部37と、受信状態取得部38(取得部)と、トレースバック判定部39を備えている。
Next, the receiving apparatus of the present invention will be described. FIG. 3 is a block diagram showing a part of a receiving apparatus that decodes a demodulated received signal using a Viterbi algorithm. The receiving device includes a
軟判定部31は、受信信号の各変調方式に対応しており、受信信号を、理想シンボル点に対するレベルを設定し、ビット列に変換して軟判定し、ACS演算部33は、軟判定部31で軟判定されて出力されたデータに基づいてトレリス線図を算出する。
パスメモリ部34は、ACS演算部33で算出されたトレリス線図における各パスの情報を保持し、また、パスメモリ消去制御部37によるパスの情報の消去後、送信側から送られてくる次のデータに対応したトレリス線図における各パスの情報を保持する。
図4は、ACS演算部33が算出したトレリス線図の一例を示しており、受信ビット列が(0,0,1,1,0,1,1,0,0,1)の場合の時刻t0からt5におけるトレリス線図を示している。図4の各円内の数値は、状態S0、S1、S2、S3の内容を示しており、各四角内の数値は、符号化出力(A、B)を示している。
The
The
FIG. 4 shows an example of a trellis diagram calculated by the
受信状態取得部38は、SNR(Signal to Noise Ratio)、振幅、変調クラス等の受信信号の受信状態を示す値を取得する。
トレースバック判定部39は、受信状態取得部38で取得された値が所定値を満たすかどうかを判定し、マルチパスフェージングやAWGN等の影響を受けて受信状態が悪く、受信状態取得部38で取得された値が所定値に満たない場合には、トレリス線図における複数のパスについてトレースバック処理を実行することをトレースバック処理部35へ要求する。
受信状態が良く、受信状態取得部38で取得された値が所定値を超える場合には、トレリス線図において1つのパスについてトレースバック処理を実行することをトレースバック処理部35へ要求する。
The reception
The
When the reception state is good and the value acquired by the reception
トレースバック処理部35は、トレースバック判定部39により、1つまたは複数のパスについてトレースバック処理を実行することを要求された場合、パスメモリ部34に保持された情報からパスメトリック値を算出し、算出されたパスメトリック値のうち、当該パスメトリック値が最小となるパスを選択して、選択されたパスについてトレースバック処理を実行する。
BERチェック部36は、トレースバック処理部35でパスメトリック値が最小となるパスが選択されたとき、選択されたパスに対応するビットの誤りの有無を判定する。
パスメモリ消去制御部37は、BERチェック部36での判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、パスメモリ部34に保持された、前記選択されたパス以前のパスであって選択されなかったパスの情報を消去させるように制御する。
The
When the
When it is determined that there is no error in the determination target bit as a result of the determination by the
次に、トレースバック処理部35が、複数のパスについてトレースバック処理を実行することを要求された場合の処理について、図5のトレリス線図を用いて説明する。図5は、受信ビット列が(0,0,1,1,0,1,1,0,0,0)の場合の時刻t3からt5におけるトレリス線図の一例を示している。各円内の数値は、状態S0、S1、S2、S3の内容を示している。また、状態S0のパスメトリック値が最小であるとする。
Next, processing when the
トレースバック処理部35は、はじめに、時刻t5における、複数のパスのうち、状態S0に連なるパスについてトレースバック処理を実行する。時刻t5の状態S0には時刻t4の状態S0と状態S2からのパスが合流しているが、パスメモリ部34に保持された情報からパスメトリック値を算出し、パスメトリック値が最小となるパスを選択してトレースバック処理を実行する。例えば、時刻t4の状態S0からのパスのパスメトリック値が最小である場合、状態S0からのパスを選択する。次に、BERチェック部36が、ビットエラーレートのチェック(検出)を行い、ビットエラーレートが所定値を超えた場合には、状態S0からのパスに対応するビットに誤りが有ると判定し、所定値を超えない場合には、状態S0からのパスに対応するビットに誤りが無いと判定する。BERチェック部36での判定の結果、判定対象のビットについて誤りが有る、と判定された場合には、トレースバック処理部35は、状態S0からのパスとは別のパスである状態S2からのパスを選択してトレースバック処理を実行する。同様に、状態S1〜S3に連なるパスについてもトレースバック処理を実行する。
なお、BERチェック部36は、ビットエラーレートのチェックを行い、ビットエラーレートが所定値を超えるか否かでビット誤りが有るか否かを判定したが、本発明では、これに限らず、単に、判定対象となるビットについてエラーの有無を判定するビットエラーチェックを行うようにしても良い。
The
BERチェック部36での判定の結果、状態S0〜S3の全ての選択されたパスについてビット誤りが無い、と判定された場合には、パスメモリ消去制御部37は、パスメモリ部34に保持された、前記選択されたパス以前のパス(時刻t5以後のパス)であって選択されなかったパスの情報を消去させるように制御する。ここでは、時刻t5以後にはパス情報は存在しないので、この処理は省略される。
As a result of the determination by the
さらに、トレースバック処理部35は、時刻t4における、状態S0に連なるパスのうち、パスメトリック値が最小となるパスを選択してトレースバック処理を実行する。例えば、時刻t3の状態S2からのパスのパスメトリック値が最小である場合、状態S2からのパスを選択する。次に、BERチェック部36が、ビットエラーレートのチェック(検出)を行って、状態S2からのパスに対応するビットの誤りの有無を判定する。BERチェック部36での判定の結果、判定対象のビットについて誤りが有る、と判定された場合は、トレースバック処理部35は、状態S2からのパスとは別のパスである状態S0からのパスを選択してトレースバック処理を実行する。同様に、状態S1〜S3に連なるパスについてもトレースバック処理を実行する。
Furthermore, the trace back processing
BERチェック部36での判定の結果、選択されたパスに対応するビットについて誤りが無い、と判定された場合は、パスメモリ消去制御部37は、パスメモリ部34に保持された、前記選択されたパス以前のパス(時刻t4と時刻t5との間のパス)であって選択されなかったパスの情報を消去させるように制御する。
選択されなかったパスの情報の消去後、パスメモリ部34の消去されたメモリ部分には、ACS演算部33で算出された次のデータに対応したパスの情報が順次保持される。
As a result of the determination by the
After erasing the unselected path information, the erased memory portion of the
以降、時刻t3、t2、t1における状態S0〜S3に連なるパスのうち、パスメトリック値が最小となるパスを選択し、同様の処理を繰り返す。時刻t0までトレースバック処理を実行したならば、ビットエラーが無いと判定されたパスを選択して、復号ビット列を得る。
図4において、太い実線は、トレースバック処理部35が、時刻t0までトレースバック処理を実行して、最終的に得られた復号ビット列によるパスの状態を示している。
Thereafter, the path having the smallest path metric value is selected from the paths connected to the states S 0 to S 3 at times t3, t2, and t1, and the same processing is repeated. If the traceback processing is executed until time t0, a path determined to have no bit error is selected to obtain a decoded bit string.
In FIG. 4, a thick solid line indicates a path state based on a decoded bit string finally obtained by the
図5において、トレースバック処理部35が、複数のパスについてトレースバック処理を実行することを要求された場合の処理について説明したが、トレースバック処理部35が、1つのパスについてトレースバック処理を実行することを要求された場合についての処理は、時刻t5〜t1のそれぞれにおいて、1つのパスについてトレースバック処理を実行する以外は同様であるので説明は省略する。
In FIG. 5, the processing when the
図6は、ビタビ復号器の動作を説明するフローチャートである。軟判定部31から軟判定されたデータが入力されると(ステップ101)、ACS演算部33では、軟判定されたデータに基づいて、トレリス線図を算出し(ステップ102)、算出されたトレリス線図におけるパスの情報をパスメモリ部34に保持する(ステップ103)。トレースバック判定部39は、受信状態取得部38における受信信号の受信状態を判定して、トレースバック処理部35に1つまたは複数のパスについてトレースバック処理を実行することを要求する(ステップ104)。次に、トレースバック処理部35では、1つまたは複数のパスについてトレースバック処理を実行することを要求された場合、パスメモリ部34に保持された情報からパスメトリック値を算出し、算出されたパスメトリック値のうち、当該値が最小となるパスを選択してトレースバック処理を実行する(ステップ105)。次に、BERチェック部36により、選択されたパスに対応するビットの誤りの有無を判定し(ステップ106)、判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、パスメモリ消去制御部37は、パスメモリ部34に保持された選択パス以前のパスであって選択されなかったパスの情報を消去する(ステップ107)。
FIG. 6 is a flowchart for explaining the operation of the Viterbi decoder. When the soft decision data is input from the soft decision unit 31 (step 101), the
次に、テールビットを用いない復号処理について説明する。上述の実施の形態においては、複数のパスについてトレースバック処理を実行する場合には、送信装置側で送信データにテールビット処理を施さない場合でも、復号処理が可能となる。したがって、複数のパスについてトレースバック処理を実行する場合には、送信装置側に、テールビットが必要のないこと通知し、受信装置側では、テールビットを用いることなく復号処理を実施し、オーバーヘッドを軽減して、スループットを上げることが可能となる。図7は、テールビットを用いて復号処理を行う場合と、テールビットを用いないで復号処理を行う場合の処理の切り替えの流れを説明する図である。 Next, decoding processing that does not use tail bits will be described. In the above-described embodiment, when the traceback process is executed for a plurality of paths, the decoding process can be performed even when the transmission apparatus does not perform the tail bit process on the transmission data. Therefore, when executing traceback processing for a plurality of paths, the transmitting device side is notified that tail bits are not necessary, and the receiving device side performs decoding processing without using tail bits, thereby reducing overhead. It is possible to reduce and increase the throughput. FIG. 7 is a diagram for explaining the flow of processing switching between when decoding is performed using tail bits and when decoding is performed without using tail bits.
通信装置A(送信装置)は、テール(Tail)ビットが付加された符号化データの信号を通信装置B(受信装置)に送信する。次に、図7に示された処理αについて説明する。
[処理α]
通信装置Bは、受信信号の受信状態が良く、受信状態取得部38で取得されたSNR値が所定値(Th値)を超えている場合には、トレリス線図における1つのパスについてトレースバック処理を実行する復号処理<A>を行う。次に、通信装置Bにおいて、受信信号の受信状態が悪くなって、SNR値が所定値(Th値)に満たなくなった場合には、通信装置Bは、トレリス線図における複数のパスについてトレースバック処理を実行する復号処理<B>を行い、通信装置Aにテール(Tail)ビットの不要要求メッセージまたはSNR情報の信号を送信する。
通信装置Aは、不要要求メッセージまたはSNR情報を取得すると、テール(Tail)ビットの付加処理を停止し、テール(Tail)ビットの無い符号化データの信号を通信装置Bに送信する。
通信装置Bは、テール(Tail)ビットの無い符号化データを用いてトレリス線図における複数のパスについてトレースバック処理を実行する復号処理<B>を行う。通信装置Bでは、テール(Tail)ビットを用いることなく復号処理を実施することで、オーバーヘッドを軽減でき、スループットを上げることが可能となる。通信装置Bにおいて、受信信号の受信状態が良くなって、SNR値が所定値(Th値)を超えた場合には、通信装置Bは、通信装置Aにテール(Tail)ビットの付加要求メッセージまたはSNR情報の信号を送信する。
通信装置Aは、付加要求メッセージまたはSNR情報を取得すると、テール(Tail)ビットの付加処理を再開し、テール(Tail)ビットが付加された符号化データの信号を通信装置Bに送信する。
以降、上述の処理αを繰り返す。
The communication device A (transmission device) transmits a signal of encoded data to which a tail bit is added to the communication device B (reception device). Next, the process α shown in FIG. 7 will be described.
[Processing α]
When the reception state of the reception signal is good and the SNR value acquired by the reception
When the communication apparatus A acquires the unnecessary request message or the SNR information, the communication apparatus A stops the tail bit adding process, and transmits the encoded data signal without the tail bit to the communication apparatus B.
The communication apparatus B performs a decoding process <B> for executing a traceback process for a plurality of paths in the trellis diagram using encoded data without tail bits. In the communication apparatus B, by performing the decoding process without using a tail bit, the overhead can be reduced and the throughput can be increased. In the communication device B, when the reception state of the received signal is improved and the SNR value exceeds a predetermined value (Th value), the communication device B sends a tail bit addition request message to the communication device A or A signal of SNR information is transmitted.
When the communication device A acquires the addition request message or the SNR information, the communication device A resumes the tail bit addition processing, and transmits a signal of encoded data to which the tail bit is added to the communication device B.
Thereafter, the above processing α is repeated.
なお、上述した実施の形態では、通信装置Bは、受信状態が良い場合には、1つのパスについてトレースバック処理を実行し、受信状態が悪い場合には、複数のパスについてトレースバック処理を実行するようにしたが、パスの選択数は、受信状態判定部の情報によって可変とするようにしても良い。
例えば、図8に示すようなSNR値とトレースバックするパス数との関係を示すテーブルを用意し、SNR値がTh1値以上の場合には、トレリス線図における1つのパスについてトレースバック処理を実行し、SNR値がTh1〜Th2値の場合には、トレリス線図における2つのパスについてトレースバック処理を実行し、SNR値がTh2〜Th3値の場合には、トレリス線図における5つのパスについてトレースバック処理を実行し、SNR値がTh3未満の場合には、トレリス線図における全てのパスNについてトレースバック処理を実行するようにしても良い。なお、全てのパス数をNとし、Th1>Th2>Th3とする。
In the above-described embodiment, the communication device B executes the traceback process for one path when the reception state is good, and executes the traceback process for a plurality of paths when the reception state is bad. However, the number of path selections may be made variable according to information in the reception state determination unit.
For example, a table indicating the relationship between the SNR value and the number of paths to be traced back as shown in FIG. 8 is prepared, and when the SNR value is equal to or greater than the Th 1 value, the trace back processing is performed for one path in the trellis diagram. When the SNR value is Th 1 to Th 2 value, the traceback process is executed for two paths in the trellis diagram. When the SNR value is Th 2 to Th 3 value, the trellis diagram Trace back processing may be executed for five paths, and if the SNR value is less than Th 3 , the trace back processing may be executed for all paths N in the trellis diagram. Note that the number of all paths is N, and Th 1 > Th 2 > Th 3 .
また、上述した実施の形態において、BERチェック部36により、判定対象のビットについて誤りが無いと判定された場合には、パスメモリ消去制御部37は、パスメモリ部34に保持された選択パス以前のパスであって選択されなかったパスの情報を消去するとしたが、ビット誤りが無いと判定された判定対象のビットを復号ビット列として逐次出力して、パスメモリ部34に保持された前記選択パス以前のパスの情報(選択されたパスの情報を含む)を消去するように制御しても良い。
In the above-described embodiment, when the
上述したように、本発明では、マルチパスフェージングや、AWGN等の影響により受信特性が大きく劣化する環境下においても、複数のパスを用いてビタビ復号処理を行うことで、誤り訂正能力を高めることができる。
また、複数のパスを用いることで、送信装置側で、既知の信号であるテールビットを付加する処理を施さない場合でも復号することが可能となり、テールビットを用いないことで、オーバーヘッドを軽減し、スループットを上げることが可能となる。
As described above, in the present invention, error correction capability is improved by performing Viterbi decoding processing using a plurality of paths even in an environment where reception characteristics are greatly deteriorated due to the effects of multipath fading, AWGN, and the like. Can do.
Also, by using multiple paths, it is possible to perform decoding even when the transmission apparatus does not perform processing for adding tail bits, which are known signals, and overhead is reduced by not using tail bits. The throughput can be increased.
11 畳み込み符号器
12 変調器
13 復調器
14 ビタビ復号器
21 シフトレジスタ
23,24 排他的論理和ゲート
26 並直列変換器
31,41 軟判定部
32,42 ビタビ復号器
33,43 ACS演算部
34,44 パスメモリ部
35,45 トレースバック処理部
36 BERチェック部
37 パスメモリ消去制御部
38 受信状態取得部
39 トレースバック判定部
DESCRIPTION OF
Claims (7)
前記受信信号を軟判定する軟判定部と、
前記軟判定部で軟判定されて出力されたデータに基づいてトレリス線図を算出する演算部と、
前記受信信号の受信状態を示す値を取得する取得部と、
前記取得部で取得された値が所定値に満たない場合には、前記演算部で算出されたトレリス線図における複数のパスについてトレースバック処理を実行し、前記取得部で取得された値が所定値を超える場合には、前記トレリス線図において1つのパスについてトレースバック処理を実行するトレースバック処理部と、
を備えることを特徴とする受信装置。 In a receiving apparatus that decodes a demodulated received signal using a Viterbi algorithm,
A soft decision unit for softly judging the received signal;
A computing unit that calculates a trellis diagram based on data that is soft-determined and output by the soft-decision unit;
An acquisition unit for acquiring a value indicating a reception state of the received signal;
When the value acquired by the acquisition unit is less than a predetermined value, a traceback process is executed for a plurality of paths in the trellis diagram calculated by the calculation unit, and the value acquired by the acquisition unit is predetermined. When exceeding the value, a traceback processing unit that executes traceback processing for one path in the trellis diagram ;
A receiving apparatus comprising:
前記トレースバック処理部は、前記パスメモリ部に保持された情報からパスメトリック値を算出し、前記算出されたパスメトリック値のうち、当該値が最小となるパスを選択して、当該選択されたパスについてトレースバック処理を実行する、ことを特徴とする請求項1に記載の受信装置。 A path memory unit that holds path information in the trellis diagram calculated by the arithmetic unit;
The traceback processing unit calculates a path metric value from information held in the path memory unit, selects a path having the minimum value from the calculated path metric values, and selects the selected The receiving apparatus according to claim 1 , wherein traceback processing is executed for a path.
前記誤り判定部での判定の結果、判定対象のビットについて誤りが無い、と判定された場合には、前記パスメモリ部に保持された、前記選択されたパス以前のパスの情報を消去させるように制御するパスメモリ消去制御部と、
を更に備える、ことを特徴とする請求項2に記載の受信装置。 An error determination unit that determines whether or not there is an error in a bit corresponding to the selected path when a path that minimizes the path metric value is selected in the traceback processing unit;
As a result of the determination by the error determination unit, when it is determined that there is no error in the bit to be determined, the information of the path before the selected path held in the path memory unit is erased. A path memory erasing control unit for controlling
The receiving device according to claim 2 , further comprising:
軟判定されたデータに基づいて、トレリス線図を算出するステップと、
前記受信信号の受信状態を示す値を取得するステップと、
前記取得された値が所定値に満たない場合には、前記算出されたトレリス線図における複数のパスについてトレースバック処理を実行し、前記取得部で取得された値が所定値を超える場合には、前記トレリス線図において1つのパスについてトレースバック処理を実行するステップと、
を含むことを特徴とするビタビ復号方法。 In a Viterbi decoding method for decoding a demodulated received signal using a Viterbi algorithm,
Calculating a trellis diagram based on the soft decision data;
Obtaining a value indicating a reception state of the received signal;
When the acquired value is less than a predetermined value, a traceback process is executed for a plurality of paths in the calculated trellis diagram , and when the value acquired by the acquisition unit exceeds a predetermined value Performing a traceback process for one path in the trellis diagram ;
Including a Viterbi decoding method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008088018A JP4918059B2 (en) | 2008-03-28 | 2008-03-28 | Receiving apparatus and Viterbi decoding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008088018A JP4918059B2 (en) | 2008-03-28 | 2008-03-28 | Receiving apparatus and Viterbi decoding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246485A JP2009246485A (en) | 2009-10-22 |
JP4918059B2 true JP4918059B2 (en) | 2012-04-18 |
Family
ID=41307965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008088018A Expired - Fee Related JP4918059B2 (en) | 2008-03-28 | 2008-03-28 | Receiving apparatus and Viterbi decoding method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4918059B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822340A (en) * | 1996-05-10 | 1998-10-13 | Telefonaktiebolaget Lm Ericsson | Method for decoding data signals using fixed-length decision window |
JP4226165B2 (en) * | 1999-09-20 | 2009-02-18 | ソニー株式会社 | Decoding device and decoding method |
FI112711B (en) * | 2000-03-17 | 2003-12-31 | Nokia Corp | Method and device for memory management in digital communication |
JP2005294898A (en) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | Viterbi decoding method, decoder, mobile station radio device, base station radio device and mobile communication system |
JP4245602B2 (en) * | 2005-11-25 | 2009-03-25 | シャープ株式会社 | Digital demodulator, digital receiver, digital demodulator control method, digital demodulator control program, and recording medium recording the control program |
-
2008
- 2008-03-28 JP JP2008088018A patent/JP4918059B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246485A (en) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7549106B2 (en) | Decoding method | |
US6484285B1 (en) | Tailbiting decoder and method | |
US6061823A (en) | Error correcting/decoding apparatus and error correcting/decoding method | |
JP3154679B2 (en) | Error correction decoding apparatus and decoding method for concatenated code | |
JP2002171175A (en) | Decoder and decoding method | |
US20080034274A1 (en) | Decoder and decoding method in consideration of input message characteristics | |
US20090327836A1 (en) | Decoding method for convolution code and decoding device | |
JP2006303906A (en) | Encoding device, decoding device, and communications system | |
US20070153693A1 (en) | Transport format detecting apparatus and method | |
JP2008118327A (en) | Viterbi decoding method | |
KR101462211B1 (en) | Apparatus and method for decoding in portable communication system | |
US10826541B2 (en) | Convolutional code decoder and convolutional code decoding method | |
JP3512176B2 (en) | Turbo decoding device and method of controlling number of decoding repetitions in turbo decoding | |
WO2014023472A1 (en) | Improved blind transport format detection depending on the conditions of reception of the signal | |
CN114430279B (en) | List Viterbi decoding method, device, decoder and storage medium | |
JP4918059B2 (en) | Receiving apparatus and Viterbi decoding method | |
US7080307B2 (en) | Error correction decoder with correction of lowest soft decisions | |
JP2009105748A (en) | Multi-mode block coding modulation system using llr | |
US7975212B2 (en) | Sequential decoding method and apparatus thereof | |
JP2009246490A (en) | Reception device and viterbi decoding method | |
JP4188769B2 (en) | Transmission method and apparatus, reception method and apparatus, and communication system using them | |
JP2004215310A (en) | Decoder for error correction turbo code | |
JP2009267826A (en) | Receiving device and viterbi decoding method | |
CN114499548B (en) | Decoding method, device and storage medium | |
US9118480B2 (en) | Frame quality estimation during viterbi decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |