JP4912444B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4912444B2
JP4912444B2 JP2009185420A JP2009185420A JP4912444B2 JP 4912444 B2 JP4912444 B2 JP 4912444B2 JP 2009185420 A JP2009185420 A JP 2009185420A JP 2009185420 A JP2009185420 A JP 2009185420A JP 4912444 B2 JP4912444 B2 JP 4912444B2
Authority
JP
Japan
Prior art keywords
igbt
voltage
circuit
switching element
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009185420A
Other languages
Japanese (ja)
Other versions
JP2009261020A (en
Inventor
伸介 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009185420A priority Critical patent/JP4912444B2/en
Publication of JP2009261020A publication Critical patent/JP2009261020A/en
Application granted granted Critical
Publication of JP4912444B2 publication Critical patent/JP4912444B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ignition Installations For Internal Combustion Engines (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体装置に関し、特に半導体装置保護のためスイッチング素子を強制停止する際、誘導負荷に発生する過電圧を抑制する技術に関するものである。   The present invention relates to a semiconductor device, and more particularly to a technique for suppressing an overvoltage generated in an inductive load when a switching element is forcibly stopped to protect the semiconductor device.

自動車エンジン等の内燃機関用イグニッションシステムにおいて、メンテナンス中の作業ミス等により制御信号がオンしたままになり、誘導負荷（トランス、負荷コイル）の電流を制御するスイッチング素子が導通し続け、半導体装置自身や負荷が発熱により特性劣化や破壊に至るという問題がある。   In an ignition system for an internal combustion engine such as an automobile engine, the control signal remains turned on due to a work mistake during maintenance, etc., and the switching element that controls the current of the inductive load (transformer, load coil) continues to conduct, and the semiconductor device itself In addition, there is a problem that the load causes the characteristic deterioration or destruction due to heat generation.

この問題に対して、オン動作開始から所定時間（数１００ミリ秒程度）後に動作するタイマー回路を用いてスイッチング素子を強制停止させる機能が盛り込まれている。すなわち、オン動作開始から作業ミスなどにより、オン信号の出力が所定時間以上続いた場合、タイマー回路により、スイッチング素子の破壊を防止することができる。   In order to solve this problem, a function for forcibly stopping the switching element using a timer circuit that operates after a predetermined time (about several hundred milliseconds) from the start of the ON operation is incorporated. That is, when the output of the ON signal continues for a predetermined time or more due to a work error after the ON operation starts, the timer circuit can prevent the switching element from being destroyed.

その際、スイッチング素子の強制的な電流遮断が、誘導負荷に大きな誘導起電力を発生させ、内燃機関の点火を制御するコンピュータの意図しないタイミングで、点火プラグにアーク放電を発生することがあった。   At that time, forcible current interruption of the switching element generates a large induced electromotive force in the inductive load, and arc discharge may occur in the spark plug at an unintended timing of the computer that controls the ignition of the internal combustion engine. .

そのため、従来のイグニッションシステムではスイッチング素子の電流遮断速度をある一定速度以下に抑えて、誘導負荷に発生する誘導起電力の大きさを抑制している（特許文献１参照）。   Therefore, in the conventional ignition system, the magnitude of the induced electromotive force generated in the inductive load is suppressed by suppressing the current interruption speed of the switching element to a certain fixed speed or less (see Patent Document 1).

特開２００２−４９９１号公報JP 2002-4991 A

しかしながら、スイッチング素子のゲート電圧に対する出力電流の関係は、一般的に線形比例ではない。例えば、ＭＯＳゲートデバイスでは、出力電流はゲート電圧の２乗に比例する。そのため、電流遮断速度を一定速度以下に抑えるようにスイッチング素子を制御するには複雑な回路構成と調整を必要としている。   However, the relationship between the output current and the gate voltage of the switching element is generally not linearly proportional. For example, in a MOS gate device, the output current is proportional to the square of the gate voltage. For this reason, a complicated circuit configuration and adjustment are required to control the switching element so that the current interruption speed is kept below a certain speed.

例えば、特許文献１に記載の発明は、コンデンサの充電時間により、出力電流の遮断速度を制御している。出力電流の遮断速度を低くするために、大きな容量のコンデンサを必要とするので回路面積を縮小することが困難である。また、誘導負荷の大きさに応じて発生する誘導起電力の大きさが異なるので、誘導負荷の大きさに応じてコンデンサの容量を変更する必要がある。そのため、誘導負荷の大きさによらないで所望のクランプ電圧で誘導起電圧を制御することが困難である。   For example, in the invention described in Patent Document 1, the output current interruption speed is controlled by the charging time of the capacitor. It is difficult to reduce the circuit area because a large-capacitance capacitor is required to reduce the output current cutoff speed. Moreover, since the magnitude of the induced electromotive force generated according to the magnitude of the inductive load is different, it is necessary to change the capacitance of the capacitor according to the magnitude of the inductive load. For this reason, it is difficult to control the induced electromotive voltage with a desired clamp voltage regardless of the size of the inductive load.

また、スイッチング素子が導通時に、何らかの異常によって、電流入力端子の電位が上昇すると、出力電流が増加しスイッチング素子が損傷することも考えられる。   Further, when the switching element is conductive, if the potential of the current input terminal rises due to some abnormality, the output current may increase and the switching element may be damaged.

そこで本発明の第１の目的は、スイッチング素子を強制的に遮断する際、誘導負荷の大きさによらず所望のクランプ電圧で、精度よく誘導起電力の大きさを抑制する技術を提供することである。   Accordingly, a first object of the present invention is to provide a technique for accurately suppressing the magnitude of the induced electromotive force with a desired clamp voltage regardless of the magnitude of the inductive load when the switching element is forcibly cut off. It is.

さらに本発明の第２の目的は、スイッチング素子がオン状態のときに、電流入力端子の電圧上昇によるスイッチング素子の燃焼を防止する技術を提供することである。   Furthermore, a second object of the present invention is to provide a technique for preventing the switching element from burning due to a voltage rise at the current input terminal when the switching element is in an ON state.

本発明は、電流入力端子に誘導負荷が接続されるスイッチング素子と、前記スイッチング素子の制御端子・電流入力端子間に接続された第１クランプ素子と、前記スイッチング素子の制御端子・接地電位間に接続された放電抵抗部と、を備え、前記スイッチング素子を駆動することにより、前記誘導負荷に誘導起電圧を発生させる半導体装置であって、前記スイッチング素子をオン状態に駆動するためのオン信号が所定時間以上入力されると、前記スイッチング素子をオフ状態に遷移させる所定の信号を出力するタイマー回路と、前記所定の信号に応答して、前記スイッチング素子の制御端子・電流入力端子間において前記第１クランプ素子と並列に選択的に接続される第２クランプ素子と、をさらに備え、前記第２クランプ素子は、前記第１クランプ素子の降伏電圧よりも小さな降伏電圧を有することを特徴とする。 The present invention provides a switching element having an inductive load connected to a current input terminal, a first clamp element connected between a control terminal and a current input terminal of the switching element, and a control terminal and a ground potential of the switching element. A discharge resistor unit connected thereto, and driving the switching element to generate an induced electromotive voltage in the inductive load, wherein an ON signal for driving the switching element to an ON state is provided It is input for a predetermined time or more, a timer circuit for outputting a predetermined signal to transition the switching element in the off state, in response to the predetermined signal, the between the control terminal and current input terminal of the switching device first a second clamping element which is selectively connected in parallel to the first clamping element, further wherein the second clamping element, the first Characterized in that it has a small breakdown voltage than the breakdown voltage of the clamping element.

また、電流入力端子に誘導負荷が接続されるスイッチング素子と、前記スイッチング素子の制御端子・電流入力端子間に接続された第１クランプ素子と、前記スイッチング素子の制御端子・接地電位間に接続された放電抵抗部と、を備え、前記スイッチング素子を駆動することにより、前記誘導負荷に誘導起電圧を発生させる半導体装置であって、前記スイッチング素子の電流入力端子に一端が接続された第２クランプ素子と、前記第２クランプ素子の他端に電流入力端子が接続され、電流出力端子が前記スイッチング素子の制御端子に接続されたトランジスタと、前記トランジスタの前記電流入力端子に一端が接続され、接地電位に他端が接続された第３クランプ素子と、前記第３クランプ素子の前記一端に接続された過電圧検出回路と、をさらに備え、前記過電圧検出回路は、前記第３クランプ素子に降伏電圧が印加されると、前記スイッチング素子をオフ状態に駆動する信号を出力することを特徴とする。   A switching element having an inductive load connected to the current input terminal; a first clamp element connected between the control terminal and the current input terminal of the switching element; and a control terminal of the switching element and a ground potential. A second clamp having one end connected to a current input terminal of the switching element, wherein the switching element is driven to drive the switching element to generate an induced electromotive voltage. A current input terminal connected to the other end of the element, the second clamp element, a current output terminal connected to the control terminal of the switching element, and one end connected to the current input terminal of the transistor; A third clamp element having the other end connected to the potential; an overvoltage detection circuit connected to the one end of the third clamp element; Further comprising, said overvoltage detection circuit, when the breakdown voltage to the third clamping element is applied, and outputs a signal for driving the switching element in the off state.

本発明によれば、タイマー回路の所定の信号に応答して、スイッチング素子を強制的にオフ状態に駆動しても、前記第２クランプ素子によってスイッチング素子の制御端子・電流入力端子間電圧を前記第１クランプ素子の降伏電圧より小さな降伏電圧値に精度よくクランプすることができる。   According to the present invention, even if the switching element is forcibly driven to an OFF state in response to a predetermined signal of the timer circuit, the voltage between the control terminal and the current input terminal of the switching element is set by the second clamp element. It is possible to accurately clamp to a breakdown voltage value smaller than the breakdown voltage of the first clamp element.

また、スイッチング素子のオン動作時に、電流入力端子の電圧が大きくなった場合、スイッチング素子を強制的にオフ状態にすることで、スイッチング素子の燃焼を防止することができる。   In addition, when the voltage of the current input terminal increases during the ON operation of the switching element, the switching element can be forcibly turned off to prevent the switching element from burning.

実施の形態１に係る半導体装置の構成を示す回路図である。1 is a circuit diagram showing a configuration of a semiconductor device according to a first embodiment. 実施の形態１に係る半導体装置に用いられるゲート駆動回路の構成を示す回路図である。4 is a circuit diagram showing a configuration of a gate drive circuit used in the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の動作を説明するため波形図である。FIG. 6 is a waveform diagram for explaining the operation of the semiconductor device according to the first embodiment. 従来の半導体装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional semiconductor device. 従来の半導体装置に用いられるゲート駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the gate drive circuit used for the conventional semiconductor device. 実施の形態１に係る半導体装置の別の構成を示す回路図である。FIG. 6 is a circuit diagram showing another configuration of the semiconductor device according to the first embodiment. 実施の形態２に係る半導体装置の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a semiconductor device according to a second embodiment. 実施の形態３に係る半導体装置の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a semiconductor device according to a third embodiment. 実施の形態３に係る半導体装置の別の構成を示す回路図である。FIG. 10 is a circuit diagram showing another configuration of the semiconductor device according to the third embodiment. 実施の形態４に係る半導体装置の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a semiconductor device according to a fourth embodiment. 実施の形態５に係る半導体装置の構成を示す回路図である。FIG. 9 is a circuit diagram showing a configuration of a semiconductor device according to a fifth embodiment. 実施の形態５に係る半導体装置に用いられる過電圧検出回路の構成を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of an overvoltage detection circuit used in a semiconductor device according to a fifth embodiment. 実施の形態５に係る半導体装置の動作を説明するための波形図である。FIG. 10 is a waveform diagram for explaining the operation of the semiconductor device according to the fifth embodiment.

＜実施の形態１＞
図１は、本実施の形態に係る半導体装置の構成を示す回路図である。制御回路６の入力が入力端子１０に接続されている。制御回路６の出力がゲート駆動回路９の入力に接続されている。ゲート駆動回路９の出力は、スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor ）１のゲート（制御端子）に接続されている。 <Embodiment 1>
FIG. 1 is a circuit diagram showing a configuration of a semiconductor device according to the present embodiment. The input of the control circuit 6 is connected to the input terminal 10. The output of the control circuit 6 is connected to the input of the gate drive circuit 9. The output of the gate drive circuit 9 is connected to the gate (control terminal) of an IGBT (Insulated Gate Bipolar Transistor) 1 which is a switching element.

入力端子１０から入力信号ＶＩＮが入力されると、制御回路６は、ＩＧＢＴ１の駆動状態を監視する監視回路（図示せず）に応答して入力信号ＶＩＮを制御し、ゲート駆動回路９に制御信号を出力する。ゲート駆動回路９は、制御信号に基づいてＩＧＢＴ１のゲートを駆動する。   When the input signal VIN is input from the input terminal 10, the control circuit 6 controls the input signal VIN in response to a monitoring circuit (not shown) that monitors the driving state of the IGBT 1, and controls the gate driving circuit 9. Is output. The gate drive circuit 9 drives the gate of the IGBT 1 based on the control signal.

ＩＧＢＴ１のコレクタ（電流入力端子）は、負荷コイル（誘導負荷）２を構成する一次側コイルの一端及びツェナーダイオード（クランプ素子、第１クランプ素子）３のカソードに接続され、エミッタは接地されている。一次側コイルの他端は電源１２に接続されている。ツェナーダイオード３のアノードは、ＩＧＢＴ１のゲートに接続されている。負荷コイル２の二次側コイルの一端は電源１２に接続され、他端は点火プラグ１３の一端に接続されている。点火プラグ１３の他端は接地されている。   The collector (current input terminal) of the IGBT 1 is connected to one end of a primary coil constituting the load coil (inductive load) 2 and the cathode of a Zener diode (clamp element, first clamp element) 3, and the emitter is grounded. . The other end of the primary coil is connected to the power source 12. The anode of the Zener diode 3 is connected to the gate of the IGBT 1. One end of the secondary coil of the load coil 2 is connected to the power source 12, and the other end is connected to one end of the spark plug 13. The other end of the spark plug 13 is grounded.

ツェナーダイオード３は、負荷コイル２の破壊防止のために、ＩＧＢＴ１のコレクタ・エミッタ間電圧を所定の電圧（例えば５００Ｖ程度）以下にクランプするために接続されており、例えば降伏電圧７〜８Ｖ程度のツェナーダイオードを数十段程度接続して構成されている。   The Zener diode 3 is connected to clamp the collector-emitter voltage of the IGBT 1 to a predetermined voltage (for example, about 500 V) or less in order to prevent the load coil 2 from being destroyed. For example, the breakdown voltage is about 7 to 8 V. It is configured by connecting about several tens of Zener diodes.

ＩＧＢＴ１のゲートには、抵抗４の一端がさらに接続されている。抵抗４の他端は、ＮＭＯＳトランジスタ１１のドレインに接続されている。ＮＭＯＳトランジスタ１１のソースは接地されている。ＮＭＯＳトランジスタ１１のソース・ドレイン間には抵抗５が接続されている。ここで抵抗５の抵抗値は、ツェナーダイオード３のリーク電流でＩＧＢＴ１をオン状態にできる程度の値に選ばれている。   One end of a resistor 4 is further connected to the gate of the IGBT 1. The other end of the resistor 4 is connected to the drain of the NMOS transistor 11. The source of the NMOS transistor 11 is grounded. A resistor 5 is connected between the source and drain of the NMOS transistor 11. Here, the resistance value of the resistor 5 is selected to such a value that the IGBT 1 can be turned on by the leakage current of the Zener diode 3.

インバータ８の出力がＮＭＯＳトランジスタ１１のゲートに接続されている。インバータ８の入力にはタイマー回路７の出力が接続されている。タイマー回路７の出力は、ゲート駆動回路９に接続されている。抵抗４，５、インバータ８及びＮＭＯＳトランジスタ１１でゲート放電抵抗部１０１（放電抵抗部）を構成している。タイマー回路７の入力は、入力端子１０に接続され、入力信号ＶＩＮから電源を得ている。   The output of the inverter 8 is connected to the gate of the NMOS transistor 11. The output of the timer circuit 7 is connected to the input of the inverter 8. The output of the timer circuit 7 is connected to the gate drive circuit 9. The resistors 4 and 5, the inverter 8 and the NMOS transistor 11 constitute a gate discharge resistor portion 101 (discharge resistor portion). The input of the timer circuit 7 is connected to the input terminal 10 and receives power from the input signal VIN.

タイマー回路７は、通常Ｌレベルの信号を出力している。そして、入力端子１０からオン信号が入力されると、タイマー動作を行う。すなわち、メンテナンス作業中のミス等により、オン信号が入力され続けると、オン信号の入力から所定時間経過後にＨレベルの信号を出力するように動作する。またタイマー回路７は、オン信号が所定時間以上継続しない場合は、Ｌレベルの信号を出力し続ける。すなわち、タイマー回路７は、ＩＧＢＴ１を駆動するためのオン信号が所定時間以上入力されると、所定の出力信号（上記の例ではＨレベルの信号）を出力するように構成されている。   The timer circuit 7 normally outputs an L level signal. When an ON signal is input from the input terminal 10, a timer operation is performed. That is, if an ON signal is continuously input due to a mistake during maintenance work or the like, the H level signal is output after a predetermined time has elapsed since the ON signal was input. The timer circuit 7 continues to output an L level signal when the ON signal does not continue for a predetermined time or longer. That is, the timer circuit 7 is configured to output a predetermined output signal (H level signal in the above example) when an ON signal for driving the IGBT 1 is input for a predetermined time or more.

次に、図２を用いてゲート駆動回路９の構成について説明する。カレントミラー回路１４の入力がゲート駆動回路６の出力に接続されている。そして、カレントミラー回路１４の出力は、ＩＧＢＴ１のゲートに接続されている。ＮＭＯＳトランジスタ１５のドレインがカレントミラー回路１４の入力に接続され、ソースは接地されている。ＮＭＯＳトランジスタ１５のゲートはタイマー回路７の出力に接続されている。   Next, the configuration of the gate drive circuit 9 will be described with reference to FIG. The input of the current mirror circuit 14 is connected to the output of the gate drive circuit 6. The output of the current mirror circuit 14 is connected to the gate of the IGBT 1. The drain of the NMOS transistor 15 is connected to the input of the current mirror circuit 14, and the source is grounded. The gate of the NMOS transistor 15 is connected to the output of the timer circuit 7.

次に以上のように構成された半導体装置の動作について説明する。図３は、本実施の形態に係る半導体装置の動作を説明するための波形図である。また、以下の説明では、半導体装置の動作のうち、タイマー回路７がＬレベルの信号を出力している期間での動作を「通常動作」、Ｈレベルの信号を出力している期間での動作を「保護動作」と称している。   Next, the operation of the semiconductor device configured as described above will be described. FIG. 3 is a waveform diagram for explaining the operation of the semiconductor device according to the present embodiment. In the following description, among the operations of the semiconductor device, the operation in the period in which the timer circuit 7 outputs an L level signal is “normal operation”, and the operation in the period in which an H level signal is output Is referred to as “protection operation”.

まず、半導体装置の通常動作時での動作について説明する。初期状態では、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶＣＥは、電源１２の電圧ＶBで与えられる。また、点火プラグ１３の電圧Ｖ２も電圧ＶBとなっている。 First, the operation of the semiconductor device during normal operation will be described. In the initial state, the collector-emitter voltage VCE of the IGBT 1 is given by the voltage V B of the power supply 12. Further, the voltage V2 of the spark plug 13 has a voltage V B.

入力信号ＶＩＮがＬレベル（オフ信号）からＨレベル（オン信号）に遷移すると、ゲート駆動回路９はＩＧＢＴ１のゲートをＨレベルに駆動する。そして、ＩＧＢＴ１はオフ状態からオン状態に遷移する。   When the input signal VIN transitions from the L level (off signal) to the H level (on signal), the gate drive circuit 9 drives the gate of the IGBT 1 to the H level. And IGBT1 changes from an OFF state to an ON state.

また、タイマー回路７は、Ｌレベルの信号を出力している。タイマー回路７の出力は、インバータ８で反転してＨレベルの信号としてＮＭＯＳトランジスタ１１のゲートに入力される。ＮＭＯＳトランジスタ１１はオン状態となるので、ゲート放電抵抗部１０１を流れる電流は、抵抗４からＮＭＯＳトランジスタ１１を介して接地電位へ流れる。そのため、ゲート放電抵抗部１０１の抵抗値は、ほぼ抵抗４の抵抗値で与えられることになる。   The timer circuit 7 outputs an L level signal. The output of the timer circuit 7 is inverted by the inverter 8 and input to the gate of the NMOS transistor 11 as an H level signal. Since the NMOS transistor 11 is turned on, the current flowing through the gate discharge resistor 101 flows from the resistor 4 to the ground potential via the NMOS transistor 11. For this reason, the resistance value of the gate discharge resistor 101 is given by the resistance value of the resistor 4.

ＩＧＢＴ１がオン状態に遷移するにしたがって、コレクタ・エミッタ間電圧ＶＣＥ（以下単に電圧ＶＣＥと称する場合がある。）は接地電位に低下し、電源１２から負荷コイル２及びＩＧＢＴ１を介して流れるコレクタ電流ＩＣは徐々に上昇する。その後、コレクタ電流ＩＣが所定の電流値以上になると、電流制限回路（図示せず）が動作し、電流値が制限され、電圧ＶＣＥが若干上昇する。   As IGBT 1 transitions to the ON state, collector-emitter voltage VCE (hereinafter sometimes referred to simply as voltage VCE) decreases to the ground potential, and collector current IC flows from power supply 12 via load coil 2 and IGBT 1. Gradually rises. Thereafter, when the collector current IC becomes equal to or higher than a predetermined current value, a current limiting circuit (not shown) is operated, the current value is limited, and the voltage VCE slightly increases.

次に、オフ信号が入力されるとゲート駆動回路９は、ＩＧＢＴ１のゲートをＬレベルに駆動して、ＩＧＢＴ１はオン状態からオフ状態に遷移する。ＩＧＢＴ１がオフ状態に遷移することで、負荷コイル２を流れていたコレクタ電流ＩＣが実線に示すように急激に遮断される。これに伴って、負荷コイル２の両端には誘導起電力が発生し、電圧ＶＣＥは急上昇する。   Next, when the off signal is input, the gate drive circuit 9 drives the gate of the IGBT 1 to the L level, and the IGBT 1 transits from the on state to the off state. As the IGBT 1 transitions to the OFF state, the collector current IC flowing through the load coil 2 is rapidly cut off as shown by the solid line. Along with this, an induced electromotive force is generated at both ends of the load coil 2, and the voltage VCE increases rapidly.

このとき、ゲート放電抵抗１０１は抵抗４によって与えられている。そのため、ツェナーダイオード３を流れるリーク電流程度ではＩＧＢＴ１をオン状態に遷移する程のゲート電圧は発生せず、ＩＧＢＴ１がオフ状態に保たれまま電圧ＶＣＥは上昇していく。   At this time, the gate discharge resistor 101 is given by the resistor 4. Therefore, the gate voltage that causes the IGBT 1 to transition to the ON state is not generated at the level of the leakage current that flows through the Zener diode 3, and the voltage VCE increases while the IGBT 1 is maintained in the OFF state.

そして、電圧ＶＣＥが５００Ｖ程度より大きくなると、ツェナーダイオード３及び抵抗４を介して逆方向電流が流れる。ＩＧＢＴ１のゲートには逆方向電流と抵抗４の積で与えられる電圧が印加され、ＩＧＢＴ１がオン状態に遷移する。そして、負荷コイル２から放出される電荷はＩＧＢＴ１のコレクタ電流として放出される。負荷コイル２から電荷が放出され、クランプ電圧程度に電圧ＶＣＥが下降すると、再びＩＧＢＴ１はオフ状態に遷移することになる。このようにして、電圧ＶＣＥは、ツェナーダイオード３によって５００Ｖ程度のクランプ電圧でクランプされる。   When the voltage VCE becomes larger than about 500 V, a reverse current flows through the Zener diode 3 and the resistor 4. A voltage given by the product of the reverse current and the resistance 4 is applied to the gate of the IGBT 1, and the IGBT 1 transitions to the ON state. And the electric charge discharge | released from the load coil 2 is discharge | released as a collector current of IGBT1. When the charge is discharged from the load coil 2 and the voltage VCE drops to about the clamp voltage, the IGBT 1 again transitions to the off state. In this way, the voltage VCE is clamped by the Zener diode 3 with a clamp voltage of about 500V.

次に一次コイル側で発生した誘導起電力は、二次コイル側に−３０ｋＶ程度に昇圧されて伝わり、点火プラグ１８にアーク放電を発生させる。アーク放電が発すると、負荷コイル２の一次コイル側及び二次コイル側の電圧は低下し、電圧ＶＣＥおよび点火プラグ１３の電圧Ｖ２は電圧ＶBになる。 Next, the induced electromotive force generated on the primary coil side is boosted to about −30 kV and transmitted to the secondary coil side, and arc discharge is generated in the spark plug 18. Electrical arcing emitted, the primary voltage of the coil side and the secondary coil side of the load coil 2 decreases, the voltage V2 of the voltage VCE and the spark plug 13 becomes the voltage V B.

次に、本実施の形態に係る半導体装置の保護動作時での動作について説明する。入力信号ＶＩＮがオン信号となってから所定時間経過後、タイマー回路７はＨレベルの信号を出力する。タイマー回路７から出力された信号は、インバータ８で反転されて、Ｌレベルの信号としてＮＭＯＳトランジスタ１１のゲートに入力される。Ｌレベルの信号が入力されると、ＮＭＯＳトランジスタ１１はオン状態からオフ状態となる。そのためＩＧＢＴ１のゲート放電抵抗部１０１は、抵抗４及び抵抗５の合成抵抗によって与えられる。   Next, the operation during the protection operation of the semiconductor device according to the present embodiment will be described. After a predetermined time has elapsed since the input signal VIN turned on, the timer circuit 7 outputs an H level signal. The signal output from the timer circuit 7 is inverted by the inverter 8 and input to the gate of the NMOS transistor 11 as an L level signal. When an L level signal is input, the NMOS transistor 11 changes from an on state to an off state. Therefore, the gate discharge resistor 101 of the IGBT 1 is provided by a combined resistor of the resistor 4 and the resistor 5.

また、タイマー回路７から出力されるＨレベルの信号は、ゲート駆動回路９のＮＭＯＳトランジスタ１５（図２参照）のゲートに入力される。ＮＭＯＳトランジスタ１５はオン状態となり、カレントミラー回路１４の入力は接地される。そのため、カレントミラー回路１４の出力（ゲート駆動回路９の出力）はＬレベルとなり、ＩＧＢＴ１はオフ状態に遷移する。ＩＧＢＴ１がオフ状態に遷移することで、オン状態が所定時間以上継続することによるＩＧＢＴ１や負荷コイル２の劣化を防止することができる。   The H level signal output from the timer circuit 7 is input to the gate of the NMOS transistor 15 (see FIG. 2) of the gate drive circuit 9. The NMOS transistor 15 is turned on, and the input of the current mirror circuit 14 is grounded. For this reason, the output of the current mirror circuit 14 (the output of the gate drive circuit 9) becomes L level, and the IGBT 1 shifts to the off state. By making the IGBT 1 transition to the OFF state, it is possible to prevent the IGBT 1 and the load coil 2 from being deteriorated due to the ON state continuing for a predetermined time or more.

ＩＧＢＴ１がオフ状態に遷移するとともに、コレクタ電流ＩＣが徐々に遮断され、電圧ＶＣＥが上昇する。前述したように保護動作時に、ゲート放電抵抗部１０１は抵抗４及び抵抗５の合成抵抗で与えられている。そして抵抗５の抵抗値を設定することにより、ツェナーダイオード３を流れるリーク電流程度でＩＧＢＴ１がオンするように、合成抵抗の抵抗値（第２抵抗値）が設定されている。電圧ＶＣＥが３０Ｖ程度に上昇すると、ツェナーダイオード３を流れるリーク電流で、ＩＧＢＴ１をオン状態に保持するのに十分なゲート電圧がゲートに印加される。そのため、ゲート駆動回路９からＬレベルの信号が出力されても、ＩＧＢＴ１は完全にオフ状態に遷移することなく、コレクタ電流ＩＣは、破線で示すように徐々に減少する。コレクタ電流ＩＣが０になると、ＩＧＢＴ１は完全にオフ状態となり、また電圧ＶＣＥは電圧ＶBとなる。 As IGBT 1 transitions to the OFF state, collector current IC is gradually cut off, and voltage VCE increases. As described above, the gate discharge resistor 101 is given by the combined resistance of the resistor 4 and the resistor 5 during the protection operation. Then, by setting the resistance value of the resistor 5, the resistance value (second resistance value) of the combined resistor is set so that the IGBT 1 is turned on with a leakage current flowing through the Zener diode 3. When the voltage VCE rises to about 30 V, a gate voltage sufficient to hold the IGBT 1 in the on state is applied to the gate by the leak current flowing through the Zener diode 3. Therefore, even if an L level signal is output from the gate drive circuit 9, the IGBT 1 does not completely shift to the OFF state, and the collector current IC gradually decreases as shown by a broken line. When the collector current IC becomes 0, the IGBT 1 is completely turned off, and the voltage VCE becomes the voltage V B.

以上説明したように、抵抗５の抵抗値を適当に選ぶことで保護動作時に印加されるゲート電圧値を制御すると、電圧ＶＣＥは３０Ｖ程度の上昇で抑えられる。そして、図２の破線に示すように、点火プラグ１３の電圧Ｖ２も−３０００Ｖ程度の上昇で抑えられアーク放電の発生を防止することができる。   As described above, when the gate voltage value applied during the protection operation is controlled by appropriately selecting the resistance value of the resistor 5, the voltage VCE can be suppressed by an increase of about 30V. As shown by a broken line in FIG. 2, the voltage V2 of the spark plug 13 is also suppressed by a rise of about −3000 V, and arc discharge can be prevented.

ここで、保護動作時の電圧ＶＣＥの電圧値（ここでは、例として３０Ｖと記載している。）は、電源１２の電圧ＶB（ここでは、一般の自動車向けバッテリーの公称電圧１２Ｖを想定している。）よりも大きな値であり、かつ点火プラグ１３にアーク放電が発生しない値とする。すなわち、保護動作時における電圧ＶＣＥの電圧値は、使用されるシステムの電圧ＶBの大きさ等にあわせて設定すればよい。 Here, the voltage value of the voltage VCE at the time of the protection operation (here, described as 30 V as an example) is the voltage V B of the power supply 12 (here, assuming a nominal voltage of 12 V of a general automobile battery) And a value that does not generate arc discharge in the spark plug 13. That is, the voltage value of the voltage VCE during the protection operation may be set according to the magnitude of the voltage V B of the system to be used.

図４は、従来の半導体装置の一例を示す回路図である。図４に示すように、従来の半導体装置は、ゲート放電抵抗部１０１に代えて抵抗１６が接続された構成となっている。   FIG. 4 is a circuit diagram showing an example of a conventional semiconductor device. As shown in FIG. 4, the conventional semiconductor device has a configuration in which a resistor 16 is connected instead of the gate discharge resistor portion 101.

図５は、従来の半導体装置に用いられるゲート駆動回路９の構成を示す回路図である。インバータ２２の入力が、タイマー回路７（図４参照）の出力に接続されている。インバータ２２の出力は、ＮＭＯＳトランジスタ２０のゲートに接続されている。ＮＭＯＳトランジスタ２０のソースは接地され、ドレインは電流源１８の一端及びコンデンサ２１の一端に接続されている。   FIG. 5 is a circuit diagram showing a configuration of a gate drive circuit 9 used in a conventional semiconductor device. The input of the inverter 22 is connected to the output of the timer circuit 7 (see FIG. 4). The output of the inverter 22 is connected to the gate of the NMOS transistor 20. The source of the NMOS transistor 20 is grounded, and the drain is connected to one end of the current source 18 and one end of the capacitor 21.

電流源１８の他端は図示しない電源に接続され、コンデンサ２１の他端は接地されている。コンデンサ２１の一端は引き算回路２３のマイナス端子に接続されている。引き算回路２３のプラス端子は、制御回路６（図４参照）の出力に接続されている。引き算回路２３の出力はカレントミラー回路１４の入力に接続されている。カレントミラー回路１４の出力はＩＧＢＴ１のゲートに接続されている。ここで、引き算回路２３は、プラス端子とマイナス端子間の電位差に応答した電流を出力する回路である。   The other end of the current source 18 is connected to a power source (not shown), and the other end of the capacitor 21 is grounded. One end of the capacitor 21 is connected to the minus terminal of the subtraction circuit 23. The plus terminal of the subtraction circuit 23 is connected to the output of the control circuit 6 (see FIG. 4). The output of the subtraction circuit 23 is connected to the input of the current mirror circuit 14. The output of the current mirror circuit 14 is connected to the gate of the IGBT 1. Here, the subtraction circuit 23 is a circuit that outputs a current in response to a potential difference between the plus terminal and the minus terminal.

次に従来の半導体装置の動作について説明する。通常動作時は、タイマー回路７から入力されたＬレベルの信号が、インバータ２２で反転してＮＭＯＳトランジスタ２０のゲートに入力される。そのため、電流源１８から流れる電流は、ＮＭＯＳトランジスタ２０を介して接地電位に流れる。制御回路６から出力されるオン信号は、引き算回路２３で介してそのままカレントミラー回路１４に出力される。カレントミラー回路１４は、引き算回路２３から出力された出力電流を増幅して出力する。ＩＧＢＴ１のオン状態では、カレントミラー回路９から出力される電流が抵抗１６を流れることにより、ＩＧＢＴ１をオン状態にするのに十分な電圧をゲートに印加している。   Next, the operation of the conventional semiconductor device will be described. During normal operation, the L level signal input from the timer circuit 7 is inverted by the inverter 22 and input to the gate of the NMOS transistor 20. Therefore, the current flowing from the current source 18 flows to the ground potential via the NMOS transistor 20. The ON signal output from the control circuit 6 is directly output to the current mirror circuit 14 via the subtraction circuit 23. The current mirror circuit 14 amplifies and outputs the output current output from the subtraction circuit 23. In the on state of the IGBT 1, the current output from the current mirror circuit 9 flows through the resistor 16, thereby applying a voltage sufficient to turn on the IGBT 1 to the gate.

入力端子１０から入力されるオン信号が所定時間以上経過すると、タイマー回路７はＨレベルの信号を出力する。そして、半導体装置は保護動作を行う。タイマー回路７から入力された信号はインバータ２２（図５参照）で反転してＮＭＯＳトランジスタ２０のゲートに入力され、ＮＭＯＳトランジスタ２０は、オフ状態に遷移する。ＮＭＯＳトランジスタ２０がオフ状態に遷移すると、電流源１８からの電流はコンデンサ２１を徐々に充電する。   When the ON signal input from the input terminal 10 elapses for a predetermined time or more, the timer circuit 7 outputs an H level signal. Then, the semiconductor device performs a protection operation. The signal input from the timer circuit 7 is inverted by the inverter 22 (see FIG. 5) and input to the gate of the NMOS transistor 20, and the NMOS transistor 20 transitions to an off state. When the NMOS transistor 20 transitions to the off state, the current from the current source 18 gradually charges the capacitor 21.

コンデンサ２１の一端は引き算回路２３のマイナス端子に接続されている。引き算回路２３は、制御回路６から出力される制御信号と、コンデンサ２１の一端の電位との電位差に対応した電流を出力する。そのため引き算回路２３から出力される出力電流は徐々に低下していく。引き算回路２３からの出力電流が低下すると伴に、ＩＧＢＴ１のゲートに印加される電圧も低下し、ＩＧＢＴ１を流れるコレクタ電流ＩＣが徐々に遮断されていく。   One end of the capacitor 21 is connected to the minus terminal of the subtraction circuit 23. The subtraction circuit 23 outputs a current corresponding to the potential difference between the control signal output from the control circuit 6 and the potential of one end of the capacitor 21. Therefore, the output current output from the subtraction circuit 23 gradually decreases. As the output current from the subtracting circuit 23 decreases, the voltage applied to the gate of the IGBT 1 also decreases, and the collector current IC flowing through the IGBT 1 is gradually cut off.

コンデンサ２１の充電が完了すると引き算回路２３の出力電流は０となる。そのため、カレントミラー回路１４から出力される出力電流も０となり、ＩＧＢＴ１は完全にオフ状態となって、コレクタ電流ＩＣは遮断される。コレクタ電流ＩＣが徐々に遮断されるため、負荷コイル２には、大きな誘導起電圧が発生せず、点火プラグ１３でアーク放電が発生するのを防止することができる。   When the charging of the capacitor 21 is completed, the output current of the subtraction circuit 23 becomes zero. Therefore, the output current output from the current mirror circuit 14 is also 0, the IGBT 1 is completely turned off, and the collector current IC is cut off. Since the collector current IC is gradually cut off, a large induced electromotive voltage is not generated in the load coil 2 and arc discharge can be prevented from occurring in the spark plug 13.

以上説明したように、従来の半導体装置では、引き算回路２３とコンデンサ２１を用いて、コンデンサ２１の充電速度によりゲート駆動回路９の出力電流の遮断速度を制御している。そして、コレクタ電流ＩＣの遮断速度を大きな誘導起電圧が発生しない速度に制御する構成となっている。   As described above, the conventional semiconductor device uses the subtraction circuit 23 and the capacitor 21 to control the interruption rate of the output current of the gate drive circuit 9 based on the charging rate of the capacitor 21. And it has the structure which controls the interruption | blocking speed | rate of collector current IC to the speed | rate which a big induced electromotive force does not generate | occur | produce.

そのため、ゲート駆動回路９は、電流源１８、コンデンサ２１、及び引き算回路２３等から構成される複雑な構成となっている。そしてコレクタ電流ＩＣの遮断速度を十分に低下させるためにはコンデンサ２１の容量を大きくする必要があり、半導体装置の回路面積を縮小することが困難になる。   Therefore, the gate drive circuit 9 has a complicated configuration including the current source 18, the capacitor 21, the subtraction circuit 23, and the like. In order to sufficiently reduce the cutoff speed of the collector current IC, it is necessary to increase the capacity of the capacitor 21, and it is difficult to reduce the circuit area of the semiconductor device.

また、コレクタ電流を遮断する速度は、コンデンサ２１の容量の大きさによって制御されるため、負荷コイル２の巻き数に応じてコンデンサ２１の容量を設定する必要がある。   Further, since the speed at which the collector current is cut off is controlled by the capacity of the capacitor 21, it is necessary to set the capacity of the capacitor 21 according to the number of turns of the load coil 2.

さらにまた、引き算回路２１を駆動するための電源を入力信号ＶＩＮから供給する必要がある場合、グランド浮き等により引き算回路２１に供給される電源が小さくなり動作しなくなるという可能性もある。   Furthermore, when it is necessary to supply power for driving the subtracting circuit 21 from the input signal VIN, there is a possibility that the power supplied to the subtracting circuit 21 becomes small due to ground floating or the like and becomes inoperable.

本実施の形態では、ゲート駆動回路９から出力される出力電流の遮断速度を制御する必要はなく、タイマー回路７からＨレベルの信号が入力されると、出力電流を単純に遮断する構成となっている。コンデンサを用いる必要がないので、回路面積を縮小することができる。   In the present embodiment, it is not necessary to control the cutoff speed of the output current output from the gate drive circuit 9, and when the H level signal is input from the timer circuit 7, the output current is simply cut off. ing. Since it is not necessary to use a capacitor, the circuit area can be reduced.

また、抵抗５の大きさを調節して、ＩＧＢＴ１のゲートに印加される電圧を制御することで、電圧ＶＣＥをクランプするクランプ電圧の大きさを制御することができる。用いる負荷コイル２の大きさによらず、所望のクランプ電圧でクランプすることができる。   Further, by adjusting the magnitude of the resistor 5 and controlling the voltage applied to the gate of the IGBT 1, the magnitude of the clamp voltage for clamping the voltage VCE can be controlled. Regardless of the size of the load coil 2 to be used, it can be clamped with a desired clamping voltage.

なお、本実施の形態では、ゲート放電抵抗部１０１をＮＭＯＳトランジスタ１１を用いて構成したが、図６に示すようにＰＭＯＳトランジスタ２４を用いて構成することもできる。   In the present embodiment, the gate discharge resistor 101 is configured using the NMOS transistor 11, but may be configured using the PMOS transistor 24 as shown in FIG.

図６は、ゲート放電抵抗部１０１をＰＭＯＳトランジスタ２４を用いて構成した構成例を示している。バッファ２３の入力がタイマー回路７の出力に接続され、バッファ２３の出力がＰＭＯＳトランジスタ２４のゲートに接続されている。ＰＭＯＳトランジスタ２４のソース・ドレイン間には抵抗４が介挿され、ＰＭＯＳトランジスタ２４のソースはＩＧＢＴ１のゲートに接続され、ドレインは接地されている。本実施の形態では、抵抗４は大きな抵抗値の抵抗が用いられ、抵抗５の大きさは小さな値の抵抗が用いられるように構成されている。その他の構成は、図１に示した半導体装置と同一のため説明は省略する。また動作についても、図１の構成と同様のため省略する。   FIG. 6 shows a configuration example in which the gate discharge resistance unit 101 is configured using the PMOS transistor 24. The input of the buffer 23 is connected to the output of the timer circuit 7, and the output of the buffer 23 is connected to the gate of the PMOS transistor 24. A resistor 4 is inserted between the source and drain of the PMOS transistor 24, the source of the PMOS transistor 24 is connected to the gate of the IGBT 1, and the drain is grounded. In the present embodiment, the resistor 4 is configured to use a resistor having a large resistance value, and the resistor 5 is configured to use a resistor having a small value. Other configurations are the same as those of the semiconductor device shown in FIG. Also, the operation is the same as that of FIG.

以上の構成では、スイッチング素子としてＩＧＢＴを用いた例を示したが、本発明は、パワーＭＯＳＦＥＴ等を用いた半導体装置にも適用することができる。また、負荷コイル２以外を同一半導体基板上に形成することにより、回路面積を縮小することができる。   In the above configuration, an example is shown in which an IGBT is used as a switching element. However, the present invention can also be applied to a semiconductor device using a power MOSFET or the like. In addition, the circuit area can be reduced by forming other than the load coil 2 on the same semiconductor substrate.

＜実施の形態２＞
図７は、本実施の形態に係る半導体装置の構成を示す回路図である。ツェナーダイオード２８（第２クランプ素子）のカソードがＩＧＢＴ１のコレクタに接続され、アノードがＰＭＯＳトランジスタ２７のソース及び抵抗２９の一端に接続されている。ＰＭＯＳトランジスタ２７のドレインはＩＧＢＴ１のゲートに接続されている。ツェナーダイオード２８の降伏電圧は、ツェナーダイオード３と同じ値に選ばれている。 <Embodiment 2>
FIG. 7 is a circuit diagram showing a configuration of the semiconductor device according to the present embodiment. The cathode of the Zener diode 28 (second clamp element) is connected to the collector of the IGBT 1, and the anode is connected to the source of the PMOS transistor 27 and one end of the resistor 29. The drain of the PMOS transistor 27 is connected to the gate of the IGBT 1. The breakdown voltage of the Zener diode 28 is selected to be the same value as that of the Zener diode 3.

抵抗２９の他端は、ＰＭＯＳトランジスタ２７のゲート及びＮＭＯＳトランジスタ２６のドレインに接続されている。ＮＭＯＳトランジスタ２６のソースは接地されている。ＮＭＯＳトランジスタ２６のゲートにはバッファ２５の出力が接続されている。バッファ２５の入力はタイマー回路７の出力に接続されている。   The other end of the resistor 29 is connected to the gate of the PMOS transistor 27 and the drain of the NMOS transistor 26. The source of the NMOS transistor 26 is grounded. The output of the buffer 25 is connected to the gate of the NMOS transistor 26. The input of the buffer 25 is connected to the output of the timer circuit 7.

その他の構成は実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。   Other configurations are the same as those in the first embodiment, and the same components are denoted by the same reference numerals, and redundant description is omitted.

次に本実施の形態に係る半導体装置の動作について説明する。通常動作時では、タイマー回路７からＬレベルの信号がバッファ回路２５を介してＮＭＯＳトランジスタ２６のゲートに出力されている。そのため、ＮＭＯＳトランジスタ２６はオフ状態となっている。ＰＭＯＳトランジスタ２７はオンすることなく、ツェナーダイオード２８がＩＧＢＴ１のゲート・コレクタ間に接続されることはない。そのため、ＩＧＢＴ１のゲート・コレクタ間電圧ＶＣＥはツェナーダイオード３によってクランプされる。ツェナーダイオード３のクランプ電圧程度まで電圧ＶＣＥは上昇し、点火プラグ１３で放電が行われる。   Next, the operation of the semiconductor device according to the present embodiment will be described. During normal operation, an L level signal is output from the timer circuit 7 to the gate of the NMOS transistor 26 via the buffer circuit 25. Therefore, the NMOS transistor 26 is in an off state. The PMOS transistor 27 is not turned on, and the Zener diode 28 is not connected between the gate and collector of the IGBT 1. Therefore, the gate-collector voltage VCE of the IGBT 1 is clamped by the Zener diode 3. The voltage VCE rises to about the clamp voltage of the Zener diode 3 and discharge is performed by the spark plug 13.

保護動作時では、タイマー回路７からＨレベルの信号が入力され、ＮＭＯＳトランジスタ２６がオン状態になる。ＰＭＯＳトランジスタ２７のゲートは、ＮＭＯＳトランジスタ２６を介して接地され、ＰＭＯＳトランジスタ２７がオン状態となる。そのため、ツェナーダイオード２８及びツェナーダイオード３がＩＧＢＴ１のゲート・コレクタ間に並列に接続されることになる。   During the protection operation, an H level signal is input from the timer circuit 7, and the NMOS transistor 26 is turned on. The gate of the PMOS transistor 27 is grounded via the NMOS transistor 26, and the PMOS transistor 27 is turned on. Therefore, the Zener diode 28 and the Zener diode 3 are connected in parallel between the gate and the collector of the IGBT 1.

保護動作時には、ツェナーダイオード２８、３を流れるリーク電流がゲート放電抵抗４，５を流れてＩＧＢＴ１がオン状態に保持される。その結果、既に実施の形態１の半導体装置と同様に、コレクタ・エミッタ間電圧ＶＣＥが所望のクランプ電圧でクランプされ、点火プラグ１３でのアーク放電の発生を防止することができる。   During the protection operation, the leakage current flowing through the Zener diodes 28 and 3 flows through the gate discharge resistors 4 and 5, and the IGBT 1 is held in the on state. As a result, similar to the semiconductor device of the first embodiment, the collector-emitter voltage VCE is clamped at a desired clamp voltage, and arc discharge at the spark plug 13 can be prevented.

本実施の形態に係る半導体装置は実施の形態１と同様の効果に加えて以下の効果を有している。   The semiconductor device according to the present embodiment has the following effects in addition to the effects similar to those of the first embodiment.

実施の形態１の構成では、ツェナーダイオード３を流れるリーク電流のみによってＩＧＢＴ１をオンするのに必要なゲート電圧を確保している。そのため、抵抗５の抵抗値を非常に大きな値にする必要があった。   In the configuration of the first embodiment, the gate voltage necessary to turn on the IGBT 1 is ensured only by the leak current flowing through the Zener diode 3. Therefore, it is necessary to make the resistance value of the resistor 5 very large.

本実施の形態では、ツェナーダイオード２８を流れるリーク電流がツェナーダイオード３を流れるリーク電流に加わるので、抵抗５の抵抗値を実施の形態１に比べて小さくすることができる。抵抗５の大きさを小さくできるので、回路面積を実施の形態１に比べて縮小することができる。   In the present embodiment, since the leakage current flowing through the Zener diode 28 is added to the leakage current flowing through the Zener diode 3, the resistance value of the resistor 5 can be made smaller than that in the first embodiment. Since the size of the resistor 5 can be reduced, the circuit area can be reduced as compared with the first embodiment.

以上の構成では、スイッチング素子としてＩＧＢＴを用いた例を示したが、本発明は、パワーＭＯＳＦＥＴ等を用いた半導体装置にも適用することができる。また、負荷コイル２以外を同一半導体基板上に形成することにより、回路面積を縮小することができる。   In the above configuration, an example is shown in which an IGBT is used as a switching element. However, the present invention can also be applied to a semiconductor device using a power MOSFET or the like. In addition, the circuit area can be reduced by forming other than the load coil 2 on the same semiconductor substrate.

＜実施の形態３＞
図８は、本実施の形態に係る半導体装置の構成を示す回路図である。本実施の形態では、ゲート放電抵抗部１０１に代えて抵抗（放電抵抗部）１６がＩＧＢＴ１のゲートに接続されている。また、ツェナーダイオード２８は、電圧ＶＣＥの所望のクランプ電圧（例えば３０Ｖ程度）に等しい降伏電圧を実現するように構成されている。 <Embodiment 3>
FIG. 8 is a circuit diagram showing a configuration of the semiconductor device according to the present embodiment. In the present embodiment, a resistor (discharge resistor unit) 16 is connected to the gate of the IGBT 1 instead of the gate discharge resistor unit 101. The Zener diode 28 is configured to achieve a breakdown voltage equal to a desired clamp voltage (for example, about 30 V) of the voltage VCE.

その他の構成は実施の形態２と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。   Other configurations are the same as those in the second embodiment, and the same components are denoted by the same reference numerals, and redundant description is omitted.

次に本実施の形態に係る半導体装置の動作について説明する。通常動作時では、タイマー回路７からＬレベルの信号が出力され、バッファ２５を介してＮＭＯＳトランジスタ２６のゲートに入力されている。ＮＭＯＳトランジスタ２６は、オフ状態となり、ＰＭＯＳトランジスタ２７のゲートはＮＭＯＳトランジスタ２６を介して接地されずオフ状態となる。   Next, the operation of the semiconductor device according to the present embodiment will be described. During normal operation, an L level signal is output from the timer circuit 7 and input to the gate of the NMOS transistor 26 via the buffer 25. The NMOS transistor 26 is turned off, and the gate of the PMOS transistor 27 is not grounded via the NMOS transistor 26 and is turned off.

そのため、コレクタ・エミッタ間電圧ＶＣＥは、ツェナーダイオード３によってクランプされる。すなわち、電圧ＶＣＥは５００Ｖ程度まで上昇することができ、点火プラグ１３はアーク放電を行う。   Therefore, the collector-emitter voltage VCE is clamped by the Zener diode 3. That is, the voltage VCE can rise to about 500V, and the spark plug 13 performs arc discharge.

次に保護動作時では、タイマー回路７からＨレベルの信号が出力される。タイマー回路７からの出力信号により、ＩＧＢＴ１はオフ状態に駆動され、オン状態が継続することによるＩＧＢＴ１及び負荷コイル２の劣化が防止される。   Next, in the protection operation, an H level signal is output from the timer circuit 7. The output signal from the timer circuit 7 drives the IGBT 1 to the off state, and prevents the IGBT 1 and the load coil 2 from being deteriorated due to the continued on state.

またタイマー回路７の出力はバッファ２５を介してＮＭＯＳトランジスタ２６のゲートに出力され、ＮＭＯＳトランジスタ２６はオン状態に遷移する。ＰＭＯＳトランジスタ２７のゲートはＮＭＯＳトランジスタ２６を介して接地され、オン状態になる。ＰＭＯＳトランジスタ２７がオン状態となる結果、ツェナーダイオード２８が、ＰＭＯＳトランジスタ２７を介してＩＧＢＴ１のゲート・コレクタ間に接続されることになる。   The output of the timer circuit 7 is output to the gate of the NMOS transistor 26 via the buffer 25, and the NMOS transistor 26 is turned on. The gate of the PMOS transistor 27 is grounded via the NMOS transistor 26 and is turned on. As a result of the PMOS transistor 27 being turned on, the Zener diode 28 is connected between the gate and collector of the IGBT 1 via the PMOS transistor 27.

ツェナーダイオード２８の降伏電圧は、ツェナーダイオード３の降伏電圧より小さく設定されている。そのため、ＩＧＢＴ１がオフ状態になると、コレクタ・エミッタ間電圧ＶＣＥは略ツェナーダイオード２８によって決まるクランプ電圧によってクランプされる。   The breakdown voltage of the Zener diode 28 is set smaller than the breakdown voltage of the Zener diode 3. Therefore, when the IGBT 1 is turned off, the collector-emitter voltage VCE is clamped by the clamp voltage determined by the substantially Zener diode 28.

実施の形態１及び２では、ツェナーダイオードのリーク電流を利用しているため、広範囲な温度条件において所望のクランプ電圧を設定するのは困難である。   In Embodiments 1 and 2, since the leakage current of the Zener diode is used, it is difficult to set a desired clamp voltage in a wide range of temperature conditions.

本実施の形態では、ツェナーダイオード２８の降伏電圧を適当に選ぶことによって、保護動作時に広範囲な温度条件において所望のクランプ電圧を容易に実現することができる。   In the present embodiment, by appropriately selecting the breakdown voltage of the Zener diode 28, a desired clamp voltage can be easily realized in a wide range of temperature conditions during the protection operation.

なお、本実施の形態では、ツェナーダイオード２８にＰＭＯＳトランジスタ２７を接続する構成としたが、図９に示すように、ＮＭＯＳトランジスタ３０を用いて構成することもできる。   In the present embodiment, the PMOS transistor 27 is connected to the Zener diode 28, but an NMOS transistor 30 may be used as shown in FIG.

図９に示す回路構成では、ツェナーダイオード２８のアノードにＮＭＯＳトランジスタ３０のドレインが接続されている。ＮＭＯＳトランジスタ３０のソースは接地されている。ＮＭＯＳトランジスタ３０のゲートには抵抗３１の一端及びバッファ３２の出力が接続されている。抵抗３１の他端はＩＧＢＴ１のゲートに接続されている。バッファ３２の入力にはタイマー回路７の出力が接続されている。その他の構成は図８に示した構成と同一であるので詳細な説明は省略する。   In the circuit configuration shown in FIG. 9, the drain of the NMOS transistor 30 is connected to the anode of the Zener diode 28. The source of the NMOS transistor 30 is grounded. One end of the resistor 31 and the output of the buffer 32 are connected to the gate of the NMOS transistor 30. The other end of the resistor 31 is connected to the gate of the IGBT 1. The output of the timer circuit 7 is connected to the input of the buffer 32. The other configuration is the same as that shown in FIG.

次に動作について説明する。通常動作時には、タイマー回路７からＬレベルの信号が出力され、バッファ３２を介してＮＭＯＳトランジスタ３０のゲートに入力される。ＮＭＯＳトランジスタはオフ状態となり、通常動作時にはツェナーダイオード３によってＩＧＢＴ１のコレクタ電圧はクランプされる。   Next, the operation will be described. During normal operation, an L level signal is output from the timer circuit 7 and input to the gate of the NMOS transistor 30 via the buffer 32. The NMOS transistor is turned off, and the collector voltage of the IGBT 1 is clamped by the Zener diode 3 during normal operation.

次に所定時間以上、オン信号がＩＧＢＴ１のゲートに入力されると、タイマー回路７はＨレベルの信号を出力する。ＮＭＯＳトランジスタ３０はオン状態に遷移してＩＧＢＴ１のゲート・コレクタ間にツェナーダイオード２８が接続されることになる。   Next, when an ON signal is input to the gate of the IGBT 1 for a predetermined time or more, the timer circuit 7 outputs an H level signal. The NMOS transistor 30 is turned on, and the Zener diode 28 is connected between the gate and collector of the IGBT 1.

ツェナーダイオード２８の降伏電圧はツェナーダイオード３よりも低く設定されているので、保護動作時にはツェナーダイオード２８によってＩＧＢＴ１のコレクタ電圧はクランプされる。ツェナーダイオード２８の降伏電圧を適当に選ぶことで、保護動作時のクランプ電圧を所望の値に精度よく設定することができる。   Since the breakdown voltage of the Zener diode 28 is set lower than that of the Zener diode 3, the collector voltage of the IGBT 1 is clamped by the Zener diode 28 during the protection operation. By appropriately selecting the breakdown voltage of the Zener diode 28, the clamp voltage during the protection operation can be accurately set to a desired value.

以上の構成では、スイッチング素子としてＩＧＢＴを用いた例を示したが、本発明は、パワーＭＯＳＦＥＴ等を用いた半導体装置にも適用することができる。また、負荷コイル２以外を同一半導体基板上に形成することにより、回路面積を縮小することができる。   In the above configuration, an example is shown in which an IGBT is used as a switching element. However, the present invention can also be applied to a semiconductor device using a power MOSFET or the like. In addition, the circuit area can be reduced by forming other than the load coil 2 on the same semiconductor substrate.

＜実施の形態４＞
図１０は、本実施の形態に係る半導体装置の構成を示す回路図である。ツェナーダイオード３のカソードにＰＮＰトランジスタ（第１トランジスタ）３７のエミッタが接続されている。ＰＮＰトランジスタ３７のコレクタ（電流入力端子）は、ＮＰＮトランジスタ（第２トランジスタ）３８のベース及びツェナーダイオード３６のカソードに接続されている。ＰＮＰトランジスタ３７のベースはＮＰＮトランジスタ３８のコレクタに接続され、エミッタ（電流出力端子）は抵抗３９の一端に接続されている。抵抗３９の他端は接地されている。 <Embodiment 4>
FIG. 10 is a circuit diagram showing a configuration of the semiconductor device according to the present embodiment. The emitter of a PNP transistor (first transistor) 37 is connected to the cathode of the Zener diode 3. The collector (current input terminal) of the PNP transistor 37 is connected to the base of the NPN transistor (second transistor) 38 and the cathode of the Zener diode 36. The base of the PNP transistor 37 is connected to the collector of the NPN transistor 38, and the emitter (current output terminal) is connected to one end of the resistor 39. The other end of the resistor 39 is grounded.

ここで、ＰＮＰトランジスタ３７とＮＰＮトランジスタ３８はサイリスタを構成しており、抵抗３９はサイリスタのラッチアップを防止するために設けられている。また、ＰＮＰトランジスタ３７は、特開２０００−１８３３４１において公開されているように、ＩＧＢＴ１の寄生ＰＮＰトランジスタを用いて構成することができる。   Here, the PNP transistor 37 and the NPN transistor 38 constitute a thyristor, and the resistor 39 is provided to prevent the thyristor from being latched up. Further, the PNP transistor 37 can be configured using a parasitic PNP transistor of the IGBT 1 as disclosed in Japanese Patent Laid-Open No. 2000-183341.

ツェナーダイオード３６のアノードにはツェナーダイオード３５のカソードが接続され、ツェナーダイオード３５のアノードは、ツェナーダイオード３４のカソードに接続されている。ツェナーダイオード３４のアノードは、抵抗２９の一端、ＰＭＯＳトランジスタ（第３トランジスタ、トランジスタ）のドレイン（電流出力端子）、及びツェナーダイオード３３のカソードに接続されている。ツェナーダイオード３３（第３クランプ素子）のアノードは接地されている。   The anode of the Zener diode 36 is connected to the cathode of the Zener diode 35, and the anode of the Zener diode 35 is connected to the cathode of the Zener diode 34. The anode of the Zener diode 34 is connected to one end of the resistor 29, the drain (current output terminal) of the PMOS transistor (third transistor, transistor), and the cathode of the Zener diode 33. The anode of the Zener diode 33 (third clamp element) is grounded.

その他の構成は実施の形態３と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。   Other configurations are the same as those in the third embodiment, and the same components are denoted by the same reference numerals, and redundant description is omitted.

次に本実施の形態に係る半導体装置の動作について説明する。まず通常動作時の動作について説明する。入力端子１０からオン信号が入力されると、ＩＧＢＴ１はオフ状態からオン状態に遷移する。この時、タイマー回路７からＬレベルの信号が出力され、ＮＭＯＳトランジスタ２６はオフ状態になる。   Next, the operation of the semiconductor device according to the present embodiment will be described. First, the operation during normal operation will be described. When an ON signal is input from the input terminal 10, the IGBT 1 transitions from the OFF state to the ON state. At this time, an L level signal is output from the timer circuit 7, and the NMOS transistor 26 is turned off.

ＩＧＢＴ１がオン状態に遷移することにより、電源１２からＩＧＢＴ１を介してコレクタ電流ＩＣが徐々に流れ始める。この時、コレクタ電流ＩＣの一部はＮＰＮトランジスタ３７のエミッタ電流となり、ＮＰＮトランジスタ３７及びＰＮＰトランジスタ３８から構成されるサイリスタがオン状態に遷移する。そしてＮＰＮトランジスタ３７、ＰＮＰトランジスタ３８及び抵抗３９を介して接地電位へ電流が流れる。   When the IGBT 1 transitions to the ON state, the collector current IC gradually starts to flow from the power source 12 via the IGBT 1. At this time, a part of the collector current IC becomes the emitter current of the NPN transistor 37, and the thyristor composed of the NPN transistor 37 and the PNP transistor 38 is turned on. A current flows to the ground potential through the NPN transistor 37, the PNP transistor 38, and the resistor 39.

次にＩＧＢＴ１がオフ状態に遷移すると、コレクタ電流ＩＣが急激に遮断され、コレクタ・エミッタ間電圧ＶＣＥが上昇する。この時コレクタ電流ＩＣが遮断されるので、ＰＮＰトランジスタ３７には電流が流れず、サイリスタはオフ状態になる。そのため、ＩＧＢＴ１のオフ状態では、ツェナーダイオード３３〜３６部分は装置から切り離される。従って、電圧ＶＣＥは、ツェナーダイオード３によってクランプされることになる。電圧ＶＣＥがツェナーダイオード３のクランプ電圧程度まで上昇すると、点火プラグ１３でアーク放電が行われる。   Next, when the IGBT 1 transitions to the OFF state, the collector current IC is suddenly cut off, and the collector-emitter voltage VCE increases. At this time, since the collector current IC is cut off, no current flows through the PNP transistor 37 and the thyristor is turned off. Therefore, when the IGBT 1 is in the off state, the Zener diodes 33 to 36 are disconnected from the device. Therefore, the voltage VCE is clamped by the Zener diode 3. When the voltage VCE rises to about the clamp voltage of the Zener diode 3, arc discharge is performed by the spark plug 13.

次に、本実施の形態に係る保護動作時での動作について説明する。所定時間以上オン信号が入力された場合、タイマー回路７はＨレベルの信号を出力する。タイマー回路７の出力は、ゲート駆動回路９及びバッファ２５を介してＮＭＯＳトランジスタ２６のゲートに入力される。   Next, the operation during the protection operation according to the present embodiment will be described. When an ON signal is input for a predetermined time or more, the timer circuit 7 outputs an H level signal. The output of the timer circuit 7 is input to the gate of the NMOS transistor 26 via the gate drive circuit 9 and the buffer 25.

タイマー回路７からＨレベルの信号が入力されることにより、ＮＭＯＳトランジスタ２６はオン状態に遷移する。ＰＭＯＳトランジスタ２７のゲートがＮＭＯＳトランジスタ２６を介して接地され、ＰＭＯＳトランジスタ２７がオン状態に遷移する。その結果、ツェナーダイオード３４〜３６がＩＧＢＴ１のゲート・コレクタ間にＰＮＰトランジスタ３７を介して接続される。   When an H level signal is input from the timer circuit 7, the NMOS transistor 26 is turned on. The gate of the PMOS transistor 27 is grounded via the NMOS transistor 26, and the PMOS transistor 27 is turned on. As a result, the Zener diodes 34 to 36 are connected via the PNP transistor 37 between the gate and collector of the IGBT 1.

また、ゲート駆動回路９にタイマー回路７からＨレベルの信号が入力されることにより、ゲート駆動回路９はＩＧＢＴ１をオフ状態に駆動する。そのため、コレクタ電流ＩＣは急激に遮断され、コレクタ・エミッタ間電圧ＶＣＥが上昇する。   Further, when an H level signal is input from the timer circuit 7 to the gate drive circuit 9, the gate drive circuit 9 drives the IGBT 1 to an OFF state. Therefore, the collector current IC is suddenly cut off, and the collector-emitter voltage VCE increases.

ここで、ＩＧＢＴ１のゲート・コレクタ間にはＰＮＰトランジスタ３７を介してツェナーダイオード３４〜３６が接続されている。そして、ＰＮＰトランジスタ３７がオン状態にあることにより、ＰＮＰトランジスタ３７のコレクタ電圧（ＮＰＮトランジスタ３８のベース電圧）は、ほぼＩＧＢＴ１のコレクタ電圧ＶＣＥに等しくなっている。そのため、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶＣＥはツェナーダイオード３４〜３６による降伏電圧でクランプされる。ここで使用されるツェナーダイオードの段数は、所望の電圧値にあわせて変えてもかまわない。   Here, Zener diodes 34 to 36 are connected between the gate and collector of the IGBT 1 through a PNP transistor 37. Since the PNP transistor 37 is in the ON state, the collector voltage of the PNP transistor 37 (base voltage of the NPN transistor 38) is substantially equal to the collector voltage VCE of the IGBT1. Therefore, the collector-emitter voltage VCE of the IGBT 1 is clamped by the breakdown voltage by the Zener diodes 34-36. The number of Zener diodes used here may be changed in accordance with a desired voltage value.

なお、ツェナーダイオード３４〜３６を流れる電流は、ＮＰＮトランジスタ３７及びＰＮＰトランジスタ３８によって構成されるサイリスタによって制限されるため、大電流が流れることによってツェナーダイオード３４〜３６が破壊されることはない。   Since the current flowing through the Zener diodes 34 to 36 is limited by the thyristor formed by the NPN transistor 37 and the PNP transistor 38, the Zener diodes 34 to 36 are not destroyed when a large current flows.

本実施の形態に係る半導体装置では、ＰＮＰトランジスタ３７として、ＩＧＢＴ１の寄生ＰＮＰトランジスタを利用することで回路面積を縮小することができる。   In the semiconductor device according to the present embodiment, the circuit area can be reduced by using the parasitic PNP transistor of the IGBT 1 as the PNP transistor 37.

また、実施の形態２の半導体装置では、ＩＧＢＴ１のオフ動作時にコレクタ・エミッタ間電圧ＶＣＥが上昇することで、ＰＭＯＳトランジスタ２７のソース・ドレイン間に高電圧が印加される。そのため、ＰＭＯＳトランジスタ２７として高耐圧のものを用いる必要があり、回路面積が大きくなる。   In the semiconductor device of the second embodiment, the collector-emitter voltage VCE rises when the IGBT 1 is turned off, so that a high voltage is applied between the source and drain of the PMOS transistor 27. Therefore, it is necessary to use a high breakdown voltage PMOS transistor 27, which increases the circuit area.

本実施の形態では、ツェナーダイオード３３によって、ＰＭＯＳトランジスタ２７に印加される電圧がツェナーダイオード３３の降伏電圧以下に抑えられるのでＰＭＯＳトランジスタ２７として低耐圧のＰＭＯＳトランジスタを用いることができる。その結果、回路面積を縮小することができる。   In the present embodiment, since the voltage applied to the PMOS transistor 27 is suppressed to be equal to or lower than the breakdown voltage of the Zener diode 33 by the Zener diode 33, a low breakdown voltage PMOS transistor can be used as the PMOS transistor 27. As a result, the circuit area can be reduced.

以上の構成では、スイッチング素子としてＩＧＢＴを用いた例を示したが、本発明は、パワーＭＯＳＦＥＴ等を用いた半導体装置にも適用することができる。また、負荷コイル２以外を同一半導体基板上に形成することにより、回路面積を縮小することができる。   In the above configuration, an example is shown in which an IGBT is used as a switching element. However, the present invention can also be applied to a semiconductor device using a power MOSFET or the like. In addition, the circuit area can be reduced by forming other than the load coil 2 on the same semiconductor substrate.

＜実施の形態５＞
図１１は、本実施の形態に係る半導体装置の構成を示す回路図である。過電圧検出回路４０の入力がツェナーダイオード３３のカソードに接続されている。過電圧検出回路４０の出力がゲート駆動回路９に出力されている。 <Embodiment 5>
FIG. 11 is a circuit diagram showing a configuration of the semiconductor device according to the present embodiment. The input of the overvoltage detection circuit 40 is connected to the cathode of the Zener diode 33. The output of the overvoltage detection circuit 40 is output to the gate drive circuit 9.

その他の構成は実施の形態４と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。   Other configurations are the same as those in the fourth embodiment, and the same components are denoted by the same reference numerals, and redundant description is omitted.

図１２は、過電圧検出回路４０の構成を示す回路図である。コンパレータ４２のプラス端子に抵抗４４の一端及び、ツェナーダイオード３３のカソードが接続されている。抵抗４４の他端は接地されている。   FIG. 12 is a circuit diagram showing a configuration of the overvoltage detection circuit 40. One end of the resistor 44 and the cathode of the Zener diode 33 are connected to the plus terminal of the comparator 42. The other end of the resistor 44 is grounded.

また、コンパレータ４２のマイナス端子には参照電源４３が接続されている。参照電源４３の電圧は、ツェナーダイオード３３の降伏電圧より小さい値に設定されている。コンパレータ４２の出力はラッチ回路４１の入力に接続され、ラッチ回路４１の出力はゲート駆動回路９に出力されている。   A reference power supply 43 is connected to the negative terminal of the comparator 42. The voltage of the reference power supply 43 is set to a value smaller than the breakdown voltage of the Zener diode 33. The output of the comparator 42 is connected to the input of the latch circuit 41, and the output of the latch circuit 41 is output to the gate drive circuit 9.

次に、図１３を参照して本実施の形態に係る半導体装置の動作について説明する。ＩＧＢＴ１がオン動作中、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶＣＥがツェナーダイオード３３から３６によって与えられる降伏電圧（例えば約３０Ｖ）以下の場合は、コンパレータ４２のプラス端子に入力される電圧は、約０ボルトとなり、参照電位に比べて低い電圧となっている。その結果、コンパレータ４２はＬレベルの信号を出力する。ラッチ回路４１もまたＬレベルの信号を出力し続ける。   Next, the operation of the semiconductor device according to the present embodiment will be described with reference to FIG. When the IGBT 1 collector-emitter voltage VCE is equal to or lower than the breakdown voltage (for example, about 30 V) given by the Zener diodes 33 to 36 during the ON operation of the IGBT 1, the voltage input to the plus terminal of the comparator 42 is about 0 volt. Thus, the voltage is lower than the reference potential. As a result, the comparator 42 outputs an L level signal. The latch circuit 41 also continues to output an L level signal.

そして、何らかの異常が発生し、ＩＧＢＴ１がオン動作中にコレクタ電圧が、ツェナーダイオード３３から３６によって与えられる降伏電圧（例えば約３０Ｖ）以上に上昇すると、ＩＧＢＴ１のコレクタからＰＮＰトランジスタ３７及びツェナーダイオード３４〜３６を介してツェナーダイオード３３及び抵抗４４へ流れる。その結果、比較器４２のプラス端子にツェナーダイオード３３の降伏電圧に相当する電圧が入力される。   Then, when some abnormality occurs and the collector voltage rises to a breakdown voltage (for example, about 30 V) given by the Zener diodes 33 to 36 while the IGBT 1 is on, the PNP transistor 37 and the Zener diodes 34˜ The current flows to the Zener diode 33 and the resistor 44 through 36. As a result, a voltage corresponding to the breakdown voltage of the Zener diode 33 is input to the plus terminal of the comparator 42.

コンパレータ４２のプラス端子への入力電圧が参照電圧よりも大きくなり、コンパレータ４２はＨレベルの信号を出力する。ラッチ回路４１は、コンパレータ４２の出力を受け、Ｈレベルの信号を出力する。その後、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶＣＥが低くなってもラッチ回路４１はＨレベルの信号を出力し続ける。   The input voltage to the plus terminal of the comparator 42 becomes larger than the reference voltage, and the comparator 42 outputs an H level signal. The latch circuit 41 receives the output of the comparator 42 and outputs an H level signal. Thereafter, even when the collector-emitter voltage VCE of the IGBT 1 is lowered, the latch circuit 41 continues to output an H level signal.

ゲート駆動回路９は、過電圧検出回路４０の出力（コンパレータ４２の出力）を受け、ＩＧＢＴ１をオフ状態に駆動する。その他の動作は実施の形態３と同様のため、詳細な説明は省略する。   The gate drive circuit 9 receives the output of the overvoltage detection circuit 40 (output of the comparator 42), and drives the IGBT 1 to an off state. Since other operations are the same as those in the third embodiment, detailed description thereof is omitted.

ＩＧＢＴ１がオン状態のときに、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶＣＥが大きくなると、大電流のコレクタ電流ＩＣがＩＧＢＴ１に流れ込むことになり、ＩＧＢＴ１が熱破壊に至る可能性がある。   If the collector-emitter voltage VCE of the IGBT 1 increases when the IGBT 1 is in the on state, a large collector current IC flows into the IGBT 1, and the IGBT 1 may possibly be thermally destroyed.

本実施の形態では、タイマー回路７がＨレベルの信号を出力する前に、ツェナーダイオード３３の逆導通電圧を過電圧検出回路４０により検知した場合、ゲート駆動回路９がオフ信号を出力し、ＩＧＢＴ１がオフ状態に遷移する構成となっている。その結果、ＩＧＢＴ１の燃焼による破壊を防止することができる。   In the present embodiment, when the reverse voltage of the Zener diode 33 is detected by the overvoltage detection circuit 40 before the timer circuit 7 outputs an H level signal, the gate drive circuit 9 outputs an off signal, and the IGBT 1 It is configured to transition to the off state. As a result, destruction due to combustion of the IGBT 1 can be prevented.

以上の構成では、スイッチング素子としてＩＧＢＴを用いた例を示したが、本発明は、パワーＭＯＳＦＥＴ等を用いた半導体装置にも適用することができる。また、負荷コイル２以外を同一半導体基板上に形成することにより、回路面積を縮小することができる。   In the above configuration, an example is shown in which an IGBT is used as a switching element. However, the present invention can also be applied to a semiconductor device using a power MOSFET or the like. In addition, the circuit area can be reduced by forming other than the load coil 2 on the same semiconductor substrate.

なお、本実施の形態では、実施の形態４の構成（図１０参照）に対して、過電圧検出回路４０を付加した構成にしている。しかし、実施の形態４の構成に限られるものではなく、他の構成に適用することもできる。ツェナーダイオード３３のカソードに過電圧検出回路４０の一端が接続され、過電圧検出回路４０の出力によってＩＧＢＴ１がオフに駆動されればよく、その他の構成が異なっていても同様の効果を有する。   In the present embodiment, an overvoltage detection circuit 40 is added to the configuration of the fourth embodiment (see FIG. 10). However, it is not limited to the configuration of the fourth embodiment, and can be applied to other configurations. One end of the overvoltage detection circuit 40 is connected to the cathode of the Zener diode 33, and the IGBT 1 may be driven off by the output of the overvoltage detection circuit 40, and the same effect is obtained even if other configurations are different.

１ ＩＧＢＴ、２ 負荷コイル、３，２８，３３，３４，３５，３６ ツェナーダイオード、６ 制御回路、７ タイマー回路、９ ゲート駆動回路、１３ 点火プラグ、４０ 過電圧検出回路、１０１ ゲート放電抵抗部。   DESCRIPTION OF SYMBOLS 1 IGBT, 2 load coil, 3,28,33,34,35,36 Zener diode, 6 control circuit, 7 timer circuit, 9 gate drive circuit, 13 spark plug, 40 overvoltage detection circuit, 101 gate discharge resistance part.

Claims (3)

電流入力端子に誘導負荷が接続されるスイッチング素子と、
前記スイッチング素子の制御端子・電流入力端子間に接続された第１クランプ素子と、
前記スイッチング素子の制御端子・接地電位間に接続された放電抵抗部と、
を備え、
前記スイッチング素子を駆動することにより、前記誘導負荷に誘導起電圧を発生させる半導体装置であって、
前記スイッチング素子をオン状態に駆動するためのオン信号が所定時間以上入力されると、前記スイッチング素子をオフ状態に遷移させる所定の信号を出力するタイマー回路と、
前記所定の信号に応答して、前記スイッチング素子の制御端子・電流入力端子間において前記第１クランプ素子と並列に選択的に接続される第２クランプ素子と、
をさらに備え、
前記第２クランプ素子は、前記第１クランプ素子の降伏電圧よりも小さな降伏電圧を有することを特徴とする半導体装置。 A switching element having an inductive load connected to the current input terminal;
A first clamp element connected between a control terminal and a current input terminal of the switching element;
A discharge resistor connected between the control terminal of the switching element and the ground potential;
With
A semiconductor device that generates an induced electromotive voltage in the inductive load by driving the switching element,
A timer circuit that outputs a predetermined signal that causes the switching element to transition to an OFF state when an ON signal for driving the switching element to an ON state is input for a predetermined time or more;
In response to the predetermined signal, a second clamp element selectively connected in parallel with the first clamp element between a control terminal and a current input terminal of the switching element;
Further comprising
The semiconductor device according to claim 1, wherein the second clamp element has a breakdown voltage smaller than a breakdown voltage of the first clamp element. 前記スイッチング素子の電流入力端子に電流入力端子が接続された第１トランジスタと、
前記第１トランジスタとサイリスタを構成する第２トランジスタと、
前記第２トランジスタの電流出力端子に一端が接続され、他端が接地された抵抗と、
前記第２クランプ素子に電流入力端子が接続され、電流出力端子が前記スイッチング素子の制御端子に接続された第３トランジスタと、
前記第３トランジスタの電流入力端子に一端が接続され、接地電位に他端が接続された第３クランプ素子と、
をさらに備え、
前記第２クランプ素子は、前記所定の信号に応答して、前記第３トランジスタが導通することにより、前記スイッチング素子の制御端子・電流入力端子間に接続されることを特徴とする請求項１に記載の半導体装置。 A first transistor having a current input terminal connected to a current input terminal of the switching element;
A second transistor constituting a thyristor with the first transistor;
A resistor having one end connected to the current output terminal of the second transistor and the other end grounded;
A third transistor having a current input terminal connected to the second clamp element and a current output terminal connected to a control terminal of the switching element;
A third clamp element having one end connected to the current input terminal of the third transistor and the other end connected to a ground potential;
Further comprising
The second clamp element is connected between a control terminal and a current input terminal of the switching element when the third transistor is turned on in response to the predetermined signal. The semiconductor device described. 前記第３クランプ素子の一端に接続された過電圧検出回路をさらに備え、
前記過電圧検出回路は、前記第３クランプ素子に降伏電圧が印加されると、前記スイッチング素子をオフ状態に駆動する信号を出力することを特徴とする請求項２に記載の半導体装置。 An overvoltage detection circuit connected to one end of the third clamp element;
The semiconductor device according to claim 2, wherein the overvoltage detection circuit outputs a signal for driving the switching element to an OFF state when a breakdown voltage is applied to the third clamp element.
JP2009185420A 2009-08-10 2009-08-10 Semiconductor device Active JP4912444B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009185420A JP4912444B2 (en) 2009-08-10 2009-08-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185420A JP4912444B2 (en) 2009-08-10 2009-08-10 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004295676A Division JP4455972B2 (en) 2004-10-08 2004-10-08 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009261020A JP2009261020A (en) 2009-11-05
JP4912444B2 true JP4912444B2 (en) 2012-04-11

Family

ID=41387744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185420A Active JP4912444B2 (en) 2009-08-10 2009-08-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4912444B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010008815A1 (en) * 2010-02-22 2011-08-25 Siemens Aktiengesellschaft, 80333 Overvoltage protection for a semiconductor switch
EP2744110B1 (en) * 2011-03-16 2017-03-08 Power Integrations Switzerland GmbH Control circuit and method for controlling a high-performance semiconductor switch
DE102013202641A1 (en) * 2013-02-19 2014-08-21 Robert Bosch Gmbh Protective device for a semiconductor switch and method for operating a protective device for a semiconductor switch
JPWO2015119162A1 (en) * 2014-02-04 2017-03-30 イマジニアリング株式会社 Ignition device
JP6122542B1 (en) * 2016-12-01 2017-04-26 イサハヤ電子株式会社 Active clamp circuit
JP2020113815A (en) * 2019-01-08 2020-07-27 サンケン電気株式会社 Semiconductor device
CN117277761B (en) * 2023-11-23 2024-02-13 厦门腾睿微电子科技有限公司 Driving device of integrated miller clamp protection circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828415A (en) * 1994-07-14 1996-01-30 Hitachi Ltd Ignition device for internal combustion engine
US5569982A (en) * 1995-05-17 1996-10-29 International Rectifier Corporation Clamping circuit for IGBT in spark plug ignition system
JP4380031B2 (en) * 1999-08-20 2009-12-09 富士電機デバイステクノロジー株式会社 Ignition semiconductor device
JP3610890B2 (en) * 1999-09-20 2005-01-19 株式会社デンソー Electric load drive circuit
JP4052815B2 (en) * 2001-06-15 2008-02-27 株式会社ルネサステクノロジ In-vehicle igniter and IGBT for in-vehicle igniter

Also Published As

Publication number Publication date
JP2009261020A (en) 2009-11-05

Similar Documents

Publication Publication Date Title
JP4455972B2 (en) Semiconductor device
JP4912444B2 (en) Semiconductor device
US8861175B2 (en) Power semiconductor device for igniter
US8351172B2 (en) Power supply control apparatus
JP5383426B2 (en) Rapid discharge circuit when abnormality is detected
JP2008045514A (en) Ignition device for internal combustion engine
JP5776216B2 (en) Semiconductor device with current control function and self-cutoff function
JP2004036438A (en) Electronic device for internal combustion engine such as ignition device
US8045310B2 (en) Semiconductor device with overcurrent protection
JP2011127444A (en) Power semiconductor device for igniter
JP6965902B2 (en) Overcurrent protection circuit and switching circuit
JP2007104805A (en) Gate drive circuit of voltage-driven semiconductor element
JP2007019812A (en) Load driving device provided with reverse connection protection function for power source
JP2006295326A (en) Switching circuit with protective function, and protection circuit
JP2012186605A (en) Driving protective circuit for power semiconductor device
JP2009168630A (en) Apparatus for testing semiconductor, and method of testing parasitic effect of semiconductor device
US20200240385A1 (en) Semiconductor device
JP2006352931A (en) Switching element protection circuit
WO2021048973A1 (en) Overcurrent protection circuit and switching circuit
JP2020143642A (en) Semiconductor integrated circuit
JP2006046256A (en) Ignition device for internal combustion engine
JP5171979B2 (en) Electronic control unit
US7021299B2 (en) Multichannel electronic ignition device with high-voltage controller
JP4590387B2 (en) Glow plug drive
JP5454634B2 (en) Igniter system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Ref document number: 4912444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250