JP2020113815A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2020113815A
JP2020113815A JP2019001122A JP2019001122A JP2020113815A JP 2020113815 A JP2020113815 A JP 2020113815A JP 2019001122 A JP2019001122 A JP 2019001122A JP 2019001122 A JP2019001122 A JP 2019001122A JP 2020113815 A JP2020113815 A JP 2020113815A
Authority
JP
Japan
Prior art keywords
switching element
zener
semiconductor device
switching
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019001122A
Other languages
Japanese (ja)
Inventor
充達 吉永
Mitsumichi Yoshinaga
充達 吉永
中村　浩章
Hiroaki Nakamura
中村　　浩章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2019001122A priority Critical patent/JP2020113815A/en
Priority to CN202010008922.2A priority patent/CN111416602A/en
Publication of JP2020113815A publication Critical patent/JP2020113815A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

To provide a semiconductor device which can cause a switching element to transition to ON state by a small Zener current at the time of clamping a reverse electromotive voltage.SOLUTION: A semiconductor device is arranged so that a switching element 3 is made to transition to ON state by a Zener current Ic from a Zener Diode ZD1 connected between a drain and a gate of the switching element 3 when a reverse electromotive voltage is generated in an inductive load 2, accompanying transition of the switching element 3 from ON state to OFF state. The semiconductor device comprises: a discharge resistance (a parallel circuit of resistances R2 and R3) which discharges an electric charge from the gate when the switching element 3 is driven to OFF; a detecting circuit 5 which works as a detector part for detecting a Zener current Ic and also works as a supplying part for supplying the Zener current Ic to the gate; and a switching circuit 6 which works as a changeover part for switching a resistance value of the discharge resistance to a high value (the resistance R2) while the Zener current Ic is detected.SELECTED DRAWING: Figure 1

Description

本発明は、誘導性負荷に流れる電流を制御するスイッチング素子を駆動する半導体装置に関する。 The present invention relates to a semiconductor device that drives a switching element that controls a current flowing through an inductive load.

誘導性負荷に流れる電流を制御するスイッチング素子を駆動する半導体装置は、誘導性負荷に発生する逆起電圧を所定の電圧でクランプすることで、逆起電圧からスイッチング素子を保護するダイナミッククランプ機能を備えている（例えば、特許文献１、２参照）。 A semiconductor device that drives a switching element that controls a current flowing through an inductive load has a dynamic clamp function that protects the switching element from the counter electromotive voltage by clamping the counter electromotive voltage that occurs in the inductive load at a predetermined voltage. It is provided (for example, see Patent Documents 1 and 2).

特許文献１、２では、スイッチング素子の制御端子と一方の主電極との間にツェナーダイオードを接続することで、スイッチング素子のターンオフ時に発生する逆起電圧を所定の電圧でクランプすると共に、ツェナー電流によってスイッチング素子をオン状態に遷移させ、誘導性負荷から放出される電荷をスイッチング素子を介して放出させている。 In Patent Documents 1 and 2, a Zener diode is connected between a control terminal of the switching element and one of the main electrodes to clamp a counter electromotive voltage generated at turn-off of the switching element at a predetermined voltage and to provide a Zener current. Causes the switching element to transition to the ON state, and the electric charge emitted from the inductive load is emitted via the switching element.

特開２００９−２６１０２０号公報JP, 2009-261020, A 特開２０１７−１５８１０６号公報JP, 2017-158106, A

しかしながら、スイッチング素子のターンオフ時に制御端子から電荷を放電する放電抵抗は、スイッチング損失を小さくするために低い値に設定されている。従って、ツェナー電流によってスイッチング素子をオン状態に遷移させるためには、ツェナーダイオードに多くの電流を流す必要があり、損失やサイズも無視できないという問題点があった。 However, the discharge resistance that discharges the electric charge from the control terminal when the switching element is turned off is set to a low value in order to reduce the switching loss. Therefore, there is a problem in that a large amount of current needs to flow through the Zener diode in order to make the switching element transition to the ON state by the Zener current, and the loss and size cannot be ignored.

本発明の目的は、従来技術の上記問題を解決し、逆起電圧のクランプ時に、少ないツェナー電流によってスイッチング素子をオン状態に遷移させることができる半導体装置を提供することにある。 An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a semiconductor device that can switch a switching element to an ON state with a small Zener current when a counter electromotive voltage is clamped.

本発明の半導体装置は、２つの主電極と制御端子を備えたスイッチング素子をオンオフ駆動することにより、誘導性負荷に流れる電流を制御し、前記スイッチング素子のオフ駆動に伴って前記誘導性負荷に逆起電圧が発生した際に、前記スイッチング素子の一方の前記主電極と前記制御端子との間に接続されたツェナーダイオードからのツェナー電流によって前記スイッチング素子をオン駆動させる半導体装置であって、前記スイッチング素子のオフ駆動時に前記制御端子から電荷を放電する放電抵抗と、前記ツェナー電流を検出する検出部と、前記ツェナー電流を前記制御端子に供給する供給部と、前記検出部によって前記ツェナー電流が検出されている間は、前記放電抵抗の抵抗値を高い値に切り替える切替部と、を具備することを特徴とする。 A semiconductor device of the present invention controls a current flowing through an inductive load by driving a switching element provided with two main electrodes and a control terminal on and off, so that the inductive load is driven by the off driving of the switching element. A semiconductor device for turning on the switching element by a Zener current from a Zener diode connected between the one main electrode of the switching element and the control terminal when a counter electromotive voltage is generated, A discharge resistance that discharges electric charge from the control terminal when the switching element is turned off, a detection unit that detects the Zener current, a supply unit that supplies the Zener current to the control terminal, and the Zener current by the detection unit. While being detected, a switching unit that switches the resistance value of the discharge resistance to a high value is provided.

本発明によれば、逆起電圧のクランプ時に、放電抵抗の抵抗値を高い値に切り替えられるため、少ないツェナー電流によってスイッチング素子をオン状態に遷移させることができ、ツェナーダイオードでの損失を低減させることができると共に、ツェナーダイオードのサイズも小さくすることができるという効果を奏する。 According to the present invention, since the resistance value of the discharge resistance can be switched to a high value when the counter electromotive voltage is clamped, the switching element can be transited to the ON state with a small Zener current, and the loss in the Zener diode is reduced. In addition to the above, there is an effect that the size of the Zener diode can be reduced.

本発明に係るの実施の形態の半導体装置の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the semiconductor device of embodiment which concerns on this invention. 図１に示す検出回路及び切替回路の構成例を示す回路図である。FIG. 3 is a circuit diagram showing a configuration example of a detection circuit and a switching circuit shown in FIG. 1. 図２に示す半導体装置１における各部の信号波形及び動作波形を示す波形図である。FIG. 3 is a waveform diagram showing signal waveforms and operation waveforms of various parts in the semiconductor device 1 shown in FIG. 2.

以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, configurations having similar functions are designated by the same reference numerals, and description thereof will be omitted as appropriate.

本実施の形態の半導体装置１は、図１を参照すると、スイッチング素子３をオンオフ駆動することで、コイル等の誘導性負荷２に流れる電流を制御する負荷駆動装置である。 Referring to FIG. 1, the semiconductor device 1 of the present embodiment is a load driving device that controls the current flowing through an inductive load 2 such as a coil by driving a switching element 3 on and off.

スイッチング素子３は、２つの主電極である第１端子及び第２端子と制御端子を備えた３端子素子である。本実施の形態では、スイッチング素子３をＮ型ＭＯＳＦＥＴとして例示し、電流入力端子である第１端子をドレイン、電流出力端子である第２端子をソース、制御端子をゲートとして以下説明する。 The switching element 3 is a three-terminal element including two main electrodes, a first terminal and a second terminal, and a control terminal. In the present embodiment, the switching element 3 is exemplified as an N-type MOSFET, and the following description will be given with the first terminal that is the current input terminal as the drain, the second terminal that is the current output terminal as the source, and the control terminal as the gate.

スイッチング素子３は、ゲート−ソース間電圧（以下、ゲート電圧Ｖｇｓと称す）が閾値電圧Ｖｔｈ以上になると、オン状態となり、ドレイン−ソース間が低抵抗となる。これにより、スイッチング素子３のドレイン−ソース間に主電流が流れる。スイッチング素子３は、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈより低いと、オフ状態となる。これにより、スイッチング素子３のドレイン−ソース間は実質的に開放状態となる。 When the gate-source voltage (hereinafter, referred to as gate voltage Vgs) becomes equal to or higher than the threshold voltage Vth, the switching element 3 is turned on and the drain-source has a low resistance. As a result, the main current flows between the drain and the source of the switching element 3. The switching element 3 is turned off when the gate voltage Vgs is lower than the threshold voltage Vth. As a result, the drain-source of the switching element 3 is substantially opened.

スイッチング素子３は、ドレインが誘導性負荷２の一端に接続され、ソースが基準電位ＧＮＤに接地されている。そして、誘導性負荷２の他端は、電位が電源電位ＶＣＣに設定された電源に接続されている。すなわち、誘導性負荷２とスイッチング素子３とは、電源電位ＶＣＣと基準電位ＧＮＤとの間に直列に接続されている。 The switching element 3 has a drain connected to one end of the inductive load 2 and a source grounded to the reference potential GND. The other end of the inductive load 2 is connected to the power source whose potential is set to the power source potential VCC. That is, the inductive load 2 and the switching element 3 are connected in series between the power supply potential VCC and the reference potential GND.

半導体装置１は、スイッチング素子３のゲートに接続されたドライブ端子Ｄと、スイッチング素子３のソースに接続されたＧＮＤ端子Ｇと、スイッチング素子３のドレインにクランプ回路４を介して接続されたクランプ端子Ｃとを備えている。 The semiconductor device 1 includes a drive terminal D connected to the gate of the switching element 3, a GND terminal G connected to the source of the switching element 3, and a clamp terminal connected to the drain of the switching element 3 via a clamp circuit 4. It has C and.

クランプ回路４は、スイッチング素子３のドレイン−ソース間電圧Ｖｄｓを所定のクランプ電圧以下にクランプするための回路である。クランプ回路４は、カソードをスイッチング素子３のドレイン側にして接続されたツェナーダイオードＺＤ１と、カソードをクランプ端子Ｃ側にして接続されたダイオードＤ１とを備えている。ツェナーダイオードＺＤ１のツェナー電圧（降伏電圧）Ｖｚがクランプ電圧（正確には、ツェナー電圧Ｖｚ＋ゲート電圧Ｖｇｓ＋ダイオードＤ１順方向電圧Ｖｆ＋検出回路５の検出電圧）となる。ツェナー電圧Ｖｚは、電源電位ＶＣＣよりも大きく、スイッチング素子３のＶｄｓ間素子耐圧よりも小さい値に設定されている。 The clamp circuit 4 is a circuit for clamping the drain-source voltage Vds of the switching element 3 to a predetermined clamp voltage or less. The clamp circuit 4 includes a Zener diode ZD1 connected with the cathode on the drain side of the switching element 3 and a diode D1 connected with the cathode on the clamp terminal C side. The Zener voltage (breakdown voltage) Vz of the Zener diode ZD1 becomes the clamp voltage (correctly, Zener voltage Vz+gate voltage Vgs+diode D1 forward voltage Vf+detection voltage of the detection circuit 5). The Zener voltage Vz is set to a value higher than the power supply potential VCC and lower than the element breakdown voltage between Vds of the switching element 3.

また、半導体装置１は、インバータ１１と、ハイサイドスイッチ素子１２と、第１ローサイドスイッチ素子１３と、第２ローサイドスイッチ素子１４と、切替スイッチ素子１５と、抵抗Ｒ１〜Ｒ４と、検出回路５と、切替回路６とを備えている。 Further, the semiconductor device 1 includes an inverter 11, a high-side switch element 12, a first low-side switch element 13, a second low-side switch element 14, a changeover switch element 15, resistors R1 to R4, and a detection circuit 5. , And a switching circuit 6.

インバータ１１は、スイッチング素子３の駆動信号であるＰＷＭ信号を論理反転して出力する。 The inverter 11 logically inverts the PWM signal, which is the drive signal of the switching element 3, and outputs it.

ハイサイドスイッチ素子１２は、ＰＭＯＳトランジスタで、第１ローサイドスイッチ素子１３及び第２ローサイドスイッチ素子１４は、ＮＭＯＳトランジスタでそれぞれ構成されている。ハイサイドスイッチ素子１２及び第１ローサイドスイッチ素子１３のゲートには、インバータ１１の出力が入力され、第２ローサイドスイッチ素子１４のゲートには、インバータ１１の出力が切替スイッチ素子１５を介して入力される。 The high-side switch element 12 is a PMOS transistor, and the first low-side switch element 13 and the second low-side switch element 14 are NMOS transistors. The output of the inverter 11 is input to the gates of the high-side switching element 12 and the first low-side switching element 13, and the output of the inverter 11 is input to the gate of the second low-side switching element 14 via the change-over switching element 15. It

ハイサイドスイッチ素子１２のソースは、バイアス電圧ＲＥＧに接続され、ハイサイドスイッチ素子１２のドレインは、抵抗Ｒ１を介してドライブ端子Ｄに接続されている。抵抗Ｒ１は、スイッチング素子３のゲート・ソース間容量に電荷を充電する充電抵抗として機能する。 The source of the high-side switch element 12 is connected to the bias voltage REG, and the drain of the high-side switch element 12 is connected to the drive terminal D via the resistor R1. The resistor R1 functions as a charging resistor that charges the gate-source capacitance of the switching element 3 with electric charges.

第１ローサイドスイッチ素子１３のドレインは、抵抗Ｒ２を介してドライブ端子Ｄに接続され、第１ローサイドスイッチ素子１３のソースは、基準電位ＧＮＤに接地されている。抵抗Ｒ２は、クランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃによってドライブ端子Ｄの電圧、すなわちスイッチング素子３のゲート電圧Ｖｇｓを閾値電圧Ｖｔｈ以上に保持するためのバイアス抵抗である。 The drain of the first low-side switch element 13 is connected to the drive terminal D via the resistor R2, and the source of the first low-side switch element 13 is grounded to the reference potential GND. The resistor R2 is a bias resistor for holding the voltage of the drive terminal D, that is, the gate voltage Vgs of the switching element 3 at the threshold voltage Vth or higher by the Zener current Ic flowing from the clamp circuit 4 to the clamp terminal C.

第２ローサイドスイッチ素子１４のドレインは、抵抗Ｒ３を介してドライブ端子Ｄに接続され、第２ローサイドスイッチ素子１４のソースは、基準電位ＧＮＤに接地されている。抵抗Ｒ３は、スイッチング素子３のゲート・ソース間容量から電荷を放電する放電抵抗として機能する。 The drain of the second low-side switch element 14 is connected to the drive terminal D via the resistor R3, and the source of the second low-side switch element 14 is grounded to the reference potential GND. The resistor R3 functions as a discharge resistor that discharges charges from the gate-source capacitance of the switching element 3.

ドライブ端子Ｄは、抵抗Ｒ４を介して基準電位ＧＮＤに接地されている。抵抗Ｒ４は、停止時の誤動作を防止するために挿入され、その抵抗値は、スイッチング動作への影響をほとんど無視できる程度の大きい値に設定されている。そして、抵抗Ｒ２の抵抗値は、抵抗Ｒ４に比べて十分に小さい値に設定され、抵抗Ｒ１及び抵抗Ｒ３の抵抗値は、抵抗Ｒ２に比べて十分に小さい値に設定されている（Ｒ４＞＞Ｒ２＞＞Ｒ１、Ｒ３）。 The drive terminal D is grounded to the reference potential GND via the resistor R4. The resistor R4 is inserted in order to prevent a malfunction at the time of stop, and its resistance value is set to a large value such that the influence on the switching operation can be almost ignored. The resistance value of the resistor R2 is set to a value sufficiently smaller than the resistance R4, and the resistance values of the resistors R1 and R3 are set to a value sufficiently smaller than the resistance R2 (R4>>). R2>>R1, R3).

検出回路５は、クランプ回路４によるクランプ、すなわちクランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃの検出を通知するクランプ検出信号Ｖａを切替回路６に出力する。また、検出回路５は、クランプ端子Ｃから流入するツェナー電流Ｉｃをドライブ端子Ｄに供給するツェナー電流供給部としても機能する。 The detection circuit 5 outputs to the switching circuit 6 a clamp detection signal Va that notifies the clamp by the clamp circuit 4, that is, the detection of the Zener current Ic flowing from the clamp circuit 4 to the clamp terminal C. The detection circuit 5 also functions as a Zener current supply unit that supplies the Zener current Ic flowing from the clamp terminal C to the drive terminal D.

例えば、検出回路５は、図２に示すように、Ｐ型トランジスタ５１と、抵抗Ｒ５〜Ｒ７とで構成することができる。Ｐ型トランジスタ５１は、エミッタがクランプ端子Ｃと抵抗Ｒ５を介してドライブ端子Ｄとに、ベースが抵抗Ｒ６を介してドライブ端子Ｄにそれぞれ接続され、コレクタが抵抗Ｒ７を介して基準電位ＧＮＤに接地されている。そして、Ｐ型トランジスタ５１のコレクタと抵抗Ｒ７との接続点の電圧がクランプ検出信号Ｖａとして切替回路６に出力される。この場合、クランプ検出信号Ｖａは、ツェナー電流Ｉｃの未検出でローレベルＬとなり、ツェナー電流Ｉｃの検出でハイレベルＨとなる。 For example, the detection circuit 5 can be configured by a P-type transistor 51 and resistors R5 to R7 as shown in FIG. In the P-type transistor 51, the emitter is connected to the clamp terminal C and the drive terminal D via the resistor R5, the base is connected to the drive terminal D via the resistor R6, and the collector is grounded to the reference potential GND via the resistor R7. Has been done. Then, the voltage at the connection point between the collector of the P-type transistor 51 and the resistor R7 is output to the switching circuit 6 as the clamp detection signal Va. In this case, the clamp detection signal Va becomes low level L when the Zener current Ic is not detected, and becomes high level H when the Zener current Ic is detected.

抵抗Ｒ５の抵抗値は、抵抗Ｒ７に比べて十分に小さい値に設定されている。これにより、クランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃの大部分がドライブ端子Ｄ、すなわちスイッチング素子３のゲートに供給されることになる。 The resistance value of the resistor R5 is set to a value sufficiently smaller than that of the resistor R7. As a result, most of the Zener current Ic flowing from the clamp circuit 4 to the clamp terminal C is supplied to the drive terminal D, that is, the gate of the switching element 3.

切替回路６は、検出回路５からクランプ検出信号Ｖａによってクランプ回路４によるクランプ、すなわちクランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃの検出が通知されると、切替スイッチ素子１５を切り換えて第２ローサイドスイッチ素子１４をターンオフさせる切替信号Ｖｂを出力する。 When the detection circuit 5 notifies the clamp circuit 4 of the clamp circuit 4 by the clamp detection signal Va, that is, the detection of the Zener current Ic flowing from the clamp circuit 4 to the clamp terminal C, the changeover circuit 6 switches the changeover switch element 15 to switch the switching switch element 15. 2 A switching signal Vb for turning off the low-side switch element 14 is output.

例えば、切替回路６は、図２に示すように、Ｎ型トランジスタ６１と、抵抗Ｒ８〜Ｒ９と、インバータ６２とで構成することができる。Ｎ型トランジスタ６１は、ベースが抵抗Ｒ８を介して検出回路５におけるＰ型トランジスタ５１のコレクタと抵抗Ｒ７との接続点に、コレクタがインバータ６２の入力端子と抵抗Ｒ８を介してバイアス電圧ＲＥＧとにそれぞれ接続され、エミッタが基準電位ＧＮＤに接地されている。そして、インバータ６２の出力が切替信号Ｖｂとして切替スイッチ素子１５に出力される。この場合、切替信号Ｖｂは、クランプ検出信号ＶａがローレベルＬでローレベルＬとなり、クランプ検出信号ＶａがハイレベルＨでハイレベルＨとなる。 For example, the switching circuit 6 can be composed of an N-type transistor 61, resistors R8 to R9, and an inverter 62, as shown in FIG. The N-type transistor 61 has a base at a connection point between the collector of the P-type transistor 51 and the resistor R7 in the detection circuit 5 via the resistor R8, and a collector at a bias voltage REG via the input terminal of the inverter 62 and the resistor R8. They are connected to each other, and their emitters are grounded to the reference potential GND. Then, the output of the inverter 62 is output to the changeover switch element 15 as the changeover signal Vb. In this case, the switching signal Vb becomes low level L when the clamp detection signal Va is low level L, and becomes high level H when the clamp detection signal Va is high level H.

切替スイッチ素子１５は、例えば、Ｐ型ＭＯＳＦＥＴで構成され、クランプ検出信号ＶａがローレベルＬでインバータ１１の出力端子と第２ローサイドスイッチ素子１４のゲートとを接続し、クランプ検出信号ＶａがハイレベルＨでインバータ１１の出力端子と第２ローサイドスイッチ素子１４のゲートとを解放する。 The changeover switch element 15 is formed of, for example, a P-type MOSFET, connects the output terminal of the inverter 11 and the gate of the second low-side switch element 14 when the clamp detection signal Va is at low level L, and the clamp detection signal Va is at high level. At H, the output terminal of the inverter 11 and the gate of the second low side switch element 14 are released.

次に、半導体装置１におけるクランプ時の動作について図３を参照して詳細に説明する。
図３は、図２に示す半導体装置１における各部の信号波形及び動作波形であり、上から、インバータ１１に入力されるＰＷＭ信号、スイッチング素子３のゲート電圧Ｖｇｓ、スイッチング素子３のドレイン−ソース間電圧Ｖｄｓ、クランプ回路４（ツェナーダイオードＺＤ１）のツェナー電流Ｉｃ、検出回路５から出力されるクランプ検出信号Ｖａ、切替回路６から出力される切替信号Ｖｂ、第２ローサイドスイッチ素子１４のゲート電圧Ｖｃ、スイッチング素子３のゲート（ドライブ端子Ｄ）と基準電位ＧＮＤとの間の放電抵抗の抵抗値Ｒｓをそれぞれ示している。 Next, the operation during clamping in the semiconductor device 1 will be described in detail with reference to FIG.
FIG. 3 is a signal waveform and an operation waveform of each part in the semiconductor device 1 shown in FIG. 2, and from the top, the PWM signal input to the inverter 11, the gate voltage Vgs of the switching element 3, the drain-source of the switching element 3 are shown. Voltage Vds, Zener current Ic of clamp circuit 4 (Zener diode ZD1), clamp detection signal Va output from detection circuit 5, switching signal Vb output from switching circuit 6, gate voltage Vc of second low-side switch element 14, The resistance value Rs of the discharge resistance between the gate (drive terminal D) of the switching element 3 and the reference potential GND is shown.

初期状態では、スイッチング素子３のドレイン−ソース間電圧Ｖｄｓは、電源電位ＶＣＣであり、ハイサイドスイッチ素子１２がオフ、第１ローサイドスイッチ素子１３、第２ローサイドスイッチ素子１４及び切替スイッチ素子１５がオンである。従って、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ３、Ｒ４を並列に接続した値となる。 In the initial state, the drain-source voltage Vds of the switching element 3 is the power supply potential VCC, the high side switch element 12 is off, and the first low side switch element 13, the second low side switch element 14 and the changeover switch element 15 are on. Is. Therefore, the resistance value Rs of the discharge resistor is a value in which the resistors R2, R3, and R4 are connected in parallel.

時刻ｔ１でＰＷＭ信号がローレベルＬからハイレベルＨに遷移すると、ハイサイドスイッチ素子１２がターンオンすると共に、第１ローサイドスイッチ素子１３及び第２ローサイドスイッチ素子１４がターンオフする。これにより、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ４の抵抗値に切り換わり、抵抗Ｒ１（充電抵抗）を経由してスイッチング素子３のゲートに充電が開始される。 When the PWM signal transits from the low level L to the high level H at time t1, the high side switch element 12 is turned on, and the first low side switch element 13 and the second low side switch element 14 are turned off. As a result, the resistance value Rs of the discharge resistor is switched to the resistance value of the resistor R4, and charging of the gate of the switching element 3 is started via the resistor R1 (charging resistor).

そして、スイッチング素子３は、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈに到達するとドレイン電流が流れ始め、時刻ｔ２〜ｔ３のミラー期間を経て完全にオン状態となり、ドレイン−ソース間が低抵抗となるため、ドレイン−ソース間電圧Ｖｄｓがほぼ０Ｖに遷移する。 Then, in the switching element 3, when the gate voltage Vgs reaches the threshold voltage Vth, the drain current starts to flow, and the switching element 3 is completely turned on after the mirror period from time t2 to t3, and the resistance between the drain and the source becomes low. The source-to-source voltage Vds transits to almost 0V.

時刻ｔ４でＰＷＭ信号がハイレベルＨからローレベルＬに遷移すると、ハイサイドスイッチ素子１２がターンオフすると共に、第１ローサイドスイッチ素子１３及び第２ローサイドスイッチ素子１４がターンオンする。これにより、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ３、Ｒ４を並列に接続した値に切り換わり、スイッチング素子３のゲートからの放電が開始されて、スイッチング素子３は、時刻ｔ５〜ｔ６のミラー期間を経てオン状態からオフ状態に遷移する。 When the PWM signal transits from the high level H to the low level L at time t4, the high side switch element 12 is turned off, and the first low side switch element 13 and the second low side switch element 14 are turned on. As a result, the resistance value Rs of the discharge resistor is switched to a value in which the resistors R2, R3, and R4 are connected in parallel, and the discharge from the gate of the switching element 3 is started, so that the switching element 3 operates at times t5 to t6. A transition from the on state to the off state occurs after a mirror period.

スイッチング素子３がオフ状態に遷移することで、誘導性負荷２を流れていたドレイン電流が急激に遮断され、誘導性負荷２の両端には逆起電圧（サージ）が発生する。これにより、ドレイン−ソース間電圧Ｖｄｓは、電源電位ＶＣＣを越えて急激に上昇する。 When the switching element 3 transitions to the off state, the drain current flowing through the inductive load 2 is suddenly cut off, and a counter electromotive voltage (surge) is generated across the inductive load 2. As a result, the drain-source voltage Vds exceeds the power supply potential VCC and rapidly rises.

そして、時刻ｔ７でドレイン−ソース間電圧Ｖｄｓがクランプ電圧であるツェナーダイオードＺＤ１のツェナー電圧Ｖｚに到達すると、クランプ回路４からクランプ端子Ｃにツェナー電流Ｉｃが流入する。 When the drain-source voltage Vds reaches the Zener voltage Vz of the Zener diode ZD1 which is the clamp voltage at time t7, the Zener current Ic flows from the clamp circuit 4 to the clamp terminal C.

すると、検出回路５は、クランプ回路４によるクランプ、すなわちクランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃを検出し、クランプ検出信号ＶａをローレベルＬからハイレベルＨに遷移させる。 Then, the detection circuit 5 detects the clamp by the clamp circuit 4, that is, the Zener current Ic flowing from the clamp circuit 4 to the clamp terminal C, and changes the clamp detection signal Va from the low level L to the high level H.

クランプ検出信号ＶａがハイレベルＨに遷移すると、切替回路６は、切替信号ＶｂをローレベルＬからハイレベルＨに遷移させ、切替スイッチ素子１５をターンオフさせる。これにより、第２ローサイドスイッチ素子１４のゲート電圧ＶｃはハイレベルＨからローレベルＬに遷移され、第２ローサイドスイッチ素子１４がターンオフされることで、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ４を並列に接続した値に切り換わる。 When the clamp detection signal Va transitions to the high level H, the switching circuit 6 transitions the switching signal Vb from the low level L to the high level H to turn off the switching switch element 15. As a result, the gate voltage Vc of the second low-side switch element 14 is changed from the high level H to the low level L, and the second low-side switch element 14 is turned off, so that the resistance value Rs of the discharge resistance is changed to the resistances R2 and R4. Switch to the value that is connected in parallel.

抵抗Ｒ２の抵抗値は、検出回路５からスイッチング素子３のゲートに供給されるツェナー電流Ｉｃによって、閾値電圧Ｖｔｈ以上のゲート電圧Ｖｇｓが発生する値に設定されている。そして、抵抗Ｒ２、Ｒ４の並列合成抵抗の抵抗値も同様に、検出回路５からスイッチング素子３のゲートに供給されるツェナー電流Ｉｃによって、閾値電圧Ｖｔｈ以上のゲート電圧Ｖｇｓが発生する値に設定されている。これにより、スイッチング素子３は、検出回路５からのツェナー電流Ｉｃによって、ターンオンされ、誘導性負荷２から放出される電荷はスイッチング素子３のドレイン電流として放出される。 The resistance value of the resistor R2 is set to a value at which the gate voltage Vgs equal to or higher than the threshold voltage Vth is generated by the Zener current Ic supplied from the detection circuit 5 to the gate of the switching element 3. Similarly, the resistance value of the parallel combined resistance of the resistors R2 and R4 is set to a value at which the gate voltage Vgs equal to or higher than the threshold voltage Vth is generated by the Zener current Ic supplied from the detection circuit 5 to the gate of the switching element 3. ing. As a result, the switching element 3 is turned on by the Zener current Ic from the detection circuit 5, and the charge discharged from the inductive load 2 is discharged as the drain current of the switching element 3.

誘導性負荷２からの電荷の放出によって、時刻ｔ８でドレイン−ソース間電圧Ｖｄｓがクランプ電圧であるツェナーダイオードＺＤ１のツェナー電圧Ｖｚを下回ると、クランプ回路４からクランプ端子Ｃへのツェナー電流Ｉｃの流入が停止される。 When the drain-source voltage Vds becomes lower than the Zener voltage Vz of the Zener diode ZD1 which is the clamp voltage at time t8 due to the discharge of the charge from the inductive load 2, the Zener current Ic flows from the clamp circuit 4 to the clamp terminal C. Is stopped.

すると、検出回路５は、クランプ検出信号ＶａをハイレベルＨからローレベルＬに遷移させ、切替回路６は、切替信号ＶｂをハイレベルＨからローレベルＬに遷移させる。これにより、切替スイッチ素子１５がターンオン、第２ローサイドスイッチ素子１４がターンオンされ、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ３、Ｒ４を並列に接続した値に切り換わって、初期状態に遷移する。 Then, the detection circuit 5 transitions the clamp detection signal Va from the high level H to the low level L, and the switching circuit 6 transitions the switching signal Vb from the high level H to the low level L. As a result, the changeover switch element 15 is turned on and the second low-side switch element 14 is turned on, and the resistance value Rs of the discharge resistance is switched to a value in which the resistors R2, R3, and R4 are connected in parallel, and the state transits to the initial state. ..

なお、本実施の形態では、半導体装置１の各構成を個別の部品として説明してきたが、これらが集積回路化されたＩＣとして構成しても良い。また、クランプ回路４を半導体装置１と同一チップあるいは同一パッケージ内に実装しても良い。さらに、スイッチング素子３も半導体装置１と同一チップあるいは同一パッケージ内に実装しても良い。 In the present embodiment, each configuration of the semiconductor device 1 has been described as an individual component, but these may be configured as an integrated circuit IC. Further, the clamp circuit 4 may be mounted on the same chip or the same package as the semiconductor device 1. Further, the switching element 3 may be mounted on the same chip or the same package as the semiconductor device 1.

以上説明したように、本実施の形態によれば、２つの主電極（ドレイン・ソース）と制御端子（ゲート）を備えたスイッチング素子３をオンオフ駆動することにより、誘導性負荷２に流れる電流を制御し、スイッチング素子３のオン状態からオフ状態への遷移に伴って誘導性負荷２に逆起電圧が発生した際に、スイッチング素子３のドレインとゲートとの間に接続されたツェナーダイオードＺＤ１からのツェナー電流Ｉｃによってスイッチング素子３をオン状態に遷移させる半導体装置であって、スイッチング素子３のオフ駆動時にゲートから電荷を放電する放電抵抗（抵抗Ｒ２、Ｒ３の並列回路）と、ツェナー電流Ｉｃを検出する検出部として機能すると共に、ツェナー電流Ｉｃをゲートに供給する供給部として機能する検出回路５と、検出回路５によってツェナー電流Ｉｃが検出されている間は、放電抵抗の抵抗値を高い値（抵抗Ｒ２）に切り替える切替部として機能する切替回路６とを備えている。
この構成により、逆起電圧のクランプ時に、放電抵抗の抵抗値を高い値（抵抗Ｒ２）に切り替えられるため、少ないツェナー電流Ｉｃによってスイッチング素子３をオン状態に遷移させることができ、ツェナーダイオードＺＤ１での損失を低減させることができると共に、ツェナーダイオードＺＤ１のサイズも小さくすることができる。 As described above, according to the present embodiment, by driving the switching element 3 having two main electrodes (drain/source) and the control terminal (gate) on/off, the current flowing in the inductive load 2 is reduced. The Zener diode ZD1 connected between the drain and the gate of the switching element 3 is controlled when a counter electromotive voltage is generated in the inductive load 2 along with the transition of the switching element 3 from the ON state to the OFF state. Is a semiconductor device that causes the switching element 3 to transition to the ON state by the Zener current Ic of FIG. 1 and includes a discharge resistor (parallel circuit of resistors R2 and R3) that discharges electric charge from the gate when the switching element 3 is driven OFF, A detection circuit 5 that functions as a detection unit that detects and also functions as a supply unit that supplies the Zener current Ic to the gate, and while the Zener current Ic is being detected by the detection circuit 5, the resistance value of the discharge resistance is set to a high value. The switching circuit 6 functions as a switching unit for switching to (resistor R2).
With this configuration, since the resistance value of the discharge resistance can be switched to a high value (resistor R2) when the counter electromotive voltage is clamped, the switching element 3 can be turned on by a small Zener current Ic, and the Zener diode ZD1 can be used. Can be reduced, and the size of the Zener diode ZD1 can be reduced.

さらに、本実施の形態において、放電抵抗は、検出回路５から供給されるツェナー電流Ｉｃによってゲートにスイッチング素子３の閾値電圧よりも高い電圧を発生させる第１放電抵抗（抵抗Ｒ２）と、抵抗値が第１放電抵抗（抵抗Ｒ２）よりも低い第２放電抵抗（抵抗Ｒ３）とが並列に接続され、切替回路６は、検出回路５によってツェナー電流Ｉｃを検出されると、第２放電抵抗（抵抗Ｒ３）に直列に接続されたスイッチ素子（第２ローサイドスイッチ素子１４）を解放する。 Further, in the present embodiment, the discharge resistance is the first discharge resistance (resistor R2) that causes the gate to generate a voltage higher than the threshold voltage of the switching element 3 by the Zener current Ic supplied from the detection circuit 5, and the resistance value. Is connected in parallel with a second discharge resistance (resistor R3) lower than the first discharge resistance (resistor R2), and the switching circuit 6 detects the second Zener current Ic by the detection circuit 5 The switch element (the second low side switch element 14) connected in series to the resistor R3) is released.

さらに、本実施の形態において、ツェナーダイオードＺＤ１が同一チップあるいは同一パッケージ内に実装されていても良い。
この構成により、ツェナーダイオードＺＤ１に多くの電流を流す必要がないため、ツェナーダイオードＺＤ１での損失やサイズの条件が緩和され、ツェナーダイオードＺＤ１を半導体装置１と同一チップあるいは同一パッケージ内に簡単に実装することができる。 Furthermore, in the present embodiment, the Zener diode ZD1 may be mounted in the same chip or the same package.
With this configuration, it is not necessary to supply a large amount of current to the Zener diode ZD1, so that the loss and size conditions in the Zener diode ZD1 are relaxed, and the Zener diode ZD1 can be easily mounted on the same chip or the same package as the semiconductor device 1. can do.

さらに、本実施の形態において、スイッチング素子３が同一チップあるいは同一パッケージ内に実装されていても良い。 Furthermore, in the present embodiment, the switching element 3 may be mounted in the same chip or the same package.

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。 Although the present invention has been described with reference to the specific embodiments, the above embodiments are merely examples, and it goes without saying that the embodiments can be modified and implemented without departing from the spirit of the present invention.

１ 半導体装置
２ 誘導性負荷
３ スイッチング素子
４ クランプ回路
５ 検出回路
６ 切替回路
１１ インバータ
１２ ハイサイドスイッチ素子
１３ 第１ローサイドスイッチ素子
１４ 第２ローサイドスイッチ素子
１５ 切替スイッチ素子
５１ Ｐ型トランジスタ
６１ Ｎ型トランジスタ
６２ インバータ
Ｃ クランプ端子
Ｄ ドライブ端子
Ｄ１ ダイオード
Ｇ ＧＮＤ端子
Ｉｃ ツェナー電流
Ｒ１〜Ｒ９ 抵抗
ＺＤ１ ツェナーダイオード DESCRIPTION OF SYMBOLS 1 semiconductor device 2 inductive load 3 switching element 4 clamp circuit 5 detection circuit 6 switching circuit 11 inverter 12 high-side switching element 13 first low-side switching element 14 second low-side switching element 15 switching switch element 51 P-type transistor 61 N-type transistor 62 Inverter C Clamp terminal D Drive terminal D1 Diode G GND terminal Ic Zener current R1 to R9 Resistance ZD1 Zener diode

Claims (4)

２つの主電極と制御端子を備えたスイッチング素子をオンオフ駆動することにより、誘導性負荷に流れる電流を制御し、前記スイッチング素子のオフ駆動に伴って前記誘導性負荷に逆起電圧が発生した際に、前記スイッチング素子の一方の前記主電極と前記制御端子との間に接続されたツェナーダイオードからのツェナー電流によって前記スイッチング素子をオン駆動させる半導体装置であって、
前記スイッチング素子のオフ駆動時に前記制御端子から電荷を放電する放電抵抗と、
前記ツェナー電流を検出する検出部と、
前記ツェナー電流を前記制御端子に供給する供給部と、
前記検出部によって前記ツェナー電流が検出されている間は、前記放電抵抗の抵抗値を高い値に切り替える切替部と、を具備することを特徴とする半導体装置。 When a switching element having two main electrodes and a control terminal is driven on/off to control the current flowing through the inductive load, and when a back electromotive voltage is generated in the inductive load with the switching element being driven off. In a semiconductor device for driving the switching element on by a Zener current from a Zener diode connected between the one main electrode of the switching element and the control terminal,
A discharge resistor that discharges electric charge from the control terminal when the switching element is driven off,
A detection unit for detecting the Zener current,
A supply unit that supplies the Zener current to the control terminal,
A semiconductor device comprising: a switching unit that switches a resistance value of the discharge resistor to a high value while the Zener current is detected by the detection unit. 前記放電抵抗は、前記検出部から供給される前記ツェナー電流によって前記制御端子に前記スイッチング素子の閾値電圧よりも高い電圧を発生させる第１放電抵抗と、抵抗値が前記第１放電抵抗よりも低い第２放電抵抗とが並列に接続され、
前記切替部は、前記検出部によって前記ツェナー電流を検出されると、前記第２放電抵抗と直列に接続されたスイッチ素子を解放することを特徴とする請求項１記載の半導体装置。 The discharge resistance includes a first discharge resistance that generates a voltage higher than a threshold voltage of the switching element at the control terminal by the Zener current supplied from the detection unit, and a resistance value is lower than the first discharge resistance. A second discharge resistor is connected in parallel,
The semiconductor device according to claim 1, wherein the switching unit releases the switch element connected in series with the second discharge resistor when the Zener current is detected by the detection unit. 前記ツェナーダイオードが同一チップあるいは同一パッケージ内に実装されていることを特徴とする請求項１又は２記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the Zener diode is mounted in the same chip or the same package. 前記スイッチング素子が同一チップあるいは同一パッケージ内に実装されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。 4. The semiconductor device according to claim 1, wherein the switching element is mounted in the same chip or the same package.
JP2019001122A 2019-01-08 2019-01-08 Semiconductor device Pending JP2020113815A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019001122A JP2020113815A (en) 2019-01-08 2019-01-08 Semiconductor device
CN202010008922.2A CN111416602A (en) 2019-01-08 2020-01-06 Semiconductor device with a plurality of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019001122A JP2020113815A (en) 2019-01-08 2019-01-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2020113815A true JP2020113815A (en) 2020-07-27

Family

ID=71492960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019001122A Pending JP2020113815A (en) 2019-01-08 2019-01-08 Semiconductor device

Country Status (2)

Country Link
JP (1) JP2020113815A (en)
CN (1) CN111416602A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261020A (en) * 2009-08-10 2009-11-05 Mitsubishi Electric Corp Semiconductor device
JP2010130822A (en) * 2008-11-28 2010-06-10 Renesas Electronics Corp Semiconductor device
JP2016167693A (en) * 2015-03-09 2016-09-15 株式会社東芝 Semiconductor device
JP2017163392A (en) * 2016-03-10 2017-09-14 富士電機株式会社 Inverter driving device and semiconductor module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4263685B2 (en) * 2004-04-08 2009-05-13 矢崎総業株式会社 Protection circuit
US9203393B2 (en) * 2012-08-30 2015-12-01 Denso Corporation Semiconductor apparatus
US9287798B2 (en) * 2012-12-06 2016-03-15 Stmicroelectronics, Inc. High power factor primary regulated offline LED driver
JP6442889B2 (en) * 2014-07-11 2018-12-26 富士電機株式会社 Ignition control device for internal combustion engine
JP6362996B2 (en) * 2014-10-24 2018-07-25 株式会社日立製作所 Semiconductor drive device and power conversion device using the same
JP6371739B2 (en) * 2015-08-05 2018-08-08 日立オートモティブシステムズ株式会社 Inductive load drive
JP6690246B2 (en) * 2016-01-12 2020-04-28 富士電機株式会社 Semiconductor device
JP6825223B2 (en) * 2016-04-15 2021-02-03 富士電機株式会社 Drive and inductive load drive

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010130822A (en) * 2008-11-28 2010-06-10 Renesas Electronics Corp Semiconductor device
JP2009261020A (en) * 2009-08-10 2009-11-05 Mitsubishi Electric Corp Semiconductor device
JP2016167693A (en) * 2015-03-09 2016-09-15 株式会社東芝 Semiconductor device
JP2017163392A (en) * 2016-03-10 2017-09-14 富士電機株式会社 Inverter driving device and semiconductor module

Also Published As

Publication number Publication date
CN111416602A (en) 2020-07-14

Similar Documents

Publication Publication Date Title
US8040162B2 (en) Switch matrix drive circuit for a power element
JP7087373B2 (en) Current detection circuit and current detection method for semiconductor devices
JP5315026B2 (en) Semiconductor device
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
US8390341B2 (en) Output circuit
US7579880B2 (en) Circuit for driving a semiconductor element
WO2014046238A1 (en) Semiconductor driving device
JP3633522B2 (en) Load drive circuit
JP2777307B2 (en) Short circuit protection circuit
JP2011091694A (en) Rapid discharging circuit upon detection of failure
AU2137299A (en) Gate control circuit for voltage drive switching element
JP2018088801A (en) Configurable clamp circuit
JP4715976B1 (en) Level shift circuit
JP2017212583A (en) Protection circuit of semiconductor element
JP4479570B2 (en) Switching circuit with protection function and protection circuit
JP2010130557A (en) Gate driving device
US11831307B2 (en) Power switch drive circuit and device
JP4909364B2 (en) Circuit for switching a voltage controlled transistor
JP4003833B2 (en) Driving circuit for electric field control type semiconductor device
JP4821394B2 (en) Semiconductor device drive circuit
JP5133648B2 (en) Gate drive device for voltage controlled switching device
JP2013026769A (en) Device for controlling switching element
JP2020113815A (en) Semiconductor device
JP2021005950A (en) Transistor drive circuit and gate voltage control method of transistor
JP2009219017A (en) Load control apparatus, and method of generating input pulse therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230328