JP4907466B2 - 光切断線抽出装置，光切断線抽出方法 - Google Patents

Description

本発明は，相対的に移動する被測定物の表面（回転するタイヤの表面等）に照射したライン光の像（光切断線の像）を含む二次元画像を撮像する撮像素子からその撮像画像における各画素の輝度情報を入力し，入力した輝度情報に基づいて前記光切断線の像を抽出する光切断線抽出装置及び光切断線抽出方法に関するものである。

タイヤは，ゴムや化学繊維，スチールコード等の各種材料が積層された構造を有し，その積層構造に不均一な部分が存在すると，空気が充填された場合に相対的に耐圧性の弱い部分においてバルジと呼ばれる隆起部（凸部）や，デント又はデプレッションと呼ばれる窪み部（凹部）が生じる。そのようなバルジやデント等の形状欠陥が生じるタイヤは，安全上の問題或いは外観不良の問題から，検査して出荷対象から除外する必要がある。
従来，タイヤの形状欠陥の検査は，タイヤを回転機で回転させながら接触式もしくは非接触式のポイント測定式センサにより複数ポイントの表面高さを検出し，その表面高さの分布からタイヤの表面形状を測定することによって行われてきた。しかしながら，ポイント測定式センサを用いたタイヤの形状測定に基づく形状欠陥の検査では，配列するセンサの数の制約及び検査時間の制約から，タイヤにおける形状欠陥の検出対象面全体の形状を網羅的に測定することができず，形状欠陥の検出漏れが生じやすいという問題点があった。
一方，特許文献１には，回転するタイヤの表面にスリット光（ライン光）を照射してそのスリット光の像を撮像し，その撮像画像に基づいて光切断法による形状検出を行うことによってタイヤの表面形状を測定する技術について示されている。その特許文献１に示される技術によれば，タイヤにおける形状欠陥の検出対象面（タイヤのサイドウォール面やトレッド面）全体の形状を網羅的に（連続的に）測定することができ，形状欠陥の検出漏れを防止できる。

ところで，タイヤの形状欠陥検査に許容される検査時間はタイヤ１本当たり１秒程度である。また，光切断法によるタイヤの形状測定では，光切断線の像とタイヤ表面に記された文字とを区別するため，回転するタイヤの周方向において，少なくともその文字の線幅（１ｍｍ程度）以下の空間分解能で撮像を行う必要がある。そして，その検査時間及び空間分解能の要件を満たすためには，乗用車用タイヤでは１秒当たり２０００フレーム，それより大きなトラック用或いはバス用のタイヤでは１秒当たり４０００フレームの撮像を行う必要がある。これに対し，昨今の撮像素子は撮像処理の高速化が進み，ＣＯＭＳセンサに代表される高速タイプの撮像素子は，毎秒２０００〜４０００フレームという高速な撮像も可能である。
また，光切断法による形状測定では，各撮像画像（１フレーム分の画像）から光切断線の像（ライン光の像）を抽出する処理，即ち，撮像画像を構成する各画素の輝度情報に基づいて輝度の高い光切断線の位置（座標）を検出する画像処理を行い，抽出された光切断線の像（即ち，その座標）からタイヤの表面形状（表面高さ）を求める必要がある。通常，光切断線の抽出処理は，撮像画像における水平１ライン分の画素群ごと（Ｙ座標における各位置ごと）にその輝度が最大の画素の位置（Ｘ座標）を特定することによって行われる。そして，タイヤの形状欠陥検査において，撮像画像（各画素の輝度情報）に基づく処理の中で，光切断線の抽出処理が演算負荷の大部分を占める。なお，特許文献１には，光切断線の抽出処理が，ＣＰＵ，ＲＯＭ，ＲＡＭから構成されるＭＰＵ（マイクロコンピュータ）によって実行される例が示されている。
そして，昨今のタイヤの形状欠陥検査の工程においては，高速化されたタイヤ表面の撮像工程（例えば１秒）に対し，極力リアルタイムで形状結果の有無の判別結果を得たいというニーズが高い。
また，タイヤ以外の被測定物においても，その被測定物の表面を走査して光切断法による形状測定を行う場合，限られた時間内で非常に広い測定対象面の形状測定を行わなければならない場合や，限られた時間内で非常に高い空間分解能で測定対象面の形状測定を行わなければならない場合等に，高い撮像レートで撮像された多数の撮像画像について，或いは解像度の高い（画素数の多い）撮像画像について，限られた時間内に光切断線の抽出処理を完了させたというニーズがある。
なお，被測定物をライン光（光切断線）により走査する方法としては，ライン光の照射及びその像の撮像に関する光学系を固定した状態で，被測定物自体を直線移動或いは回転させることによって被測定物の表面を移動させる場合と，被測定物を固定した状態で，その被測定物の表面に沿って前記光学系を直線移動或いは回転移動させる場合との両方が考えられる。
特開平１１−１３８６５４号公報

しかしながら，タイヤの形状欠陥等の検査装置（測定装置）の一部品として許容される実用的なＭＰＵは，その処理能力の制約により，１つの撮像画像（１フレーム分の画像の輝度情報）が得られた後に，その撮像画像に基づく光切断線の抽出処理を１／２０００［秒］〜１／４０００［秒］以内で実行することが難しいという問題点があった。そのため，従来のタイヤの形状欠陥の検査では，撮像素子による撮像画像の情報を大容量のメモリ（ハードディスク等）に記憶させ，タイヤ表面の撮像工程の終了後においても，撮像画像に基づく光切断線の抽出処理（ＭＰＵによる画像処理）を実行しなければならず，それがタイヤの生産効率の悪化を招くことになる。
また，タイヤ以外の被測定物，例えば，鉄道軌道周辺の構造物等（トンネル等）が被測定物である場合においても，その被測定物の表面を走査して光切断法による形状測定を行う場合，高い撮像レートで撮像された多数の撮像画像について，或いは解像度の高い撮像画像について，限られた時間内に光切断線の抽出処理を完了できなければ，測定効率の悪化を招くことになる。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，例えば，１秒当たり２０００〜４０００フレーム以上という高い撮像レートで撮像を行う撮像素子（ＣＭＯＳセンサ等）や，非常に解像度の高い画像の撮像を行う撮像素子から，被測定物の表面に照射したライン光の像（光切断線の像）を含む撮像画像の情報（輝度情報）を入力し，その情報に基づいて光切断線を抽出する処理を，ＡＳＩＣやＦＰＧＡ等の実用的な素子（回路）を用いて高速で（リアルタイムで）実行することができる光切断線抽出装置及び光切断線抽出方法を提供することにある。

上記目的を達成するために，本発明に係る光切断線抽出装置は，相対的に移動する被測定物の表面に形成される光切断線の像を含む二次元画像を所定の撮像レートで撮像する撮像素子（ＣＭＯＳセンサがその典型例）から，その撮像画像における各画素の輝度情報を入力し，入力した輝度情報に基づいて前記光切断線の像を抽出する装置であり，次の（１−１）〜（１−６）に示す各構成要素を備えるものである。
（１−１）前記撮像素子からその撮像画像における水平１ライン分の画素群がさらに複数に区分された画素群からなる画素ブロックごとにその輝度情報を並行して入力し，入力した前記画素ブロックの輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記撮像レートよりも高い周波数のクロック信号に同期して実行する情報入力手段。
（１−２）前記情報入力手段の後段側に複数段に連ねて設けられ，それぞれ１つ前段で記録された全ての輝度情報を２個ごとに比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する複数の第１の輝度比較手段。
（１−３）前記画素ブロックの輝度情報のうち輝度が最高の情報を記録する最終段の前記第１の輝度比較手段により記録された輝度情報と前回記録した処理結果である輝度情報とを比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する第２の輝度比較手段。
（１−４）前記水平１ラインにおける最後の画素ブロックの輝度情報が前記撮像素子から出力されたときに当該輝度情報と共に出力されたライン完結信号を，前記第１の輝度比較手段及び第２の輝度比較手段の段数に基づいて前記クロック信号における所定クロック分だけ遅延させることによって，前記第２の輝度比較手段において前記撮像画像における水平１ライン分の画素群それぞれの中で輝度が最高の画素の輝度情報が記録されたタイミングを表す水平同期信号を生成する水平同期信号生成手段。
（１−５）前記第２の輝度比較手段により記録された輝度情報及びその画素の座標情報を，所定の光切断線情報記憶手段に対し前記水平同期信号に同期して順次追記的に書き込む（記憶手段の記憶領域に対し前記水平同期信号に同期して順次記憶位置を変更しつつ書き込む）情報記録手段。
（１−６）前記第２の輝度比較手段により記録された輝度情報を前記水平同期信号に同期して初期化する輝度初期化手段。
なお，「相対的に移動する被測定物の表面」とは，被測定物の表面自体が，その被測定物の直線移動や回転等によって移動する場合と，被測定物自体は固定された状態で，ライン光の照射及びその像の撮像を行う光学系が被測定物の表面に沿って移動する場合とを含むことを意味する。

ＣＭＯＳセンサ等の超高速の撮像素子は，１フレーム分の撮像画像について，その撮像画像における水平１ライン分（Ｘ軸方向１ライン分）の画素群がさらに複数に区分された画素群（前記画素ブロック）ごとに，その輝度情報を並行して出力（パラレル出力）する処理を高周波数（例えば，２０［ＭＨｚ］〜４０［ＭＨｚ］）のクロック信号に同期して実行する機能を備えている。
本発明に係る光切断線抽出装置は，１フレーム分の撮像画像の情報（輝度情報）が全て得られた後に，その情報に基づく光切断線抽出処理を実行するのではなく，前記高周波数のクロック信号に同期して，撮像画像の一部である前記画素ブロックごとに，その輝度情報をパラレル入力し，さらに，その輝度情報の中から最高輝度の情報を抽出する処理を演算負荷の小さな単位処理（前記第１の輝度比較手段や前記第２の輝度比較手段の処理）に分けてそれらを複数段階に連ねて実行することにより，１フレーム分の撮像画像から抽出した光切断線の情報（水平１ラインごとの最高輝度の輝度情報及びその座標）を前記所定の記憶手段に記録する。
これにより，本発明に係る光切断線抽出装置は，撮像素子による１フレーム分の撮像完了タイミングに対して若干の遅延が生じるものの，光切断線抽出処理を撮像素子の撮像レートに対してリアルタイムで実行することができる。しかも，前記クロック信号に同期して実行すべき前記単位処理の演算負荷を小さく抑えることができるので，本発明に係る光切断線抽出装置は，ＡＳＩＣやＦＰＧＡ等の実用的な素子（回路）を用いて実現できる。
また，前記所定の記憶手段には，１フレーム分の撮像画像から抽出した光切断線の情報が記録されるので，光切断法による形状測定処理を実行するコンピュータがその記録情報を順次取り込めば，そのコンピュータによって被測定物の表面の移動方向における形状（高さ分布）を測定することができる。
なお，１組の前記画素ブロックの輝度情報についての前記情報入力手段の処理及び１段目の前記第１の輝度比較手段の処理は，前記クロック信号の２周期分の期間に分けて実行される場合と，その両方の処理が前記クロック信号の１周期分の期間内に続けて実行される場合とが考えられる。

例えば，前記撮像素子が，３２０×２５６の解像度の撮像画像について，水平１ライン分の２５６画素を１６のブロックに区分したときの画素ブロック（１６個の画素群）ごとに，その輝度情報（１６個の輝度情報）を２０．５［ＭＨｚ］以上のクロック信号に同期してパラレル出力し，本発明に係る光切断線抽出装置が，その２０．５［ＭＨｚ］以上のクロック信号に同期して処理を実行すれば，理論上，１秒当たり４０００フレームという撮像レートに対してリアルタイムで光切断線抽出処理を実行できる。また，一般的なＡＳＩＣＳやＦＰＧＡ等の実用的な素子（回路）において，２０．５［ＭＨｚ］程度或いはそれ以上（例えば，４０［ＭＨｚ］程度）のクロック信号に同期して処理を実行することに何ら支障はない。
なお，上記の例の場合，撮像素子の撮像処理終了時（１フレーム分の画像における最後の画素ブロックの輝度情報出力開始時）から，その撮像画像についての光切断線の情報の記録完了までに数クロック分程度の遅延時間が生じる。例えば，最後の画素ブロックの輝度情報入力にクロック信号１クロック分，その画素ブロックについて１６個の輝度情報の中から輝度が最大の１つの輝度情報を特定する処理（前記第１の輝度比較手段の処理）に同４クロック分，撮像画像における最後の１ライン分（１６の画素ブロック）の輝度情報の中から輝度が最大の１つの輝度情報を確定する処理（最後の１ライン分の画像について前記第２の輝度比較手段が実行する最後の処理）に同１クロック分，前記情報記録手段の処理に同１クロック分を要するとした場合，それらを合計した７クロック分の遅延時間が生じる。

また，本発明に係る光切断線抽出装置が，さらに，次の（１−７）に示す構成要素を備えることが考えられる。
（１−７）一定単位の前記移動（相対的な移動が一定単位ずつ進んだこと）を検出してその検出信号を出力する移動検出手段（例えば，回転する被測定物の回転軸に設けられたロータリーエンコーダ）の検出信号に同期して，前記情報記録手段により前記所定の記憶手段に書き込まれた情報を外部へ伝送する情報伝送手段。
これにより，前記角度変化検出手段の検出信号が撮像画像における垂直同期信号となり，その垂直同期信号に同期して，１フレーム分の画像から抽出された光切断線の情報が，外部装置（例えば，光切断法による形状測定処理を実行するコンピュータ）へ伝送される。その結果，その外部装置によって被測定物の表面の移動方向における形状（高さ分布）を測定することができる。

また，本発明は，以上に示した光切断線抽出装置を用いて，相対的に移動する被測定物の表面に形成される光切断線の像を含む二次元画像を所定の撮像レートで撮像する撮像素子（ＣＭＯＳセンサがその典型例）から，その撮像画像における各画素の輝度情報を入力し，入力した輝度情報に基づいて前記光切断線の像を抽出する光切断線抽出方法として捉えることもできる。
即ち，本発明に係る光切断線抽出方法は，次の（２−１）〜（２−６）に示す各手順を実行する方法である。
（２−１）所定の情報入力回路により，前記撮像素子からその撮像画像における水平１ライン分の画素群がさらに複数に区分された画素群からなる画素ブロックごとにその輝度情報を並行して入力し，入力した前記画素ブロックの輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記撮像レートよりも高い周波数のクロック信号に同期して実行する輝度情報
入力手順。
（２−２）前記情報入力回路の後段側に複数段に連ねて設けられた第１の比較回路それぞれにより，１つ前段の回路により記録された全ての輝度情報を２個ごとに比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する第１の輝度比較手順。
（２−３）前記画素ブロックの輝度情報のうち輝度が最高の輝度情報を保持する最終段の前記第１の輝度比較回路の後段側に設けられた第２の輝度比較回路により，最終段の前記第１の輝度比較回路により記録された輝度情報と当該第２の輝度比較回路により前回記録した処理結果である輝度情報とを比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する第２の輝度比較手順。
（２−４）前記水平１ラインにおける最後の画素ブロックの輝度情報が前記撮像素子から出力されたときに当該輝度情報と共に出力されたライン完結信号を，前記第１の輝度比較手段及び第２の輝度比較手段の段数に基づいて前記クロック信号における所定クロック分だけ遅延させることによって，前記第２の輝度比較回路において前記撮像画像における水平１ライン分の画素群それぞれの中で輝度が最高の画素の輝度情報が記録されたタイミングを表す水平同期信号を生成する水平同期信号生成手順。
（２−５）所定の情報記録回路により，前記第２の輝度比較回路によって記録された輝度情報及びその画素の座標情報を，所定の光切断線記憶手段に対し前記水平同期信号に同期して順次追記的に書き込む情報記録手順。
（２−６）所定の輝度初期化回路により，前記第２の輝度比較回路により記録された輝度情報を前記水平同期信号に同期して初期化する輝度初期化手順。
また，本発明に係る光切断線抽出方法において，さらに次の（２−７）に示す手順を実行することも考えられる。
（２−７）一定単位の前記移動を検出してその検出信号を出力する角度変化検出手段の検出信号に同期して，前記情報記録回路により前記所定の光切断線記憶手段に書き込まれた情報を所定の情報伝送回路により外部へ伝送する情報伝送手順。
このような本発明に係る光切断線抽出方法は，前述した本発明に係る光切断線抽出装置と同様の作用効果を奏する。

本発明によれば，例えば，１秒当たり２０００〜４０００フレーム以上という高い撮像レートで撮像を行う撮像素子（ＣＭＯＳセンサ等），或いは高解像度での撮像を行う撮像素子から，被測定物の表面に照射したライン光の像（光切断線の像）を含む撮像画像の輝度情報を入力し，その輝度情報に基づいて光切断線を抽出する処理を，ＡＳＩＣやＦＰＧＡ等の実用的な素子（回路）を用いて高速で（リアルタイムで）実行することができる。

以下添付図面を参照しながら，本発明の実施の形態について説明し，本発明の理解に供する。尚，以下の実施の形態は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施形態に係る光切断線抽出装置Ｘを備えた形状測定装置Ｗの概略構成を表す図，図２は形状測定装置Ｗが備えるセンサユニットにおける光源及びカメラの三次元配置を模式的に表した図，図３は光切断線抽出装置Ｘ及びこれと信号授受を行う機器の概略構成を表すブロック図，図４は光切断線抽出装置Ｘが備える画像処理回路の概略ブロック図，図５は撮像画像と光切断線抽出装置Ｘによる検出データとの対応関係を模式的に表した図である。

まず，図１及び図２を参照しつつ，本発明の実施形態に係る光切断線抽出装置Ｘを備えた形状測定装置Ｗ全体及びセンサユニットの構成について説明する。
形状測定装置Ｗは，回転するタイヤ１（被測定物の一例）の表面に照射したライン光（スリット光）の像（光切断線Ｌｓの像）をカメラ２０（カメラ２０が備える撮像素子であるＣＭＯＳセンサ２１）によって撮像し，その撮像画像に基づいて光切断法による形状検出を行うことによってタイヤ１の表面形状を検出する装置である。タイヤ１がその回転軸１ａの周りに回転することにより，タイヤ１の表面はライン光やカメラに対して移動する。
また，形状測定装置Ｗが備える光切断線抽出装置Ｘは，移動するタイヤ１の表面に形成される光切断線の像を含む二次元画像を撮像する撮像素子から，その撮像画像における各画素の輝度データを入力し，入力した輝度データに基づいて光切断線の像を抽出する（光切断線の像の座標を検出する）光切断線抽出処理を実行する装置である。
図１に示すように，形状測定装置Ｗは，タイヤ回転機２，センサユニット３，ユニット駆動装置４，エンコーダ５，光切断線抽出装置Ｘ及びホストコンピュータ７等を備えている。
前記タイヤ回転機２は，形状測定の対象であるタイヤ１をその回転軸１ｇを中心に回転させるモータ等の回転装置である。例えば，前記タイヤ回転機２は，タイヤ１を６０ｒｐｍの回転速度で回転させる。これにより，形状測定装置Ｗは，タイヤ１を１回転させる１秒の間に，後述するセンサユニット３によって，タイヤ１のトレッド面及びサイドウォール面の全周範囲の表面形状を検出する。
前記センサユニット３は，回転するタイヤ１の表面にライン光を照射する光源１０及びタイヤ１の表面上の光切断線Ｌｓの像（ライン光の像）を撮像するカメラ２０などが組み込まれたユニットである。本実施形態では，タイヤ１の２つのサイドウォール面それぞれの形状測定に用いられる２つのセンサユニット３ａ，３ｃと，タイヤ１のトレッド面の形状測定に用いられる１つのセンサユニット３ｂとを併せて３つのセンサユニット３を備えている。

前記ユニット駆動装置４は，センサユニット３それぞれをサーボモータ等の駆動装置を駆動源として移動可能に支持し，タイヤ１に対する各センサユニット３の位置を位置決めする装置である。前記ユニット駆動装置４は，所定の操作部に対する操作に応じて，又は外部装置からの制御指令に応じて，タイヤ１が前記タイヤ回転機２に対して着脱される前に，各センサユニット３をタイヤ１から離間した所定の退避位置に位置決めし，新たなタイヤ１が前記タイヤ回転機２に装着された後，各センサユニット３をタイヤ１に近接した所定の検査位置に位置決めする。
前記エンコーダ５は，前記タイヤ回転機２の回転軸に設けられ，その回転軸の回転角度，即ち，タイヤ１の回転の角度が所定の単位角度ずつ変化したことを検出してその検出信号（パルス信号）を後述するリセット信号ＲＥＳＥＴとして出力するセンサ（前記角度変化検出手段の一例）であり，その検出信号（リセット信号ＲＥＳＥＴ）は，前記センサユニット３が備えるカメラの撮像タイミングの制御及び光切断線抽出装置Ｘからホストコンピュータ７へのデータ転送タイミングの制御に用いられる。なお，エンコーダ５は，タイヤ１の表面の一定単位の移動を検出してその検出信号を出力する前記移動検出手段の一例である。

また，前記センサユニット３は，図２に示すように，ライン光（スリット光）を出力する投光装置１０と，カメラ２０とを備えている。なお，図２には，測定対象面がタイヤ１のサイドウォール面である場合の例を示している。
図２に示すように，カメラ２０の撮像画像の座標系におけるＸ軸方向（水平ライン方向）と回転によるタイヤ１表面の移動方向Ｒとが平行となり，撮像画像の座標系におけるＹ軸方向とタイヤ１表面におけるその移動方向に直交する方向とが平行となるように投光装置１０及びカメラ２０が配置されている。
また，投光装置１０は，タイヤ１表面に形成される光切断線Ｌｓの像が，撮像画像の座標系におけるＹ軸方向に伸びて形成されるようその出力光（ライン光）の向きが設定されている。以上のことは，測定対象面がタイヤ１のサイドウォール面である場合もトレッド面である場合も同様である。
即ち，タイヤ１のサイドウォール面の測定においては，タイヤ１の半径方向（タイヤ１の回転軸１ｇに対する法線の方向）及びタイヤ１の回転軸１ｇの方向の両方に直交する方向が座標系のＸ軸方向と平行であり，タイヤ１の半径方向が座標系のＹ軸方向と平行であり，また，光切断線Ｌｓがタイヤ１の半径方向に伸びて形成される。
また，タイヤ１のトレッド面の測定においては，タイヤ１の回転軸１ｇの方向が座標系のＹ軸方向と平行であり，タイヤ１の外周円の接線方向が座標系のＸ軸方向と平行であり，また，光切断線Ｌｓがタイヤ１の回転軸１ｇの方向に伸びて形成される。

次に，図３に示すブロック図を参照しつつ，光切断線抽出装置Ｘ及びこれと信号授受を行う機器の関係について説明する。
図３に示すように，光切断線抽出装置Ｘは，画像処理回路６１，ＳＤＲＡＭ６２及びパラレルＩ／Ｏインターフェース６３（図３においてＰＩＯ Ｉ／Ｆと記す）を備えている。
画像処理回路６１は，プログラマブルなＬＳＩであるＦＰＧＡ(Field Programmable Gate Array)やＡＳＩＣ(Application Specific Integrated Circuit)等によって実現される回路であり，主として光切断線抽出処理を実行する回路である。
ＳＤＲＡＭ６２は，画像処理回路６１の処理結果である光切断線のデータを一時記憶する高速メモリである。なお，本メモリは，ＳＲＡＭ等の他の高速メモリを採用することも考えられる。
パラレルＩ／Ｏインターフェース６３は，ＳＤＲＡＭ６２に１フレーム分の撮像画像についての光切断線のデータが蓄積（記録）されるごとに，その光切断線のデータをパラレル転送によってホストコンピュータ７に対して高速転送する回路である。なお，ホストコンピュータ７は，光切断線抽出装置Ｘ側のパラレルＩ／Ｏインターフェース６３との間でデータ伝送を行うパラレルＩ／Ｏインターフェース７１を備え，これを通じて光切断線のデータをその主メモリ内に取り込む。
そして，ホストコンピュータ７は，パラレルＩ／Ｏインターフェース７１を通じて取得した光切断線のデータに基づいて，光切断法による形状測定処理を実行する。例えば，ホストコンピュータ７は，取得した光切断線のデータに基づいて，タイヤ１表面の回転方向における形状（高さ分布）を求め，その形状を不図示の表示装置に表示させたり，その形状が予め定められた合格条件（或いは不合格条件）を満たすか否かを判別することによってタイヤ形状の欠陥有無を判別したりする処理を実行する。
なお，ホストコンピュータ７は，取得した光切断線のデータにおいて，輝度データの輝度レベルが所定のレベルに満たないものについては，光切断線が存在しない領域のデータとして処理する。

また，前記カメラ２０は，不図示の対物レンズと，その対物レンズによる結像画像を撮像する撮像素子であるＣＭＯＳセンサ２１と，そのＣＭＯＳセンサ２１から出力される撮像データを表すアナログ信号をデジタル信号に変換するＡ／Ｄコンバータ２２（図３においてＡＤＣと記す）とを備えている。
ＣＭＯＳセンサ２１は，高周波数（例えば，４０００［Ｈｚ］以上）のクロック信号ＣＬＫに同期して，１フレーム分の撮像画像について，その撮像画像における水平１ライン分（Ｘ軸方向１ライン分）の画素群がさらに複数に区分された画素群からなる前記画素ブロックごとに，その輝度データを並行して出力（パラレル出力）する。その画素ブロックごとの輝度データＤｂｋは，Ａ／Ｄコンバータ２２を通じて光切断線抽出装置Ｘにおける画像処理回路６１に伝送される。その際，ＣＭＯＳセンサ２１は，輝度データＤｂｋを出力する際，その輝度データＤｂｋが，１フレーム分の画像における何番目の画素ブロックのデータであるかを表すブロック番号データＢＮも同時に（輝度データＤｂｋの出力と並行して）出力する。このブロック番号データＢＮは，１フレーム分の画像における各画素ブロックの位置を表す情報であり，これも光切断線抽出装置Ｘにおける画像処理回路６１に伝送される。
なお，クロック信号ＣＬＫは，光切断線抽出装置Ｘの内部或いは外部に設けられた所定の発振回路３０から供給される。
また，ＣＭＯＳセンサ２１は，エンコーダ５の検出信号（前記リセット信号ＲＥＳＥＴ）に同期して，１フレーム分の画像の撮像を行う。例えば，ＣＭＯＳセンサ２１は，６０ｒｐｍの速度で回転するタイヤ１が０．０９°（＝３６０°／４０００）回転したことがエンコーダ５によって検出されるごとに１フレーム分の画像の撮像を実行する。１秒間に４０００フレームの撮像レートでの撮像が行われる。
本実施形態においては，ＣＭＯＳセンサ２１は，３２０×２５６の解像度の撮像画像について，水平１ライン分の２５６画素を１６のブロックに区分したときの画素ブロック（１６個の画素群）ごとに，その輝度データ（１６個の輝度データＤ００〜Ｄ０ｆ）を４０［ＭＨｚ］のクロック信号ＣＬＫに同期してパラレル出力するものとする。なお，４０［ＭＨｚ］というクロック信号ＣＬＫの周波数は，１秒間に４０００フレームという撮像レートに対応可能な理論上の必要周波数２０．５［ＭＨｚ］に対して十分に余裕のある周波数である。また，撮像画像の解像度が２５６×２５６であれば，クロック信号ＣＬＫの周波数は２０［ＭＨｚ］程度でも十分である。
さらに，ＣＭＯＳセンサ２１は，撮像画像における水平１ライン分（Ｘ軸方向１ライン分）の画素群の輝度データを出力するごとに，即ち，水平１ライン分の画素群における最後の画素ブロックの輝度データＤｂｋを出力するごとに，ライン完結信号ＥＮＤ−ＬＩＮＥを出力する。クロック信号ＣＬＫ及びライン完結信号ＥＮＤ−ＬＩＮＥも，光切断線抽出装置Ｘにおける画像処理回路６１に入力される。
なお，ＣＭＯＳセンサ２１に代わる撮像素子として，ＣＣＤ等を採用することも考えられる。
また，前記エンコーダ５によるタイヤ１の回転角度変化の検出信号は，前記リセット信号ＲＥＳＥＴとして，光切断線抽出装置Ｘにおける画像処理回路６１及びパラレルＩ／Ｏインターフェース６３に入力される。

図５は，ＣＭＯＳセンサ２１によるタイヤ１の撮像画像（図５における下側の図）と光切断線抽出装置Ｘによる検出データ（Ｘｐ，Ｙｉ，Ｋｐ）（図５における上側の図）との対応関係を模式的に表した図である。なお，図５（ｂ）において，便宜上，撮像画像における光切断線Ｌｓの像が黒色，その背景が白色で表されているが，実際の撮像画像は，光切断線Ｌｓの像の部分の輝度が高く，その背景の領域の輝度が低い画像である。
画像処理回路６１は，前記画素ブロックの輝度データＤｂｋを順次入力し，その入力データが水平１ライン分のデータとなるごとに，一定の遅延時間の後に，その水平１ライン分の画素の輝度データのうち最も輝度の高い輝度データ（ライン内最高輝度データＫｐ）と，そのライン内最高輝度データＫｐに対応する画素の位置のＸ座標（Ｘｐ）及びＹ座標（Ｙｉ）を特定できる座標情報とを光切断線の抽出データとしてＳＤＲＡＭ６２に記録する。但し，本実施形態においては，Ｙ座標（Ｙｉ）は，ライン内最高輝度データＫｐのデータ列における各データＫｐの並び順によって特定され，Ｙ座標（Ｙｉ）それぞれを表す個別のデータは直接的にはＳＤＲＡＭ６２に記録されない。

次に，図４に示すブロック図を参照しつつ，画像処理回路６１の構成及び処理について説明する。
画像処理回路６１は，簡易なデータ処理及びその処理結果をレジスタへ記録する処理を行う回路（以下，単工程回路という）が複数段に連ねられ，その単工程回路それぞれが，発振回路３０から出力されるクロック信号ＣＬＫに同期して（パルス信号が入力されるごとに）それぞれが担当する処理を並行して実行する回路である。ここで，１段目の単工程回路は，クロック信号ＣＬＫに同期してＣＭＯＳセンサ２１から前記画素ブロックの輝度データＤｂｋを入力し，その入力データを予め定められたレジスタ（例えば，１つ後段の単工程回路が備えるレジスタ）に記録する処理を実行し，２段目以降の単工程回路は，それぞれ１つ前の段の単工程回路によりレジスタに記録されたデータに基づくデータ処理及びその処理結果をレジスタ（例えば，１つ後段の単工程回路が備えるレジスタ）に記録する処理を実行する。

より具体的には，１段目の単工程回路６１０は，ＣＭＯＳセンサ２１から前記画素ブロックごとにその輝度データＤｂｋ（Ｄ００〜Ｄ０ｆ）と前記ブロック番号データＢＮとを並行して入力し，入力した画素ブロックの輝度データＤｂｋ及びブロック番号データＢＮを所定の入力バッファに記録する処理を，クロック信号ＣＬＫに同期して実行する回路である（前記情報入力手段，前記情報入力回路の一例）。ここで，ブロック番号データＢＮは，入力データに対応する画素ブロックの撮像画像における位置（座標）を表す情報であり，また，入力した輝度データＤ００〜Ｄ０ｆの記憶位置（レジスタのアドレス）が，画素ブロック内での各画素の位置（順番）に対応するので，１段目の単工程回路６１０は，入力した画素ブロックの輝度データＤｂｋとともに，その画素ブロックの画素の座標情報もレジスタに記録する回路となっている。
また，１段目の単工程回路６１０は，エンコーダ５の角度変化検出信号である前記リセット信号ＲＳＥＴに同期して，既に前記入力バッファに記録した輝度データＤ００〜Ｄ０ｆを初期化（最低輝度値０に更新）する。
なお，前述したように，輝度データＤｂｋは，ＣＭＯＳセンサ２１の撮像画像における水平１ライン分の画素群がさらに複数に区分された画素群からなる画素ブロックの輝度データである。図４に示す例は，１６画素からなる画素ブロックの輝度データ（１６個の輝度データＤ００〜Ｄ０ｆ）が並行入力される例である。また，１段目の単工程回路６１０におけるリセット信号ＲＥＳＥＴに応じた輝度データの初期化は必ずしも必要ではない。

２段目〜５段目の単工程回路６１１ａ〜６１１ｄは，データ入力用の１段目の単工程回路６１０の後段側に複数段（ここでは，４段）に連ねて設けられ，それぞれ１つ前段の単工程回路により記録された全ての輝度データを２個ごとに比較し，輝度が高い方の輝度データ及びその画素の座標情報を予め定められたレジスタ（ここでは，１つ後段の単工程回路が備えるレジスタ）に記録する処理を，クロック信号ＣＬＫに同期して実行する複数（ここでは４つ）のデータ比較回路である（前記第１の輝度比較手段，前記第１の輝度比較回路の一例）。
即ち，２段目の単工程回路６１１ａは，クロック信号ＣＬＫに同期して，１段目の単工程回路６１０により記録された全ての輝度データＤ００〜Ｄ０ｆを２個ごとに比較し，輝度が高い方の輝度データＤ１０〜Ｄ１７と，その輝度データＤ１０〜Ｄ１７に対応する画素の位置（座標）を表す座標情報ＢＮ，Ｃ１０〜Ｃ１７とを１つ後段の単工程回路が備えるレジスタに記録する。ここで，座標情報には前記ブロック番号データＢＮと，２個の画素のうち輝度が高いと判別された一方の画素の画素ブロック内での位置（順番）を表すブロック内画素番号データＣ１０〜Ｃ１７とが含まれる。
また，３段目の単工程回路６１１ｂは，クロック信号ＣＬＫに同期して，２段目の単工程回路６１１ａにより記録された全ての輝度データＤ１０〜Ｄ０７を２個ごとに比較し，輝度が高い方の輝度データＤ２０〜Ｄ２３と，その輝度データＤ２０〜Ｄ２３に対応する画素の位置（座標）を表す座標情報ＢＮ，Ｃ２０〜Ｃ２３とを１つ後段の単工程回路が備えるレジスタに記録する。ここで，座標情報には前記ブロック番号データＢＮと，２個の画素のうち輝度が高いと判別された一方の画素の画素ブロック内での位置（順番）を表すブロック内画素番号データＣ２０〜Ｃ２３とが含まれる。
以下，４段目の単工程回路６１１ｃ及び５段目の単工程回路６１１ｄも，それぞれ３段目の単工程回路６１１ｂと同様の処理をクロック信号ＣＬＫに同期して実行する。
これにより，２段目〜５段目の単工程回路６１１ａ〜６１１ｄの中で最終段の単工程回路６１１ｄは，１つの前記画素ブロックの輝度データＤ００〜Ｄ０ｆのうち輝度が最高の輝度データＤ４０及びその座標情報ＢＮ，Ｃ４０をレジスタ（ここでは，６段目の単工程回路６１２ａが備えるレジスタ）に記録する回路となる。
即ち，前記画素ブロックが２^N個（但し，Ｎは２以上の整数）の画素から構成される場合，画像処理回路６１は，２段目〜５段目の単工程回路６１１ａ〜６１１ｄのそれぞれに相当する単工程回路がＮ段に連ねられた回路を備えるものである。
なお，１段目の単工程回路６１０は，前記画素ブロックの輝度データＤ００〜Ｄ０ｆを単に入力する軽い処理（演算を伴わない処理）を行うだけであるので，クロック信号ＣＬＫの１周期分の期間内に，１段目の単工程回路６１０の処理と，２段目の単工程回路６１１ａの処理との両方が行われるよう構成してもよい。

６段目の単工程回路６１２ａ及び７段目の単工程回路６１２ｂからなる６・７段目単工程回路６１２は，画素ブロックの輝度データＤ００〜Ｄ０ｆのうち輝度が最高のデータを保持する５段目の単工程回路６１１ｄ（最終段の前記第１の輝度比較手段に相当）により記録された輝度データＤ４０と，当該６段目の単工程回路６１２がレジスタへ前回記録した処理結果である輝度データＤ５０’とを比較し，輝度が高い方の輝度データＤ５０及びその画素の座標情報ＡＤＤＲを所定のレジスタ（７段目の単工程回路６１２ｂが備えるレジスタ及び出力レジスタ６１ｙ）に記録する処理を，クロック信号ＣＬＫに同期して実行する回路である（前記第２の輝度比較手段，前記第２の輝度比較回路の一例）。
より具体的には，６段目の単工程回路６１２ａは，クロック信号ＣＬＫに同期して，５段目の単工程回路６１１ｄにより記録された輝度データＤ４０と，当該６段目の単工程回路６１２ａが７段目の単工程回路６１２ｂのレジスタに前回記録した処理結果である輝度データＤ５０’とを比較し，輝度が高い方の輝度データＤ５０及びその画素の座標情報ＡＤＤＲを，７段目の単工程回路６１２ｂが備えるレジスタに記録する。ここで，座標情報ＡＤＤＲは，前記ブロック番号データＢＮと前記ブロック内画素番号データＣ４０とを組み合わせた情報である。なお，６段目の単工程回路６１２ａは，５段目の単工程回路６１１ｄにより記録された輝度データＤ４０の方が輝度が高い場合には，５段目の単工程回路６１１ｄにより記録された前記ブロック番号データＢＮ及び前記ブロック内画素番号データＣ４０を組み合わせた座標情報ＡＤＤＲをレジスタに記録し，そうでない場合は，既に７段目の単工程回路６１２ｂのレジスタに記録されている座標情報ＡＤＤＲを同じ内容のまま維持させる（同じ内容を上書きすることを含む）。

また，７段目の単工程回路６１２ｂは，クロック信号ＣＬＫに同期して，６段目の単工程回路６１２ａにより記録された輝度データ５０及びその画素の座標情報ＡＤＤＲを，予め定められたデータフォーマットに整形した状態（例えば，無効データを付加してデータ長を予め定められたデータ長に変換した状態）で前記出力レジスタ６１ｙに記録する回路である。
さらに，７段目の単工程回路６１２ｂは，後述する水平同期信号Ｈｓｙｎｃに同期して，当該７段目の単工程回路６１２ｂが備えるレジスタに既に記録された輝度データＤ５０及びその画素の座標情報ＡＤＤＲ（６・７段目単工程回路６１２が記録した情報）を初期化（最低輝度値０に更新）する（前記輝度初期化手段，前記輝度初期化回路の一例）。
また，第２段目〜第７段目の単工程回路６１０，６１１ａ〜６１１ｄ，６１２ａ，６１２ｂは，エンコーダ５の角度変化検出信号である前記リセット信号ＲＳＥＴに同期して，既にレジスタに記録した輝度データＤ１０〜Ｄ１７，Ｄ２０〜Ｄ２３，Ｄ３０，Ｄ３１，Ｄ４０，Ｄ５０を初期化（最低輝度値０に更新）する。
なお，第２段目〜第７段目の単工程回路６１０，６１１ａ〜６１１ｄ，６１２ａ，６１２ｂが，前記輝度初期化手段及び前記輝度初期化回路の一例である。
以上に示した第１段目〜第７段目の単工程回路６１０，６１１ａ〜６１１ｄ，６１２ａ，６１２ｂの処理により，初期状態（データの初期化済み状態）となった後に入力された画素ブロック全てについて，輝度が最高の画素の輝度データＤ５０及びその画素の座標情報ＡＤＲＥＳＳが出力レジスタ６１ｙに記録されることになる。

ところで，図４に示す回路の例では，第１段目の単工程回路６１０により，撮像画像における水平１ライン分の画素群のうちの最後の画素ブロックの輝度データＤ００〜Ｄ０ｆが画像処理回路６１に入力された時点，即ち，前記ライン完結信号ＥＮＤ−ＬＩＮが入力された時点から，その水平１ライン分の画素群全ての中で輝度が最高の画素の輝度データＤmax及びその画素の座標情報Ａmaxの出力レジスタ６１ｙへの記録処理（第６段目の単工程回路６１４による処理）が開始されるまでに，クロック信号ＣＬＫにおいて６クロック分のステップ（時間）を要する。従って，ライン完結信号ＥＮＤ−ＬＩＮを，クロック信号ＣＬＫにおける６クロック分だけ遅延（シフト）させた信号は，６・７段目単工程回路６１２によって撮像画像における水平１ライン分の画素群それぞれの中で輝度が最高の画素の輝度データが出力レジスタ６１ｙに記録された（記録が完了した）タイミングを表す信号，即ち，出力レジスタ６１ｙの記録データを基準としたときの水平同期信号Ｈｓｙｎｃとなる。
そして，画像処理回路６１は，ライン完結信号ＥＮＤ−ＬＩＮを，クロック信号ＣＬＫにおける６クロック分だけ遅延（シフト）させることによってその水平同期信号Ｈｓｙｎｃを生成する遅延回路６１４を備えている（前記水平同期信号生成手段，前記水平同期信号生成回路の一例）。
なお，前述したように，クロック信号ＣＬＫの１周期分の周期内に１段目の単工程回路６１０及び２段目の単工程回路６１１ａの両方の処理が行われる場合には，遅延回路６１４は，ライン完結信号ＥＮＤ−ＬＩＮをクロック信号ＣＬＫにおける５クロック分だけ遅延（シフト）させればよい。

前述したように，第１段目〜第７段目の単工程回路６１０，６１１ａ〜６１１ｄ，６１２ａ，６１２ｂの処理により，初期状態（データの初期化済み状態）となった後に入力された画素ブロック全てについて，輝度が最高の画素の輝度データＤ５０及びその画素の座標情報ＡＤＲＥＳＳが出力レジスタ６１ｙに記録されることになる。
また，７段目の単工程回路６１２ｂにより，水平同期信号Ｈｓｙｎｃに同期して，当該７段目の単工程回路６１２ｂが備えるレジスタに既に記録された輝度データＤ５０及びその画素の座標情報ＡＤＤＲが初期化（最低輝度値０に更新）されるため，出力レジスタ６１ｙには，水平同期信号Ｈｓｙｎｃが発生した時点において，水平１ライン分の画素群の中で輝度が最高の画素の輝度データ及びその画素の座標情報が記録されている（記憶している）状態となる。

そして，画像処理回路６１は，出力レジスタ６１ｙに記録されたデータを前記ＳＤＲＡＭ６２に書き込む処理を，水平同期信号Ｈｓｙｎｃに同期して実行する第８段目の単工程回路であるゲート回路６１３を備えている。
このゲート回路６１３は，出力レジスタ６１ｙに記録された輝度データＤ５０及びその画素の座標情報ＡＤＤＲを，ＳＤＲＡＭ６２（前記所定の光切断線情報記憶手段の一例）の記憶領域に対し，前記水平同期信号Ｈｓｙｎｃに同期して順次記憶位置を変更しつつ書き込む（即ち，順次追記的に書き込む）処理を実行する（前記情報記録手段，前記情報記録回路の一例）。
以上に示した画像処理回路６１の処理により，エンコーダ５の角度変化検出信号であるリセット信号ＲＥＳＥＴが発生してから，次のリセット信号ＲＥＳＥＴが発生するまでの間に，１フレーム分の撮像画像についての光切断線のデータが蓄積（記録）されることになる。ここで，光切断線のデータとは，水平１ラインごとに（Ｙ座標方向の各位置Ｙｉそれぞれについて）輝度が最高の画素の輝度値Ｋｐを表すデータＤ５０と，その画素の座標Ｘｐを表す座標情報ＡＤＤＲとを含むデータである。
そして，前記パラレルＩ／Ｏインターフェース６３は，エンコーダ５の角度変化検出信号であるリセット信号ＲＥＳＥＴに同期して，即ち，ＳＤＲＡＭ６２に１フレーム分の撮像画像についての光切断線のデータが蓄積（記録）されるごとに，ゲート回路６１３によってＳＤＲＡＭ６２に書き込まれたデータ（光切断線のデータ）を，パラレル転送によって外部のホストコンピュータ７に対して高速転送する（前記情報伝送手段，前記情報伝送回路の一例）。

以上に示した光切断線抽出装置Ｘは，１フレーム分の撮像画像の情報（輝度情報）が全て得られた後に，その情報に基づく光切断線抽出処理を実行するのではなく，高周波数のクロック信号ＣＬＫに同期して，撮像画像の一部である前記画素ブロックごとに，その輝度データＤｂｋをパラレル入力し，さらに，その輝度データＤｂｋの中から最高輝度のデータを抽出する処理を，前記単工程回路それぞれにより，演算負荷の小さな処理に分けてそれらの処理を複数段階に連ねて実行し，それによって１フレーム分の撮像画像から抽出した光切断線のデータ（水平１ラインごとの最高輝度の輝度データ及びその座標）をＳＤＲＡＭ６２に記録する。
これにより，光切断線抽出装置Ｘは，ＣＭＯＳセンサ２１による１フレーム分の撮像完了タイミングに対して若干の遅延が生じるものの，光切断線抽出処理をＣＭＯＳセンサ２１の撮像レートに対してリアルタイムで実行することができる。しかも，クロック信号ＣＬＫに同期して実行すべき処理（単工程回路それぞれの処理）の演算負荷を小さく抑えることができるので，本発明に係る光切断線抽出装置は，ＡＳＩＣやＦＰＧＡ等の実用的な素子（回路）を用いて実現できる。
また，光切断線抽出装置Ｘは，比較的少数の画素群（画素ブロック）ごとにその輝度データを入力し，２個ずつのデータ比較によって輝度の高い方のデータのみを順次残す（レジスタに記録する）ので，比較的小さな容量のメモリ（レジスタ）を備えるだけで済み，シンプルな装置（回路）構成によって実現できる。
また，光切断線抽出装置Ｘは，撮像画像の解像度が高いために時間当たりに入力される輝度データの数が多い場合でも，１フレーム分の撮像完了タイミングに対する遅延が生じるものの，光切断線抽出処理を連続的な撮像に対してリアルタイムで実行することができる。

また，ＳＤＲＡＭ６２には，ＣＭＯＳセンサ２１の撮像レート（例えば，１／４０００［秒］）にほぼ同期して光切断線のデータが記録され，それがホストコンピュータ７に転送される。そして，ホストコンピュータ７として実用的なコンピュータ（パーソナルコンピュータ等）を採用した場合，そのホストコンピュータ７が，パラレルＩ／Ｏインターフェース７１を通じて光切断線のデータを取得し，そのデータに基づいてタイヤ表面の回転方向における形状（高さ分布）測定やその測定データに基づくタイヤ１の合否判定を行うのに要する時間は，１／４０００［秒］程度もあれば十分である。
従って，光切断線抽出装置Ｘを用いれば，タイヤの形状欠陥検査の工程において，高速化されたタイヤ１表面の撮像工程（例えば１秒）に対し，リアルタイムで形状結果の有無の判別結果を得ることができる。

以上に示した光切断線抽出装置Ｘは，ライン完結信号ＥＮＤ−ＬＩＮＥをＣＭＯＳセンサ２１から取得し，そのライン完結信号ＥＮＤ−ＬＩＮＥに基づいて，前記水平同期信号Ｈｓｙｎｃを生成する例を示したが，他の方法によって水平同期信号Ｈｓｙｎｃを生成することも考えられる。
例えば，画像処理回路６１に，リセット信号ＲＳＥＴが入力されてからのクロック信号ＣＬＫの入力数をカウントし，そのカウント数が予め定められた数となったときに前記水平同期信号Ｈｓｙｎｃを発生させるカウンタ回路を設けること等も考えられる。
同様に，画像処理回路６１に，前記ブロック番号データＢＮを生成する回路を設けることも考えられる。そのような回路としては，例えば，リセット信号ＲＳＥＴが入力されるごとにブロック番号データＢＮを初期化し，その後，クロック信号ＣＬＫの入力数をカウントしてそのカウント数が予め定められた数となるごとに，前記ブロック番号データＢＮの値をカウントアップすることによって前記ブロック番号データＢＮを生成する回路等が考えられる。
また，図４に示した画像処理回路６１において，ゲート回路６１３を，７段目の単工程回路６１２ｂが備えるレジスタに記録されたデータをＳＤＲＡＭ６２に書き込む回路とし，前記出力レジスタ６１ｙ及びその出力レジスタ６１ｙへの記録処理を省略した構成も考えられる。但しその場合，前記遅延回路６１４によるライン完結信号ＥＮＤ−ＬＩＮＥの遅延クロック数は５クロックとなる。

また，前述した実施形態では，回転するタイヤ１を被測定物とし，その回転によって移動するタイヤ表面に形成された光切断線を抽出する光切断線抽出装置Ｘを示したが，同様の機器構成により，他の移動する被測定物の表面の形状を測定することも可能である。
例えば，前記センサユニット３を，直線方向に移動する被測定物の測定対象面に対向させて配置し，前記光切断線抽出装置Ｘが前述した実施形態における処理と同様の処理を行えば，その被測定物の表面に形成された光切断線の抽出処理を高速で実行することができる。
また，実施形態に示したように，センサユニット３が固定された状態で，タイヤ１等の被測定物の表面を移動させることによって被測定物の表面を走査する装置構成の他，例えば，鉄道軌道周辺の構造物等（トンネル等）が被測定物である場合のように，被測定物が固定された状態で，センサユニット３を被測定物の表面に沿って移動（直線移動や回転移動）させることによって被測定物の表面を走査する装置構成も考えられる。

本発明は，光切断線抽出装置への利用が可能である。

本発明の実施形態に係る光切断線抽出装置Ｘを備えた形状測定装置Ｗの概略構成を表す図。 形状測定装置Ｗが備えるセンサユニットにおける光源及びカメラの三次元配置を模式的に表した図。 光切断線抽出装置Ｘ及びこれと信号授受を行う機器の概略構成を表すブロック図。 光切断線抽出装置Ｘが備える画像処理回路の概略ブロック図。 撮像画像と光切断線抽出装置Ｘによる検出データとの対応関係を模式的に表した図。

符号の説明

Ｗ ：形状測定装置
１ ：タイヤ
２ ：タイヤ回転機
３ ：センサユニット
４ ：ユニット駆動装置
５ ：エンコーダ
６ ：画像処理装置
１０：投光装置
１１，１２，１３：ライン光源
２０：カメラ
２１：撮像素子
２２：カメラレンズ
Ｌｓ１，Ｌｓ２，Ｌｓ３：光切断線

Claims (8)

1. 相対的に移動する被測定物の表面に形成される光切断線の像を含む二次元画像を，所定の撮像レートで撮像する撮像素子から，その撮像画像における各画素の輝度情報を入力し，入力した輝度情報に基づいて前記光切断線の像を抽出する光切断線抽出装置であって，
   前記撮像素子からその撮像画像における水平１ライン分の画素群がさらに複数に区分された画素群からなる画素ブロックごとにその輝度情報を並行して入力し，入力した前記画素ブロックの輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記撮像レートよりも高い周波数のクロック信号に同期して実行する情報入力手段と，
   前記情報入力手段の後段側に複数段に連ねて設けられ，それぞれ１つ前段において記録された全ての輝度情報を２個ごとに比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する複数の第１の輝度比較手段と，
   前記画素ブロックの輝度情報のうち輝度が最高の情報を所定の記憶手段に記録する最終段の前記第１の輝度比較手段により記録された輝度情報と前回記録した処理結果である輝度情報とを比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する第２の輝度比較手段と，
   前記水平１ラインにおける最後の画素ブロックの輝度情報が前記撮像素子から出力されたときに当該輝度情報と共に出力されたライン完結信号を，前記第１の輝度比較手段及び第２の輝度比較手段の段数に基づいて前記クロック信号における所定クロック分だけ遅延させることによって，前記第２の輝度比較手段において前記撮像画像における水平１ライン分の画素群それぞれの中で輝度が最高の画素の輝度情報が記録されたタイミングを表す水平同期信号を生成する水平同期信号生成手段と，
   前記第２の輝度比較手段により記録された輝度情報及びその画素の座標情報を，所定の光切断線情報記憶手段に対し前記水平同期信号に同期して順次追記的に書き込む情報記録手段と，
   前記第２の輝度比較手段により記録された輝度情報を前記水平同期信号に同期して初期化する輝度初期化手段と，
   を具備してなることを特徴とする光切断線抽出装置。
2. 一定単位の前記移動を検出してその検出信号を出力する移動検出手段の検出信号に同期して，前記情報記録手段により前記所定の光切断線情報記憶手段に書き込まれた情報を外部へ伝送する情報伝送手段を具備してなる請求項１に記載の光切断線抽出装置。
3. 前記撮像素子がＣＭＯＳセンサである請求項１又は２のいずれかに記載の光切断線抽出装置。
4. 前記被測定物が回転するタイヤである請求項１〜３のいずれかに記載の光切断線抽出装置。
5. 相対的に移動する被測定物の表面に形成される光切断線の像を含む二次元画像を所定の撮像レートで撮像する撮像素子から，その撮像画像における各画素の輝度情報を入力し，入力した輝度情報に基づいて前記光切断線の像を抽出する処理を実行する光切断線抽出方法であって，
   所定の情報入力回路により，前記撮像素子からその撮像画像における水平１ライン分の画素群がさらに複数に区分された画素群からなる画素ブロックごとにその輝度情報を並行して入力し，入力した前記画素ブロックの輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記撮像レートよりも高い周波数のクロック信号に同期して実行する輝度情報入力手順と，
   前記情報入力回路の後段側に複数段に連ねて設けられた第１の比較回路それぞれにより，１つ前段の回路により記録された全ての輝度情報を２個ごとに比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する第１の輝度比較手順と，
   前記画素ブロックの輝度情報のうち輝度が最高の情報を記録する最終段の前記第１の輝度比較回路の後段側に設けられた第２の輝度比較回路により，最終段の前記第１の輝度比較回路により記録された輝度情報と当該第２の輝度比較回路により前回記録した処理結果である輝度情報とを比較して輝度が高い方の輝度情報及びその画素の座標情報を所定の記憶手段に記録する処理を，前記クロック信号に同期して実行する第２の輝度比較手順と，
   前記水平１ラインにおける最後の画素ブロックの輝度情報が前記撮像素子から出力されたときに当該輝度情報と共に出力されたライン完結信号を，前記第１の輝度比較回路及び第２の輝度比較回路の段数に基づいて前記クロック信号における所定クロック分だけ遅延させることによって，前記第２の輝度比較回路において前記撮像画像における水平１ライン分の画素群それぞれの中で輝度が最高の画素の輝度情報が記録されたタイミングを表す水平同期信号を生成する水平同期信号生成手順と，
   所定の情報記録回路により，前記第２の輝度比較回路により記録された輝度情報及びその画素の座標情報を，所定の光切断線情報記憶手段に対し前記水平同期信号に同期して順次追記的に書き込む情報記録手順と，
   所定の輝度初期化回路により，前記第２の輝度比較回路により記録された輝度情報を前記水平同期信号に同期して初期化する輝度初期化手順と，
   を実行してなることを特徴とする光切断線抽出方法。
6. 一定単位の前記移動を検出してその検出信号を出力する移動検出手段の検出信号に同期して，前記情報記録回路により前記所定の光切断線情報記憶手段に書き込まれた情報を所定の情報伝送回路により外部へ伝送する情報伝送手順をさらに実行してなる請求項５に記載の光切断線抽出方法。
7. 前記撮像素子がＣＭＯＳセンサである請求項５又は６のいずれかに記載の光切断線抽出方法。
8. 前記被測定物が回転するタイヤである請求項５〜７のいずれかに記載の光切断線抽出方法。