JP4906023B2 - GaN-based semiconductor device - Google Patents

GaN-based semiconductor device Download PDF

Info

Publication number
JP4906023B2
JP4906023B2 JP2001246113A JP2001246113A JP4906023B2 JP 4906023 B2 JP4906023 B2 JP 4906023B2 JP 2001246113 A JP2001246113 A JP 2001246113A JP 2001246113 A JP2001246113 A JP 2001246113A JP 4906023 B2 JP4906023 B2 JP 4906023B2
Authority
JP
Japan
Prior art keywords
layer
gan
undoped
region
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001246113A
Other languages
Japanese (ja)
Other versions
JP2003059946A (en
Inventor
清輝 吉田
崇宏 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2001246113A priority Critical patent/JP4906023B2/en
Publication of JP2003059946A publication Critical patent/JP2003059946A/en
Application granted granted Critical
Publication of JP4906023B2 publication Critical patent/JP4906023B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はGaN系半導体装置に関し、更に詳しくは、GaN系半導体材料から成るHEMT構造であって、従来に比べて動作時のオン抵抗が大幅に低下するので大電流動作が可能なGaN系半導体装置に関する。
【0002】
【従来の技術】
GaN,InGaN,AlGaN,AlInGaNなどのGaN系半導体材料は、例えばGaAs系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱度が高く高温動作が優れているので、これらの材料、とくにGaNを用いて電界効果トランジスタ(Field Effect Transistor:FET)や高移動度トランジスタ(High Electorn Mobility Transistor:HEMT)などの電子デバイスの開発研究が進められている。
【0003】
GaN系HEMT構造の1例を図5に示す。このHEMT構造においては、例えばサファイア基板のような半絶縁性基板1の上に、例えばGaNから成るバッファ層2、アンドープGaN層3、および前記アンドープGaN層3に比べれば超かに薄いアンドープAlGaN層4が順次積層して成る層構造が形成されている。
【0004】
そして、アンドープAlGaN層4の上には、ゲート電極G、ソース電極S、およびドレイン電極Dが平面的に配置されている。その場合、ゲート電極Gは、直接、アンドープAlGaN層4の上に形成される。
しかしながら、ソース電極Sとドレイン電極Dは、一般に、アンドープAlGaN層4の表面のうち、これら電極の形成領域に、一旦、例えばn型不純物であるSiが高濃度でドーピングされて成るn−AlGaNのコンタクト層5を形成し、このコンタクト層5の上に配置される。その理由は、これら電極とアンドープAlGaN層4の間を低抵抗化して動作時のオン抵抗を下げて大電流動作を実現させるためである。
【0005】
なお、ソース電極Sとドレイン電極Dを、直接、アンドープAlGaN層4の上に形成する場合もあるが、この場合には、これら電極とアンドープAlGaN層4の間が高抵抗となって大電流動作の実現が困難となるため、上記したように、両者間にコンタクト層5を介装した構造が通例である。
図5で示したHEMT構造の場合、アンドープGaNのバンドギャップエネルギーはアンドープAlGaNのバンドギャップエネルギーよりも小さい。そして、アンドープGaNは単結晶であるが、アンドープAlGaNはAlNとGaNの混晶になっている。そのため、両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に2次元電子ガス層6が形成される。
【0006】
GaN系材料の上記ヘテロ接合界面で形成される2次元電子ガス層における電子ガス濃度は、5×1018〜1×1020/cm3程度であり、この値は、例えばGaAs系材料で形成される2次元電子ガス層の電子ガス濃度が5×1017〜1×1018/cm3程度であることに比べると、1桁以上高濃度になっている。
このHEMT構造いおいて、ソース電極Sとドレイン電極Dを作動すると、アンドープAlGaN層4は電子の供給層として機能してアンドープGaN層3に電子を供給する。供給された電子は2次元電子ガス層6の働きで高速移動してドレイン電極Dへと走行していく。このとき、ゲート電極Gを作動してその直下に所望厚みの空乏層を発生させることにより、このHEMT構造に各種の変調動作を実現させることができる。
【0007】
【発明が解決しようとする課題】
ところで、図5で示したHEMT構造の場合、アンドープAlGaN層4の上に直接ソース電極Sとドレイン電極Dを形成したHEMT構造の場合よりも動作時のオン抵抗は小さくなるとはいえ、これら電極と2次元電子ガス層の間には高抵抗のアンドープAlGaN層4が所定の厚みで介装された状態になっているので、動作時のオン抵抗の低下実現に関しては限界が生じてくる。
【0008】
また、コンタクト層5は、通常、選択成長によって形成されているが、仮にこの選択成長を行うことなく、動作時のオン抵抗が低下するHEMT構造を製造することができれば、その工業的なメリットは大きくなる。
本発明は、図5で示した従来のHEMT構造における上記した問題を解決し、コンタクト層を形成することなく、動作時のオン抵抗の低下を実現することができる新規なHEMT構造を有するGaN系半導体装置の提供を目的とする。
【0009】
【課題を解決するための手段】
本発明者らは、GaN系材料のヘテロ接合界面に形成される2次元電子ガス層の電子ガス濃度は高く、また、例えばアンドープAlGaNとアンドープGaNのヘテロ接合界面の場合、アンドープAlGaNが薄くなればなるほどアンドープGaN内の2次元電子ガス層のしみ出し効果でアンドープ層のキャリアが実効的に増加するため、抵抗が小さくなるという現象に着目した。
【0010】
そして、ソース電極とドレイン電極を形成する領域におけるアンドープAlGaN層を選択的に薄層化すれば、その領域は従来のコンタクト層と同等の機能を発揮することができるのではないかとの着想を抱き、種々の実験を重ねてその着想の正しさを確認し、本発明のGaN系半導体装置を開発するに至った。
すなわち、本発明のGaN系半導体装置は、
全体がGaN系半導体材料で構成され、第1のアンドープ材料から成る下層と前記第1のアンドープ材料よりもバンドギャップエネルギーが大きい第2のアンドープ材料から成る上層との層構造が基板の上に形成され、
前記上層の表面には、ゲート電極、ソース電極、およびドレイン電極が形成されているGaN系半導体装置であって、
前記ソース電極と前記ドレイン電極の形成領域における前記上層の厚みが、他の領域における厚みよりも薄くなっていることを特徴とする。
【0011】
【発明の実施の形態】
本発明のGaN系半導体装置の1例Aを図1に示す。
この装置Aは、半絶縁性基板1の上に、例えばGaNから成るバッファ層2、後述する第1のアンドープ材料から成る下層3、第2のアンドープ材料から成る上層4が順次積層された層構造が形成されている。そして全体の表面は例えばSiO2のような保護膜7で被覆されている。
【0012】
そして、上層4の一部領域4Aは他の領域4Bに比べて薄くなっていて、その薄い領域4Aにソース電極Sとドレイン電極Dのそれぞれが形成され、上記した厚い他の領域4Bにはゲート電極Gが形成されている。
下層3の第1のアンドープ材料および上層4の第2のアンドープ材料はいずれもGaN系半導体材料である。その場合、第2のアンドープ材料と第1のアンドープ材料としては、前者のバンドギャップエネルギー(Eg)の方が後者のそれよりも大きい材料を選択し、両者を組み合わせて用いられる。その結果、下層3と上層4のヘテロ接合界面の直下、すなわち下層3の最上部には2次元電子ガス層6が形成される。
【0013】
下層3の第1のアンドープ材料としては、通常、GaN(Eg=3.40eV)が用いられる。そのとき、上層4の第2のアンドープ材料としては、例えばAlGaN(Eg=4.16eV)、AlInGaN(Eg=3.8eV)、AlGaNAs(Eg=4.5eV)、AlGaNP(Eg=4.2eV)、AlGaInNAsP(Eg=4.0eV)、AlGaNAsPなどを用いることができる。
【0014】
なお、第1のアンドープ材料はGaNに限定されるものではなく、GaN系の各種混晶であってもよいが、その場合、第2のアンドープ材料にはその混晶よりもEgが大きいGaN系半導体材料を用いることが必要である。
ここで、下層3の厚みは格別限定されないが、通常、1000〜4000nm程度に設定される。
【0015】
また、上層4における電極の形成領域4Aの厚みは、当該上層の構成材料とそれに組み合わされている下層3の構成材料との関係や、2次元電子ガス層6における電子ガス濃度の高低や、結晶欠陥などとの関係で適宜決められる。形成領域4Aの厚みをあまり薄くすると、膜欠陥が生じて連続した2次元電子ガス層6の形成が進まず、逆に厚くしすぎると、アンドープ層の抵抗が高くなるなどの不都合が生ずるので、形成領域4Aの厚みは1〜15nm程度に設定することが好ましい。
【0016】
形成領域4Aの厚みが上記した範囲にあると、その直下における2次元電子ガス層6の状態は良好であり、またその電子ガス濃度も高く、電極と下層3との間で充分にコンタクト層としての機能を発揮する。
この装置Aは次のようにして製造することができる。
まず、半絶縁性基板1の上に、ガスソース分子線エピタキシャル成長法(GSMBE)や有機金属気相成長法(MOCVD)などの結晶成長法で、例えばGaNから成るバッファ層2、例えばアンドープGaNから成る下層3,例えばアンドープAlGaNから成る上層4を順次成膜して、図2で示した層構造A0を製造する。
【0017】
ここで、基板1としては、通常、サファイア基板が用いられるが、SiC,GaAs,Si,GaNなどの基板であってもよい。
ついで、層構造A0の表面全体に例えばSiO2を堆積したのち、そこにレジストでパターニングし、更に、反応性イオンビームエッチング法(RIBE)で、ゲート電極を形成すべき領域以外の領域に所望する深さだけドライエッチングを行う。
【0018】
その結果、図3で示したように、所望する厚みの領域4Aとエッチングされない領域4Bが形成されている上層4を有する層構造A1が製造される。
ついで、層構造A1のレジストとSiO2膜を除去したのち、再び全面に例えばSiO2を成膜し、そのSiO2膜に対してレジストでパターニングし、ソース電極とドレイン電極を形成すべき箇所を開口し、そこに例えばスパッタ法で電極材料を被着せしめる。
【0019】
その結果、図4で示したように、上層4の領域4Aにソース電極Sとドレイン電極Dが形成されている層構造A2が製造される。
なお、電極材料としては、例えばTa−Si,Al/Ti,Ti/Auなどを用いることができる。これらはいずれも上層4との間でオーミック接触する。
また、ソース電極とドレイン電極の形成後、層構造A2を例えばN2ガス雰囲気炉で加熱処理することが好ましい。これら電極の上層とのオーミック接触が一層良好になるからである。そのときの熱処理温度は400〜800℃、処理時間は5〜30分間に設定することが好ましい。
【0020】
そして最後に、再び全面に例えばSiO2を成膜したのち、前記と同様にして上層の領域4Bの上にゲート電極を形成することにより、図1で示した装置Aが製造される。
なお、上記した一連の工程において、層構造A1の領域4Aの表面に更にInGaNやGaNなどの薄層を成膜しておくと、図4で示した層構造A2におけるソース電極Sおよびドレイン電極Dと領域4Aとの間のオーミック接触は一層良好となる。
【0021】
【実施例】
図1で示した装置Aを次のようにして製造した。
サファイア基板1の上に、ラジカル化窒素(3×10-6Torr)、金属Ga(5×10-7Torr)、金属Si(5×10-9Torr)を用い、GSMBE法により成長温度640℃で厚み50nmのn−GaNから成るバッファ層2を成膜し、更にその上に、金属Ga(1×10-6Torr)とアンモニア(5×10-5Torr)を用い、成長温度850℃で厚み1000nmのアンドープGaN層3を成膜した。そして、更にその上に、金属Al(1×10-7Torr)、金属Ga(1×10-7Torr)、アンモニア(5×10-6Torr)を用い、成長温度850℃で厚み30nmのアンドープAlGaN層4を成膜して図2の層構造A0を形成した。
【0022】
この層構造A0の全面を、P−CVD法で厚み100nmのSiO2膜で被覆したのち、レジストでパターニングして、ゲート電極を形成すべき領域4B以外に対してはバッファドフッ酸を用いた湿式エッチングを行ってSiO2膜を除去した。そして表出したアンドープAlGaN層4に対してRIBEでドライエッチングを行って図3で示した層構造A1にした。
【0023】
このとき、エッチングの深さを表1で示したように変化させて、領域4Aの厚みが異なる層構造A1を製造した。
ついで、領域4B上のレジストとSiO2膜を除去したのち、再び全面にSiO2膜を成膜し、レジストでパターニングしてソース電極とドレイン電極を形成すべき箇所を開口し、そこにTa−Siをスパッタしたのちリフトオフを行い、ソース電極Sとドレイン電極Dを形成した(図4)。その後、全体を温度1050℃のN2ガス雰囲気炉内で60分間の熱処理を行った。
【0024】
最後に、領域4B上のSiO2膜を開口し、ここにPt/Auを蒸着してゲート電極Gを形成し、図1で示した装置Aにした。
得られた装置につき、電気的特性、すなわちFETのオン抵抗とソース・ドレイン間の電流を測定した。その結果を表1に示した。
なお、比較のために、図2の層構造の上に、Siドープn−AlGaN(Siドーピング濃度1×1019/cm3)から成る厚み50nmのコンタクト層を形成したのちそこにソース電極Sとドレイン電極Dを形成したことを除いては実施例と同様の層構造を有するHEMTを製造した。その特性を従来例として表1に示した。
【0025】
【表1】

Figure 0004906023
【0026】
表1から次のことが明らかである。
(1)実施例装置は、オン抵抗がコンタクト層を積層した従来例に比べて低下しており、またソース・ドレイン間の電流も大幅に大きくなっている。
(2)実施例装置において、領域4Aの厚みが15nmより厚くなると、領域4Aの半導体層の抵抗は高くなり、また1nmより薄くなると、歪みが小さくなって2次元電子ガス層の効果が弱くなり、結果的に半導体層の抵抗が高くなっている。このようなことから領域4Aの厚みは1〜15nmに設定することが好ましい。
【0027】
【発明の効果】
以上の説明で明らかなように、本発明のGaN系半導体装置は、上層におけるソース電極とドレイン電極の形成領域の厚みを薄くすることにより動作時のオン抵抗は小さくなり、大電流動作が可能になっている。
また、この装置は、従来のように選択成長でコンタクト層を形成することが不要になるので、高い生産性の下で製造することができる。
【図面の簡単な説明】
【図1】本発明の装置の1例Aを示す断面図である。
【図2】装置Aの製造に用いる層構造A0を示す断面図である。
【図3】層構造A0の上層に領域4Aと領域4Bが形成されている層構造A1を示す断面図である。
【図4】ソース電極とドレイン電極が形成された層構造A2を示す断面図である。
【図5】従来のGaN系HEMT構造例を示す断面図である。
【符号の説明】
1 半絶縁性基板
2 バッファ層
3 第1のアンドープ材料から成る下層
4 第2のアンドープ材料から成る下層
4A 上層4におけるソース電極とドレイン電極の形成領域
4B 上層4における領域4A以外の領域
5 コンタクト層
6 2次元電子ガス層
7 保護膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a GaN-based semiconductor device, and more particularly, a HEMT structure made of a GaN-based semiconductor material, and a GaN-based semiconductor device capable of operating at a large current because the on-resistance during operation is greatly reduced as compared with the prior art. About.
[0002]
[Prior art]
GaN-based semiconductor materials such as GaN, InGaN, AlGaN, and AlInGaN have large band gap energy compared to, for example, GaAs-based materials, and have high heat resistance and excellent high-temperature operation. Research and development of electronic devices such as field effect transistors (FETs) and high mobility transistors (HEMTs) are underway.
[0003]
An example of a GaN-based HEMT structure is shown in FIG. In this HEMT structure, on a semi-insulating substrate 1 such as a sapphire substrate, for example, a buffer layer 2 made of GaN, an undoped GaN layer 3, and an undoped AlGaN layer that is much thinner than the undoped GaN layer 3 A layer structure is formed by sequentially laminating 4.
[0004]
On the undoped AlGaN layer 4, a gate electrode G, a source electrode S, and a drain electrode D are arranged in a plane. In that case, the gate electrode G is formed directly on the undoped AlGaN layer 4.
However, the source electrode S and the drain electrode D are generally made of n-AlGaN in which, for example, Si, which is an n-type impurity, is once doped at a high concentration in the formation region of these electrodes in the surface of the undoped AlGaN layer 4. A contact layer 5 is formed and disposed on the contact layer 5. The reason is to realize a large current operation by reducing the resistance between these electrodes and the undoped AlGaN layer 4 to lower the on-resistance during operation.
[0005]
In some cases, the source electrode S and the drain electrode D are formed directly on the undoped AlGaN layer 4, but in this case, a high resistance is caused between these electrodes and the undoped AlGaN layer 4 to operate at a large current. Therefore, as described above, a structure in which the contact layer 5 is interposed between the two is usually used.
In the case of the HEMT structure shown in FIG. 5, the band gap energy of undoped GaN is smaller than the band gap energy of undoped AlGaN. Undoped GaN is a single crystal, but undoped AlGaN is a mixed crystal of AlN and GaN. Therefore, a piezo electric field is generated at the heterojunction interface between the two layers due to the piezoelectric effect based on crystal distortion, and the two-dimensional electron gas layer 6 is formed immediately below the junction interface between the two layers.
[0006]
The electron gas concentration in the two-dimensional electron gas layer formed at the heterojunction interface of the GaN-based material is about 5 × 10 18 to 1 × 10 20 / cm 3 , and this value is formed of, for example, a GaAs-based material. Compared with the electron gas concentration of the two-dimensional electron gas layer being about 5 × 10 17 to 1 × 10 18 / cm 3 , the concentration is higher by one digit or more.
When the source electrode S and the drain electrode D are operated in this HEMT structure, the undoped AlGaN layer 4 functions as an electron supply layer and supplies electrons to the undoped GaN layer 3. The supplied electrons move at high speed by the action of the two-dimensional electron gas layer 6 and travel to the drain electrode D. At this time, by operating the gate electrode G and generating a depletion layer having a desired thickness immediately below it, various modulation operations can be realized in the HEMT structure.
[0007]
[Problems to be solved by the invention]
Incidentally, in the case of the HEMT structure shown in FIG. 5, the on-resistance during operation is smaller than in the case of the HEMT structure in which the source electrode S and the drain electrode D are formed directly on the undoped AlGaN layer 4, but these electrodes and Since the high-resistance undoped AlGaN layer 4 is interposed between the two-dimensional electron gas layers with a predetermined thickness, there is a limit to the reduction in the on-resistance during operation.
[0008]
The contact layer 5 is usually formed by selective growth. However, if a HEMT structure with reduced on-resistance during operation can be manufactured without performing this selective growth, the industrial merit is growing.
The present invention solves the above-mentioned problems in the conventional HEMT structure shown in FIG. 5 and can realize a reduction in on-resistance during operation without forming a contact layer. An object is to provide a semiconductor device.
[0009]
[Means for Solving the Problems]
The inventors of the present invention have a high electron gas concentration in the two-dimensional electron gas layer formed at the heterojunction interface of GaN-based materials. For example, in the case of a heterojunction interface between undoped AlGaN and undoped GaN, As a matter of fact, attention was paid to the phenomenon that the resistance decreases because the carrier of the undoped layer effectively increases due to the seepage effect of the two-dimensional electron gas layer in the undoped GaN.
[0010]
The idea is that if the undoped AlGaN layer is selectively thinned in the region where the source and drain electrodes are to be formed, the region can perform the same function as the conventional contact layer. Through various experiments, the correctness of the idea was confirmed, and the GaN-based semiconductor device of the present invention was developed.
That is, the GaN-based semiconductor device of the present invention is
A layer structure of a lower layer made of a first undoped material and an upper layer made of a second undoped material having a band gap energy larger than that of the first undoped material is formed on the substrate. And
A GaN-based semiconductor device in which a gate electrode, a source electrode, and a drain electrode are formed on the surface of the upper layer,
The thickness of the upper layer in the formation region of the source electrode and the drain electrode is smaller than the thickness in other regions.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
An example A of a GaN-based semiconductor device of the present invention is shown in FIG.
This apparatus A has a layer structure in which a buffer layer 2 made of, for example, GaN, a lower layer 3 made of a first undoped material, and an upper layer 4 made of a second undoped material, which are described later, are sequentially laminated on a semi-insulating substrate 1. Is formed. The entire surface is covered with a protective film 7 such as SiO 2 .
[0012]
The partial region 4A of the upper layer 4 is thinner than the other region 4B, and the source electrode S and the drain electrode D are formed in the thin region 4A, and the thick other region 4B has a gate. An electrode G is formed.
Both the first undoped material of the lower layer 3 and the second undoped material of the upper layer 4 are GaN-based semiconductor materials. In that case, as the second undoped material and the first undoped material, a material having a larger band gap energy (Eg) than that of the latter is selected and used in combination. As a result, a two-dimensional electron gas layer 6 is formed immediately below the heterojunction interface between the lower layer 3 and the upper layer 4, that is, at the top of the lower layer 3.
[0013]
As the first undoped material of the lower layer 3, GaN (Eg = 3.40 eV) is usually used. At this time, as the second undoped material of the upper layer 4, for example, AlGaN (Eg = 4.16 eV), AlInGaN (Eg = 3.8 eV), AlGaNAs (Eg = 4.5 eV), AlGaNP (Eg = 4.2 eV) AlGaInNAsP (Eg = 4.0 eV), AlGaNAsP, or the like can be used.
[0014]
The first undoped material is not limited to GaN, but may be various GaN-based mixed crystals. In that case, the second undoped material has a GaN-based material having a larger Eg than the mixed crystal. It is necessary to use a semiconductor material.
Here, the thickness of the lower layer 3 is not particularly limited, but is usually set to about 1000 to 4000 nm.
[0015]
The thickness of the electrode formation region 4A in the upper layer 4 is related to the relationship between the constituent material of the upper layer and the constituent material of the lower layer 3 combined therewith, the level of the electron gas concentration in the two-dimensional electron gas layer 6, the crystal It is determined as appropriate in relation to defects. If the thickness of the formation region 4A is too thin, film defects will occur and the formation of the continuous two-dimensional electron gas layer 6 will not proceed. Conversely, if it is too thick, there will be inconveniences such as increased resistance of the undoped layer. The thickness of the formation region 4A is preferably set to about 1 to 15 nm.
[0016]
If the thickness of the formation region 4A is in the above-described range, the state of the two-dimensional electron gas layer 6 immediately below it is good, and the electron gas concentration is high, so that a sufficient contact layer is formed between the electrode and the lower layer 3. Demonstrate the function.
This apparatus A can be manufactured as follows.
First, a buffer layer 2 made of GaN, for example, undoped GaN is formed on a semi-insulating substrate 1 by a crystal growth method such as gas source molecular beam epitaxy (GSMBE) or metal organic chemical vapor deposition (MOCVD). The lower layer 3, for example, the upper layer 4 made of undoped AlGaN, is sequentially formed, and the layer structure A 0 shown in FIG. 2 is manufactured.
[0017]
Here, as the substrate 1, a sapphire substrate is usually used, but a substrate of SiC, GaAs, Si, GaN or the like may be used.
Next, for example, SiO 2 is deposited on the entire surface of the layer structure A 0 , and then patterned with a resist. Further, by a reactive ion beam etching method (RIBE), a region other than the region where the gate electrode is to be formed is desired. Dry etching is performed to the depth to be achieved.
[0018]
As a result, as shown in FIG. 3, a layer structure A 1 having an upper layer 4 in which a region 4A having a desired thickness and a region 4B not etched are formed is manufactured.
Next, after removing the resist and the SiO 2 film of the layer structure A 1 , for example, SiO 2 is formed again on the entire surface, and the SiO 2 film is patterned with the resist, and the source electrode and the drain electrode are to be formed. And an electrode material is deposited thereon by sputtering, for example.
[0019]
As a result, as shown in FIG. 4, the layer structure A 2 in which the source electrode S and the drain electrode D are formed in the region 4A of the upper layer 4 is manufactured.
As the electrode material, for example, Ta—Si, Al / Ti, Ti / Au, or the like can be used. These are all in ohmic contact with the upper layer 4.
In addition, after the formation of the source electrode and the drain electrode, the layer structure A 2 is preferably heat-treated in an N 2 gas atmosphere furnace, for example. This is because the ohmic contact with the upper layer of these electrodes is further improved. At that time, the heat treatment temperature is preferably set to 400 to 800 ° C., and the treatment time is preferably set to 5 to 30 minutes.
[0020]
Finally, for example, SiO 2 is formed again on the entire surface, and then a gate electrode is formed on the upper region 4B in the same manner as described above, whereby the device A shown in FIG. 1 is manufactured.
Incidentally, in a series of steps described above, the keep further deposited a thin layer such as InGaN or GaN in the surface area 4A of the layer structure A 1, the source electrode S and a drain in the layer structure A 2 shown in FIG. 4 The ohmic contact between the electrode D and the region 4A is further improved.
[0021]
【Example】
The apparatus A shown in FIG. 1 was manufactured as follows.
On the sapphire substrate 1, radicalized nitrogen (3 × 10 −6 Torr), metal Ga (5 × 10 −7 Torr), and metal Si (5 × 10 −9 Torr) are used, and the growth temperature is 640 ° C. by the GSMBE method. Then, a buffer layer 2 made of n-GaN having a thickness of 50 nm is formed, and further, using metal Ga (1 × 10 −6 Torr) and ammonia (5 × 10 −5 Torr), a growth temperature of 850 ° C. An undoped GaN layer 3 having a thickness of 1000 nm was formed. On top of that, metal Al (1 × 10 −7 Torr), metal Ga (1 × 10 −7 Torr), and ammonia (5 × 10 −6 Torr) are used, and an undoped layer with a growth temperature of 850 ° C. and a thickness of 30 nm. The AlGaN layer 4 was formed to form the layer structure A 0 in FIG.
[0022]
The entire surface of the layer structure A 0 is coated with a 100 nm thick SiO 2 film by P-CVD, and then patterned with a resist. A wet process using buffered hydrofluoric acid is applied to areas other than the region 4B where the gate electrode is to be formed. Etching was performed to remove the SiO 2 film. The exposed undoped AlGaN layer 4 was dry-etched by RIBE to obtain the layer structure A 1 shown in FIG.
[0023]
At this time, the depth of etching was changed as shown in Table 1 to produce a layer structure A 1 with a different thickness of the region 4A.
Then, after removing the resist and SiO 2 film on the area 4B, by forming a SiO 2 film again over the entire surface, and the opening of the portion to be a source electrode and a drain electrode by patterning a resist, there Ta- After sputtering Si, lift-off was performed to form a source electrode S and a drain electrode D (FIG. 4). Thereafter, the whole was subjected to heat treatment for 60 minutes in an N 2 gas atmosphere furnace having a temperature of 1050 ° C.
[0024]
Finally, the SiO 2 film on the region 4B was opened, and Pt / Au was deposited thereon to form the gate electrode G, whereby the device A shown in FIG.
The obtained device was measured for electrical characteristics, that is, on-resistance of FET and current between source and drain. The results are shown in Table 1.
For comparison, after forming a 50 nm-thick contact layer made of Si-doped n-AlGaN (Si doping concentration 1 × 10 19 / cm 3 ) on the layer structure of FIG. A HEMT having a layer structure similar to that of the example except that the drain electrode D was formed was manufactured. The characteristics are shown in Table 1 as a conventional example.
[0025]
[Table 1]
Figure 0004906023
[0026]
From Table 1, the following is clear.
(1) In the device according to the example, the on-resistance is lower than that in the conventional example in which the contact layers are stacked, and the current between the source and the drain is greatly increased.
(2) In the example apparatus, when the thickness of the region 4A is greater than 15 nm, the resistance of the semiconductor layer in the region 4A is increased. When the thickness is less than 1 nm, the strain is reduced and the effect of the two-dimensional electron gas layer is decreased. As a result, the resistance of the semiconductor layer is increased. Therefore, the thickness of the region 4A is preferably set to 1 to 15 nm.
[0027]
【Effect of the invention】
As is apparent from the above description, the GaN-based semiconductor device of the present invention can be operated with a large current by reducing the ON resistance during operation by reducing the thickness of the source electrode and drain electrode formation regions in the upper layer. It has become.
In addition, since this apparatus does not require the contact layer to be formed by selective growth as in the prior art, it can be manufactured with high productivity.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an example A of an apparatus of the present invention.
FIG. 2 is a cross-sectional view showing a layer structure A 0 used for manufacturing the device A. FIG.
FIG. 3 is a cross-sectional view showing a layer structure A 1 in which a region 4A and a region 4B are formed in an upper layer of the layer structure A 0 ;
FIG. 4 is a cross-sectional view showing a layer structure A 2 in which a source electrode and a drain electrode are formed.
FIG. 5 is a cross-sectional view showing an example of a conventional GaN-based HEMT structure.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semi-insulating board | substrate 2 Buffer layer 3 Lower layer 4 which consists of 1st undoped material Lower layer 4A which consists of 2nd undoped material Source electrode and drain electrode formation area 4B in upper layer 4 Areas other than area 4A in upper layer 4 Contact layer 6 Two-dimensional electron gas layer 7 Protective film

Claims (4)

全体がGaN系半導体材料で構成され、
第1のアンドープ材料から成る下層と前記第1のアンドープ材料よりもバンドギャップエネルギーが大きい第2のアンドープ材料から成る上層との層構造が基板の上に形成され、
前記上層の表面には、ゲート電極、ソース電極、およびドレイン電極が形成されているGaN系半導体装置であって、
前記ソース電極と前記ドレイン電極の形成領域における前記上層の厚みが1〜15nmであり、他の領域における前記上層の厚みよりも薄くなっていることを特徴とするGaN系半導体装置。
The whole is composed of GaN-based semiconductor material,
A layer structure of a lower layer made of a first undoped material and an upper layer made of a second undoped material having a band gap energy larger than that of the first undoped material is formed on the substrate;
A GaN-based semiconductor device in which a gate electrode, a source electrode, and a drain electrode are formed on the surface of the upper layer,
The GaN-based semiconductor device according to claim 1, wherein a thickness of the upper layer in a region where the source electrode and the drain electrode are formed is 1 to 15 nm, and is thinner than a thickness of the upper layer in another region.
前記ソース電極と前記ドレイン電極は400〜800℃で熱処理されたことを特徴とする請求項1のGaN系半導体装置。The GaN-based semiconductor device according to claim 1, wherein the source electrode and the drain electrode are heat-treated at 400 to 800 ° C. 前記第1のアンドープ材料がGaNであり、前記第2のアンドープ材料がAlGaNである請求項1または2に記載のGaN系半導体装置。The GaN-based semiconductor device according to claim 1, wherein the first undoped material is GaN, and the second undoped material is AlGaN . 前記ソース電極と前記ゲート電極の間と、前記ドレイン電極と前記ゲート電極の間の少なくとも一方の領域において上層の厚みが、前記ゲート電極の形成領域における上層の厚みよりも薄い領域を有することを特徴とする請求項1〜3のいずれか1項に記載のGaN系半導体装置。  The upper layer in the region between the source electrode and the gate electrode and at least one region between the drain electrode and the gate electrode has a region thinner than the thickness of the upper layer in the region where the gate electrode is formed. The GaN-based semiconductor device according to any one of claims 1 to 3.
JP2001246113A 2001-08-14 2001-08-14 GaN-based semiconductor device Expired - Lifetime JP4906023B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246113A JP4906023B2 (en) 2001-08-14 2001-08-14 GaN-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246113A JP4906023B2 (en) 2001-08-14 2001-08-14 GaN-based semiconductor device

Publications (2)

Publication Number Publication Date
JP2003059946A JP2003059946A (en) 2003-02-28
JP4906023B2 true JP4906023B2 (en) 2012-03-28

Family

ID=19075738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246113A Expired - Lifetime JP4906023B2 (en) 2001-08-14 2001-08-14 GaN-based semiconductor device

Country Status (1)

Country Link
JP (1) JP4906023B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057240A (en) * 2003-07-23 2005-03-03 Seiko Epson Corp Thin film semiconductor element and manufacturing method of thin film semiconductor element
JP2005129696A (en) 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP4744109B2 (en) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP4474292B2 (en) 2005-01-28 2010-06-02 トヨタ自動車株式会社 Semiconductor device
JP2006295126A (en) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Group iii nitride semiconductor device and epitaxial substrate
JP5135686B2 (en) * 2005-03-23 2013-02-06 住友電気工業株式会社 Group III nitride semiconductor device
JP4792814B2 (en) * 2005-05-26 2011-10-12 住友電気工業株式会社 High electron mobility transistor, field effect transistor, epitaxial substrate, method for producing epitaxial substrate, and method for producing group III nitride transistor
JP4705412B2 (en) 2005-06-06 2011-06-22 パナソニック株式会社 Field effect transistor and manufacturing method thereof
JP2007027224A (en) * 2005-07-13 2007-02-01 Sony Corp Semiconductor device and its manufacturing method
JP4705481B2 (en) * 2006-01-25 2011-06-22 パナソニック株式会社 Nitride semiconductor device
CN101523614B (en) 2006-11-20 2011-04-20 松下电器产业株式会社 Semiconductor device and its drive method
JP5207874B2 (en) * 2008-08-08 2013-06-12 親夫 木村 Semiconductor device and manufacturing method thereof
JP5707763B2 (en) * 2010-07-26 2015-04-30 住友電気工業株式会社 Manufacturing method of semiconductor device
TWI420664B (en) * 2010-07-27 2013-12-21 Univ Nat Chiao Tung Enhancement-mode high-electron-mobility transistor and the manufacturing method thereof
JP5747245B2 (en) * 2010-10-14 2015-07-08 国立研究開発法人物質・材料研究機構 Field effect transistor and manufacturing method thereof
JP2011066464A (en) * 2011-01-06 2011-03-31 Panasonic Corp Field effect transistor
JP6096523B2 (en) * 2013-02-01 2017-03-15 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP2013239735A (en) * 2013-07-29 2013-11-28 Panasonic Corp Field effect transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294452A (en) * 1997-04-22 1998-11-04 Sony Corp Heterojunction field effect transistor
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2001102565A (en) * 1999-09-28 2001-04-13 Toshiba Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2003059946A (en) 2003-02-28

Similar Documents

Publication Publication Date Title
JP4906023B2 (en) GaN-based semiconductor device
JP5160225B2 (en) Method for fabricating nitride-based transistor with regrowth ohmic contact region and nitride-based transistor with regrowth ohmic contact region
US6982204B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP4022708B2 (en) Semiconductor device
JP5323527B2 (en) Manufacturing method of GaN-based field effect transistor
JP5183913B2 (en) Manufacturing method of semiconductor device
JP2007273545A (en) Semiconductor device and its manufacturing method
JP2008124262A (en) AlGaN/GaN-HEMT MANUFACTURING METHOD USING SELECTION-REGROWTH
JP2014072397A (en) Compound semiconductor device and method of manufacturing the same
JP2003209124A (en) Method of manufacturing field-effect semiconductor device, and field-effect semiconductor device
JP2000277724A (en) Field-effect transistor and semiconductor device equipped with the same and manufacture of the same
JP5202897B2 (en) Field effect transistor and manufacturing method thereof
KR20080011647A (en) Group iii-v nitride compound semiconductor device electrode-forming method
JP5520432B2 (en) Manufacturing method of semiconductor transistor
JP5685020B2 (en) Manufacturing method of semiconductor device
JP2005183733A (en) High electron mobility transistor
JP2003100778A (en) Semiconductor device
JP2004165387A (en) Gan-based field effect transistor
JP4209136B2 (en) Semiconductor device and manufacturing method thereof
JP5101143B2 (en) Field effect transistor and manufacturing method thereof
JP2006286698A (en) Electronic device and power converter
JP2001102565A (en) Method of manufacturing semiconductor device
JP2006351762A (en) Semiconductor device and its manufacturing method
JP2005203544A (en) Nitride semiconductor device and its manufacturing method
JP2001185717A (en) Semiconductor device and method of manufacturing it

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20050928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4906023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

EXPY Cancellation because of completion of term