JP4900190B2 - 固体撮像装置 - Google Patents

Description

本発明は、各種カメラシステム等に用いられる固体撮像装置に関し、特に２次元配列された単位画素毎に増幅型ＭＯＳセンサを用いた固体撮像装置に有効なものに関する。

従来より、この種の固体撮像装置として、例えば特開平１０−９３０６６号公報に開示されるものが知られている。
この固体撮像装置では、２次元配列された各単位画素毎に、入射光の光量に応じた信号電荷を生成するフォトダイオードと、このフォトダイオードで生成した信号電荷を読み出して電荷検出部（ＦＤ；フローティングでフュージョン部）に転送する転送（読み出し）トランジスタと、電荷検出部の電位変動に対応する電気信号を出力する増幅トランジスタと、電気検出部の電位を所定の初期値にリセットするリセットトランジスタとを設けたものであり、各画素を３つのトランジスタで構成することで、各単位画素の素子構成を簡素化し、画素の微細化等を図るものである。
そして、上記従来の固体撮像装置では、転送トランジスタのゲートを制御する転送制御線、リセットトランジスタのドレインを制御するアドレス制御線、およびリセットトランジスタのゲートを制御するリセット制御線の３本の配線を２次元画素配置の横方向（水平方向）に配線し、増幅トランジスタのソースに接続される出力信号線を縦方向（垂直方向）に配線している。

しかしながら、上述のような配線のレイアウトを用いた場合、各単位画素の縦方向の寸法が３本の配線のライン幅とスペース幅の影響を受けてしまい、微細な画素を作ることが困難となる。
このため上述のように単位画素のトランジスタの数を３つに削減しても、画素サイズが配線ピッチの影響を受けてしまうので、画素の微細化を行うことが困難となってしまう。
このように上記従来の固体撮像装置においては、トランジスタの数を削減しても、配線による画素サイズの制約が大きくなるため、十分なフォトダイオードの開口面積をもった画素のレイアウトが困難であった。

そこで本発明の目的は、画素サイズに影響する配線レイアウトを改善し、単位画素の微細化を達成でき、受光部の開口率を向上することが可能な固体撮像装置を提供することにある。

本発明は前記目的を達成するため、２次元配列で複数の単位画素を配置した撮像領域を有し、少なくとも前記単位画素に、入射光の光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子の信号電荷を読み出して電荷検出部に転送する転送トランジスタと、前記電荷検出部の電位変動に対応する電気信号を出力する増幅トランジスタと、前記電荷検出部の電位を所定の初期値にリセットするリセットトランジスタとを設けた固体撮像装置において、前記リセットトランジスタのドレインと前記増幅トランジスタのドレインが共通接続されており、前記転送トランジスタのゲートを制御する転送制御線に印加するＬｏｗ側の電圧が負電圧であり、前記リセットトランジスタのゲートを制御するリセット制御線に印加するＬｏｗ側の電圧が負電圧であることを特徴とする。

本発明の固体撮像装置によれば、各単位画素に光電変換素子、転送トランジスタ、増幅トランジスタ、およびリセットトランジスタを設けた構成で、リセットトランジスタのドレインと増幅トランジスタのドレインが共通接続されている。
このため、単位画素における配線数を減らすことができ、その分のスペースを削減して、単位画素の微細化を達成でき、また、受光部の開口率を向上することができる。

以下、本発明による固体撮像装置の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。

図１は、本発明の第１の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。
本実施の形態による固体撮像装置は、基本的には上述した従来例（特開平１０−９３０６６号公報）と同様に２次元配列で複数の単位画素を配置した撮像領域を有し、この撮像領域の各単位画素を垂直、水平走査手段によって走査し、各単位画素から画素信号を出力信号線より取り出すものである。

そして、この固体撮像装置の各単位画素は、光電変換素子としてのフォトダイオード１（１−１、１−２、……）と、このフォトダイオード１の信号電荷を読み出して電荷検出部５（５−１、５−２、……）に転送する転送トランジスタ２（２−１、２−２、……）と、この電荷の転送による電荷検出部５の電位変動に基づいて増幅電圧信号を出力する増幅トランジスタ３（３−１、３−２、……）と、フォトダイオード１をリセットするリセットトランジスタ４（４−１、４−２、……）を有する。また、増幅トランジスタ３のドレインには、駆動電源６（６−１、６−２、……）が接続されている。なお、各素子の括弧内の符号は各画素に対応する符号である。
また、各画素の信号配線としては、転送トランジスタ２の転送制御線８（８−１、８−２、……）と、リセットトランジスタ４のゲートを制御するリセット制御線９（９−１、９−２、……）と、リセットトランジスタ４のドレイン線７（７−１、７−２、……）と、共通ドレイン制御線（アドレス制御線）１０（１０−１、１０−２、……）と、共通垂直（出力）信号線１１（１１−１、１１−２、……）が設けられている。なお、各線の括弧内の符号は各列または各行に対応する符号である。

次に、このような構成の各画素において、フォトダイオード１からの信号は、転送信号線８にＨ（＝アクティブ）レベルのパルスを印加することで、電荷検出部５へ読み出される。電荷検出部５では、信号電荷から電圧信号への変換が行われ、垂直信号線１１へ電圧の変動として信号が伝達される。
このような画素構造において、転送制御線８とリセット制御線９は水平方向（第１方向）に配置されており、アドレス制御線１０と垂直信号線１１は垂直方向（第２方向）に配置されている。このように、１画素あたりの配線数は横方向も縦方向も２本ずつである。

このような配置は、フォトダイオード１の面積を大きくし飽和信号電荷量を大きくする場合に非常に有効になる。また、横方向と縦方向への配線は、例えば、横方向が第１の金属電極（アルミや銅など）で形成され、縦方向は第２の金属電極（アルミや銅など）で形成されているので、電極の抵抗値が小さくでき、画素の駆動を高速化することが可能となる。
なお、図１では省略しているが、駆動電源６の電源配線としては、第３の金属配線（アルミや銅など）を用いている。

図２は、本実施の形態における画素の第１の駆動方法を示すタイミングチャートであり、画素信号の読み出し方法について記載している。
最初に、アドレス制御線１０−１（ＡｄｄｒＡ）をある所定の期間“Ｈ”状態にする。このアドレス制御線＝“Ｈ”の間に、まず、リセット制御線９−１にパルスを印加する。このパルスを印加すると、電荷検出部５の電位がアドレス制御線１０の電圧とリセットトランジスタ４のチャネル電位の低いほうにリセットされる。
次に、読出し制御線８−１にパルスを印加する。これにより、フォトダイオード１の信号電荷が電荷検出部５へ読み出される。その後、アドレス制御線＝“Ｌ”にすることで、読出し動作が完了する。この読出しの場合は、１行毎に読み出す方式なので、隣接する画素のリセット制御線９−２と読出し制御線８−２は駆動していない。次の水平ブランキング期間に駆動する。

図３は、本実施の形態における画素の第２の駆動方法を示すタイミングチャートである。なお、図中のＨ５〜Ｈ７およびＬ５〜Ｌ９は、特定のＨレベル値およびＬレベル値を示している。
図２と異なる点は、アドレス信号線１０−１（ＡｄｄｒＡ）のＨレベル＝Ｈ５であるのに対し、Ｌｏｗレベル＝Ｌ５がＧＮＤレベルよりも多少大きくなっている。このようにすることによって、増幅トランジスタ３を効率よく、ノンアクティブ状態にすることが可能となる。

図４は、本実施の形態における画素の第３の駆動方法を示すタイミングチャートである。
図３と異なる点は、アドレス制御線１０−１に再度Ｌｏｗ期間を作り、その間にリセット制御線９−１にパルスを印加することによって、電荷検出部５の電位を所定の電圧ＶＬｏｗにすることである。
図３の動作では、電荷検出部５に信号電荷が貯留されたままとなっているが、図４では、電荷検出部５を読出し動作直後にリセットするので、信号電荷が貯留したままになることがない。

図５は、本発明の第２の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。
なお、本実施の形態において、各画素内の各素子の構成は図１の例と共通であるので同一符号を用いて説明する。
図１の例と異なる点は、読出し制御線１４とアドレス制御線１５が水平方向に配置形成され、リセットトランジスタのゲートに接続するリセット制御線１３−１と垂直信号線１１−１が垂直方向に配置形成されていることである。
これにより、水平帰線期間毎に電荷検出部５をリセットできるので、電荷検出部５のリーク電流などの影響を防ぐことが可能となる。

これは、電荷検出部５のリーク電流が大きい場合に非常に効果のある手段である。このレイアウトも横方向、縦方向に、それぞれ２本ずつ配置して最適な画素サイズの縮小化を行うことが可能である。
また、横方向２本、縦方向２本のレイアウトは、第１の金属配線を横方向に、第２の金属配線を縦方向に配置することで得られるので、配線遅延の非常に少ない画素の高速駆動が可能となる。

図６は、本実施の形態における画素の第１の駆動方法を示すタイミングチャートであり、画素信号の読み出し方法について記載している。
まず、アドレス制御線１５−１をある所定の期間“Ｈ”にする。この期間に、リセット制御線１３−１にパルスを印加し、電荷検出部５をリセットする。
その後、読出し制御線１４−１にパルスを印加することでフォトダイオード１の信号を読み出す。
そして、読出しの一連の動作が終了した後で、アドレス制御線１５−１をＬｏｗにし、再度、リセット制御線１３−１にパルスを印加する。これによって、電荷検出部５を所定の電圧Ｖａｄｄｒでリセットできる。

図７は、本実施の形態における画素の第２の駆動方法を示すタイミングチャートである。なお、図中のＨ１〜Ｈ４およびＬ１〜Ｌ３は、特定のＨレベル値およびＬレベル値を示している。
図６と異なる点は、アドレス制御線１５−１のＬｏｗレベルがＬ１であり、ＧＮＤレベルよりも若干大きくなっている。このようにすることによって、電荷検出部５からフォトダイオード１へ逆に流れるリーク電流成分を削減できる。

図８は、本実施の形態における画素の第３の駆動方法を示すタイミングチャートである。
この方法は、アドレス制御線１５−１のＬｏｗ側の電圧をＧＮＤ＝０Ｖよりも高い電圧である“ＶＬ１”とし、読出し制御線１４−１のＬｏｗ側の電圧を“ＶＬ２”としている。
ＶＬ１の電圧設定により、電荷検出部５から転送トランジスタ２を通ってフォトダイオード１に電流が流れるのを防ぐことができる。
また、ＶＬ２の電圧設定により、ＶＬ１による電圧設定と同じ効果を得ることができる。なお、ＶＬ１、ＶＬ２の電圧設定は、図８に示す例のように両方を適用してもよいし、片方だけを適用してもよい。

図９は、本発明の第３の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。
なお、本実施の形態において、各画素内の構成は駆動電源６と接続構造を除いて図１、図５の例と共通であるので同一符号を用いて説明する。
上述した図１、図５に示す画素構成と異なる点は、リセットトランジスタ４のドレインと増幅トランジスタ３の電源端子が共通電源配線１６（１６−１、１６−２、……）に接続されている点である。
この共通配線１６は縦方向に配置されている電源制御線１７（１７−１、１７−２、……）に接続されている。
このようなレイアウトにより、横方向の制御線１９（１９−１、１９−２、……）、２０（２０−１、２０−２、……）と、縦方向の制御線１７、１８の２つの金属配線だけで画素の動作を行うことができる。
すなわち、図１、図５に示す構成では、電源配線として第３の金属配線が必要であったが、本例では不要となる。

図１０は、本実施の形態における画素の第１の駆動方法を示すタイミングチャートであり、信号読出し時の動作を示している。
まず、電源制御線１７−１（Ａｃｔ１）がある所定の期間Ｈレベル（アクティブ）になる。この間に、リセット制御線２０にパルス信号が印加されるので電荷検出部５（図１０では省略）が所定の電圧にリセットされる。
その後、読出し制御線１９−１にパルスが印加される。これによって、フォトダイオード１（図１０では省略）の信号電荷を電荷検出部５へ読み出すことができる。
その後、電源制御線１７−１をＬレベルにし、再度、リセット制御線２０−１にパルス信号を印加することにより、電荷検出部５をＧＮＤレベルにし、増幅トランジスタ３をＯＦＦ状態にし、この列の画素をノンアクティブ状態にすることができる。

図１１は、本実施の形態における画素の第２の駆動方法を示すタイミングチャートである。
この例では、電源制御線１７−１のＬｏｗ側の電圧がＶＬ１０＞ＧＮＤ＝０Ｖとなっている。
これにより、上述の例で説明したように、電荷検出部５から転送トランジスタ２を通りフォトダイオード１に電流が流れるのを防ぐことができる。

図１２は、本実施の形態における画素の第３の駆動方法を示すタイミングチャートである。
この例では、読出し制御線１９−１のＬｏｗ電圧がＶＬ１１（＜ＧＮＤ＝０Ｖ）になり、リセット制御線２０−１のＬｏｗ電圧がＶＬ１２（＜ＧＮＤ＝０Ｖ）になっていることが、図１１の例と異なる。
なお、ＶＬ１１の採用は図１１で説明した方法と同じ効果を有しているが、ＶＬ１２の採用はリセットトランジスタ４を完全にＯＦＦ状態にできる効果を有する。

図１３は、本発明の第４の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図であり、上下左右の４画素分の構成を示している。
本例による固体撮像装置の各単位画素は、フォトダイオード１（１−１−１、１−２−１、１−１−２、１−２−２、……）、転送トランジスタ２（２−１−１、２−２−１、２−１−２、２−２−２、……）、増幅トランジスタ３（３−１−１、３−２−１、３−１−２、３−２−２、……）、リセットトランジスタ４（４−１−１、４−２−１、４−１−２、４−２−２、……）、電荷検出部５（５−１−１、５−２−１、５−１−２、５−２−２、……）、駆動電源６（６−１−１、６−２−１、６−１−２、６−２−２、……）を有している。
また、各単位画素の信号配線としては、横方向に転送制御線２４（２４−１、２４−２、……）とリセット制御線２５（２５−１、２５−２、……）が設けられ、縦方向に共通ドレイン制御線（共通電源線）２２（２２−１、２２−２、……）と、共通垂直（出力）信号線２３（２３−１、２３−２、……）が設けられている。

そして、本例の固体撮像装置では、リセットトランジスタ４（４−１−１、４−１−２、４−２−１、４−２−２、……）のドレイン端子が上下（垂直走査方向）に隣接して配置されている２つの画素で、共通配線２１（２１−１−１、２１−１−２、２１−２−１、２１−２−２、……）になっており、共通電源線２２（２２−１、２２−２、……）に接続されている。
このようなレイアウト構造により、コンタクト数を上下の２つの画素で１個分削減させることができる。なお、その他の構成は、上述した実施の形態と同様であるので説明は省略する。

図１４は、本発明の第５の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図であり、上下左右の４画素分の構成を示している。
本例による固体撮像装置の各単位画素は、フォトダイオード１（１−１−１、１−２−１、１−１−２、１−２−２、……）、転送トランジスタ２（２−１−１、２−２−１、２−１−２、２−２−２、……）、増幅トランジスタ３（３−１−１、３−２−１、３−１−２、３−２−２、……）、リセットトランジスタ４（４−１−１、４−２−１、４−１−２、４−２−２、……）、電荷検出部５（５−１−１、５−２−１、５−１−２、５−２−２、……）、駆動電源６（６−１−１、６−２−１、６−１−２、６−２−２、……）を有している。
また、各単位画素の信号配線としては、横方向に転送制御線２４（２４−１、２４−２、……）とリセット制御線２５（２５−１、２５−２、……）が設けられ、縦方向に共通ドレイン制御線（共通電源線）２２（２２−１、２２−２、……）と、共通垂直（出力）信号線２３（２３−１、２３−２、……）が設けられている。

そして、本例の固体撮像装置では、リセットトランジスタ４のドレイン線２１（２１−１−１、２１−１−２、……）と、増幅トランジスタ３（３−１−１、３−１−２、３−２−１、３−２−２、……）のドレイン線２７（２７−１−１、２７−１−２、……）を上下の画素で共通にしている。
そして、リセットトランジスタ４のドレイン線２１（２１−１−１、２１−１−２、……）は、共通配線２６（２６−１−１、２６−１−２、……）によって共通電源線２２（２２−１、２２−２、……）に接続されている。
また、増幅トランジスタ３（３−１−１、３−１−２、３−２−１、３−２−２、……）のドレイン線２７（２７−１−１、２７−１−２、……）には、駆動電源６（６−１、６−２、……）が接続されている。
このようなレイアウト構造により、コンタクト数を上下の２つの画素で２個分削減させることができる。なお、その他の構成は、上述した実施の形態と同様であるので説明は省略する。

図１５は、本発明の第６の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。各画素の回路構造は左右対称となっており、図１５では、上下左右の４画素とその周辺画素の一部の構成を示している。
本例による固体撮像装置の各単位画素は、フォトダイオード１（１−１−１、１−１−２、１−１−３、１−１−４、１−２−１、１−２−２、１−２−３、１−２−４、……）、転送トランジスタ２（２−１−１、２−１−２、２−１−３、２−１−４、２−２−１、２−２−２、２−２−３、２−２−４、……）、増幅トランジスタ３（３−１−１、３−１−２、３−１−３、３−１−４、３−２−１、３−２−２、３−２−３、３−２−４、……）、リセットトランジスタ４（４−１−１、４−１−２、４−１−３、４−１−４、４−２−１、４−２−２、４−２−３、４−２−４、……）、電荷検出部５（５−１−１、５−１−２、５−１−３、５−１−４、５−２−１、５−２−２、５−２−３、５−２−４、……）を有している。
また、各単位画素の信号配線としては、横方向に転送制御線２４（２４−１、２４−２、……）とリセット制御線２５（２５−１、２５−２、……）が設けられ、縦方向に共通電源制御線２８（２８−１、２８−２、……）と、共通垂直（出力）信号線２９（２９−１、２９−２、……）が設けられている。

そして、増幅トランジスタ３のドレインはコンタクト３０（３０−１−１、３０−１−２、３０−２−１、３０−２−２、……）を介して共通の電源制御線２８（２８−１、２８−１、……）に接続されている。
この電源制御線２８は、左右の２つの画素で共通になっており、コンタクト数と縦方向の配線数を削減することが可能である。
また、リセットトランジスタ４のドレインもコンタクト３１（３１−１−１、３１−２−１、……）を介して共通の電源制御線２８に接続されている。これも、コンタクト数を削減することが可能である。

なお、図１５において、増幅トランジスタの電源コンタクト３０とリセットトランジスタの制御線コンタクト３１を共通化し、電源制御線２８に接続している。しかし、電源コンタクト３０と制御線コンタクト３１を第３の金属配線で接続し、さらにこの第３の金属配線によってフォトダイオード１の遮光を兼ねることが可能である。このようにすることによって、レイアウトの自由度をさらに向上させることが可能である。

また、図では示していないが、少なくとも光電変換素子（フォトダイオード）と、光電変換素子の信号を読み出す転送トランジスタと、信号電荷を電気信号に変換するための電荷検出部と、この電荷検出部がゲートに接続された増幅トランジスタと、電荷検出部の信号をある初期値に設定する機能をもったリセットトランジスタとを有する画素では、上述のように左右・上下を複数画素で共通化することが可能である。
特に、色フィルタを配置した固体撮像装置では、１組の色配列に対応して、２×２、２×４、２×８などで画素の配列を共通化し、微細化画素を開発することが可能である。

また、図面上では、３つのトランジスタと１つのフォトダイオードを持っている例を示しているが、この他にも、４個以上のトランジスタと複数のフォトダイオードでも同様に本発明に適用することが可能である。ここで重要な点は、縦方向の制御線を採用することで、配線数を横方向に増加させることなく微細化することが可能となる点である。
さらに本発明は、上述のような構造の固体撮像装置に限らず、各種の固体撮像装置に適用し得るものであり、特に微細化画素では有効な技術である。

本発明の第１の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。 図１に示す固体撮像装置の単位画素における第１の駆動方法を示すタイミングチャートである。 図１に示す固体撮像装置の単位画素における第２の駆動方法を示すタイミングチャートである。 図１に示す固体撮像装置の単位画素における第３の駆動方法を示すタイミングチャートである。 本発明の第２の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。 図５に示す固体撮像装置の単位画素における第１の駆動方法を示すタイミングチャートである。 図５に示す固体撮像装置の単位画素における第２の駆動方法を示すタイミングチャートである。 図５に示す固体撮像装置の単位画素における第３の駆動方法を示すタイミングチャートである。 本発明の第３の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。 図９に示す固体撮像装置の単位画素における第１の駆動方法を示すタイミングチャートである。 図９に示す固体撮像装置の単位画素における第２の駆動方法を示すタイミングチャートである。 図９に示す固体撮像装置の単位画素における第３の駆動方法を示すタイミングチャートである。 本発明の第４の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。 本発明の第５の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。 本発明の第６の実施の形態による固体撮像装置の単位画素の等価回路を示す回路図である。

符号の説明

１……フォトダイオード、２……転送トランジスタ、３……増幅トランジスタ、４……リセットトランジスタ、５……電荷検出部、６……駆動電源、７……リセットドレイン線、８……転送制御線、９……リセット制御線、１０……共通ドレイン制御線、１１……共通垂直（出力）信号線。

Claims (4)

1. ２次元配列で複数の単位画素を配置した撮像領域を有し、少なくとも前記単位画素に、入射光の光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子の信号電荷を読み出して電荷検出部に転送する転送トランジスタと、前記電荷検出部の電位変動に対応する電気信号を出力する増幅トランジスタと、前記電荷検出部の電位を所定の初期値にリセットするリセットトランジスタとを設けた固体撮像装置において、
   前記リセットトランジスタのドレインと前記増幅トランジスタのドレインが共通接続されており、
   前記転送トランジスタのゲートを制御する転送制御線に印加するＬｏｗ側の電圧が負電圧であり、
   前記リセットトランジスタのゲートを制御するリセット制御線に印加するＬｏｗ側の電圧が負電圧である
   固体撮像装置。
2. 前記転送制御線と前記リセット制御線とが前記単位画素の２次元行列配置の第１方向に配置され、前記リセットトランジスタのドレイン電圧を制御する電源制御線と前記増幅トランジスタのソースに接続される出力信号線とが前記単位画素の２次元行列配置の第２方向に接続されており、
   前記転送制御線及び前記リセット制御線は第１の金属電極で形成され、前記電源制御線及び前記出力信号線は第２の金属電極で形成されている
   請求項１記載の固体撮像装置。
3. 垂直走査方向に隣接する単位画素のリセットトランジスタのドレインを共通接続した
   請求項１記載の固体撮像装置。
4. 水平走査方向に隣接する単位画素のリセットトランジスタのドレインを共通接続した
   請求項１記載の固体撮像装置。

Images