JP4894932B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4894932B2 JP4894932B2 JP2010004351A JP2010004351A JP4894932B2 JP 4894932 B2 JP4894932 B2 JP 4894932B2 JP 2010004351 A JP2010004351 A JP 2010004351A JP 2010004351 A JP2010004351 A JP 2010004351A JP 4894932 B2 JP4894932 B2 JP 4894932B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor substrate
- semiconductor device
- separation groove
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造方法に関して、特にチップ内において素子単位、ウェル単位、回路単位で電気的に絶縁分離された構造を持つ半導体装置、およびその製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor device having a structure in which electrical isolation is performed in element units, well units, and circuit units in a chip, and a method for manufacturing the same.
図5は、従来のSOI(Silicon On Insulator)ウェハにおける分離溝に関する説明図である。絶縁膜である酸化シリコン膜J1上に単結晶のシリコン層J2が形成されたSOI構造のウェハJ3を図5(a)に示す。そして、図5(b)に示すように、ウェハJ3内に埋め込まれた酸化シリコン膜J1に到達する分離溝J4を単結晶のシリコン層J2表面から形成して、その分離溝J4内部を酸化シリコン等の絶縁部材J5で埋設すれば、隣り合う領域を分離溝J4とウェハJ3内に埋め込まれた酸化シリコン膜J1とで電気的に絶縁分離することができる。これにより、例えば、CMOSをウェル単位で絶縁分離すればラッチアップによる誤動作を防止できる。また、MOS、バイポーラ、DMOS等からなる異なる回路を1チップに集積してシステム化する場合にも、各回路間を絶縁分離できることから、信頼性の高いシステムLSIを製造することができる。 FIG. 5 is an explanatory diagram regarding a separation groove in a conventional SOI (Silicon On Insulator) wafer. FIG. 5A shows an SOI structure wafer J3 in which a single crystal silicon layer J2 is formed on a silicon oxide film J1 which is an insulating film. Then, as shown in FIG. 5B, a separation groove J4 reaching the silicon oxide film J1 embedded in the wafer J3 is formed from the surface of the single crystal silicon layer J2, and the inside of the separation groove J4 is formed inside the silicon oxide. If the insulating member J5 is buried, the adjacent region can be electrically insulated and separated by the separation groove J4 and the silicon oxide film J1 embedded in the wafer J3. Thereby, for example, if the CMOS is insulated and separated in units of wells, malfunction due to latch-up can be prevented. Further, even when different circuits made of MOS, bipolar, DMOS, etc. are integrated into a single chip to form a system, each circuit can be insulated and separated, so that a highly reliable system LSI can be manufactured.
この分離溝J4はドライエッチングで形成することが一般的であるが、ウェハJ3内のSOI層J2の厚みのバラツキが大きいために、ウェハJ3全面ですべての溝を酸化シリコン膜J1に到達させるためには、過剰にエッチングをしなければならない。従って、図5(c)に示すように、SOI層J2の薄い領域では、分離溝J4の底部は酸化シリコン膜J1に沿って横方向にエッチングされて分離溝J4の底部の幅が大きくなる現象が発生する。この状態で絶縁部材J5を埋設すると、図5(d)に示すように、分離溝J4の底部の絶縁材料の厚みが薄くなったり、埋設されない空洞J6が残留したりする。また、分離溝J4の形状にくびれが生じてそこに電界が集中することから、分離耐圧が小さくなるといった問題もある。 The separation groove J4 is generally formed by dry etching. However, since the variation in the thickness of the SOI layer J2 in the wafer J3 is large, all the grooves reach the silicon oxide film J1 over the entire surface of the wafer J3. In some cases, excessive etching must be performed. Therefore, as shown in FIG. 5C, in the thin region of the SOI layer J2, the bottom of the isolation groove J4 is etched laterally along the silicon oxide film J1, and the width of the bottom of the isolation groove J4 increases. Will occur. When the insulating member J5 is embedded in this state, as shown in FIG. 5D, the insulating material at the bottom of the separation groove J4 becomes thin, or a cavity J6 that is not embedded remains. In addition, since the constriction occurs in the shape of the separation groove J4 and the electric field concentrates there, there is also a problem that the separation breakdown voltage is reduced.
また、SOI基板(ウェハ)の製造方法として、酸素イオンを注入するSIMOX法、2枚のウェハを酸化シリコン膜を介して貼り合わせるウェハ貼り合わせ法等があるが、いずれの方法も製造コストが高く、SOI基板は通常のシリコンウェハ(バルクウェハ)に比べて高価である。従って、SOI基板を用いた素子完成チップの価格も高くなるといった問題がある。 In addition, as a method for manufacturing an SOI substrate (wafer), there are a SIMOX method in which oxygen ions are implanted, a wafer bonding method in which two wafers are bonded together through a silicon oxide film, and both methods are high in manufacturing cost. The SOI substrate is more expensive than a normal silicon wafer (bulk wafer). Therefore, there is a problem that the price of the element completion chip using the SOI substrate is also increased.
本発明は、上記問題点に鑑み、素子、ウェル、および回路単位で縦横方向が絶縁部材で分離された構造の素子が形成された半導体装置において、高い分離耐圧を有し、さらにSOI基板を使わずに低コストで製造できる半導体装置、および、その製造方法を提供することを目的とする。 In view of the above problems, the present invention has a high isolation breakdown voltage in a semiconductor device in which an element, a well, and an element having a structure in which vertical and horizontal directions are separated by an insulating member in a circuit unit, and further uses an SOI substrate. An object of the present invention is to provide a semiconductor device that can be manufactured at low cost and a manufacturing method thereof.
上記目的を達成するため、請求項1に記載の発明では、半導体基板(1)の表面(1a)側に形成された素子(3)を分離溝(2)によって区画し、半導体基板(1)の裏面(1b)側において絶縁層(4)を介して支持体(6)に接合してなる半導体装置であって、分離溝(2)内に埋め込んだ絶縁部材(2a)が裏面(1b)から突出しており、半導体基板(1)と支持体(6)との間において、分離溝(2)で区画された領域を単位として、一部の領域に絶縁層(4)が設けられて、突出した絶縁部材(2a)が絶縁層(4)に埋め込まれており、その他の領域に絶縁層(4)の開口部(11)が形成され、その開口部(11)に導電性接着剤(5)が充填されて、開口部が形成された領域の素子(3)に支持体(6)と導通を持たせる構成になっていることを特徴としている。 In order to achieve the above object, according to the present invention, the element (3) formed on the surface (1a) side of the semiconductor substrate (1) is partitioned by the separation groove (2), and the semiconductor substrate (1) The back surface (1b) side of the semiconductor device is bonded to the support (6) through the insulating layer (4), and the insulating member (2a) embedded in the separation groove (2) is the back surface (1b). An insulating layer (4) is provided in a part of the region divided by the separation groove (2) between the semiconductor substrate (1) and the support (6). The protruding insulating member (2a) is embedded in the insulating layer (4), the opening (11) of the insulating layer (4) is formed in the other region, and a conductive adhesive (11) is formed in the opening (11). 5), the element (3) in the region where the opening is formed is made conductive with the support (6). It is characterized in that it is configured.
これにより、突出した分離溝(2)内の絶縁部材(2a)を絶縁層(4)に埋め込むことにより絶縁分離を行っているため、分離溝(2)内の絶縁部材(2a)の厚み変化や空洞、さらに分離溝(2)の形状におけるくびれが無い構成にできる。従って、分離耐圧が高い半導体装置を提供することができる。 Thereby, since insulation isolation is performed by embedding the insulating member (2a) in the protruding separation groove (2) in the insulating layer (4), the thickness change of the insulating member (2a) in the separation groove (2) In addition, it is possible to have a configuration in which there is no constriction in the shape of the cavity and the separation groove (2). Therefore, a semiconductor device with high isolation breakdown voltage can be provided.
請求項2に記載の発明では、請求項1に記載の発明において、半導体基板(1)と絶縁層(4)との間に金属(9)が設けられていることを特徴としている。
これにより、半導体基板(1)における絶縁層(4)の上面における抵抗値の低い層として金属(9)を用いた半導体装置を提供することができる。
The invention according to
Thereby, a semiconductor device using the metal (9) as a low resistance layer on the upper surface of the insulating layer (4) in the semiconductor substrate (1) can be provided.
請求項3に記載の発明の様に、請求項1または2に記載の発明の絶縁層(4)として、化学気相成長法により形成された酸化シリコン膜、若しくは、窒化シリコン膜、または、液状の絶縁材料を塗布した後に固化させて形成する膜、または、非導電性の接着フィルムを含む膜を用いることができる。
As in the invention described in
請求項4に記載の発明の様に、請求項1ないし3のいずれか1つに記載の発明の支持体(6)として、実装基板、シリコンウェハ、メタル基板のうちのいずれか1つを用いることができる。
As in the embodiment described in
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
(第1実施形態)
図1は、本実施形態の半導体装置を製造工程順に示した概略断面図である。本実施形態の半導体装置は、図1(d)に示すように、SOI構造を有し、半導体基板(バルクウェハ)1に形成された分離溝2によって、半導体基板1における隣り合う領域が電気的に絶縁分離された構造となっている。以下に、その構成について述べる。
(First embodiment)
FIG. 1 is a schematic cross-sectional view showing the semiconductor device of this embodiment in the order of manufacturing steps. As shown in FIG. 1D, the semiconductor device according to the present embodiment has an SOI structure, and adjacent regions in the
半導体基板1には素子3と分離溝2とが形成されており、素子3は半導体基板1の表面1a側に形成されている。ここで、半導体基板1としては、シリコンウェハ、または、炭化シリコンウェハからなるものを用いることができる。また、分離溝2は、素子単位、CMOSのウェル単位、または、回路単位で形成することができ、これらの領域を区画している。また、素子3としては、例えば、CMOS、バイポーラトランジスタ、パワートランジスタ等を形成することができる。
An
また、分離溝2の大きさは、例えば、幅2μm、深さ20μmにすることができるが、その深さは素子構造によって決定し、素子3の活性領域よりも深くするようにしなければならない。分離溝2の内部には絶縁部材2aが埋め込まれており、本実施形態では分離溝2の側壁と底部が酸化シリコン膜で覆われ、その内部が多結晶シリコンで埋設されている。また、分離溝2内の絶縁部材2aが半導体基板1の裏面1bにおいて半導体基板1から突出しており、その突出寸法は、例えば、0.1〜2μmにすることが望ましい。
Further, the size of the
そして、半導体基板1の裏面1bに絶縁層4が形成されている。詳しくは、分離溝2内の絶縁部材2aの突出した部分が絶縁層4に埋め込まれた状態となっている。そして、この絶縁層4が形成された面が接着剤5を介して支持体6に接合されている。
An
ここで、絶縁層4としては、例えば、化学気相成長法により形成された酸化シリコン膜、若しくは、窒化シリコン膜、または、液状の絶縁材料を塗布した後に固化させて形成する膜、または、非導電性の接着フィルム等を用いることができる。また、支持体6としては、プリント配線基板等の実装基板、シリコンウェハ、ガラス基板、セラミック基板、メタル基板等を用いることができる。また、接着剤5としては、歪みが少なく、応力を吸収することができるものを用いると良く、非導電性のものが良い。
Here, as the
次に、この様な構成の半導体装置の製造方法を図1に示す例について述べる。まず、半導体基板(バルクウェハ)1を用意し、図1(a)に示すように、半導体基板1の内部まで達するような分離溝2をドライエッチングで形成する。そして、熱酸化によって分離溝2の側壁と底部に酸化シリコン膜を成膜した後、多結晶シリコンで酸化シリコン膜の内部を埋設する。その後、素子3を形成する。
Next, a method for manufacturing a semiconductor device having such a configuration will be described with reference to the example shown in FIG. First, a semiconductor substrate (bulk wafer) 1 is prepared, and as shown in FIG. 1A, a
次に、図1(b)に示すように、素子(デバイス)3と分離溝2とが形成された半導体基板1の表面1aに対して接着剤7を用いて支持用の基板8を接着する。これは、後述の工程において、半導体基板1の損傷を防ぐためである。ここで、支持用の基板8としては、例えば、シリコンウェハ、ガラス基板、セラミック基板、メタル基板、テープ部材等を用いることができる。
Next, as shown in FIG. 1B, the supporting
次に、図1(c)に示すように、半導体基板1の裏面1b側から分離溝2の底部が突出するまで半導体基板1の厚みを薄くする(以下、薄厚化という)。薄厚化の方法は、まず、研削で分離溝2が露出する寸前まで薄くし、その後、化学機械研磨で分離溝2を突出させる。この化学機械研磨を酸化膜とシリコンとの選択比が高い研磨条件で、分離溝2が露出した後もさらに過剰に研磨することにより、分離溝2を埋設した絶縁部材2aが半導体基板1の裏面1bよりも突出するような形状に仕上げる(第1の工程)。ここで、研磨剤としては、例えば、有機系のアルカリ溶液にコロイダルシリカを混入させたものを用い、また、研磨布としては、ポリエステル不織布を用いることができる。
Next, as shown in FIG. 1C, the thickness of the
次に、図1(d)に示すように、薄厚化された半導体基板1の裏面1bに絶縁層4を形成した後に支持体6と接着剤5で接合する(第2の工程)。ここで、支持体6がプリント基板であれば、チップにカットした後に接合すると良い。また、支持体6がシリコンウェハ、ガラス基板、メタル基板等であれば、チップにカットした後に支持体6と接合しても良いし、半導体基板1と支持体6とをウェハ状態で接合した後にチップにカットし、その後、プリント基板上等に実装しても良い。
Next, as shown in FIG. 1D, the insulating
支持用の基板8は支持体6と半導体基板1とを接合した後に剥離する。その方法は、例えば、支持用の基板8と半導体基板1との接着に紫外線を照射すると粘着性が低下する接着剤7を用い、紫外線を照射することにより剥離することができる。その際、支持用の基板8としては、紫外線が透過する部材を用いる必要があり、例えばガラス基板を用いることができる。
The
以上の工程により、半導体基板1に形成された素子3が酸化シリコン膜等による絶縁層4により分離され、SOI構造になった半導体装置が完成する。
Through the above steps, the
ところで、本実施形態によれば、分離溝2内に埋め込まれた絶縁部材2aが、半導体基板1と支持体6との間に介在する絶縁層4に食い込んだ形状で形成されていることから、分離溝2内の絶縁部材2aの厚み変化や空洞、さらに分離溝2の形状にくびれが生じない。従って、素子単位、CMOSのウェル単位、または、回路単位で、高い分離耐圧で分離された構造を持つ半導体装置およびその製造方法を提供することができる。また、高価なSOI基板ではなく、安価なバルクウェハを使用することによりSOI構造を形成しているため、製造コストが低い半導体装置およびその製造方法を提供することができる。
By the way, according to the present embodiment, the insulating
なお、分離溝2はCVD(Chemical Vapor Deposition)によって、酸化シリコンだけで埋設しても良い。また、分離溝2が突出した形状は、研磨でなく、選択比の高いエッチングにより形成しても良い。また、半導体基板1の裏面1bに形成された絶縁層4と支持体6との接合に用いる接着剤5が非導電性であれば、この絶縁層4は必ずしも必要ではない。
Note that the
(第2実施形態)
図2は、本実施形態の半導体装置の概略断面図である。本実施形態の発明を用いて完成した半導体装置を示す図2(b)の様に、その構成は第1実施形態と比較して、半導体基板1の裏面1bと絶縁層4との間に金属9を介在させる点が異なるものである。従って、以下、その製造方法についても、この異なる点について主に述べる。
(Second Embodiment)
FIG. 2 is a schematic cross-sectional view of the semiconductor device of this embodiment. As shown in FIG. 2B showing a semiconductor device completed using the invention of the present embodiment, the structure is a metal between the
まず、第1実施形態の第1の工程まで、図1(a)〜(c)に示すものと同様に行う。次に、図2(a)に示すように、薄厚化された半導体基板1の裏面1bに、蒸着、スパッタ、CVD等の方法により、Al(アルミニウム)、Cu(銅)、W(タングステン)、Ti(チタン)等の金属9を形成する。次に、分離溝2の絶縁部材2a上の金属9を研磨により除去する。これは、分離溝2の底部の酸化シリコンをストッパにして、その上の金属9を除去する選択研磨により行う。そして、図2(b)に示すように、第1実施形態の第2の工程を行う。以上の工程により、半導体基板1の裏面1bと絶縁層4との間に金属9を介在させたSOI構造の半導体装置が完成する。
First, the steps up to the first step of the first embodiment are performed in the same manner as shown in FIGS. Next, as shown in FIG. 2A, Al (aluminum), Cu (copper), W (tungsten), and the like on the
ところで、本実施形態によれば、第1実施形態と同様の効果を発揮することができる。さらに、素子3の下面(支持体6の上に形成された絶縁層4上)に抵抗値の低い金属9を容易に設けることができ、バイポーラ素子の性能を向上させることができる。
By the way, according to the present embodiment, the same effects as those of the first embodiment can be exhibited. Furthermore, the metal 9 having a low resistance value can be easily provided on the lower surface of the element 3 (on the insulating
以下に、この点について詳しく述べる。バイポーラ素子はSOI層の下面(酸化シリコン層の上面)に抵抗値の低い層(低抵抗層)を形成することにより、その特性が向上する。しかし、金属(AlやW等)によりこの低抵抗層を形成しようとすると、その後の素子を形成する時の高温の熱処理(例えば、約1170℃)により、金属が溶融したり、金属原子がシリコン中に拡散したりする。そのため、SOI基板に金属を埋め込んだ構造のウェハに、デバイス(素子)を製造することは困難である。 This point will be described in detail below. The characteristics of the bipolar element are improved by forming a low resistance layer (low resistance layer) on the lower surface of the SOI layer (upper surface of the silicon oxide layer). However, if this low resistance layer is to be formed from a metal (Al, W, etc.), the metal is melted or the metal atoms are converted into silicon by a high-temperature heat treatment (for example, about 1170 ° C.) during the subsequent device formation. Or diffuse inside. Therefore, it is difficult to manufacture a device (element) on a wafer having a structure in which metal is embedded in an SOI substrate.
また、予め素子が形成されたSOI基板にこの様な低抵抗層を形成するためには、熱拡散により高濃度拡散層を形成することになるが、この際、既に形成されている素子のAl等の金属配線が熱により溶融したり切断されたりする等して悪影響を受けてしまう。しかし、本実施形態の様に、半導体基板1に素子3を形成した後に低抵抗層を金属9で形成し絶縁すれば、適切に、SOI構造を有する基板に低抵抗層を形成することができ、バイポーラ素子の性能を向上させることができる。
In addition, in order to form such a low resistance layer on an SOI substrate on which an element is formed in advance, a high concentration diffusion layer is formed by thermal diffusion. At this time, Al of the element already formed is formed. Such a metal wiring is adversely affected by being melted or cut by heat. However, as in this embodiment, if the low resistance layer is formed of the metal 9 and insulated after the
なお、各々の部材の具体例等、記載していない内容は第1実施形態と同様である。 The contents not described such as specific examples of each member are the same as those in the first embodiment.
(第3実施形態)
図3は、本実施形態の半導体装置を製造工程順に示した概略断面図である。本実施形態の半導体装置は、図3(d)に示すように、その構成は、第1実施形態と同じであるが、第1の工程における薄厚化の方法が異なるものである。以下、その製造方法において、第1実施形態と異なる部分について主に述べる。
(Third embodiment)
FIG. 3 is a schematic cross-sectional view showing the semiconductor device of this embodiment in the order of the manufacturing process. As shown in FIG. 3D, the configuration of the semiconductor device of this embodiment is the same as that of the first embodiment, but the thinning method in the first step is different. Hereinafter, in the manufacturing method, portions different from the first embodiment will be mainly described.
まず、図3(a)に示すように、素子3と分離溝2が形成された半導体基板(バルクウェハ)1に水素イオンを注入する。水素イオンは図3(a)の矢印Aで示されるように、半導体基板1の表面1a側から注入する。このイオン注入によって、水素と結晶欠陥が高密度に偏析するイオン注入層(以下、泥弱層という)10を形成する。この泥弱層10の表面1aからの深さはイオン注入の加速電圧によって決まる。また、泥弱層10の深さは分離溝2の深さよりも深くなるようにしなければならない。
First, as shown in FIG. 3A, hydrogen ions are implanted into a semiconductor substrate (bulk wafer) 1 in which the
次に、図3(b)に示すように、支持用の基板8と接着した後に、熱処理(約700℃)を行うことで、半導体基板1を泥弱層10で剥離する。この水素イオンの注入による剥離については、特開平5−211128に記述の発明を参照することができる。剥離後は、第1実施形態と同様に、剥離面を研磨、若しくはエッチングして、分離溝2を突出させる(第1の工程)。この後、第1実施形態と同様に第2の工程を行い、第1実施形態と同様の構成を持つ半導体装置が完成する。
Next, as shown in FIG. 3B, the
ところで、本実施形態によれば、第1実施形態と同様の効果を発揮することができる。また、半導体基板1の裏面1bを一括して同じ厚みで薄厚化することができる。なお、各々の部材の具体例等、記載していない内容は第1実施形態と同様である。
By the way, according to the present embodiment, the same effects as those of the first embodiment can be exhibited. In addition, the
また、本実施形態に第2実施形態を適用して、第1の工程の後に、半導体基板1の裏面1bに金属を形成して分離溝2の絶縁部材2a上の金属を除去し、その後、第2の工程を行っても良い。
Further, by applying the second embodiment to this embodiment, after the first step, metal is formed on the
(第4実施形態)
図4は、本実施形態の半導体装置の概略断面図である。第1実施形態の半導体装置では絶縁層4を半導体基板1の裏面1b全体に設けたのに対して、本実施形態の半導体装置は、部分的に絶縁層4を設ける点が異なる。以下、主に、第1実施形態と異なる点について述べる。その構成は、図4(b)に示すように、分離溝2で区画された領域を単位として、半導体基板1と支持体6との間において、一部の領域に絶縁層4を設け、その他の領域に絶縁層4を設けないものとなっている。そして、一部の領域において、分離溝2の突出した絶縁部材2aが絶縁層4に埋め込まれている。
(Fourth embodiment)
FIG. 4 is a schematic cross-sectional view of the semiconductor device of this embodiment. In the semiconductor device of the first embodiment, the insulating
次に、その製造方法を述べる。まず、第1実施形態の第1の工程まで、図1(a)〜(c)に示すものと同様に行う。その後、裏面1b全体に絶縁層4を形成するための絶縁物質からなる膜を成膜する。
Next, the manufacturing method will be described. First, the steps up to the first step of the first embodiment are performed in the same manner as shown in FIGS. Thereafter, a film made of an insulating material for forming the insulating
次に、図4(a)に示すように、縦方向に電流を流す、つまり、支持体6と導通を持たせる素子3領域の絶縁物質からなる膜を剥離することにより、開口部11と絶縁層4とを形成する。剥離の方法としては、剥離時のマスクとしてレジスト材を塗布し、パターニングして、ドライエッチング、または、ウェットエッチングにより絶縁物質からなる膜を除去することができる。パターニング時のアライメントキーは、分離溝2の形成工程においてスクライブ領域等に形成すれば良い。
Next, as shown in FIG. 4A, current is passed in the vertical direction, that is, the film made of an insulating material in the region of the
続いて、図4(b)に示すように、導電性接着剤5を用いて半導体基板1における一部分に絶縁層4が形成された面と支持体6とを接合する(第2の工程)。これにより、絶縁層4の開口部11に導電性接着剤5が充填される。支持体6は、ドーパント不純物が高濃度にドープされたシリコンウェハを用いることができ、その抵抗率は、0.01Ωcm以下が望ましい。また、導電性接着剤5としては、例えば、半田や、金属フィラが含まれた樹脂等を用いることができる。以上の様にして、部分的に支持体6と導通を確保した半導体装置が完成する。
Subsequently, as shown in FIG. 4B, the surface of the
ところで、本実施形態によれば、第1実施形態と同様の効果を発揮することができる。さらに、絶縁層4の無い領域、つまり、開口部11が形成された領域の素子3は、支持体6と導通を持たすことができ、絶縁層4のある領域はSOI構造になった素子3を形成できる。つまり、電気的に絶縁分離された領域と支持体6と導通を持つ領域とが混在した構造を持つ半導体装置およびその製造方法を提供することができる。仮に、この様な構造をSOI基板を用いた場合に形成しようとすると、絶縁層4をエッチングを用いて取り除いた後にシリコンの単結晶を充填する等の複雑な工程が必要であるが、本実施形態によれば容易にこの様な構造を形成することができる。
By the way, according to the present embodiment, the same effects as those of the first embodiment can be exhibited. Further, the
なお、本例では、絶縁層4を半導体基板1に形成した後に支持体6を接合する例について示したが、絶縁層4を支持体6に形成しておき、支持体6を半導体基板1と位置合わせして接合しても良い。また、支持体6としては、その他、プリント配線基板等の実装基板やメタル基板等を用いることができる。また、その他の各々の部材の具体例等、記載していない内容は第1実施形態と同様である。
In this example, the
また、本実施形態に第2実施形態を適用して、第1の工程の後に、半導体基板1の裏面1bに金属を形成して分離溝2上の金属を除去し、その後、第2の工程を行っても良い。また、本実施形態に第3実施形態を適用して、第1の工程における薄厚化を、水素イオンの注入を利用して行っても良い。
Further, the second embodiment is applied to the present embodiment, and after the first step, a metal is formed on the
1 半導体基板
1a 表面
1b 裏面
2 分離溝
2a 絶縁部材
3 素子
4 絶縁層
6 支持体
8 支持用の基板
9 金属
10 イオン注入層
11 開口部
DESCRIPTION OF
Claims (4)
前記分離溝(2)内に埋め込まれた絶縁部材(2a)が前記裏面(1b)から突出しており、前記半導体基板(1)と前記支持体(6)との間において、前記分離溝(2)で区画された領域を単位として、一部の領域に前記絶縁層(4)が設けられて、前記突出した絶縁部材(2a)が前記絶縁層(4)に埋め込まれており、その他の領域に前記絶縁層(4)の開口部(11)が形成され、その開口部(11)に導電性接着剤(5)が充填されて、前記開口部が形成された領域の素子(3)に前記支持体(6)と導通を持たせる構成になっていることを特徴とする半導体装置。 The element (3) formed on the front surface (1a) side of the semiconductor substrate (1) is partitioned by the separation groove (2), and on the back surface (1b) side of the semiconductor substrate (1) via the insulating layer (4). A semiconductor device joined to a support (6),
An insulating member (2a) embedded in the separation groove (2) protrudes from the back surface (1b), and between the semiconductor substrate (1) and the support (6), the separation groove (2 ), The insulating layer (4) is provided in a part of the region, the protruding insulating member (2a) is embedded in the insulating layer (4), and other regions An opening (11) of the insulating layer (4) is formed in the element, and the opening (11) is filled with a conductive adhesive (5) to form an element (3) in the region where the opening is formed. A semiconductor device characterized in that it is configured to be electrically connected to the support (6) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004351A JP4894932B2 (en) | 2010-01-12 | 2010-01-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004351A JP4894932B2 (en) | 2010-01-12 | 2010-01-12 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30426299A Division JP4631113B2 (en) | 1999-10-26 | 1999-10-26 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010123986A JP2010123986A (en) | 2010-06-03 |
JP4894932B2 true JP4894932B2 (en) | 2012-03-14 |
Family
ID=42324975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010004351A Expired - Fee Related JP4894932B2 (en) | 2010-01-12 | 2010-01-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4894932B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60149146A (en) * | 1983-12-14 | 1985-08-06 | Nec Corp | Manufacture of semiconductor device |
JPH05166920A (en) * | 1991-12-19 | 1993-07-02 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
JPH05291270A (en) * | 1992-04-13 | 1993-11-05 | Sharp Corp | Semiconductor device |
JPH10199840A (en) * | 1997-01-06 | 1998-07-31 | Sony Corp | Manufacture of soi substrate |
KR100252751B1 (en) * | 1997-12-27 | 2000-04-15 | 김영환 | Semiconductor element manufacturing method |
-
2010
- 2010-01-12 JP JP2010004351A patent/JP4894932B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010123986A (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4631113B2 (en) | Manufacturing method of semiconductor device | |
TWI596657B (en) | Trap rich layer for semiconductor devices | |
US9783414B2 (en) | Forming semiconductor structure with device layers and TRL | |
US8481405B2 (en) | Trap rich layer with through-silicon-vias in semiconductor devices | |
US9754860B2 (en) | Redistribution layer contacting first wafer through second wafer | |
JP2008533705A (en) | Fabrication of carrier substrate contacts to trench-isolated SOI integrated circuits with high voltage components | |
JP2004179506A (en) | Semiconductor substrate having soi structure, method for manufacturing semiconductor substrate and semiconductor device | |
JP2007059826A (en) | Semiconductor integrated circuit device and its manufacturing method | |
JP4894932B2 (en) | Semiconductor device | |
JP2001144173A (en) | Method of manufacturing semiconductor device | |
JP4687742B2 (en) | Manufacturing method of semiconductor device | |
JP2500630B2 (en) | Semiconductor device | |
JP2007227601A (en) | Semiconductor device, and method of manufacturing semiconductor device | |
US20140199823A1 (en) | Method for manufacturing semiconductor device | |
WO2009153909A1 (en) | Method for manufacturing a semiconductor device, and a semiconductor device | |
JP2586422B2 (en) | Method of manufacturing dielectric integrated composite integrated circuit device | |
JP2008112900A (en) | Semiconductor device, and manufacturing method thereof | |
JP2013191639A (en) | Laminated semiconductor device and manufacturing method of the same | |
KR100258177B1 (en) | A power device and method of manufacturing the same | |
JP2008091935A (en) | Integrated circuit | |
JP6194824B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015065281A (en) | Method for manufacturing three-dimensional structure integrated circuit | |
JP2008130828A (en) | Method of fabricating semiconductor device, and semiconductor device | |
JP2007207825A (en) | Semiconductor device, and method of manufacturing semiconductor device | |
KR20110077498A (en) | And method of manufacturing soi substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |