JP4891807B2 - 高位合成装置および高位合成方法 - Google Patents
高位合成装置および高位合成方法 Download PDFInfo
- Publication number
- JP4891807B2 JP4891807B2 JP2007049481A JP2007049481A JP4891807B2 JP 4891807 B2 JP4891807 B2 JP 4891807B2 JP 2007049481 A JP2007049481 A JP 2007049481A JP 2007049481 A JP2007049481 A JP 2007049481A JP 4891807 B2 JP4891807 B2 JP 4891807B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- description
- level
- register transfer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
動作レベル回路記述から第1のレジスタ転送レベル回路記述を生成する高位合成手段と、
所定の付加回路を生成するための回路情報記述に基づき第2のレジスタ転送レベル回路記述を生成する回路生成手段と、
前記第1のレジスタ転送レベル回路記述内の端子と前記第2のレジスタ転送レベル回路記述内の端子との接続関係を記述した接続情報記述に基づき前記第1のレジスタ転送レベル回路記述と前記第2のレジスタ転送レベル回路記述とを接続する回路接続手段とを備えている高位合成装置であって、
前記高位合成手段において、前記第1のレジスタ転送レベル回路記述に記載された端子間での信号伝播にかかるサイクル数である遅延量を算出し、
前記回路生成手段において、前記遅延量を有する遅延回路記述を含む前記第2のレジスタ転送レベル回路記述を生成する、ことを特徴とするものである。
動作レベル回路記述から第1のレジスタ転送レベル回路記述を生成する高位合成手段と、
前記第1のレジスタ転送レベル回路記述内の端子と所定の第2のレジスタ転送レベル回路記述内の端子との接続関係を記述した接続情報記述に基づき前記第1のレジスタ転送レベル回路記述と前記第2のレジスタ転送レベル回路記述とを接続する回路接続手段とを備えている高位合成装置であって、
前記高位合成手段において、前記第1のレジスタ転送レベル回路記述に記載された端子のビット幅を算出し、
前記回路接続手段において、前記ビット幅を有する配線記述を使用して、前記第1のレジスタ転送レベル回路記述に記載された端子と前記第2のレジスタ転送レベル回路記述に記載された端子を接続する、ことを特徴とするものである。
動作レベル回路記述から第1のレジスタ転送レベル回路記述を主回路データベースに生成する高位合成ステップと、
前記高位合成ステップで生成された前記第1のレジスタ転送レベル回路記述が所定の要求性能を満たしているかを判定する第1の判定ステップと、
前記第1の判定ステップにおいて前記要求性能を満たしていない場合に、所定の付加回路を生成するための回路情報記述とレジスタ転送レベル回路記述内の端子の接続関係を記述した接続情報記述を入力するステップと、
前記高位合成ステップで生成された前記第1のレジスタ転送レベル回路記述と前記回路情報記述を参照し前記要求性能を満たしているかを判定する第2の判定ステップと、
前記第2の判定ステップにおいて前記要求性能を満たしている場合に、前記回路情報記述に基づき第2のレジスタ転送レベル回路記述を副回路データベースに生成する回路生成ステップと、
前記接続情報記述に基づき前記第1のレジスタ転送レベル回路記述と前記第2のレジスタ転送レベル回路記述を接続して前記要求性能を満たしているレジスタ転送レベル回路記述を生成する回路接続ステップとを含む高位合成方法であって、
前記高位合成ステップにおいて、前記第1のレジスタ転送レベル回路記述に記載された端子間での信号伝播にかかるサイクル数である遅延量を算出し、前記主回路データベースに蓄積し、
前記回路生成ステップにおいて、前記遅延量を有する遅延回路記述を含む前記第2のレジスタ転送レベル回路記述を生成し、
前記高位合成ステップにおいて、前記第1のレジスタ転送レベル回路記述に記載された端子のビット幅を算出し、前記主回路データベースに蓄積し、
前記回路接続ステップにおいて、前記ビット幅を有する配線記述を使用して、前記第1のレジスタ転送レベル回路記述に記載された端子と前記第2のレジスタ転送レベル回路記述に記載された端子を接続する、ことを特徴とするものである。
図1は、本発明の実施の形態1における高位合成装置の構成図である。
図6は、本発明の実施の形態2における高位合成装置の構成図である。図6において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指している。
図9は、本発明の実施の形態3における高位合成装置の構成図である。図9において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指している。
2 回路生成手段
3 回路接続手段
4 波形表示手段
A1〜A3 高位合成装置
DB1 主回路データベース
DB2 副回路データベース
F1 動作記述ファイル
F2 設定ファイル
F3 非合成RTL記述ファイル
F10 RTL記述ファイル
S1 高位合成ステップ
S2 性能確認ステップ
S3 設定ファイル入力ステップ
S4 性能確認ステップ
S5 回路生成ステップ
S6 回路接続ステップ
Claims (10)
- 動作レベル回路記述から第1のレジスタ転送レベル回路記述を生成する高位合成手段と、
所定の付加回路を生成するための回路情報記述に基づき第2のレジスタ転送レベル回路記述を生成する回路生成手段と、
前記第1のレジスタ転送レベル回路記述内の端子と前記第2のレジスタ転送レベル回路記述内の端子との接続関係を記述した接続情報記述に基づき前記第1のレジスタ転送レベル回路記述と前記第2のレジスタ転送レベル回路記述とを接続する回路接続手段とを備えている高位合成装置であって、
前記高位合成手段において、前記第1のレジスタ転送レベル回路記述に記載された端子間での信号伝播にかかるサイクル数である遅延量を算出し、
前記回路生成手段において、前記遅延量を有する遅延回路記述を含む前記第2のレジスタ転送レベル回路記述を生成する、ことを特徴とする高位合成装置。 - 前記回路接続手段が前記接続情報記述において参照する端子は、前記動作レベル回路記述に存在する端子である請求項1に記載の高位合成装置。
- 前記回路接続手段が前記接続情報記述において参照する端子は、前記高位合成手段により生成される前記動作レベル回路記述に記載された端子の信号が変化するタイミングを示すデータである前記高位合成手段のスケジューリング結果を実現する制御回路の入出力端子である請求項1に記載の高位合成装置。
- 前記回路接続手段が前記接続情報記述において参照する端子は、前記高位合成手段におけるリソース共有化に伴い生成されるリソースの入力データを選択するセレクタの制御信号端子である請求項1に記載の高位合成装置。
- 動作レベル回路記述から第1のレジスタ転送レベル回路記述を生成する高位合成手段と、
前記第1のレジスタ転送レベル回路記述内の端子と所定の第2のレジスタ転送レベル回路記述内の端子との接続関係を記述した接続情報記述に基づき前記第1のレジスタ転送レベル回路記述と前記第2のレジスタ転送レベル回路記述とを接続する回路接続手段とを備えている高位合成装置であって、
前記高位合成手段において、前記第1のレジスタ転送レベル回路記述に記載された端子のビット幅を算出し、
前記回路接続手段において、前記ビット幅を有する配線記述を使用して、前記第1のレジスタ転送レベル回路記述に記載された端子と前記第2のレジスタ転送レベル回路記述に記載された端子を接続する、ことを特徴とする高位合成装置。 - 前記回路接続手段が前記接続情報記述において参照する端子は、前記動作レベル回路記述に存在する端子である請求項5に記載の高位合成装置。
- 前記回路接続手段が前記接続情報記述において参照する端子は、前記高位合成手段により生成される前記動作レベル回路記述に記載された端子の信号が変化するタイミングを示すデータである前記高位合成手段のスケジューリング結果を実現する制御回路の入出力端子である請求項5に記載の高位合成装置。
- 前記回路接続手段が前記接続情報記述において参照する端子は、前記高位合成手段におけるリソース共有化に伴い生成されるリソースの入力データを選択するセレクタの制御信号端子である請求項5に記載の高位合成装置。
- さらに、所定の入力端子の値と、前記動作レベル回路記述に記載された端子の信号が変化するタイミングを示すデータである前記高位合成手段のスケジューリング結果から取得した波形データと、前記回路情報記述に基づき前記回路情報記述に記載された端子の信号が変化するタイミングを示す波形データとから信号遷移波形を表示する波形表示手段を備えている請求項1に記載の高位合成装置。
- 高位合成装置を用いた高位合成方法であって、
動作レベル回路記述から第1のレジスタ転送レベル回路記述を主回路データベースに生成する高位合成ステップと、
前記高位合成ステップで生成された前記第1のレジスタ転送レベル回路記述が所定の要求性能を満たしているかを判定する第1の判定ステップと、
前記第1の判定ステップにおいて前記要求性能を満たしていない場合に、所定の付加回路を生成するための回路情報記述とレジスタ転送レベル回路記述内の端子の接続関係を記述した接続情報記述を入力するステップと、
前記高位合成ステップで生成された前記第1のレジスタ転送レベル回路記述と前記回路情報記述を参照し前記要求性能を満たしているかを判定する第2の判定ステップと、
前記第2の判定ステップにおいて前記要求性能を満たしている場合に、前記回路情報記述に基づき第2のレジスタ転送レベル回路記述を副回路データベースに生成する回路生成ステップと、
前記接続情報記述に基づき前記第1のレジスタ転送レベル回路記述と前記第2のレジスタ転送レベル回路記述を接続して前記要求性能を満たしているレジスタ転送レベル回路記述を生成する回路接続ステップとを含む高位合成方法であって、
前記高位合成ステップにおいて、前記第1のレジスタ転送レベル回路記述に記載された端子間での信号伝播にかかるサイクル数である遅延量を算出し、前記主回路データベースに蓄積し、
前記回路生成ステップにおいて、前記遅延量を有する遅延回路記述を含む前記第2のレジスタ転送レベル回路記述を生成し、
前記高位合成ステップにおいて、前記第1のレジスタ転送レベル回路記述に記載された端子のビット幅を算出し、前記主回路データベースに蓄積し、
前記回路接続ステップにおいて、前記ビット幅を有する配線記述を使用して、前記第1のレジスタ転送レベル回路記述に記載された端子と前記第2のレジスタ転送レベル回路記述に記載された端子を接続する、ことを特徴とする高位合成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049481A JP4891807B2 (ja) | 2007-02-28 | 2007-02-28 | 高位合成装置および高位合成方法 |
US12/038,740 US8020136B2 (en) | 2007-02-28 | 2008-02-27 | Device and method for high-level synthesis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049481A JP4891807B2 (ja) | 2007-02-28 | 2007-02-28 | 高位合成装置および高位合成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008217071A JP2008217071A (ja) | 2008-09-18 |
JP4891807B2 true JP4891807B2 (ja) | 2012-03-07 |
Family
ID=39717378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049481A Expired - Fee Related JP4891807B2 (ja) | 2007-02-28 | 2007-02-28 | 高位合成装置および高位合成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8020136B2 (ja) |
JP (1) | JP4891807B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8079013B1 (en) * | 2008-12-19 | 2011-12-13 | Xilinx, Inc. | Hardware description interface for a high-level modeling system |
JP6254387B2 (ja) * | 2013-08-30 | 2017-12-27 | 株式会社日立情報通信エンジニアリング | 高位合成で作成する新規設計データと既存設計データの接続方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6295636B1 (en) * | 1998-02-20 | 2001-09-25 | Lsi Logic Corporation | RTL analysis for improved logic synthesis |
US6704908B1 (en) * | 1999-11-17 | 2004-03-09 | Amadala Limited | Method and apparatus for automatically generating a phase lock loop (PLL) |
JP3852741B2 (ja) * | 2000-10-31 | 2006-12-06 | シャープ株式会社 | 高位合成方法および高位合成装置 |
JP2002230065A (ja) * | 2001-02-02 | 2002-08-16 | Toshiba Corp | システムlsi開発装置およびシステムlsi開発方法 |
JP2002366596A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 高位合成装置および高位合成方法、高位合成方法による論理回路の製造方法、記録媒体 |
JP2006309667A (ja) * | 2005-05-02 | 2006-11-09 | Fujitsu Ltd | 動作合成検証装置及び方法 |
-
2007
- 2007-02-28 JP JP2007049481A patent/JP4891807B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-27 US US12/038,740 patent/US8020136B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008217071A (ja) | 2008-09-18 |
US20080209380A1 (en) | 2008-08-28 |
US8020136B2 (en) | 2011-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5164911A (en) | Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection | |
JP4492803B2 (ja) | 動作合成装置及びプログラム | |
JP2006190209A (ja) | 検証支援プログラム、記録媒体、検証支援装置、および検証支援方法 | |
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
US7370297B2 (en) | Method, system, and computer program for validating correspondence information between behavior and lower level description of a circuit design | |
JP4891807B2 (ja) | 高位合成装置および高位合成方法 | |
JP2009009418A (ja) | 検証装置および検証方法 | |
JP2008117318A (ja) | ハードウェア検証用プログラミング記述生成装置、高位合成装置、ハードウェア検証用プログラミング記述生成方法、ハードウェア検証用プログラム生成方法、制御プログラムおよび可読記録媒体 | |
US11023633B2 (en) | High-level synthesis method, high-level synthesis apparatus, and high-level synthesis system | |
JP2006268165A (ja) | 集積回路のタイミング解析装置、集積回路のタイミング最適化装置、集積回路のタイミング解析方法、集積回路のタイミング最適化方法、集積回路基板の製造方法、制御プログラムおよび可読記録媒体 | |
JPH1031693A (ja) | 専用アプリケーション・サブシステムの合成方法 | |
JP4481783B2 (ja) | シミュレーションモデル作成装置及びシミュレーション装置とシステム並びに方法とプログラム | |
US20070250803A1 (en) | High-level synthesis method and high-level synthesis system | |
WO2004068347A1 (en) | Method and apparatus for categorising test scripts | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
JP2005078402A (ja) | 電子回路の動作合成方法 | |
JP7233611B2 (ja) | 製造システム設計検証装置 | |
JP2002222228A (ja) | 高位合成システム及び高位合成方法 | |
JP2007011477A (ja) | 論理回路動作モデル生成装置及び論理回路動作モデル生成方法 | |
JP2000057180A (ja) | 高位合成装置、高位合成方法および高位合成プログラムを記録した媒体 | |
US20240046018A1 (en) | Logic circuit design method and logic circuit designing apparatus | |
JP5036633B2 (ja) | 図面作成装置および図面作成プログラム | |
JP2009217720A (ja) | プログラム生成装置およびプログラム生成方法 | |
JP2009129367A (ja) | 動作合成システム、動作合成方法および動作合成用プログラム | |
KR100345689B1 (ko) | 유한요소결과를 이용하여 반력 데이터를 노달포스데이터로 변환하는 방법 및 그 방법을 저장한기록매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |