JP4890308B2 - メモリ用データ管理方法 - Google Patents

メモリ用データ管理方法 Download PDF

Info

Publication number
JP4890308B2
JP4890308B2 JP2007071311A JP2007071311A JP4890308B2 JP 4890308 B2 JP4890308 B2 JP 4890308B2 JP 2007071311 A JP2007071311 A JP 2007071311A JP 2007071311 A JP2007071311 A JP 2007071311A JP 4890308 B2 JP4890308 B2 JP 4890308B2
Authority
JP
Japan
Prior art keywords
data
trigger
memory
trigger event
epoch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007071311A
Other languages
English (en)
Other versions
JP2007256283A (ja
Inventor
テランス・アール・ビエール
スチーブン・ケイ・サリバン
クリスティ・ベイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2007256283A publication Critical patent/JP2007256283A/ja
Application granted granted Critical
Publication of JP4890308B2 publication Critical patent/JP4890308B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/029Software therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

本発明は、一般に、データ取込みに関し、特に、記録長の長いメモリにおけるデータ管理方法に関する。
一般的には、デジタル・オシロスコープの如きデジタル測定機器は、入力電気信号から取込んだデジタル化データを取込みメモリに記憶させて、即ち、書き込んで、このデータを後で処理できるようにする。取込みメモリは、典型的には、2個のバッファに分割されており、データがこれら2個のバッファに交互に書き込まれる。これにより、少なくとも1個のバッファが任意の時点で有効なデータ・レコード(データ記録)を維持している。データがバッファの一方に最初に書き込まれると、データの取込みを開始させるトリガがディスエーブル(無能化)される。データのプリ・トリガ分がバッファに書き込まれるまで、トリガは再び無能化される。トリガ事象前の電気信号の波形部分を表示器のスクリーンに描くために、プリ・トリガ分のデータが必要である。トリガ事象が生じるまで、バッファでは循環形式で書き込みが持続し、データのポスト・トリガ分がバッファに書き込まれるまで、この書き込みを持続する。これにより、トリガ事象の前後のデータを確実にバッファに記憶できる。この点にて、他方のバッファで書き込みが開始するが、トリガ事象に関連したデータを取込んだ第1(一方の)バッファは、更なる処理や、表示に利用できる。
上述の二重バッファによるアプローチの欠点は、プリ・トリガ分のデータがバッファに書き込まれている時間中のトリガ事象が無視されることである。メモリ容量が大きくなると、プリ・トリガの時間がより長くなるのが望ましいが、長時間にわたってトリガ事象が無視される。さらに、デジタル測定機器がより早くなり、トリガ事象を高速で処理できるようになってきた。データ管理技術により、長時間にわたってトリガ事象が無視されることは、非常な高速でトリガ事象を処理できる傾向に反する。
多くの理由により、バッファの大きさが特定できるようになった。小さな(短い)バッファを選択した場合、スクリーンの更新レートが一般的には良くなるが、観察できる細部の分量が制限される。大きな(長い)バッファを選択すると、各波形画像を生成する際により多くのデータを処理しなければならないので、スクリーンの更新レートが一般的には悪くなるが、観察できる細部の分量が良くなる。データが新たなバッファの各々を満たし始めるので、プリ・トリガ時間の間、小さなバッファでも大きなバッファでも、トリガ事象が無視される。
特許文献1(米国特許第5929838号明細書)「高速更新レート及び長い記録長の間でのデジタル・オシロスコープの交互動作のための取込み管理装置及び方法」は、高速更新レートと高い分解能の両方を達成する方法を記載している。通常動作期間中、オシロスコープが小さなバッファ・サイズを選択する。その結果、更新レートが良好となり、スクリーンの大きさに対して充分の量の細部を表示できる。ユーザが取込み処理を停止すると、オシロスコープは、バッファに対して長い記録長を選択し、1個の追加的な記録を捕捉しようとする。トリガ事象が生じると、この取込みが最終取込みとなり、良好な細部が得られるという利点がある。合理的な期間内にトリガ事象が生じないと、以前の記録を用いるが、この記録は細部の分量が少ない。この方法の1つの欠点は、トリガが不足することである。この場合、デジタル回路が適切に動作しないと、信号の発生を停止する。トリガが停止した時点の付近の回路動作が正しいかを試験する際に、信号発生の停止の問題による欠点がしばしば見られる。信号を観察し、その信号をトリガとして使用できるようにオシロスコープを設定できる。しかし、信号が停止した時点の付近を高分解能で取り込むことができなかった。その理由は、信号が停止した後に、オシロスコープは、長い記録を捕捉しようとするためである。この時点までに回路が故障しており、信号が停止しているので、オシロスコープはトリガを受けることがない。
いくつかのデジタル測定機器は、取込みデータ(取込まれたデータ)用に多くのバッファを有する。これは、二重バッファ技術を拡張したものである。各バッファは、プリ・トリガのデータ用と、ポスト・トリガのデータ用とに分割されている。データは先ず新たなバッファに記憶されるので、プリ・トリガ量のデータがバッファに書き込まれるまで、トリガ事象が無視される。この期間中にトリガが無視され、ある期間中に別のトリガ事象がないと、循環バッファにてデータが重ね書きされる。データの取込みが停止すると、その後の最新のトリガ事象が無視されてしまう。データを得るための順序は判るが、各記憶の間にいくつのトリガ事象が失われているかを知ることはできない。
米国特許第5929838号明細書
そこで、高い分解能で最新のトリガ事象を常に捕捉し、トリガ事象の完全な記録ができる長いデータ記録長のメモリ用のデータ管理技術が望まれている。
本発明は:デジタル・オシロスコープで用いるメモリのデータ管理を行う方法であって;プリ・トリガ用データを蓄積するために用いるメモリ内の循環バッファの記憶場所の個数を第1の数に設定し;メモリ内にて循環バッファの後に配置された線形領域に、最終のトリガ事象が生じた後のポスト・トリガ用データを蓄積するために用いる記憶場所の個数を第2の数に設定し;第1トリガ事象が生じるまで、記憶場所の個数が第1の数である循環バッファにデータ・サンプルを書き込み; 第1トリガ事象が生じたときに、線形領域にデータ・サンプルを書き込み;最終のトリガ事象が生じた後に、第1のの記憶場所の個数及び第2のの記憶場所の個数の和に等しい量のデータ・サンプルを線形領域に書き込んだときに、線形領域へのデータ・サンプルの書き込みを停止することを特徴とする。
よって、本発明は、高い分解能で最新のトリガ事象を常に捕捉し、トリガ事象の完全な記録ができる。
本発明は、長い記録長のメモリ用のデータ管理方法を提供するものであり、最新のN個のトリガに対するデータ取込みをメモリに確実に記録できる。このデータ管理方法では、長い記録長のメモリ内の最初の循環バッファに実時間のデータ・サンプルを書き込む。この循環バッファのサイズは、プリ・トリガ時間(プリ・トリガ時間に取り込まれるデータ・サンプルの数)に等しい。最初のトリガ事象が生じると、長い記録長のメモリ内の循環バッファの後の線形領域にデータ・サンプルが書き込まれる。最新のトリガ事象の後にポスト・トリガ時間及び新たなプリ・トリガ時間が経過するまで、線形領域へのデータ・サンプルの取込みが持続する。なお、最新のトリガ事象の時点にて、新たなプリ・トリガ時間が、次のトリガ事象のために新たな循環バッファに割り振られる。この方法により、全てのトリガ事象がプリ・トリガ用データ及びポスト・トリガ用データに関連して捕捉される。
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
図1は、本発明によるメモリ・データ管理方法を用いたデジタル・データ取込み測定機器の簡略化したブロック図である。長い記録長の取込みメモリ12は、その入力にて、圧縮又は非圧縮のデータ・サンプルを受ける。メモリ制御器14は、供給されるトリガに応じて、長い記録長のメモリ12を制御し、後述の如く、取込みデータ記録(データ・レコード)を発生する。取込みデータ記録は、長い記録長のメモリ12から表示プロセッサ16に転送され、表示用に可視データを発生する。取込みデータ記録が電気信号を表す場合、この可視データは、波形画像の形式でもよい。
デジタル・オシロスコープの場合、データが取り込まれている間、データ・サンプルが長い記録長のメモリ12に連続的に書き込まれる。データ取込みが開始すると、最初のプリ・トリガ時間の期間中はトリガ事象が阻止される。しかし、その後のトリガ事象を阻止する必要はない。長い記録長のメモリ12は、循環型であると見なせる。すなわち、最初のメモリ記憶場所が最後のメモリ記憶場所に続く。長い記録長のメモリ12への一般的な書き込みは、メモリ・アドレスの数値が小さい値から大きな値に進むが、後述の如く、時々、例外がある。
データの書き込みの進め方として2つのモード(形式)がある。これらは、(1)プリ・トリガの分量のデータを記憶する循環バッファのモードと、(2)データの線形ストレッチ(線形で循環しない記憶)のモードである。長い記録長のメモリ12内のこれら2つのデータ形式の構成は、メモリ制御器14に供給されるトリガ事象のレートにより決まる。メモリ制御器14に供給されるトリガ事象のレートが充分に高速である限り、長い記録長のメモリ12にデータが線形モードで書き込まれる。充分に長い期間にわたってトリガ事象が生じないときのみ、長い記録長のメモリ12は循環バッファとして再び書き込みを行う。
図2は、本発明によるメモリ・データ管理方法の物理的な図である。太い矢印は、長い記録長のメモリ12におけるデータを表す。(メモリ12内にて、循環バッファ・モードで書き込まれる領域が循環バッファ領域(以下、単に、循環バッファと呼ぶ)であり、線形ストレッチ・モード(線形モード)で書き込まれる領域が線形領域である。)循環バッファ18では、プリ・トリガの分量のデータを記憶する。データは、循環バッファの終わりに達するまで循環バッファの左から右に書き込まれる。循環バッファの終わりに達すると、矢印Aに示すように、書き込みが循環バッファの左端に戻る。トリガ事象Tを検出すると、メモリ制御器14は、循環バッファ18での書き込みを直ちに停止し、矢印Bに示すように、循環バッファの右側にある線形領域20に進む。トリガを検出しなければ、ポスト・トリガ分量のデータとプリ・トリガ分量のデータとを書き込むまで、データが線形モードで書き込まれる。トリガ事象が生じると、最新のプリ・トリガ分量のデータの記憶領域が新たな循環バッファ22となり、最新のプリ・トリガ事象によるポスト・トリガ用のデータを重ね書きすることなく、新たなトリガ事象が生じるまで、循環バッファ22にて書き込みを持続する。
図3は、図2と同じ取込みデータの状況を時間順序で示す。ここでは、最初の循環バッファ(循環バッファ領域)18は、循環としては示されていない。波線24は、トリガ事象が生じなかったために循環バッファ18、22が重ね書きされてデータが失われたことを示す。この図は、全てのトリガの前にプリ・トリガの分量の取込みデータと、全てのトリガの後にポスト・トリガ分量の取込みデータとが存在することを示す。この結果、取込みデータは、長い記録長のメモリ12に効果的に束ねられたことになる。すなわち、全ての取込みデータは、トリガ事象に対してプリ・トリガのデータとポスト・トリガのデータのいずれかの部分である。ここでは、トリガ事象が無視されたり捨てられたりする期間が存在しない。
従来の二重バッファ・メモリ・システムは、単一のトリガ事象の周囲の取込みデータを保持した。メモリのフルサイズ(全記憶場所)をMとし、このメモリのフルサイズを等しい2個の循環バッファに分割した場合、各循環バッファのサイズはM/2となる。各バッファ領域は、プリ・トリガ用データA及びポスト・トリガ用データZを蓄積しなければならず、A+Z=M/2であるので、トリガ事象に対する全てのデータ記録(A+Z)は、単にメモリ・サイズの半分(M/2)の長さである。
図4は、本発明によるメモリ・データ管理方法の単一のトリガ事象に対する図である。一連のトリガ事象の単一又は最新のトリガ事象を見つけるのに利用できる長い記録長のメモリ12の最大量は、本発明のデータ管理方法により示される。所望の単一のトリガ事象が、前の循環バッファ18に非常に近い線形バッファ領域20で生じると、循環バッファが依然使用される。循環バッファ18内にデータを更に書き込むので、最も古いデータが循環バッファの開始となる。すなわち、線形領域20への遷移(移動)を開始した最初のトリガは、循環バッファへの1つのサンプルにて生じる(図4(A))。この場合、所望トリガ事象に対するプリ・トリガ時間を完成させ維持するために、プリ・トリガ用バッファ領域18の1つのサンプルが依然必要である(図4(B))。したがって、ほぼ2倍の量のプリ・トリガ用データ(2A−1)が所望の単一トリガ事象Tの前に書き込まれる(ここでは、Aはプリ・トリガ用のデータ量である)。トリガ事象Tに1倍のポスト・トリガ用データ(Z)が続く。最悪の場合、次のトリガ事象を待つ間、プリ・トリガ用データ(A)用の追加の循環バッファ22を用いる。この結果、長い記録長のメモリ12の容量は、(3×A−1)+Z、即ち、ほぼ3×A+Z=Mとなる。二重バッファ・メモリ・システムにおいて、メモリは、プリ・トリガ用データ及びポスト・トリガ用データの2倍の容量2×(A+Z)が必要となり、各記録長がM/2の長さとなる。本発明のデータ管理方法において、プリ・トリガ時間が記録長の0%のときに、記録長がMとなる。これは、二重バッファ・メモリ・システムにわたって、記録長を倍にする。プリ・トリガ時間が記録長の50%の場合、可能な記録長はM/2であり、これは、二重バッファ・メモリ・システムの記録長の2倍に等化である。プリ・トリガ時間が100%の場合、可能な記録長はM/3に減少する。
単一の記録の代わりにN個の完全記録が望ましいとき、低速レートでトリガ事象が生じたときにほとんどのメモリが使用されるので、全てのトリガ事象が、プリ・トリガ分量のデータに先立ち、ポスト・トリガ分量のデータに続く。最も古いトリガ事象には、2×A−1倍のプリ・トリガ用データが必要である。他の全ては、多くてもプリ・トリガ用データの分量Aを必要とする。全てのトリガ事象は、多くてもポスト・トリガ用データの分量Zを必要とする。さらに、別の1個の循環バッファも必要とするので、(N+2)×A―1+N×Z=Mである。長い記録長のメモリ12のサイズが1,000,000サンプルならば、ポスト・トリガ用データのサイズが0で、プリ・トリガ用データの完全な記録に対しては、10,000サンプルの長さが完全な記録であり、(N+2)×10,000−1=1,000,000となる。すなわち、98個の完全な記録が、長い記録長のメモリに保持できる。プリ・トリガ用データのサイズが0で、記録が単にポスト・トリガ用データならば、長い記録長のメモリ12に100個の完全な記録が保持できる。実際には、プリ・トリガ及びポスト・トリガ用の両方のデータ領域が実際の分量よりも長くできるので、各記録の両端にていくらかの余分なデータが可能となる。長い記録長のメモリ12内に記憶されるトリガ事象の数は、上述で計算した量よりも大幅に多くなる。この状態が生じるのは、トリガ事象間の時間が、プリ・トリガ時間及びポスト・トリガ時間の和よりも短いときである。
上述は、長い記録長のメモリ12におけるデータの一般的な構成である。2個の固定バッファに分割された従来の取込みメモリと異なり、長い記録長のメモリ12が複数の領域に分割されるが、この領域はトリガ事象がどの様に生じるかに応じて変化する。長い記録長のメモリ12から取込みデータを回収するために、2つの追加的な形式のデータが必要となる。これら形式のデータは、(i)長い記録長のメモリに蓄積されるデータの順序を基準としたデータと、(ii)トリガ事象に関する情報を保持するデータである。
長い記録長のメモリ12には、取込みデータが「エポック」として蓄積される。図5に示すように、各エポックは、循環バッファ18で開始し、線形領域20で終わる。長い記録長のメモリ12の全体を循環として扱うと、明瞭には示されていないが、エポックは、メモリのハイ・エンド(大きな値のアドレス)を離れて、ロウ・エンド(低い値のアドレス)に続く。各エポックは、長い記録長のメモリ12の「ベース」位置で開始する。このベースに値を加算することにより、エポック内の全ての記憶場所が見つかる。長い記録長のメモリ12の終了点を越えたメモリ・アドレスは、この長い記録長のメモリの開始点に循環して戻ることに留意されたい。
エポックの開始にてデータ・サンプルを循環バッファ18に書き込んでいる間、第1トリガにより、現在の記憶場所で書き込みが終了し、循環バッファの終わりの後で再開する。第1トリガが生じると、トリガが生じていなければ書き込まれる循環バッファ18の次の記憶場所が「オフセット」としてメモリ制御器14にセーブされる。すなわち、オフセットは、エポックに対する循環バッファ内で最も古いデータの記憶場所である。トリガが存在する限り、又は他のトリガ事象がない状態でプリ・トリガ分量のデータとプリ・トリガ分量のデータとが書き込まれるまで、線形領域20へのエポックの線形書き込みが持続する。これが生じると、長い記録長のメモリ12への書き込みが、プリ・トリガ分量のデータだけ、新たなエポックの開始又はベースにて循環バッファの開始にジャンプして戻る。エポックのデータを読出すには、読出しをオフセット記憶場所にて開始し、プリ・トリガ用データの量で決まる循環バッファ18の終わりに進む。次に、データは、エポックのベースから読出され、この読出しは、オフセットに進む。残りのデータの読出しは、プリ・トリガ用データの後に開始し、次のエポックのベースまでとなる。各エポックのベース及びオフセットは、エポックの循環リスト内に保持される。
エポック内の第1トリガが循環バッファ18の端で生じる場合、オフセットがゼロで、エポック内のデータが適切な時間的順序になっている。トリガ事象が頻繁なレートで持続し、メモリ全体が単一の線形領域となっているとき、単一のエポックが存在し、このエポックの開始における循環バッファ18が重ね書きされる。この状態が生じると、エポックのオフセットがゼロに設定され、長い記録長のメモリ12の全体が線形であることを示す。停止すると、書き込みすべき次の記憶場所は、線形領域20が開始する記憶場所として蓄積される。
単一記憶のみが望ましいとき、最新のトリガを含むエポックに関する情報のみがセーブされる。しかし、多くのトリガ事象に関する情報が必要なとき、エポックの数に関する情報をエポック循環リストにセーブする。このリストの各エントリは、上述の如く、ベース・アドレス及びオフセットを保持することにより、エポックを記述する。エポック循環リストのポインタは、現在のエポックを識別する。エポック・リストには、他のデータ、例えば、タイム・スタンプを蓄積して、エポック間の時間が判るようにしてもよい。
トリガ・データ循環リストを用いて、トリガ事象の数を追跡できる。次のトリガ事象に関するデータを保持するリストのエントリを示すポインタが存在する。取込みが開始すると、トリガ・データ循環リスト内の第1エントリを示すようにポインタを設定し、フラグをクリアして循環リストが一杯でないことを示す。充分なトリガ事象が生じて、ポインタがトリガ・データ循環リストの先頭に回り込んで戻った後に、トリガ・データ循環リストが一杯になったことを示す用にフラグを設定する。トリガ事象が生じると、トリガ事象を識別するデータがトリガ・データ循環リストに入力され、リスト・ポインタが次の項目に進む。このトリガ・データには、エポック数と、エポック内の位置を示す。エポック数は、エポック循環リストへのインデックスである。エポック情報は、長い記録長のメモリ12内のエポックの開始を示し、エポック内の各トリガ事象に関連する完全な記録を見つけることができるようにする。いくつかの追加情報をトリガ・データ循環リスト内の各エントリ内に蓄積してもよい。
ダイナミック・ランダム・アクセス・メモリ(DRAM)技術において、データ・サンプルのパケット又はブロックを表す多数のバイトのバーストにてデータが書き込まれる。よって、長い記録長のメモリ12内の各アドレスは、取込みデータのパケット又はブロックに対応する。この場合は、追加データがトリガ・データ循環リスト内に蓄積されて、パケット又はブロック内のトリガ位置を識別する。トリガ事象の時間は、時々測定されるが、分解能は、長い記録長のメモリ12内に蓄積されるデータのサンプル・レートよりも良好である。この場合は、トリガ・データ循環リストに特別な分解能を蓄積してもよい。タイム・スタンプを蓄積してもよい。単一のトリガ事象に関する情報のみが望ましい特別な場合には、トリガ・データ循環リストが必要なく、所望情報がレジスタ内に保持される。
実際には、3つの動作モードがある。第1モードにて、単一の記録が捕獲される。第2モードにて、多くの連続トリガ事象に対応する取込みデータが捕獲される。第3モードにおいて、可変長のパケットのデータが捕獲される。
単一のトリガ事象の記録を捕獲するとき、プリ・トリガ用データ及びポスト・トリガ用データのサイズをプログラムして、3×A+Zは、利用可能なメモリ・サイズMよりも小さい。取込み処理が開始すると、上述の如く、一番最初のプリ・トリガのインターバル期間中に、トリガ事象が最初にディスエーブル(不能化)される。その後に、データをトリガ・データ循環リストに置くことができるレートであるトリガ・システムの最も遅い速度により決まる、又は、トリガ受容レートを制限するユーザ指定のホールドオフ時間により決まる比較的高いレートにて、トリガ事象を許容できる。測定機器が単一のシーケンス・モードのとき、最初に受け入れたトリガ事象により、ポスト・トリガ用データが取り込まれた後に、取込み処理が停止する。最初のトリガ事象のみが保持される。いかなる場合にも、停止命令の後に取込みが停止する。しかし、トリガ事象が認識され、そのトリガ事象に対するポスト・トリガ用データの取込みが終わらないと、ポスト・トリガ期間の終わりまで取込みが延長される。
一連の連続したトリガ事象を捕獲すると、プリ・トリガ用データとポスト・トリガ用データをプログラムして、上述のように、(N+2)×A+N×Zが利用可能なメモリ・サイズMよりも小さくなる。取込み処理が開始すると、最も最初のプリ・トリガ・インターバル期間中に、トリガ事象が先ずディスエーブルされる。その後に、データをトリガ・データ循環リストに置くことができるレートであるトリガ・システムの最も遅い速度により決まる、又は、トリガ受容レートを制限するユーザ指定のホールドオフ時間により決まる比較的高いレートにて、トリガ事象を許容できる。測定機器が単一シーケンス・モードならば、N個のトリガ事象を受けた後、その後のトリガを無視し、取込みを停止する。いかなる場合にも、停止命令の後、取込みを中止する。データの実際の取込みは、最新の取込みトリガのポスト・トリガ時間の最後まで延びる。
ある形式のデータがパケットで、即ち、USB及びイーサネット(登録商標)のデータで送られる。情報のパケットの間は、データ・バスはアイドル状態である。望むことが情報のパケットのみであるとき、データ・バスからの大量のアイドル・データを捕獲することにより、長い記録長のメモリが一杯になる。パケットがしばしば送られる際、そのサイズは多い。データ・バスがアイドルのとき、長時間にわたってアイドル・データを捕獲できない期間中、しばしば要求されることは、パケットにおける全てのデータを捕獲するトリガ・モードである。ほとんど全てのアイドル時間を除いて、パケットのサイズが可変しても、長い記録長のメモリ用のデータ管理システムは、パケットを取込みことができる。パケットを取り込むには、トリガは、パケットのデータの遷移でのトリガに設定される。パケット内のデータは、少なくともある最小レートにて常に遷移がある。プリ・トリガ及びポスト・トリガの時間は、データが任意の状態に維持する時間よりも長く設定される。パケット期間中、データの連続的な変化がトリガの発生を維持する。これにより、1つのエポック期間中に、パケット全体が取り込まれる。パケットの端に達すると、データ・バスがアイドル状態になり、トリガはもはや発生せず、エポックが終了する。新たなエポックの開始にて循環バッファが形成され、次のパケットの開始になるまでデータ・サンプルが捨てられる。パケット捕獲モードにて、各エポック内の最初のトリガ事象のみがトリガ・データ循環リストに蓄積される。記録は可変長である。パケットの記録は、エポックの初めで開始し、エポックの終わりに進む。単一シーケンス・モードにおいて、ある数のパケットが取り込まれるまで、又は、長い記録長のメモリ12が一杯になるまで又はほぼ一杯になるときに、メモリ制御器14はデータを捕獲するようにプログラムできる。この時点で、取込みが停止する。最新のパケットは、完了しないかもしれない。いかなる場合でも、取込みは、停止命令の後に中止され、ポスト・トリガ時間の最後まで延びる。
考慮しなければならないことが多くある。パケットの途中で取込みを中止すると、他のエポックがエポック循環メモリに書き込まれる。次のエントリは、現在のエポックの終わりを定義する。非常の長いパケットの場合、又はデータが連続するとき、長い記録長のメモリ12は、データで一杯になっているかもしれず、エポックの開始が重ね書きされているかもしれない。この場合、表示される完全なパケットはない。取込みが中止すると、エポック循環リストを変更して、現在のパケットのベースが、長い記録長のメモリ12内の最も古い取込みデータの近傍にする。パケット長が短く、メモリ長が長ければ、トリガ・データ循環リスト又はエポック循環リストがオーバーフローすることが可能である。単一シーケンス・モードにおいて、長い記録長のメモリ12がたとえ一杯でなくても、これらリストのいずれかがオーバーフローする前に、取込みメモリが停止する。これらリストがオーバーフローすると、正当な取込みデータのみを確実に表示するようにする。パケット・モードにおいて、エポック循環リストがトリガ・データ循環リストよりも短いと、各トリガ用に1つのエポックが存在する特定のロジックが必要となる。
よって、本発明が提供する長い記録長のメモリ用のデータ管理方法では、プリ・トリガ時間中にこのメモリ内の循環バッファを用い、最新のトリガ事象が生じた後にポスト・トリガ及びプリ・トリガの両方の時間が終わるまでに最初のトリガ事象が生じると、このメモリ内の循環バッファの終わりにて線形領域にジャンプをすることにより、このメモリ内のデータの蓄積を管理している。
本発明によるメモリ・データ管理方法を用いたデジタル・データ取込み測定機器の簡略化したブロック図である。 本発明によるメモリ・データ管理方法の物理的な図である。 図2の時間的な図である。 本発明によるメモリ・データ管理方法の単一のトリガ事象に対する図であり、(A)が物理的順序を示し、(B)が時間的順序を示す。 本発明によるメモリ・データ管理方法により「エポック」に対する図であり、(A)が物理的順序を示し、(B)が時間的順序を示す。
符号の説明
12 長い記録長の取込みメモリ
14 メモリ制御器
16 表示プロセッサ
18 循環バッファ
20 線形領域
22 循環バッファ

Claims (1)

  1. デジタル・オシロスコープで用いるメモリのデータ管理を行う方法であって、
    プリ・トリガ用データを蓄積するために用いる上記メモリ内の循環バッファの記憶場所の個数を第1の数に設定し、
    上記メモリ内にて上記循環バッファの後に配置された線形領域に、最終のトリガ事象が生じた後のポスト・トリガ用データを蓄積するために用いる記憶場所の個数を第2の数に設定し、
    第1トリガ事象が生じるまで、上記記憶場所の個数が上記第1の数である上記循環バッファにデータ・サンプルを書き込み、
    上記第1トリガ事象が生じたときに、上記線形領域に上記データ・サンプルを書き込み、
    上記最終のトリガ事象が生じた後に、上記第1の上記記憶場所の個数及び上記第2のの上記記憶場所の個数の和に等しい量の上記データ・サンプルを上記線形領域に書き込んだときに、上記線形領域への上記データ・サンプルの書き込みを停止する
    ことを特徴とするメモリ用データ管理方法。
JP2007071311A 2006-03-24 2007-03-19 メモリ用データ管理方法 Expired - Fee Related JP4890308B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/388,926 US7558936B2 (en) 2006-03-24 2006-03-24 Data management in long record length memory
US11/388,926 2006-03-24

Publications (2)

Publication Number Publication Date
JP2007256283A JP2007256283A (ja) 2007-10-04
JP4890308B2 true JP4890308B2 (ja) 2012-03-07

Family

ID=38236174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007071311A Expired - Fee Related JP4890308B2 (ja) 2006-03-24 2007-03-19 メモリ用データ管理方法

Country Status (4)

Country Link
US (1) US7558936B2 (ja)
EP (1) EP1837753A3 (ja)
JP (1) JP4890308B2 (ja)
CN (1) CN101063688B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7561981B2 (en) * 2007-04-20 2009-07-14 Agilent Technologies, Inc. Multiple independent measurements of events from multiple measurement setups entered at a single time
US8046183B2 (en) * 2008-03-04 2011-10-25 Tektronix, Inc. Pre-trigger and post-trigger acquisition for no dead time acquisition system
JP5242452B2 (ja) * 2009-02-27 2013-07-24 株式会社熊谷組 音源の推定方法とその装置
US8363512B2 (en) 2009-02-27 2013-01-29 Honda Motors Method and apparatus for estimating sound source
US20110060540A1 (en) * 2009-09-04 2011-03-10 Tektronix, Inc. Test and Measurement Instrument and Method For Providing Post-Acquisition Trigger Control and Presentation
US8374811B2 (en) 2009-12-07 2013-02-12 Tektronix, Inc. High waveform throughput with a large acquisition memory
CN102466745B (zh) * 2010-11-03 2015-08-19 北京普源精电科技有限公司 一种用波形显示测量结果的数字万用表
CN102087306A (zh) * 2010-12-21 2011-06-08 航天科工深圳(集团)有限公司 电参量波形的显示方法及系统
CN103018512B (zh) * 2011-09-23 2016-09-07 北京普源精电科技有限公司 一种具有外触发功能的示波器
US20140281375A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Run-time instrumentation handling in a superscalar processor
CN103592488A (zh) * 2013-10-31 2014-02-19 江苏绿扬电子仪器集团有限公司 针对示波器adc高速采样数据存储控制的方法
EP3689467A1 (en) 2014-06-02 2020-08-05 Agilent Technologies, Inc. Single column microplate system and carrier for analysis of biological samples
CN105911899B (zh) * 2015-09-28 2018-07-06 西门子制造工程中心有限公司 钢轨电位限制及波形记录装置和方法
US10365300B2 (en) * 2016-02-05 2019-07-30 Tektronix, Inc. Trigger on final occurrence
US10386389B2 (en) * 2016-02-29 2019-08-20 Keysight Technologies, Inc. Measurement system that stores samples acquired during a time window that includes a trigger event and during a subsequent user-specified time window
US10228394B2 (en) 2016-02-29 2019-03-12 Keysight Technologies, Inc. Measurement system that stores pre- and post-qualification signal data
US11255879B2 (en) * 2017-09-29 2022-02-22 Rohde & Schwarz Gmbh & Co. Kg Measuring device and measuring method with selective storage of data segments
CN110940841B (zh) * 2019-10-09 2020-12-01 电子科技大学 基于fpga的数字三维示波器快速采集系统
US11536746B2 (en) * 2020-06-29 2022-12-27 Rohde & Schwarz Gmbh & Co. Kg Test and measurement instrument and method of analyzing an input signal

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067130A (en) * 1989-09-29 1991-11-19 Tektronix, Inc. Method for acquiring data in a logic analyzer
JPH06274276A (ja) * 1993-03-22 1994-09-30 Yokogawa Electric Corp データ収集装置
US5530454A (en) * 1994-04-13 1996-06-25 Tektronix, Inc. Digital oscilloscope architecture for signal monitoring with enhanced duty cycle
US5929838A (en) * 1996-04-17 1999-07-27 Hewlett-Packard Company Acquisition manager and method for alternating digital oscilloscope operation between fast update rate and long record length
US5978742A (en) * 1997-04-04 1999-11-02 Tektronix, Inc. Method and apparatus for digital sampling of electrical waveforms
US6615148B2 (en) * 2000-05-17 2003-09-02 Tektronix, Inc. Streaming distributed test and measurement instrument
US7120259B1 (en) * 2002-05-31 2006-10-10 Microsoft Corporation Adaptive estimation and compensation of clock drift in acoustic echo cancellers

Also Published As

Publication number Publication date
EP1837753A2 (en) 2007-09-26
EP1837753A3 (en) 2009-08-26
CN101063688B (zh) 2012-07-04
CN101063688A (zh) 2007-10-31
US7558936B2 (en) 2009-07-07
US20070226406A1 (en) 2007-09-27
JP2007256283A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4890308B2 (ja) メモリ用データ管理方法
US9043531B2 (en) High speed input/output performance in solid state devices
JP5294320B2 (ja) ノー・デッド・タイム・アクイジション・システム及びアクイジション方法
US20170285072A1 (en) Method and device for accessing data acquired by digital oscilloscope, and digital oscilloscope
US6961875B2 (en) Method and apparatus for capturing event traces for debug and analysis
KR970066574A (ko) 반도체 메모리 시험장치
JPH03118643A (ja) データ取込み方法
US20060023526A1 (en) Semiconductor memory test apparatus
US6327643B1 (en) System and method for cache line replacement
JPS61295723A (ja) 波形デ−タ圧縮回路
US7650539B2 (en) Observing debug counter values during system operation
CN101192197B (zh) 解交织器、解交织方法及采用其的超声多普勒诊断仪
JP2006318482A (ja) 相補累積分布関数(ccdf)曲線を生成する装置及び方法
WO2003012648A1 (en) Data formatter employing data shifter based on the destination address
KR950020711A (ko) 버스트 억세스에서 고속으로 어드레스를 증가시키기 위한 반도체 메모리 디바이스
KR20180122409A (ko) 처리 활동 추적
JPH0421999A (ja) 分割型メモリ書き込み方式
US6154792A (en) Method and computer program product for paging control using a reference structure including a reference bitmap
JP5120613B2 (ja) 測定装置
JPH06202715A (ja) 状態変化検知記録回路
GB2124457A (en) Improved data display apparatus
JP2859172B2 (ja) 情報処理装置のデバッグ回路
JP2015075490A (ja) 波形モニタの記憶値増加方法及び確率的増加処理器
CN118502892A (zh) 一种高效数据采样处理方法及计算机设备
JPS6391570A (ja) ロジツク信号観測装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20090217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees