JP4888064B2 - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor device Download PDFInfo
- Publication number
- JP4888064B2 JP4888064B2 JP2006303737A JP2006303737A JP4888064B2 JP 4888064 B2 JP4888064 B2 JP 4888064B2 JP 2006303737 A JP2006303737 A JP 2006303737A JP 2006303737 A JP2006303737 A JP 2006303737A JP 4888064 B2 JP4888064 B2 JP 4888064B2
- Authority
- JP
- Japan
- Prior art keywords
- roughened
- lead
- plating film
- plating
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
本発明は、リードフレームに電気的に接続された半導体素子をモールド樹脂にて封止してなる樹脂封止型半導体装置に関する。 The present invention relates to a resin-sealed semiconductor device in which a semiconductor element electrically connected to a lead frame is sealed with a mold resin.
従来より、この種の半導体装置としては、半導体素子とリードフレームとを互いに電気的に接続し、これら電気的に接続された半導体素子およびリードフレームをモールド樹脂で封止してなるものが提案されている(たとえば、特許文献1参照)。 Conventionally, semiconductor devices of this type have been proposed in which a semiconductor element and a lead frame are electrically connected to each other, and the electrically connected semiconductor element and the lead frame are sealed with a mold resin. (For example, refer to Patent Document 1).
この特許文献1に記載されているものでは、リードフレームにおけるモールド樹脂に封止された部位であるインナーリードを、母材と、この母材の表面に形成され母材の表面よりも粗化されたNiなどの粗化メッキ膜とにより構成している。そして、インナーリードをこのような粗化メッキ膜による粗化部として構成することにより、インナーリードとモールド樹脂との密着性、すなわち樹脂密着性を確保している。
In the device described in
また、この種の樹脂封止型半導体装置は、プリント基板上に、はんだなどを介して実装されるが、実装後には、モールド樹脂から突出するリードフレームのアウターリードの曲がり等の外観検査を行って出荷する必要がある。 In addition, this type of resin-encapsulated semiconductor device is mounted on a printed circuit board via solder or the like, but after mounting, external inspection such as bending of the outer leads of the lead frame protruding from the mold resin is performed. Need to be shipped.
この外観検査は、一般にレーザ照射装置によって自動で行っている。具体的には、アウターリードとプリント基板のソルダレジストとの双方にレーザを照射して、その反射光量の違いで両者を識別している。 This appearance inspection is generally automatically performed by a laser irradiation apparatus. Specifically, both the outer lead and the solder resist of the printed circuit board are irradiated with laser, and both are identified by the difference in the amount of reflected light.
ここで、アウターリードの先端部を、プリント基板への実装後における外観検査が行われる検査面としているが、この検査面が上記の粗化部となっていると、当該検査面の光沢度が下がって反射率も下がるため、外観検査が行いにくくなる。 Here, the tip portion of the outer lead is used as an inspection surface on which an appearance inspection is performed after mounting on a printed circuit board. If this inspection surface is the roughened portion, the glossiness of the inspection surface is high. As the reflectivity decreases, the appearance inspection becomes difficult.
そこで、上記特許文献1では、アウターリードの先端部に位置する検査面を、粗化部よりも表面が平坦な非粗化部とすることにより、当該検査面の光沢性を確保し、上記した外観検査の容易性を確保している。
しかしながら、この種の樹脂封止型半導体装置においては、アウターリードは、モールド樹脂側を根元部としてその先端部に上記検査面を有しており、また、アウターリードは、プリント基板への実装が可能な形状とするために、その根元部と当該検査面との中間部にて少なくとも2箇所曲げられた形状となっている。 However, in this type of resin-encapsulated semiconductor device, the outer lead has the above-mentioned inspection surface at the tip portion with the mold resin side as the root portion, and the outer lead can be mounted on a printed circuit board. In order to obtain a possible shape, at least two portions are bent at the intermediate portion between the root portion and the inspection surface.
ここで、従来では、アウターリードの曲げ加工時にリードフレームにて発生するメッキクラックを回避するため、上記粗化部と非粗化部との境界を、モールド樹脂の外形線よりも若干内側、つまりモールド樹脂の内部に設定している。 Here, conventionally, in order to avoid plating cracks that occur in the lead frame during bending of the outer lead, the boundary between the roughened portion and the non-roughened portion is slightly inside the outline of the mold resin, that is, It is set inside the mold resin.
これは、上記粗化メッキ膜が、リードフレームの曲げに対してクラックしやすい性質を有するためであり、上記粗化メッキ膜に著しく大きなクラックが発生すると、結果的にその下のリードフレームの母材にもクラックが入り、パッケージの保持強度を低下させてしまうといった不具合が生じるからである。 This is because the rough plating film has the property of easily cracking when bending the lead frame, and if a remarkably large crack occurs in the rough plating film, the result is that the mother of the lead frame underneath it. This is because cracks also occur in the material, resulting in a problem that the holding strength of the package is lowered.
しかし、モールド樹脂の外形線はパッケージの中で最も応力が集中するところであり、その外形線の近くに上記境界を設定すると、モールド樹脂内すなわちインナーリードにおいてに粗化していないエリアができてしまい、その部分は半田リフロー時に剥離しやすくなる。 However, the outline of the mold resin is where stress is concentrated most in the package, and if the boundary is set near the outline, an area that is not roughened in the mold resin, that is, in the inner lead, is created. That portion is easily peeled off during solder reflow.
そして、その剥離が起点となって市場の熱ストレスなどにより、インナーリードの全域にて粗化メッキ膜の剥離が進行し、腐食、ワイヤ断線等の不具合が発生し、半導体パッケージとしての信頼性が損なわれる。 Then, the peeling of the roughened plating film progresses over the entire area of the inner lead due to the market's thermal stress, etc. starting from the peeling, causing problems such as corrosion and wire breakage, and reliability as a semiconductor package is increased. Damaged.
さらに、アウターリードのリード成形すなわち曲げは、おおよそタイバー(ダムバー)よりも外側にて行われることから、粗化部と非粗化部の境界を、モールド樹脂の外形線とタイバーとの間の領域に設定することも考えられる。しかし、この場合、モールド樹脂の外形線とタイバーとの間の寸法が、マスクメッキの精度よりも大きい必要があり、全てのパッケージに合致する方法とは言えない。 Furthermore, since lead molding, that is, bending of the outer lead is performed approximately outside the tie bar (dam bar), the boundary between the roughened portion and the non-roughened portion is defined as an area between the outer shape line of the mold resin and the tie bar. It is also possible to set to. However, in this case, the dimension between the outer shape line of the mold resin and the tie bar needs to be larger than the accuracy of the mask plating, and cannot be said to be a method that matches all packages.
ちなみに、一般的なリードフレームにおいて2ndワイヤボンディングパッドに用いられているAgメッキの位置合わせ精度は、狙い寸法に対して±0.1mm〜±0.3mm程度であり、一方、モールド樹脂の外形線とタイバーとの間の距離は、最小で0.5mm程度のものである。 By the way, the positioning accuracy of Ag plating used for 2nd wire bonding pads in a general lead frame is about ± 0.1 mm to ± 0.3 mm with respect to the target dimension, while the outline of the mold resin The minimum distance between the tie bar and the tie bar is about 0.5 mm.
そのため、上記領域に上記境界を設定しようとしても、当該境界がモールド樹脂内に入り込むか、もしくはタイバーの外側に出てしまい、前述のような問題を引き起こす要因となる可能性がある。 Therefore, even if the boundary is set in the region, the boundary may enter the mold resin or come out of the tie bar, which may cause the above-described problem.
本発明は、上記問題に鑑みてなされたものであり、インナーリードにおける樹脂密着性の確保およびアウターリードにおける外観検査の容易性の確保のために、リードフレームに粗化部と非粗化部とを設けた樹脂封止型半導体装置において、インナーリード全体の樹脂密着性の確保とアウターリードにおけるメッキ剥離の防止とを両立することを目的とする。 The present invention has been made in view of the above problems, and in order to ensure resin adhesion in the inner lead and ease of appearance inspection in the outer lead, the lead frame includes a roughened portion and a non-roughened portion. In the resin-encapsulated semiconductor device provided with the above, an object is to achieve both ensuring of resin adhesion of the entire inner lead and prevention of plating peeling on the outer lead.
本発明者の検討によれば、後述する図10に示されるように、アウターリードにおける粗化部と非粗化部との境界を、アウターリードのうち第1の曲げ部と第2の曲げ部との間の部位に設定することにより、ほぼ問題ないレベルにて粗化部の剥離を抑制することができることが、実験的にわかった。 According to the study by the present inventor, as shown in FIG. 10 described later, the boundary between the roughened portion and the non-roughened portion in the outer lead is defined as the first bent portion and the second bent portion of the outer lead. It has been experimentally found that the roughened portion can be prevented from peeling at a level with no problem by setting the portion between the two.
これに鑑み、本発明は、モールド樹脂(60)側の根元部側と検査面(424)との中間部にて少なくとも2箇所曲げられた形状となっているアウターリード(42)において、モールド樹脂(60)に最も近い箇所において曲げられた部位を第1の曲げ部(421)、第1の曲げ部(421)から数えてモールド樹脂(60)側から2番目の曲げられた部位を第2の曲げ部(422)としたとき、検査面(424)は、アウターリード(42)のうち第2の曲げ部(422)よりも先端部側に位置しており、粗化部(401)を、インナーリード(41)からアウターリード(42)に渡って連続して設けるとともに、アウターリード(42)における粗化部(401)と非粗化部(402)との境界(403)を、アウターリード(42)のうち第1の曲げ部(421)と第2の曲げ部(422)との間の部位(425)に設定したことを特徴とする。 In view of this, the present invention provides a mold resin in the outer lead (42) that is bent at least at two locations at the intermediate portion between the base portion side on the mold resin (60) side and the inspection surface (424). The second bent portion from the side of the mold resin (60) is counted from the first bent portion (421) and the second bent portion from the mold resin (60) side is counted as the second bent portion (421). Of the outer lead (42) , the inspection surface (424) is positioned closer to the tip than the second bent portion (422), and the roughened portion (401) is formed. The outer lead (41) is continuously provided from the inner lead (41) to the outer lead (42), and the outer lead (42) has a boundary (403) between the roughened portion (401) and the non-roughened portion (402). Lead (42 Wherein the first bent portion (421) is set to the site (425) between the second bent portion (422) of the.
それによれば、粗化部(401)と非粗化部(402)との境界(403)を、アウターリード(42)のうち第1の曲げ部(421)と第2の曲げ部(422)との間の部位(425)に設定し、インナーリード(41)からこの境界(403)まで連続して粗化部(401)を設けているため、インナーリード(41)全体の樹脂密着性の確保とアウターリード(42)におけるメッキ剥離の防止とを両立することができる。 According to this, the boundary (403) between the roughened portion (401) and the non-roughened portion (402), the first bent portion (421) and the second bent portion (422) of the outer lead (42). Since the roughened portion (401) is continuously provided from the inner lead (41) to the boundary (403), the resin adhesion of the entire inner lead (41) is set. Both securing and prevention of plating peeling at the outer lead (42) can be achieved.
ここにおいて、粗化部(401)としては、非粗化ニッケルメッキ膜(40b)の上に粗化メッキ膜としての粗化ニッケルメッキ膜(40c)が積層された構成を有するものにできる。 Here, the roughened portion (401) can have a structure in which a rough nickel plated film (40c) as a rough plated film is laminated on a non-roughened nickel plated film (40b).
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.
図1は、本発明の実施形態に係る樹脂封止型半導体装置100の概略断面構成を示す図であり、この半導体装置100をプリント基板200にはんだ210を介して実装した状態を示す。なお、この図1に示される粗化部401および非粗化部402の詳細は、図2、図3に示してある。
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a resin-encapsulated
また、図2(a)は図1中のモールド樹脂60の外形線近傍部におけるリードフレーム40の拡大概略断面図であり、図2(b)は、この図2(a)に示される部位におけるリードフレーム40の概略平面図である。なお、図2(b)においては、粗化部401には、非粗化部402と識別するため、便宜上ハッチングを施してあるが、断面を示すものではない。
2 (a) is an enlarged schematic cross-sectional view of the
また、図3(a)は、リードフレーム40における粗化部401のより詳細な形状を示す模式的な断面図であり、図3(b)は、リードフレーム40における非粗化部402のより詳細な形状を示す模式的な断面図である。
3A is a schematic cross-sectional view showing a more detailed shape of the roughened
図1に示されるように、半導体装置100においては、アイランド部10に、導電性接着剤やはんだなどのダイマウント材20を介して、半導体素子としての半導体チップ30が搭載されている。そして、この半導体チップ30とリードフレーム40とがボンディングワイヤ50を介して結線され電気的に接続されている。
As shown in FIG. 1, in a
ここで、半導体チップ30は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ50は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。
Here, the
これら半導体チップ30、ボンディングワイヤ50、およびリードフレーム40におけるインナーリード41はモールド樹脂60により包み込まれるようにモールドされ封止されている。
The
このモールド樹脂60は、通常の樹脂封止型半導体装置に用いられるエポキシ系樹脂などのモールド材料を採用して、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂60が、半導体装置の本体すなわちパッケージボディを構成している。
The
ここで、リードフレーム40のうちアウターリード42は、モールド樹脂60から突出している。このアウターリード42は、図1に示されるように、モールド樹脂60側の根元部と先端部との中間部に少なくとも2箇所曲げられた形状となっている。
Here, the outer leads 42 of the
本実施形態では、アウターリード42は2箇所曲げられた曲がり形状を有している。そして、このような曲がり形状のアウターリード42における曲率を有する部位が、曲がり部421、422である。
In the present embodiment, the
ここにおいて、アウターリード42のうちモールド樹脂60に最も近い箇所、すなわち最も根元部側に位置する曲げ部421を、第1の曲げ部421とし、この第1の曲げ部421から数えてモールド樹脂60側から2番目に近い箇所に設けられた曲げ部422を、第2の曲げ部422とする。
Here, a portion of the
ここで、第1の曲げ部421は、アウターリード42の一面側(図1、図2(a)中の上面側)が凸となり他面側(図1、図2(a)中の下面側)が凹となるように曲げられた部位である。また、第2の曲げ部422は、アウターリード42の他面側が凸となり一面側が凹となるように曲げられた部位である。
Here, the first
さらに言うならば、第1の曲げ部421および第2の曲げ部422は、アウターリード42をプリント基板200への実装が可能な形状とするためにアウターリード42を曲げた曲げ部である。
In other words, the first
本実施形態では、第1の曲げ部421は、アウターリード42をモールド樹脂60側からプリント基板200へ向かう方向に曲げたものであり、第2の曲げ部422は、アウターリード42の先端部を、プリント基板200にはんだ付けできるような面積を持たせるために曲げたものである。
In the present embodiment, the first
そして、本実施形態では、図1、図2に示されるように、これら第1および第2の曲げ部421、422の間の部位425は、実質的に真っ直ぐな部位すなわち直線形状をなすストレート部425となっている。
In this embodiment, as shown in FIGS. 1 and 2, the
さらに、アウターリード42の他面のうち第2の曲げ部422よりも先端部に位置する面423は、半導体装置100をプリント基板200に実装したときにプリント基板200に対向する面であり、プリント基板200に対して、はんだ210を介して接続される面423である。
Furthermore, a
そして、アウターリード42の一面のうちこの接続面423とは反対側の面424は、検査面424である。この検査面424は、上述したように、当該半導体装置100をプリント基板200へ実装した後において行われる外観検査にて、レーザ照射される面として構成される。
Of the one surface of the
ここで、図2、図3に示されるように、本実施形態のリードフレーム40は、たとえば銅系金属や鉄系金属などの通常のリードフレーム材料を母材40aとしており、その母材40aの表面に、各種のメッキ膜40b、40c、40dおよび40eが形成されたものである。
Here, as shown in FIGS. 2 and 3, the
なお、図3において各メッキ膜431、432の表層側に位置する2つの層40d、40eすなわちPdメッキ膜40dおよびAuメッキ膜40eは、その下側のメッキ膜40b、40dに比べて非常に薄い膜であるため、図2(a)では、1つのメッキ膜Pd/Auメッキ膜40deとして示してある。
In FIG. 3, the two
たとえば、本例のリードフレーム40では、母材40aは銅よりなる板材であり、その板厚は0.125mm〜0.25mm程度、幅は0.2mm〜0.5mm程度とすることができる。また、メッキ膜40b〜40eは、リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで形成されるものである。
For example, in the
ここで、リードフレーム40におけるインナーリード41は、母材40aおよびこの母材40aの表面に形成され母材40aの表面よりも粗化された粗化メッキ膜40cにより構成された粗化部401となっている。また、リードフレーム40におけるアウターリード42のうち検査面424は、粗化部401よりも表面が平坦な非粗化部402となっている。
Here, the
このように、本実施形態のリードフレーム40においては、インナーリード41における樹脂密着性を確保しつつ、アウターリード42における外観検査の容易性を確保するために、1つのリードフレーム40に粗化部401と非粗化部402とを同居させた構成としている。
As described above, in the
さらに、本実施形態においては、図2に示されるように、粗化部401は、インナーリード41からアウターリード42に渡って連続して設けられている。そして、アウターリード42における粗化部401の終点、すなわち、アウターリード42における粗化部401と非粗化部402との境界403は、第1の曲げ部421と第2の曲げ部422との間の部位425に設定されている。
Furthermore, in the present embodiment, as shown in FIG. 2, the
本実施形態では、上述したように、第1および第2の曲げ部421、422の間の部位425は、真っ直ぐな部位であるストレート部425であり、このストレート部425に上記粗化部401と非粗化部402との境界403が位置している。
In this embodiment, as described above, the
本実施形態では、図2(a)や図3(a)に示されるように、リードフレーム40における粗化部401のメッキ膜431の構成は、母材40a側から順に、非粗化Niメッキ膜40b、この非粗化Niメッキ膜40bよりも表面が粗化された粗化Niメッキ膜40c、Pdメッキ膜40d、Auメッキ膜40eよりなる。
In this embodiment, as shown in FIG. 2A and FIG. 3A, the structure of the
ここで、この粗化部401におけるメッキ膜431すなわち非粗化Niメッキ/粗化Niメッキ/Pdメッキ/Auメッキよりなる積層メッキ膜431の厚みは、それぞれ、非粗化Niメッキ膜40bが0.3μm〜1.5μm、粗化Niメッキ膜40cが0.3μm〜1.5μm、Pdメッキ膜40dが0.002μm〜0.02μm、Auメッキ膜40eが0.002μm〜0.02μmである。
Here, the thickness of the
また、図2(a)や図3(b)に示されるように、非粗化部402のメッキ膜432の構成は、母材40a側から順に、非粗化Niメッキ膜40b、Pdメッキ膜40d、Auメッキ膜40eよりなる。
Further, as shown in FIGS. 2A and 3B, the structure of the
ここで、この非粗化部402におけるメッキ膜432すなわち非粗化Niメッキ/Pdメッキ/Auメッキよりなる積層メッキ膜432の厚みは、非粗化Niメッキ膜40bが0.3μm〜1.5μm、Pdメッキ膜40dが0.002μm〜0.02μm、Auメッキ膜40eが0.002μm〜0.02μmである。
Here, the thickness of the
これら粗化部401および非粗化部402における各メッキ膜431、432は、一般的なメッキ方法により形成できるものであり、電気メッキまたは無電解メッキのいずれの方法で形成してもよい。
The plating
また、粗化部401を構成する粗化Niメッキ膜40cは、図3(a)に示されるように、その表面に凹凸を形成したものである。この粗化Niメッキ膜40cの粗化方法は公知である。たとえば、Niメッキのメッキ成膜時にメッキ条件や薬液成分を調整することなどにより粗化Niメッキ膜40cを形成できる。
Further, the roughened
ここで、非粗化部402の表面すなわち非粗化部402におけるPd/Auメッキ膜40deの表面(つまりAuメッキ膜40eの表面)は、母材40aの表面の粗さを実質的に承継しており、その比表面積は1.23以下である。具体的には、非粗化部402の比表面積は、1.05程度である。
Here, the surface of the
また、上述したが、粗化部401は、母材40a表面よりも粗化された表面を持つものである。そして、その比表面積すなわち粗化部401におけるPd/Auメッキ膜40deの表面(つまりAuメッキ膜40eの表面)の比表面積は1.33以上である。
In addition, as described above, the roughened
ただし、非粗化部402については、比表面積が1.23以下であれば粗化されていてもよい。この場合は、Niメッキ膜のメッキ条件を変えるという公知の方法によって、粗化の大小を調節できることから、非粗化部402における非粗化Niメッキ膜40bを、多少粗化したものとすればよい。
However, the
つまり、本実施形態では、図2、図3に示されるように、非粗化メッキ膜40bおよびPdメッキ膜40d、Auメッキ膜40eは、粗化部401および非粗化部402の両方、すなわちリードフレーム40の表面全体に渡って設けられており、粗化部402は、非粗化メッキ膜40bとPdメッキ膜40dとの間に、粗化Niメッキ膜40cを介在させた構成である。
That is, in this embodiment, as shown in FIGS. 2 and 3, the
なお、上記した比表面積は、原子間力顕微鏡(AFM)により測定することができる。図4は、粗化部401におけるリードフレーム40の表面形状を模式的に示す図であり、AFMで観察した像を模式化したものである。
The specific surface area described above can be measured with an atomic force microscope (AFM). FIG. 4 is a diagram schematically showing the surface shape of the
図4に示されるように、粗化されたリードフレーム40の表面は、鋭い三角錐の突起が上方に向かっている凹凸形状となっている。そして、比表面積は、この凹凸面の表面積を表面が平坦である場合のリードフレーム40の表面積で割った値である。
As shown in FIG. 4, the roughened surface of the
具体的には、比表面積は、図4中の長さxの辺と長さyの辺からなる四角形の面積(x×y)を用い、この四角形内の凹凸面の表面積を(x×y)で除した比率として表すことができる。このような比表面積は、原子間力顕微鏡の画像処理を行うことで求めることができる。 Specifically, the specific surface area is the area (xx) of a quadrangle composed of a side of length x and a side of length y in FIG. ) Can be expressed as a ratio divided by. Such a specific surface area can be obtained by performing image processing with an atomic force microscope.
次に、本実施形態の樹脂封止型半導体装置100の製造方法について、説明する。まず、リードフレーム40の母材40aをエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理を行う。
Next, a method for manufacturing the resin-encapsulated
このメッキ処理では、まず、リードフレーム40の母材40aの全域に、非粗化Niメッキ膜40bを形成する。その後、上記した粗化部401および非粗化部402を形成するため、粗化Niメッキ膜40cを部分的に形成する。この部分的なメッキはマスクを用いた方法により行うことができるが、その一例を図5に示す。
In this plating process, first, a non-roughened
図5(a)に示されるように、合致することにより内部にキャビティを形成する第1の金型510および第2の金型520を用いる。これら両金型510および520の内面それぞれゴム膜501が固定されるとともに、粗化Niメッキ膜40cを形成する部位に対応して開口する開口部511、521が設けられている。この開口部511、521により上記キャビティが構成される。
As shown in FIG. 5 (a), a
そして、第1の金型510には、メッキ液を貯留するタンク500が供給路512を介して連結され、第2の金型520には、排出路522が連結されている。これら供給路512および排出路522には、メッキ液の供給量、排出量を調節するバルブ513、523が介在設定されている。
A
そして、図5(b)に示されるように、第1の金型510と第2の金型520とをリードフレーム40を挟んで合致させた状態で、上記開口部511、521よりなるキャビティ内へ、タンク500からメッキ液を供給する。なお、メッキ液は、図5(b)中の点ハッチングに示す。
Then, as shown in FIG. 5B, in the state where the
それにより、リードフレーム40のうち開口部511、521に位置する部位は、上記した粗化Niメッキ膜40cが形成されて粗化部401となり、それ以外の部位は、ゴム膜501によってマスキングされているため粗化メッキ膜40cが形成されず、非粗化部402となる。使用後のメッキ液は排出路522から排出される。なお、図5(b)では粗化Niメッキ膜40cの形成工程ではあるが、最終的に粗化部401、非粗化部402となる部分には、符号401、402を付してある。
As a result, portions of the
こうして粗化Niメッキ膜40cをリードフレーム40に部分的に形成した後、リードフレーム40の全面にPdメッキ膜40d、Auメッキ膜40eを順次形成することにより、上記図2(a)に示したような粗化部401と非粗化部402とが形成されたリードフレーム40ができあがる。
After the rough
なお、本実施形態では、図示しないが、上記アイランド部10は、リードフレーム40に一体に連結されたものであって最終的にはカット工程で分断されるものであり、このリードフレーム40のメッキ工程によって、アイランド部10の表面も粗化部401となっている。
In the present embodiment, although not shown, the
次に、このリードフレーム40と、アイランド部10に搭載された半導体チップ30との間でワイヤボンディングを行ってボンディングワイヤ50によって互いを電気的に接続する。その後、これら半導体チップ30、ボンディングワイヤ50およびリードフレーム40をモールド樹脂60で封止する。
Next, wire bonding is performed between the
その後、リードフレーム40のうちモールド樹脂60から突出する部位であるアウターリード42を、プレス加工により切り離し、さらに曲げ加工を施す。このリードフレーム40の成形工程について、図6を参照して説明する。
Thereafter, the
まず、図示しないパンチなどにより、タイバーにて連結されたアウターリード42を切り離す。続いて、図6に示されるように、リード成形用パンチ600、リード成形用アッパーアンビル610、リード成形用ダイ620を用いて、アウターリード42の曲げ加工を行う。
First, the
この曲げ加工は、図6(a)に示されるように、リード成形用アッパーアンビル610およびリード成形用ダイ620により、アウターリード42を押さえておき、図6(b)に示されるように、アウターリード42のうちこの押さえられている部位よりも外側の部位を、リード成形用パンチ600によって押し曲げることで行える。
As shown in FIG. 6 (a), the bending process is performed by holding the
こうして、本実施形態の半導体装置100ができあがる。そして、この半導体装置100は、アウターリード42の先端部の接続面423において、はんだ210を介してプリント基板200上に接続されることで実装され、上記図1に示される状態となる。その後、アウターリード42の検査面424にて従来と同様の外観検査を行い、実装の確認を行う。
Thus, the
ところで、本実施形態では、上述したように、粗化部401と非粗化部402との境界403を、アウターリード42のうち第1の曲げ部421と第2の曲げ部422との間の部位であるストレート部425に設定し、インナーリード41からこの境界403まで連続して粗化部401を設けている。そのため、インナーリード41全体を確実に粗化部401とすることができ、樹脂密着性の確保がなされる。
By the way, in this embodiment, as described above, the
ここで、本実施形態では、上述したように、粗化部401の粗化レベルは確実にモールド樹脂60と密着するような比表面積(1.33以上)に設定してあるため、高い信頼性をもつ樹脂封止型半導体装置を提供できる。粗化部401の比表面積を1.33以上とした根拠について述べる。
Here, in the present embodiment, as described above, the roughening level of the
図7は、粗化部401の比表面積SAとインナーリード41の樹脂剥離発生率(%)との関係を実験により求めた結果を示す図である。
FIG. 7 is a diagram illustrating a result of an experiment for determining the relationship between the specific surface area SA of the roughened
これは、インナーリード41の粗化レベルすなわち粗化部401の比表面積を変えた樹脂封止型半導体装置100を試作し、これに吸湿させてから高温リフローにかけたときにインナーリード41に樹脂剥離が発生した割合を示したものである。このときの条件は、吸湿が30℃、70%、264時間であり、高温リフローが263℃(2回)であり、試験のn数は10台、パッケージ種類はSOP24ピンである。
This is because the resin-encapsulated
この図7に示される結果から、粗化部401の比表面積が1.33を下回ってから急激に剥離が発生していることがわかる。また、粗化部401の比表面積が1.33以上では剥離発生率は0である。つまり、比表面積1.33以上に粗化してやれば、剥離はしないということがいえる。
From the results shown in FIG. 7, it can be seen that peeling occurs suddenly after the specific surface area of the roughened
次に、外観検査におけるリード認識性については、本実施形態では、上記図2などに示したように、アウターリード42の検査面424を非粗化部402としているため、問題なくアウターリード42の認識を行うことができ、レーザによる自動外観検査を滞りなく実施することができる。
Next, regarding the lead recognizability in the appearance inspection, in this embodiment, the
本実施形態では、上述したように、非粗化部402の粗化レベルを、確実にアウターリード42が認識できるような比表面積(1.23以下)に設定してある。このように非粗化部402の比表面積を1.23以下とした根拠について述べる。
In the present embodiment, as described above, the roughening level of the
図8は、アウターリード42の検査面424の比表面積SAと外観検査時のアウターリード42に対するリード認識エラー発生率(%)との関係を実験により求めた結果を示す図である。
FIG. 8 is a diagram illustrating a result of an experiment for determining the relationship between the specific surface area SA of the
これは、アウターリード42における検査面424の粗化レベルすなわち非粗化部402の比表面積を変えた樹脂封止型半導体装置100を試作し、実際に自動外観検査装置に通して認識エラーが発生した割合を示したものである。
This is because a resin-encapsulated
この図8に示される結果から、非粗化部402の比表面積が1.23を上回ってから急激に認識エラーが発生していることがわかる。また、非粗化部402の比表面積が1.23以下では、認識エラー発生率は0である。つまり、比表面積1.23以下の粗化レベルに抑えてやれば、所定のレーザ反射率が得られ認識エラーの発生を防止できる。
From the result shown in FIG. 8, it can be seen that a recognition error suddenly occurs after the specific surface area of the
また、本実施形態では、上記粗化部401と非粗化部402との境界403を、アウターリード42のうち第1の曲げ部421と第2の曲げ部422との間の部位425に設定することで、アウターリード42におけるメッキ剥離を極力防止することができる。このような構成としたのは、本発明者が実施した実験検討により得られた結果を根拠とするものである。次にその検討の一例を具体的に述べる。
In the present embodiment, the
通常、メッキ膜のような被膜の応力は、端部にて最大となる。このことから、もし、粗化部401と非粗化部402との境界403を、リードフレームの曲げ部421、422に位置するように設定すると、リードフレームの曲げ時に引き剥がし応力が加わり、当該境界403を起点に、粗化部401のメッキ膜431の剥離が発生し、市場の熱ストレスにて剥離が伸展し、メッキが脱落する。
Usually, the stress of a coating such as a plating film is maximized at the end. Therefore, if the
したがって、当該境界403を、曲げ部に掛からないようにモールド樹脂60の外形線から第1の曲げ部421の間に設定すること考えられる。しかし、上述したように、メッキの製造上の公差を考慮すると、この間に境界403を設定することが困難なパッケージも存在する。
Therefore, it is conceivable that the
このような場合を含めて、本実施形態では、境界403を第1の曲げ部421と第2の曲げ部422との間に設定することにより、リードフレーム40の曲げ時にも、曲げによる引き剥がし応力が境界403に対して加わることがなく、剥れを抑制することができると考えた。
In this embodiment, including such a case, the
そして、実際に、粗化部401と非粗化部402との境界403の位置を、モールド樹脂60の外形線から第2の曲げ部422まで変化させたときの、粗化部401のメッキ膜431の剥離状態を調べた。
And the plating film of the
ここで、境界403の位置は、アウターリード42に沿ったモールド樹脂60の外形線からの沿面距離であるが、わかりやすくするため、図9には、曲げ加工前のリードフレーム40を示し、このリードフレーム40においてモールド樹脂60の外形線から境界403までの距離Lを、境界403の位置として表している。
Here, the position of the
本例では、この図9において、モールド樹脂60の外形線から第1の曲げ部421の中心までの距離aが0.72mm、第2の曲げ部422の中心までの距離bが2.05mmとした。
In this example, in FIG. 9, the distance a from the outline of the
そして、この図9において、モールド樹脂60の外形線から境界403までの距離Lを変えて、粗化部401のメッキ膜431の剥離状態、および、リードフレームの曲げ加工時に境界部403にて当該メッキ膜431の端部に加わる応力(メッキ膜印加応力)を調べた。
In FIG. 9, the distance L from the outline of the
ここで、剥離状態は顕微鏡などを用いた目視観察にて行い、メッキ膜印加応力は有限要素法解析にて計算で求めた。その結果を図10に示す。ここで、図10は、上記距離L(単位:mm)と剥離状態およびメッキ膜印加応力(単位:MPa)との関係を示す図である。図10中、黒丸プロットは粗化部401のメッキ膜431に剥離が発生したもの、黒三角プロットは剥離が発生しなかったものである。
Here, the peeled state was observed by visual observation using a microscope or the like, and the applied stress of the plating film was calculated by a finite element method analysis. The result is shown in FIG. Here, FIG. 10 is a diagram showing the relationship between the distance L (unit: mm), the peeled state, and the plating film applied stress (unit: MPa). In FIG. 10, the black circle plot indicates that peeling occurred in the
上記図9において、モールド樹脂60の外形線から第1の曲げ部421の中心と第2の曲げ部422の中心との中央部までの距離は、1.385mmであるが、図10に示されるように、上記距離Lが1.385mm±0.4mmの範囲では、メッキ膜431の剥離は発生しなかった。この範囲は、上述したストレート部425の範囲である。
9, the distance from the outline of the
また、上述したように、一般的なマスクメッキの製造上の公差は±0.3mm程度であり、これを考慮して、メッキを行う場合には、モールド樹脂60の外形線から1.385mm±0.1mmの位置に境界403が来るように、狙ってメッキを行えばよい。
In addition, as described above, the manufacturing tolerance of general mask plating is about ± 0.3 mm, and in consideration of this, when plating is performed, 1.385 mm ± from the outline of the
それによれば、境界403をストレート部425の範囲に確実に設定することができる。ただし、マスクメッキの公差の精度が上がり、公差範囲が縮小された場合には、それに応じて境界403の狙いの範囲が拡大する。
Accordingly, the
また、図10に示されるように、本実施形態における境界403の位置の範囲においては、メッキ膜印加応力が、おおよそ30MPa以下であれば、メッキ膜431が剥離しないことがわかった。このことから、境界403の設定位置は、アウターリードのうちメッキ膜印加応力が30MPa以下となる部分であればよい。
Further, as shown in FIG. 10, it was found that in the range of the position of the
また、上記境界403は、リードフレーム40の一面と他面とで同一ラインとすることが望ましい。そうすることで、メッキ処理を行うときに、マスク押さえをリードフレーム40の一面と他面との同一箇所で行える。そのため、片押さえ等による押さえ力不足や押え力のばらつきが生じにくく、メッキ液のマスク面への漏れ出し等が抑制できるため、位置精度に優れたメッキを行うことができる。
The
このように、本実施形態の樹脂封止型半導体装置100によれば、粗化部401と非粗化部402との境界403を、アウターリード42のうち第1の曲げ部421と第2の曲げ部422との間の部位425に設定し、インナーリード41からこの境界403まで連続して粗化部401を設けているため、インナーリード41全体の樹脂密着性の確保とアウターリード42におけるメッキ剥離の防止とを両立することができる。
As described above, according to the resin-encapsulated
さらに、本実施形態では、第1の曲げ部421にて粗化部401のメッキ膜431にクラックが発生したとしても、そのクラックがリードフレーム40の母材40aにまで到達しないように、粗化部401のメッキ膜431について望ましい膜厚を提供する。
Further, in the present embodiment, even if a crack occurs in the
従来の一般的な粗化メッキ膜は、リードフレームの母材(Cuなど)の上に、直接、本実施形態と同様の粗化Niメッキ膜、Pdメッキ膜、Auメッキ膜を積層してなるものである。 A conventional general rough plating film is formed by directly laminating a rough Ni plating film, a Pd plating film, and an Au plating film similar to the present embodiment on a base material (Cu or the like) of a lead frame. Is.
それに対して、本実施形態の粗化部401のメッキ膜431は、母材40aの上に、非粗化Niメッキ膜40bを形成してから、その上に粗化Niメッキ膜40c、Pdメッキ膜40d、Auメッキ膜40eを積層してなるものである。
On the other hand, the
図11は、従来の一般的な粗化メッキ膜(図中の白丸プロット)と本実施形態の粗化部401のメッキ膜431(図中の黒丸プロット)とについて、膜厚(μm)と、第1の曲げ部においてリードフレームの母材に発生したクラックの長さ(母材クラック長さ、単位:μm)との関係を調査した結果を示す図である。膜厚は、積層膜よりなるメッキ膜の総膜厚であり、母材クラック長さは断面SEM観察にて求めた。
FIG. 11 shows the film thickness (μm) of a conventional general roughened plating film (white circle plot in the figure) and the plating film 431 (black circle plot in the figure) of the roughened
図11に示されるように、従来の粗化メッキ膜では、膜厚が1.7μm以上の場合に、リード曲げ加工時に曲げ部にて粗化メッキ膜に発生したクラックから、母材にクラックが伸展する。これを防止するためには、膜厚を1.5μm以下にする必要がある。一方、本実施形態の粗化部401のメッキ膜431では、膜厚を3.2μm以下とすれば、メッキクラックから母材に伸展するクラックが発生せしないことがわかる。
As shown in FIG. 11, in the conventional roughened plating film, when the film thickness is 1.7 μm or more, cracks are generated in the base material from the cracks generated in the roughened plating film at the bent portion during the lead bending process. Extend. In order to prevent this, the film thickness needs to be 1.5 μm or less. On the other hand, in the
ただし、本実施形態の粗化部401のメッキ膜431においては、非粗化Niメッキ膜40bは、母材40aであるCuの拡散を抑制する役割があるため、例えばプリント基板実装時の温度が260℃においてもCuの拡散を防ぐことができるような膜厚が必要である。このようなことから非粗化Niメッキ膜40bの膜厚としては、最低0.3μm以上が必要である。
However, in the plated
また、本実施形態の粗化部401のメッキ膜431において、粗化Niメッキ膜40cの比表面積を高い値で安定的に製造するためには、粗化Niメッキ膜40cの膜厚は最低0.8μm以上が必要である。
Further, in order to stably manufacture the rough
また、本発明者は、第1の曲げ部421の曲げ角度についても検討を行った。図12は、上記した従来の一般的な粗化メッキ膜(図中の白丸プロット)と本実施形態の粗化部401のメッキ膜431(図中の黒丸プロット)とについて、リード曲げ加工時の曲げ半径(mm)と、上記母材クラック長さ(単位:μm)との関係を調査した結果を示す図である。
The inventor also examined the bending angle of the
従来の粗化メッキ膜では、膜厚を1.7μmとした場合、リード曲げ加工時の曲げ半径0.2mmにて、リードフレームの曲げ加工を行った際に、メッキクラックから母材にクラックが伸展し、パッケージの保持性を悪化させていた。 In the conventional rough plating film, when the film thickness is 1.7 μm, when the lead frame is bent with a bending radius of 0.2 mm at the time of lead bending, cracks are generated from the plating crack to the base material. It extended and deteriorated the retention of the package.
一方、本実施形態の粗化部401のメッキ膜431の構成、すなわち非粗化Ni/粗化Ni/Pd/Auのメッキ構成によれば、メッキ膜431の総膜厚を3.2μmとした場合において、リード曲げ加工時の曲げ半径を0.2mmとしても、メッキクラックから母材に伸展するクラックの発生は見られず、高い信頼性を維持することができた。
On the other hand, according to the configuration of the
ただし、曲げ半径が大きい場合、モールド樹脂60よりも下側(つまりプリント基板側)にアウターリード42の実装面423が位置するように曲げ加工する必要があるため、曲げ半径が小さい場合に比べて、アウターリード42を含めた半導体装置のサイズが大きくなってしまう。したがって、半導体装置のサイズを極力変えずに曲げ半径を大きくする場合、加工上の制約により、最大でも0.4mmが限界となる。
However, when the bending radius is large, it is necessary to perform bending so that the mounting
(他の実施形態)
なお、粗化部と非粗化部との境界は、アウターリードのうち第1の曲げ部と第2の曲げ部との間の部位にあればよいが、これら第1および第2の両曲げ部が、当該両曲げ部の間の部位としての真っ直ぐな部位を介さずに隣接していてもよい。この場合には、第1および第2の両曲げ部の間の部位とは、当該曲げ部の境界であり、粗化部と非粗化部との境界は、当該曲げ部の境界に設定される。
(Other embodiments)
It should be noted that the boundary between the roughened portion and the non-roughened portion may be at a portion between the first bent portion and the second bent portion of the outer lead. The part may be adjacent without passing through a straight part as a part between the two bent parts. In this case, the portion between the first and second bent portions is the boundary of the bent portion, and the boundary between the roughened portion and the non-roughened portion is set to the boundary of the bent portion. The
また、上記した実施形態では、アウターリード42は、モールド樹脂60側の根元部と検査面424との中間部に2箇所曲げられ、第1の曲げ部421および第2の曲げ部422を有する形状となっていたが、アウターリード42における曲げ部は、モールド樹脂60側の根元部と検査面424との中間部に少なくとも2箇所あればよい。
Further, in the above-described embodiment, the
つまり、半導体装置がプリント基板上に実装可能であり、アウターリードが上記検査面を有して適切に外観検査が行われるものであれば、アウターリードにおける曲げ部は3箇所以上でもよい。つまり、アウターリードにおいて、第1の曲げ部および第2の曲げ部よりもアウターリードの先端部側に、さらに1箇所以上の曲げ部があってもよい。 That is, if the semiconductor device can be mounted on a printed circuit board and the outer lead has the above-described inspection surface and the appearance inspection is appropriately performed, the outer lead may have three or more bent portions. That is, in the outer lead, one or more bent portions may be further provided on the distal end side of the outer lead than the first bent portion and the second bent portion.
また、モールド樹脂60内における半導体チップ30とリードフレーム40との電気的な接続形態は、上記した各図に限定されるものではなく、種々の形態が可能である。また、粗化メッキ膜は、Niよりなる粗化Niメッキ膜以外でもよい。
Further, the electrical connection form between the
30…半導体素子としての半導体チップ、40…リードフレーム、
40a…リードフレームの母材、40b…非粗化Niメッキ膜、
40c…粗化メッキ膜としての粗化Niメッキ膜、41…インナーリード、
42…アウターリード、60…モールド樹脂、200…プリント基板、
401…粗化部、402…非粗化部、403…粗化部と非粗化部との境界、
421…第1の曲げ部、422…第2の曲げ部、424…アウターリードの検査面、
425…第1の曲げ部と第2の曲げ部との間の部位としてのストレート部。
30 ... Semiconductor chip as a semiconductor element, 40 ... Lead frame,
40a: lead frame base material, 40b: non-roughened Ni plating film,
40c ... roughened Ni plating film as roughening plating film, 41 ... inner lead,
42 ... Outer leads, 60 ... Mold resin, 200 ... Printed circuit board,
401 ... Roughening part, 402 ... Non-roughening part, 403 ... Boundary between roughening part and non-roughening part,
421 ... first bent portion, 422 ... second bent portion, 424 ... outer lead inspection surface,
425 ... A straight portion as a portion between the first bent portion and the second bent portion.
Claims (2)
前記リードフレーム(40)におけるインナーリード(41)は、母材(40a)とこの母材(40a)の表面に形成され前記母材(40a)の表面よりも粗化された粗化メッキ膜(40c)とにより構成された粗化部(401)となっており、
前記リードフレーム(40)におけるアウターリード(42)の先端部には、プリント基板(200)への実装後における外観検査が行われる検査面(424)が設けられており、この検査面(424)は、前記粗化部(401)よりも表面が平坦な非粗化部(402)となっている樹脂封止型半導体装置において、
前記アウターリード(42)は、前記モールド樹脂(60)側の根元部側と前記検査面(424)との中間部にて、少なくとも2箇所曲げられた形状となっており、
前記アウターリード(42)のうち前記モールド樹脂(60)に最も近い箇所において曲げられた部位を第1の曲げ部(421)とし、前記第1の曲げ部(421)から数えて前記モールド樹脂(60)側から2番目の曲げられた部位を第2の曲げ部(422)としたとき、
前記検査面(424)は、前記アウターリード(42)のうち前記第2の曲げ部(422)よりも先端部側に位置しており、
前記粗化部(401)は、前記インナーリード(41)から前記アウターリード(42)に渡って連続して設けられるとともに、前記アウターリード(42)における前記粗化部(401)と前記非粗化部(402)との境界(403)は、前記アウターリード(42)のうち前記第1の曲げ部(421)と前記第2の曲げ部(422)との間の部位(425)に設定されていることを特徴とする樹脂封止型半導体装置。 The semiconductor element (30) and the lead frame (40) electrically connected to each other are sealed with a mold resin (60),
The inner lead (41) in the lead frame (40) is formed on the surface of the base material (40a) and the base material (40a) and is a roughened plating film (rougher than the surface of the base material (40a)). 40c) and a roughening section (401) constituted by
An inspection surface (424) on which an appearance inspection is performed after mounting on the printed circuit board (200) is provided at the tip of the outer lead (42) in the lead frame (40), and this inspection surface (424). Is a non-roughened part (402) whose surface is flatter than the roughened part (401),
The outer lead (42) has a shape bent at least at two locations at the intermediate portion between the base side on the mold resin (60) side and the inspection surface (424).
A portion of the outer lead (42) that is bent at a location closest to the mold resin (60) is defined as a first bent portion (421), and the mold resin ( 60) When the second bent portion from the side is the second bent portion (422),
The inspection surface (424) is located on the distal end side of the outer lead (42) with respect to the second bent portion (422),
The roughened portion (401) is provided continuously from the inner lead (41) to the outer lead (42), and the roughened portion (401) and the non-roughened portion of the outer lead (42). The boundary (403) with the conversion portion (402) is set at a portion (425) between the first bent portion (421) and the second bent portion (422) of the outer lead (42). A resin-encapsulated semiconductor device, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303737A JP4888064B2 (en) | 2006-11-09 | 2006-11-09 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303737A JP4888064B2 (en) | 2006-11-09 | 2006-11-09 | Resin-sealed semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124115A JP2008124115A (en) | 2008-05-29 |
JP4888064B2 true JP4888064B2 (en) | 2012-02-29 |
Family
ID=39508573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303737A Expired - Fee Related JP4888064B2 (en) | 2006-11-09 | 2006-11-09 | Resin-sealed semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888064B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5762081B2 (en) * | 2011-03-29 | 2015-08-12 | 新光電気工業株式会社 | Lead frame and semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4301068B2 (en) * | 2004-01-09 | 2009-07-22 | 株式会社デンソー | Resin-sealed semiconductor device and manufacturing method thereof |
-
2006
- 2006-11-09 JP JP2006303737A patent/JP4888064B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008124115A (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9236334B2 (en) | Wiring substrate and method for manufacturing wiring substrates | |
JP2006222406A (en) | Semiconductor device | |
WO2004100260A1 (en) | High-density multi-layered printed wiring board, multi-chip carrier, and semiconductor package | |
JPWO2007061112A1 (en) | Circuit member, method of manufacturing circuit member, and semiconductor device including circuit member | |
KR20110081813A (en) | Leadframe substrate, method for manufacturing same, and semiconductor device | |
JP5930843B2 (en) | Lead frame and manufacturing method thereof | |
US9595651B2 (en) | Electronic component package and method for manufacturing same | |
JP2011528507A (en) | Method and system for packaging integrated circuits with thin metal contacts | |
US9699920B2 (en) | Printed wiring board | |
US8030753B2 (en) | Semiconductor device and method for making the same | |
JP2006303215A (en) | Resin-sealed semiconductor device | |
JP6681165B2 (en) | Substrate for semiconductor device, method for manufacturing substrate for semiconductor device, and semiconductor device | |
JP2005286057A (en) | Circuit device and its manufacturing method | |
JP4556895B2 (en) | Resin-sealed semiconductor device | |
JP4888064B2 (en) | Resin-sealed semiconductor device | |
JP2014504034A (en) | Electronic device tape with enhanced lead cracks | |
JP4679000B2 (en) | Plate | |
JP6689691B2 (en) | Wiring board and manufacturing method thereof | |
JP4662418B2 (en) | Lead frame | |
JP2006191143A (en) | Semiconductor device | |
KR101319441B1 (en) | Leadframe | |
KR100591235B1 (en) | Semiconductor device | |
JP4821995B2 (en) | Manufacturing method of semiconductor device | |
JP6644978B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof | |
JP6418398B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |