JP4821995B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4821995B2
JP4821995B2 JP2006260516A JP2006260516A JP4821995B2 JP 4821995 B2 JP4821995 B2 JP 4821995B2 JP 2006260516 A JP2006260516 A JP 2006260516A JP 2006260516 A JP2006260516 A JP 2006260516A JP 4821995 B2 JP4821995 B2 JP 4821995B2
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
dry film
inner lead
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006260516A
Other languages
Japanese (ja)
Other versions
JP2008084928A (en
Inventor
浩史 石川
弘明 谷野
孝 佐々木
浩樹 田中
正昭 堤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006260516A priority Critical patent/JP4821995B2/en
Publication of JP2008084928A publication Critical patent/JP2008084928A/en
Application granted granted Critical
Publication of JP4821995B2 publication Critical patent/JP4821995B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

本発明は、例えばBGA(Ball Grid Array)型パッケージのような超小型・薄型化対応のCSP(chip size package)の作製に好適な半導体装置の製造方法に関する。
The present invention relates to a manufacturing method of a preferred semiconductor equipment for making BGA (Ball Grid Array) type micro-thin corresponding CSP as a package (chip size package).

実装パッケージの超小型・薄型化を実現可能な実装形態の一つとして、はんだボールを外部接続用端子として用いてプリント配線板上に実装されるBGA型パッケージ構造がある。このBGA型パッケージ構造では、基本的に一つの実装パッケージにおける平面部全面にはんだボールを配列形成することができるので、その平面部全面でプリント配線板との電気的接続が可能となる。これにより、BGA型パッケージ構造は、例えばQFP(Quad Flat Package)等のようなアウターリードがパッケージの周囲に張り出した構造のものと比較して、端子間(リード間)ピッチを狭小化することなく多ピン化に対応することができるという、実装パッケージの超小型・薄型化に対応可能な優れた特長を有している。
このようなBGA型の実装パッケージにおいては、機械的な構造を実質的に(材料力学的に)支える基材である絶縁性基板として、適度な機械的強度および熱的強度を有しつつ薄型化が可能なTABテープが好適に用いられる。このようなTABテープを用いた実装パッケージとしては、例えばμBGA(米国テセラ社商標)パッケージなどのCSPが知られている。
As one of the mounting forms capable of realizing an ultra-small and thin mounting package, there is a BGA type package structure that is mounted on a printed wiring board using solder balls as external connection terminals. In this BGA type package structure, since solder balls can basically be arranged on the entire surface of the flat surface of one mounting package, electrical connection with the printed wiring board becomes possible on the entire surface of the flat surface. As a result, the BGA package structure does not reduce the pitch between terminals (between leads) compared to a structure in which outer leads such as QFP (Quad Flat Package) are projected around the package. It has the excellent feature that it can cope with the increase in the number of pins, and can cope with ultra-small and thin mounting packages.
In such a BGA type mounting package, as an insulating substrate that is a base material that substantially (mechanically mechanically) supports the mechanical structure, it is thin while having appropriate mechanical strength and thermal strength. TAB tape that can be used is preferably used. As a mounting package using such a TAB tape, for example, a CSP such as a μBGA (trademark of Tessera, USA) package is known.

μBGAパッケージは、いわゆるテープBGA型のCSPであり、TABテープ上にエラストマ(低弾性樹脂)を介して半導体チップを貼り付け、その半導体チップとTABテープの銅箔(配線)との間をS字型に折り曲げたインナーリードで接続した構造を有している。このμBGAパッケージでは、エラストマを半導体チップとTABテープとの間に介在させることによって、それら両者の間での熱応力を緩和して、はんだボール接合部の応力破壊等の発生を防止することを可能としている。
このようなテープBGA型のCSPでは、超小型・薄型化を達成するための一手段として、TABテープにボンディング用窓を設けておき、その部分でインナーリードをS字型に折り曲げ加工して半導体チップ上の電極パッドに接続することが提案されている。
The μBGA package is a so-called tape BGA type CSP, in which a semiconductor chip is pasted on a TAB tape via an elastomer (low-elasticity resin), and an S-shape is formed between the semiconductor chip and the copper foil (wiring) of the TAB tape. It has a structure connected with inner leads bent into a mold. In this μBGA package, by interposing an elastomer between the semiconductor chip and the TAB tape, it is possible to relieve the thermal stress between them and prevent the occurrence of stress breakage at the solder ball joint. It is said.
In such a tape BGA type CSP, as one means for achieving ultra-small size and thickness, a bonding window is provided in the TAB tape, and the inner lead is bent into an S-shape at that portion, thereby forming a semiconductor. It has been proposed to connect to electrode pads on the chip.

すなわち、図3に一例を示すように、半導体チップ10はTABテープ20にエラストマ30を介して貼り付けられるが、そのTABテープ20のポリイミド基板40における、半導体チップ10上の電極パッド50直上となる位置に、ボンディング用窓(ボンティングウィンドウとも云う)60を設けておき、そのボンディング用窓60に架け渡したような状態にインナーリード70を形成する。ここで、インナーリード70は、銅箔80をウェットエッチングプロセスなどによってパターン加工してなる配線パターンに連なるものである(つまり配線パターンの一部分である)ことは勿論であり、そのようなインナーリードおよび配線パターンは一般に、銅箔80の表面に塗付された液状レジストをフォトリソグラフィ法によりパターニングしてエッチングレジストとし、それを用いたウェットエッチング法などによってパターン加工される。
そして、ボンディングツール100を用いて、インナーリード70を電極パッド50の方向へと押し下げて行くことにより、インナーリード70がノッチ部90で切断され、S字型に曲げられて、電極パッド50上に打ち付けられる。
なお上記のボンディング用窓60は、接着剤付きのポリイミド基板40に銅箔80をラミネートする前に、金型を用いたプレス加工法などによって、ポリイミド基板40に穿ち設けられる。その後ラミネートされた銅箔80をサブトラクティブ法(ウェットエッチング法等)によってパターン加工し、最終工程でめっき加工を施すことで、テープBGA型のCSP構造の主要部が作製される。(特許文献1参照)
That is, as shown in FIG. 3, the semiconductor chip 10 is affixed to the TAB tape 20 via the elastomer 30, but directly above the electrode pad 50 on the semiconductor chip 10 in the polyimide substrate 40 of the TAB tape 20. A bonding window (also referred to as a bonding window) 60 is provided at the position, and the inner lead 70 is formed in a state of being spanned over the bonding window 60. Here, the inner lead 70 is connected to a wiring pattern formed by patterning the copper foil 80 by a wet etching process or the like (that is, a part of the wiring pattern). In general, the wiring pattern is processed by patterning a liquid resist applied to the surface of the copper foil 80 by photolithography to form an etching resist, and wet etching using the resist.
Then, by using the bonding tool 100 to push down the inner lead 70 in the direction of the electrode pad 50, the inner lead 70 is cut at the notch portion 90, bent into an S shape, and placed on the electrode pad 50. Be struck.
The bonding window 60 is provided in the polyimide substrate 40 by a pressing method using a mold or the like before the copper foil 80 is laminated on the polyimide substrate 40 with an adhesive. Thereafter, the laminated copper foil 80 is subjected to pattern processing by a subtractive method (wet etching method or the like), and plating is performed in the final process, whereby the main part of the CSP structure of the tape BGA type is manufactured. (See Patent Document 1)

特開2002−353361号公報JP 2002-353361 A

しかしながら、上記のようにして作製されたTABテープでは、実際にそれを用いてテープBGA型のCSP構造を有する半導体装置の製造を行ってみると、インナーリード70のノッチ部90付近にクラックや形状不良等が発生し、これが重大なきずとなって、インナーリード70の確実なボンディングが困難になるという問題があった。また、そのようなインナーリード70のクラックや形状不良等を発生させる主な要因についても従来の技術では把握できていなかった。   However, when the TAB tape manufactured as described above is actually used to manufacture a semiconductor device having a tape BGA type CSP structure, cracks and shapes are formed near the notch portion 90 of the inner lead 70. A defect or the like occurs, which becomes a serious defect, and it is difficult to reliably bond the inner lead 70. In addition, the conventional technique has not been able to grasp the main factors that cause such cracks and shape defects of the inner lead 70.

本発明は、このような問題に鑑みて成されたもので、その目的は、例えばBGA型パッケージのような超小型・薄型化対応のCSPに用いられるようなTABテープにおけるインナーリードのクラックや形状不良等の発生を解消し、延いては電極パッドへのインナーリードの確実な接続を安定的に実現することを可能とする、半導体装置の製造方法を提供することにある。
The present invention has been made in view of such problems, and its purpose is to crack and shape the inner lead in a TAB tape used in a CSP compatible with ultra-small and thin types such as a BGA type package. eliminate the occurrence of defects such as, by extension makes it possible to achieve a reliable connection of the inner lead to the electrode pad stably, it is to provide a manufacturing method of a semiconductor equipment.

本発明に係る第1の半導体装置の製造方法は、ボンディング用窓が穿設された絶縁性基板の面に導体箔を貼り合せる工程と、エッチング法により前記導体箔をパターン加工して、ノッチ部を有すると共に前記ボンディング用窓に架け渡された形状のインナーリードを形成する工程と、前記インナーリードを前記ノッチ部にて切断し、折り曲げ加工する工程とを含む半導体装置の製造方法において、前記インナーリードを形成する工程は、前記導体箔の表面にドライフィルムを貼り合わせ、当該ドライフィルムをパターニングし、前記パターニングされたドライフィルムをエッチングレジストとして用いることを特徴としている。
The first method for fabricating a semiconductor device according to the present invention includes the steps of attaching a conductive foil on one surface of the insulating substrate bonding window is drilled, and the pattern processing the conductor foil by etching, notch A method of manufacturing a semiconductor device, comprising: a step of forming an inner lead having a shape that extends over the bonding window; and a step of cutting and bending the inner lead at the notch portion, The step of forming the inner lead is characterized in that a dry film is bonded to the surface of the conductive foil, the dry film is patterned, and the patterned dry film is used as an etching resist.

また、本発明に係る第2の半導体装置の製造方法は、上記第1の半導体装置の製造方法において、前記ドライフィルムを、ロール硬度20°以上70°以下のラミネートロールを用いて、前記導体箔の表面にラミネートコーティングすることを特徴としている。
The manufacturing method of the second semiconductor equipment according to the present invention is the manufacturing method of the first semiconductor equipment, the dry film, using the following lamination roll 70 ° roll hardness 20 ° or more, the It is characterized by a laminate coating on the surface of the conductive foil.

また、本発明に係る第3の半導体装置の製造方法は、上記第1または第2の半導体装置の製造方法において、前記導体箔の表面に前記ドライフィルムを熱圧着することを特徴としている。
Further, the third method for fabricating a semiconductor equipment according to the present invention is the manufacturing method of the first or second semiconductor equipment, and the dry film to the surface of the conductor foil, wherein the thermocompression bonding .

また、本発明に係る第4の半導体装置の製造方法は、上記第3の半導体装置の製造方法において、前記熱圧着の際の温度を、前記ドライフィルムと前記導体箔とが密着する最低温度以上であって当該最低温度に40℃を加算した温度以下の範囲内の温度とすることを特徴としている。
The fourth method of the semiconductor equipment manufacturing according to the present invention, the method of manufacturing the third semiconductor equipment, the temperature during the thermocompression bonding, lowest and the dry film and the conductive foil is adhered It is characterized in that the temperature is in the range of not less than the temperature and not more than the temperature obtained by adding 40 ° C. to the minimum temperature.

また、本発明に係る第5の半導体装置の製造方法は、上記第1ないし第4のうちいずれかの半導体装置の製造方法において、前記ドライフィルムの厚さを、3μm以上20μm以下とすることを特徴としている。
The fifth semiconductor equipment manufacturing method of the present invention, in the first to fourth one of a method of manufacturing a semiconductor equipment of the thickness of the dry film, and 3μm or 20μm or less It is characterized by that.

また、本発明に係る第6の半導体装置の製造方法は、上記第1ないし第5のうちいずれかの半導体装置の製造方法において、前記導体箔をパターン加工した後、前記絶縁性基板の表面上または前記導体箔の表面上に、絶縁性弾性体を介して半導体チップを貼着する工程と、BGA実装構造を形成する工程とを含んで、BGA実装構造を作製するために用いられるTABテープを製造することを特徴としている。
The manufacturing method of the sixth semiconductor equipment of the present invention, in any one of the manufacturing method of the semiconductor equipment of the first to fifth, the conductive foil after patterning, the insulating substrate TAB used for producing a BGA mounting structure including a step of attaching a semiconductor chip via an insulating elastic body and a step of forming a BGA mounting structure on the surface or the surface of the conductor foil It is characterized by manufacturing a tape.

本発明の半導体装置の製造方法によれば、ボンディング用窓が穿設された絶縁性基板上に貼り合された導体箔の表面にドライフィルムを貼り合わせ、そのドライフィルムをパターニングしてエッチングレジストとし、それを用いてエッチング法により導体箔をパターン加工して、ノッチ部を有すると共にボンディング用窓に架け渡された形状のインナーリードを形成し、そのインナーリードをノッチ部にて切断し折り曲げ加工するようにしたので、インナーリードにクラックや形状不良等を発生させることなく、半導体チップ等における電極パッドへのインナーリードの確実な接続を安定的に実現することが可能となる。
According to the manufacturing method of the semiconductor equipment of the present invention, in the bonded surface of the conductive foil to the bonding window is drilled on an insulating substrate bonded a dry film etching resist to patterning the dry film And patterning the conductive foil using the etching method to form an inner lead having a notch and a shape spanning the bonding window, and cutting and bending the inner lead at the notch As a result, it is possible to stably realize the reliable connection of the inner lead to the electrode pad in the semiconductor chip or the like without causing cracks or shape defects in the inner lead.

以下、本発明を実施するための形態について、図面を参照して説明する。
図1は、本実施の形態に係る半導体装置用TABテープの製造方法の主要な工程を示す断面図である。
この配線板の製造方法では、まず、図1(a)に示したように、表面に接着剤が塗布されたポリイミド樹脂フィルムからなるTAB用の絶縁性基板1を用意する。この絶縁性基板1に、図1(b)に示したように、TAB搬送用の送り孔2およびボンディング用窓3を、精密金型を用いたプレス加工によって穿ち設ける。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing the main steps of a method for manufacturing a TAB tape for a semiconductor device according to the present embodiment.
In this method of manufacturing a wiring board, first, as shown in FIG. 1A, an TAB insulating substrate 1 made of a polyimide resin film having a surface coated with an adhesive is prepared. As shown in FIG. 1B, the insulating substrate 1 is provided with a feed hole 2 for TAB conveyance and a bonding window 3 formed by pressing using a precision mold.

続いて、図1(c)に示したように、絶縁性基板1の表面に配線を形成するための導体箔として銅箔4をラミネートする。この銅箔4の厚さは、このとき作製される半導体装置に要求される配線ライン/ピッチ等の仕様やエッチングプロセスで可能なパターン加工精度等との兼ね合いで適宜に設定すればよい。   Subsequently, as shown in FIG. 1C, a copper foil 4 is laminated as a conductor foil for forming wiring on the surface of the insulating substrate 1. The thickness of the copper foil 4 may be set as appropriate in consideration of the specifications such as the wiring line / pitch required for the semiconductor device manufactured at this time and the pattern processing accuracy possible in the etching process.

そして、図1(d)に示したように、銅箔4の表面に、ドライフィルム5を、ラミネートロール(図示省略)を用いて熱圧着方式によりラミネートコーティングする。
このドライフィルム5の厚さは、3μm以上20μm以下とし、このTABテープを用いて作製される半導体装置の配線ライン/ピッチ等の仕様やエッチングプロセスで可能なパターン加工精度等との兼ね合いに基づいて、上記の厚さの範囲内で適宜に設定する。
また、このラミネートコーティング工程で用いるラミネートロールのロール硬度は、20°以上70°以下とする。
また、このラミネートコーティング工程での熱圧着の温度は、ドライフィルム5と銅箔4とが密着する最低温度以上であってかつその最低温度に40℃を加算した温度以下の範囲内の温度とする。
Then, as shown in FIG. 1 (d), the dry film 5 is laminated on the surface of the copper foil 4 by a thermocompression bonding method using a laminating roll (not shown).
The thickness of the dry film 5 is 3 μm or more and 20 μm or less, based on the balance between the specifications of the wiring line / pitch and the like of a semiconductor device manufactured using this TAB tape and the pattern processing accuracy possible in the etching process. The thickness is appropriately set within the above thickness range.
In addition, the roll hardness of the laminate roll used in this laminate coating process is set to 20 ° to 70 °.
Moreover, the temperature of the thermocompression bonding in this laminate coating process is a temperature within a range not lower than the minimum temperature at which the dry film 5 and the copper foil 4 are in close contact with each other and 40 ° C. added to the minimum temperature. .

その後、図1(e)に示したように、フォトリソグラフィ法による露光現像を行ってドライフィルム5をパターニングし、ドライフィルムレジストパターン5−2を形成する。そして絶縁性基板1の裏面側には耐エッチャント樹脂6等を用いていわゆる裏止めを行う。   Thereafter, as shown in FIG. 1E, exposure and development by a photolithography method are performed to pattern the dry film 5 to form a dry film resist pattern 5-2. A so-called backing is performed on the back side of the insulating substrate 1 using an etchant resistant resin 6 or the like.

続いて、図1(f)に示したように、ドライフィルムレジストパターン5−2を用いてウェットエッチング法により銅箔4をパターン加工して、配線パターン7およびインナーリード8等を形成する。インナーリード8は、ノッチ部(図示省略、以下同じ)を有すると共にボンディング用窓3に架け渡された形状に形成される。ウェットエッチング法によるパターン加工が終了すると、ドライフィルムレジストパターン5−2を剥離する。   Subsequently, as shown in FIG. 1F, the copper foil 4 is patterned by the wet etching method using the dry film resist pattern 5-2 to form the wiring pattern 7, the inner lead 8, and the like. The inner lead 8 has a notch (not shown, the same applies hereinafter) and is formed in a shape that spans the bonding window 3. When the pattern processing by the wet etching method is completed, the dry film resist pattern 5-2 is peeled off.

そして、図1(g)に示したように、後工程での半導体チップ(図示省略)とのボンディング特性を良好なものとするために、配線パターン7およびインナーリード8の表面にAuめっき9を施す。   Then, as shown in FIG. 1G, Au plating 9 is applied to the surface of the wiring pattern 7 and the inner lead 8 in order to improve the bonding characteristics with the semiconductor chip (not shown) in the subsequent process. Apply.

その後、図示は省略するが、このTABテープの配線パターン7等が形成された面における所定の部位にエラストマを介して半導体チップを貼り付ける。そしてボンディングツール等を用いて、インナーリード8を半導体チップ上の電極パッドの方向へと押し進めて行くことにより、インナーリード8をノッチ部で切断し、S字型に曲げて、半導体チップの電極パッドに打ち付ける。そしてさらにその他の各接続部位についてもボンディングを行うことで、このTABテープを用いた半導体装置のBGA実装構造の主要部が作製される。   Thereafter, although not shown, a semiconductor chip is attached to a predetermined portion of the surface on which the wiring pattern 7 of the TAB tape is formed via an elastomer. Then, the inner lead 8 is pushed in the direction of the electrode pad on the semiconductor chip by using a bonding tool or the like, so that the inner lead 8 is cut at the notch portion and bent into an S-shape, and the electrode pad of the semiconductor chip. Hit it. Further, bonding is performed on other connection portions as well, so that the main part of the BGA mounting structure of the semiconductor device using the TAB tape is manufactured.

このような本実施の形態に係る半導体装置用TABテープの製造方法によれば、銅箔4をパターン加工してインナーリード8および配線パターン7を形成するためのエッチングプロセスで用いられるレジストとして、液状レジストではなく、より柔軟性に優れ面内膜厚均一性に優れたドライフィルム5を用いるようにしたので、エッチングプロセスによる銅箔4のパターン加工の際に、絶縁性基板1と銅箔4との間での歪み応力が解放されることに起因したインナーリード8のノッチ部およびその近傍のクラックや形状不良の発生を解消することが可能となる。   According to the method for manufacturing a TAB tape for a semiconductor device according to the present embodiment, a liquid used as a resist used in an etching process for patterning the copper foil 4 to form the inner leads 8 and the wiring patterns 7 is used. Since the dry film 5 having superior flexibility and excellent in-plane film thickness uniformity is used instead of the resist, the insulating substrate 1, the copper foil 4, and the like are used when the copper foil 4 is patterned by the etching process. It is possible to eliminate the occurrence of cracks and shape defects in the notch portion of the inner lead 8 and the vicinity thereof due to the release of the strain stress between them.

本発明の発明者らは、本発明を成すに当たり、従来の製造方法においてインナーリードにクラックや形状不良が発生する要因を解明するために、種々の実験および考察を行った結果、その主要因は液状レジストを用いていたことにある、ということを確認した。
すなわち、TABテープの基材として用いられる銅箔ラミネート済みのポリイミドフィルムテープ基材は、一般に、接着剤付きのポリイミド製フィルムからなる絶縁性基板1にボンディング用窓3を穿設した後、その絶縁性基板1の表面にテンションを掛けて銅箔4を貼り合わせて(ラミネートして)いるので、そのラミネートの際にポリイミドフィルム(絶縁性基板1)と銅箔4との間に、不可避的に、歪み応力が潜在的に残留する。このため、エッチングプロセスで銅箔4をパターン加工すると、蝕刻されてスペースとなった部分およびその近傍で、それまで潜在していた歪み応力が解放される。そしてその解放された歪み応力は、材料力学的に弱い部分であるインナーリード8のノッチ部やその付近などに集中し、その部分の液状レジストからなるエッチングレジスト(図示省略)に裂損(クラック)や破断等の損傷を生じさせる(図示省略)。すると、そのエッチングレジストの損傷した部分からエッチング液が浸み込んで行き、本来はその部分のエッチングレジストで完全にマスクされていなければならない筈のインナーリード8のノッチ部やその付近、あるいはそれ以外にもノッチ部と同様に弱い微細な幅の配線パターン7等に、クラックや形状不良が発生する。このように、従来の一般的な製造方法では、液状レジストが解放された歪み応力に因って損傷を受けることに起因してインナーリード8等にクラックや形状不良等が発生していたということが判明した。
The inventors of the present invention have conducted various experiments and studies in order to elucidate the factors that cause cracks and shape defects in the inner leads in the conventional manufacturing method in forming the present invention. It was confirmed that a liquid resist was used.
That is, the polyimide film tape base material on which the copper foil is laminated used as the base material of the TAB tape is generally formed after the bonding window 3 is formed in the insulating substrate 1 made of a polyimide film with an adhesive, and then the insulation is performed. Since the copper foil 4 is laminated (laminated) by applying tension to the surface of the conductive substrate 1, it is unavoidable between the polyimide film (insulating substrate 1) and the copper foil 4 during the lamination. , Strain stress potentially remains. For this reason, when the copper foil 4 is patterned by the etching process, the strain stress which has been latent up to that point is released at and near the etched portion. The released strain stress is concentrated in the notch portion of the inner lead 8 which is a weak material mechanics portion or the vicinity thereof, and is broken (cracked) into an etching resist (not shown) made of a liquid resist in that portion. And damage such as breakage (not shown). Then, the etching solution penetrates from the damaged portion of the etching resist, and the notch portion of the inner lead 8 that should originally be completely masked by the etching resist of the portion, or the vicinity thereof, or otherwise In addition, cracks and shape defects are generated in the wiring pattern 7 having a weak fine width as in the notch portion. As described above, in the conventional general manufacturing method, the liquid lead is damaged due to the released strain stress, so that the inner lead 8 or the like has cracks or shape defects. There was found.

そこで、エッチングプロセスで上記のような歪み応力が解放されてもエッチングレジストが損傷を生じないようにするために、本実施の形態に係る半導体装置用TABテープの製造方法では、エッチングレジストとして、3μm以上20μm以下の厚さのドライフィルム5を用いる。   Therefore, in order to prevent the etching resist from being damaged even when the above-described strain stress is released in the etching process, in the manufacturing method of the TAB tape for a semiconductor device according to the present embodiment, the etching resist is 3 μm. A dry film 5 having a thickness of 20 μm or less is used.

そして、そのドライフィルム5を、ロール硬度20°以上70°以下のラミネートロールを用いて、銅箔4の表面に、熱圧着可能な最低温度以上その最低温度に40℃を加算した温度以下の温度条件でラミネートコーティングすることにより、後のエッチングプロセスで上記の歪み応力が解放されても損傷を受けることのないようにドライフィルム5を銅箔4の表面にラミネートすることができる。   And the temperature below the temperature which added 40 degreeC to the minimum temperature more than the minimum temperature which can be thermocompression-bonded to the surface of the copper foil 4 using the laminate roll whose roll hardness is 20 degrees or more and 70 degrees or less for the dry film 5 By laminating under conditions, the dry film 5 can be laminated on the surface of the copper foil 4 so as not to be damaged even if the strain stress is released in a later etching process.

ここで、このラミネート工程では、ロール硬度20°未満と余りにも軟らかいロールを用いると確実な熱圧着が困難となる虞があり、かつロール硬度70°超と余りにも硬いロールを用いると熱圧着の際にボンディング用窓6およびその付近の銅箔4が変形する虞があるので、ラミネートロールのロール硬度は20°以上70°以下が好適である。   Here, in this laminating process, there is a risk that reliable thermocompression bonding becomes difficult if a roll with a roll hardness of less than 20 ° is too soft, and if a roll with a roll hardness of over 70 ° is used, Since the bonding window 6 and the copper foil 4 in the vicinity thereof may be deformed at this time, the roll hardness of the laminate roll is preferably 20 ° or more and 70 ° or less.

また、ドライフィルム5の流動性が低い条件下でラミネートすると、そのドライフィルム5の変形量を少なくすることができるので、熱圧着の際の温度条件としては、熱圧着可能な最低温度以上であってかつその最低温度に40℃を加算した温度以下の範囲内の温度とすることが望ましい。   Further, if the dry film 5 is laminated under a condition where the fluidity is low, the amount of deformation of the dry film 5 can be reduced. It is desirable to set the temperature within a range equal to or lower than the temperature obtained by adding 40 ° C. to the minimum temperature.

また、ドライフィルム5が余りにも薄いと、液状レジストの場合と同様に、解放された歪み応力に起因して損傷が生じる虞があるので、ドライフィルム5の厚さは3μm以上であることが望ましい。そしてまた、ドライフィルム5が余りにも厚いと、損傷が発生する虞はなくなるが、パターニングされてドライフィルムレジスト5−2としてエッチングプロセスで用いられる際にエッチング液の流動性を妨げてしまいパターン加工精度低下の要因となる虞があるので、このドライフィルム5の厚さの上限は20μmとすることが望ましい。   Further, if the dry film 5 is too thin, damage may occur due to the released strain stress as in the case of the liquid resist. Therefore, the thickness of the dry film 5 is desirably 3 μm or more. . Further, if the dry film 5 is too thick, there is no risk of damage, but patterning accuracy is hindered when the dry film 5 is patterned and used in the etching process as the dry film resist 5-2. Since there is a risk of a decrease, the upper limit of the thickness of the dry film 5 is desirably 20 μm.

ここで、液状レジストの厚塗りを行うことによって、歪み応力に因るエッチングレジストの損傷を回避する、といった対策なども考えられるが、実際には、液状レジストはそのような厚塗りで使用するように設定されていないので、厚塗りに因る露光量の大幅な増加に起因した生産性の低下やレジスト厚のばらつきなど種々の問題が別途に生じることとなり、実用的とは云い難い。   Here, measures such as avoiding damage to the etching resist due to strain stress by thick coating of the liquid resist can be considered, but in reality, the liquid resist is used with such thick coating. Therefore, various problems such as a decrease in productivity and variations in resist thickness due to a large increase in the exposure amount due to thick coating occur separately, which is not practical.

以上のように、本実施の形態に係る半導体装置用TABテープの製造方法によれば、インナーリード8におけるクラックや形状不良等の発生を解消することができ、延いては半導体チップ上の電極パッド等へのインナーリードの確実な接続を安定的に実現することが可能となる。   As described above, according to the method for manufacturing a TAB tape for a semiconductor device according to the present embodiment, it is possible to eliminate the occurrence of cracks and shape defects in the inner leads 8 and, by extension, the electrode pads on the semiconductor chip. It is possible to stably realize a reliable connection of the inner lead to the like.

図2は、本発明に係る一実施例の製造方法によって作製された半導体装置用TABテープと従来の製造方法によって作製された半導体装置用TABテープとでのノッチ幅ばらつきσおよびクラック数等について比較して示した図である。
この実施例では、厚さ15μmのドライフィルム5を用いて、上記の実施の形態で説明した方法によって半導体装置用TABテープを作製した。ドライフィルム5の厚さを15μmとしたのは、厚さ20μm超ではインナーリード8のノッチ部のエッチング加工によるパターン再現性が悪くなることが判明しているからである。また、ドライフィルム5の熱圧着によるラミネートコーティングの際に用いたラミネートロールのゴムからなるロールの硬度を70°とした。このロール硬度(実質的にはゴムロールのゴムの硬度)の測定は、新JIS K6253のデュロメータタイプAスプリング式JIS硬度計を用いて行った。また、熱圧着時の温度条件は、銅箔4に対するドライフィルム5の熱圧着可能な最低温度最低温度+40℃の範囲内とした。
FIG. 2 is a comparison of notch width variation σ and the number of cracks between a TAB tape for a semiconductor device manufactured by the manufacturing method of one embodiment according to the present invention and a TAB tape for a semiconductor device manufactured by a conventional manufacturing method. FIG.
In this example, a TAB tape for a semiconductor device was manufactured using the dry film 5 having a thickness of 15 μm by the method described in the above embodiment. The reason why the thickness of the dry film 5 is set to 15 μm is that it has been found that if the thickness exceeds 20 μm, the pattern reproducibility by etching of the notch portion of the inner lead 8 is deteriorated. Further, the hardness of the roll made of rubber of the laminate roll used in the laminate coating by thermocompression bonding of the dry film 5 was set to 70 °. The roll hardness (substantially the hardness of the rubber of the rubber roll) was measured using a new JIS K6253 durometer type A spring type JIS hardness meter. Moreover, the temperature condition at the time of thermocompression bonding was set within the range of the lowest temperature minimum temperature + 40 ° C. at which the dry film 5 can be thermocompression bonded to the copper foil 4.

図2に示した各項目の評価結果の数値は、金属顕微鏡(×100の倍率)を用いて、作製された各TABテープにおける各評価対象項目(レジスト厚、ノッチ幅(寸法ばらつきσ)、クラック数)を観察・計測・集計し、評価した。なお、クラック数については、測定対象ユニット数を1000とした。
従来の液状レジストを用いる製造方法によって作製された比較例1の場合には、液状レジストからなるレジスト厚を3μmと薄くしたことが要因となってクラック数が280となり、クラックが多発することが確認された。
また、比較例2の場合には、液状レジストからなるレジスト厚を6μmと厚塗りしたので、クラック数は15となり、比較例1の場合よりもクラックの発生数を大幅に低減させることができたが、0とすることはできなかった。また、必要な露光量が600mJと極めて高くなり、生産性が著しく低下した。また、ノッチ幅の寸法ばらつきも、実施例1の約2倍の2.8σと極めて大きくなった。
The numerical values of the evaluation results of each item shown in FIG. 2 are the evaluation target items (resist thickness, notch width (dimensional variation σ), cracks) in each TAB tape produced using a metal microscope (× 100 magnification). Number) was observed, measured, aggregated and evaluated. In addition, about the number of cracks, the number of units to be measured was set to 1000.
In the case of Comparative Example 1 manufactured by the manufacturing method using the conventional liquid resist, it was confirmed that the number of cracks was 280 due to the thin resist thickness made of liquid resist being 3 μm, and many cracks were generated. It was done.
Moreover, in the case of the comparative example 2, since the resist thickness which consists of a liquid resist was thickly coated with 6 micrometers, the number of cracks became 15, and the number of crack generations was able to be reduced significantly compared with the case of the comparative example 1. However, it could not be 0. Further, the required exposure amount was extremely high at 600 mJ, and the productivity was remarkably lowered. Further, the dimensional variation of the notch width was extremely large at 2.8σ, which is about twice that of Example 1.

他方、本発明による実施例1の場合には、上記のような条件設定でドライフィルム5を用いたので、クラック数が0となり、クラックの発生を完全に解消することができることが確認された。また、必要とされる露光量は100mJであり、極めて少量の露光量だけしか必要としないので、比較例1、比較例2よりも大幅に生産性が向上することが確認された。また、ノッチのばらつきもσ=1.6と小さくすることができた。   On the other hand, in the case of Example 1 according to the present invention, since the dry film 5 was used under the above-described condition setting, it was confirmed that the number of cracks was 0 and the occurrence of cracks could be completely eliminated. Moreover, since the required exposure amount is 100 mJ and only a very small exposure amount is required, it has been confirmed that productivity is significantly improved as compared with Comparative Example 1 and Comparative Example 2. In addition, the variation in notch could be reduced to σ = 1.6.

本発明の実施の形態に係る半導体装置用TABテープの製造方法の主要な工程を示す断面図である。It is sectional drawing which shows the main processes of the manufacturing method of the TAB tape for semiconductor devices which concerns on embodiment of this invention. 本発明による実施例1と従来の製造方法による比較例1および比較例2とでの、ノッチ幅ばらつきσおよびクラック数等の各項目について比較して示した図である。It is the figure which compared and showed about each item, such as notch width dispersion | variation (sigma) and the number of cracks, in Example 1 by this invention, and the comparative example 1 and the comparative example 2 by the conventional manufacturing method. 従来のBGA型半導体装置用TABテープにおけるインナーリードボンディング工程を示す断面図である。It is sectional drawing which shows the inner lead bonding process in the conventional TAB tape for BGA type semiconductor devices.

符号の説明Explanation of symbols

1 絶縁性基板
2 送り孔
3 ボンディング用窓
4 銅箔
5 ドライフィルム
5−2 ドライフィルムレジストパターン
7 配線パターン
8 インナーリード
9 Auめっき
1 Insulating substrate 2 Feed hole 3 Bonding window 4 Copper foil 5 Dry film 5-2 Dry film resist pattern 7 Wiring pattern 8 Inner lead 9 Au plating

Claims (6)

ボンディング用窓が穿設された絶縁性基板の面に導体箔を貼り合せる工程と、
エッチング法により前記導体箔をパターン加工して、ノッチ部を有すると共に前記ボンディング用窓に架け渡された形状のインナーリードを形成する工程と、
前記インナーリードを前記ノッチ部にて切断し、折り曲げ加工する工程と
を含む半導体装置の製造方法において、
前記インナーリードを形成する工程は、前記導体箔の表面にドライフィルムを貼り合わせ、当該ドライフィルムをパターニングし、前記パターニングされたドライフィルムをエッチングレジストとして用いることを特徴とする半導体装置の製造方法。
A step of bonding a conductive foil on one surface of the insulating substrate bonding window is drilled,
Patterning the conductor foil by an etching method to form an inner lead having a notch portion and a shape spanning the bonding window;
Cutting the inner lead at the notch, and bending the semiconductor device.
The method of forming the inner lead includes a step of bonding a dry film on the surface of the conductor foil, patterning the dry film, and using the patterned dry film as an etching resist.
請求項1記載の半導体装置の製造方法において、
前記ドライフィルムを、JIS K6253によるゴム・プラスチックのロール硬度が20°以上70°以下のラミネートロールを用いて、前記導体箔の表面にラミネートコーティングする
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising: laminating and coating the dry film on the surface of the conductive foil using a laminate roll having a rubber / plastic roll hardness of 20 ° to 70 ° according to JIS K6253.
請求項1または2記載の半導体装置の製造方法において、
前記導体箔の表面に前記ドライフィルムを熱圧着する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device of Claim 1 or 2,
A method of manufacturing a semiconductor device, comprising: thermocompression bonding the dry film to a surface of the conductor foil.
請求項3記載の半導体装置の製造方法において、
前記熱圧着の際の温度を、前記ドライフィルムと前記導体箔とが密着する最低温度以上であって当該最低温度に40℃を加算した温度以下の範囲内の温度とする
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 3,
The temperature at the time of the thermocompression bonding is set to a temperature within a range that is equal to or higher than a minimum temperature at which the dry film and the conductive foil are in close contact with each other and is equal to or lower than a temperature obtained by adding 40 ° C. to the minimum temperature. Device manufacturing method.
請求項1ないし4のうちいずれか1項に記載の半導体装置の製造方法において、
前記ドライフィルムの厚さを、3μm以上20μm以下とする
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to any one of claims 1 to 4,
A method of manufacturing a semiconductor device, wherein the dry film has a thickness of 3 μm to 20 μm.
請求項1ないし5のうちいずれか1項に記載の半導体装置の製造方法において、
前記導体箔をパターン加工した後、前記絶縁性基板の表面上または前記導体箔の表面上に、絶縁性弾性体を介して半導体チップを貼着する工程と、
BGA実装構造を形成する工程と
を含むことを特徴とする、BGA実装構造を備えた半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to any one of claims 1 to 5,
After patterning the conductive foil, a step of attaching a semiconductor chip via an insulating elastic body on the surface of the insulating substrate or on the surface of the conductive foil;
A method of manufacturing a semiconductor device having a BGA mounting structure, comprising: forming a BGA mounting structure.
JP2006260516A 2006-09-26 2006-09-26 Manufacturing method of semiconductor device Expired - Fee Related JP4821995B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006260516A JP4821995B2 (en) 2006-09-26 2006-09-26 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260516A JP4821995B2 (en) 2006-09-26 2006-09-26 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008084928A JP2008084928A (en) 2008-04-10
JP4821995B2 true JP4821995B2 (en) 2011-11-24

Family

ID=39355503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260516A Expired - Fee Related JP4821995B2 (en) 2006-09-26 2006-09-26 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4821995B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023517A (en) * 2009-07-15 2011-02-03 Hitachi Cable Ltd Tab tape for semiconductor device and method of manufacturing the same
JP2011165750A (en) * 2010-02-05 2011-08-25 Hitachi Cable Ltd Tab tape for semiconductor device, and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541402A (en) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd Packaging structure of semiconductor device and manufacture thereof
JPH0897253A (en) * 1994-09-28 1996-04-12 Dainippon Printing Co Ltd Method of manufacturing film carrier and semiconductor device using the same
JPH10339950A (en) * 1997-06-06 1998-12-22 Dainippon Printing Co Ltd Method for connecting resist part of photosensitive dry film resist
JPH1199561A (en) * 1997-09-26 1999-04-13 Toppan Printing Co Ltd Dry film laminator
JP3794620B2 (en) * 2001-01-31 2006-07-05 三井金属鉱業株式会社 Film carrier tape manufacturing method for electronic component mounting and film carrier tape manufacturing apparatus for electronic component mounting
JP2003158158A (en) * 2001-11-21 2003-05-30 Hitachi Cable Ltd Method of manufacturing double-sided wiring tab tape carrier
JP4333395B2 (en) * 2004-02-16 2009-09-16 凸版印刷株式会社 Printed wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008084928A (en) 2008-04-10

Similar Documents

Publication Publication Date Title
KR100821154B1 (en) Electronic components embedded PCB and the method for manufacturing thereof
JP2916915B2 (en) Method of manufacturing ball grid array semiconductor package
KR100819195B1 (en) Flexible printed circuit board and method for manufacturing the flexible printed circuit board and semiconductor device
TWI479626B (en) Lead frame board, method of forming the same, and semiconductor device
TWI502711B (en) Lead frame board, method of forming the same, and semiconductor device
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2007287953A (en) Circuit board and its production method
US20110042828A1 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
KR100758229B1 (en) Electronic components embedded pcb and the method for manufacturing thereof
JP6109078B2 (en) Electronic device tape with enhanced lead cracks
US9408313B2 (en) Packaging substrate and method of fabricating the same
JP4821995B2 (en) Manufacturing method of semiconductor device
US20040106235A1 (en) Method for manufacturing circuit devices
JP2010062188A (en) Tab tape for semiconductor device and method of manufacturing the same
JP2011023517A (en) Tab tape for semiconductor device and method of manufacturing the same
JP2002118210A (en) Interposer for semiconductor device and semiconductor using the same
JP3444787B2 (en) Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components
JP5130867B2 (en) Tape carrier for semiconductor device and manufacturing method thereof
JP2000002746A (en) Probe structure
JP3760913B2 (en) Semiconductor package substrate
JP2005026636A (en) Semiconductor device and its manufacturing method
CN108666293B (en) Circuit carrier plate and manufacturing method thereof
JP2005079375A (en) Circuit board member, and method of manufacturing the same
JP2011228387A (en) Semiconductor device and method for manufacturing the same
JP4428376B2 (en) Manufacturing method of semiconductor chip mounting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees