JP4869453B2 - シームレスなレンジ切り替えを備えた変調電流源（ｍｃｓ） - Google Patents

Description

高精度の電流源は、半導体デバイスを試験して特性化するプロセスで広く用いられている。かかる電流源は、ソース電流（ｓｏｕｒｃｅｄ ｃｕｒｒｅｎｔ）が数桁（例えば、ピコアンペアから数百ミリアンペア）に亘って変更（掃引）される試験でしばしば用いられる。

一例として、最小電流（Ｉｍｉｎ）から最大電流（Ｉｍａｘ）までの対数的な電流掃引を仮定する。ここで、Ｉｍｉｎ＝１００ｐＡおよびＩｍａｘ＝１０ｍＡ（すなわち、変更範囲は８桁）であり、６ステップで電流を１桁変更するものとする（例えば、１０ｎＡと１００ｎＡの間では、各ステップの電流は、１０ｎＡ、１５．８ｎＡ、２５．１ｎＡ、３９．８ｎＡ、６３．１ｎＡ、および、１００ｎＡであり、Ｉｎ／Ｉｎ−１＝１０^0.2の関係に従う）。かかる応用例について一般に、電流がステップの間でゼロに戻らないとすると、被試験デバイスへ流れている実際の電流に対するグリッチまたは付加雑音を最小限にしつつ、内部調整が「オンザフライ」で起こることが好ましい。ここで論じるように、高精度電流源は通例、電流検出およびフィードバックのために精密抵抗器（Ｒｎｅｔ）に依存するため、上記を満たすことが困難な場合がある。

ここで、図１を参照してこの問題を論じる。ＮビットＤＡＣ（デジタル−アナログ変換器）１０２の出力は、電流源への入力電圧（Ｖｉｎ）である。フィードバック電圧は、Ｒｎｅｔにおける電圧降下、すなわちＩｄｕｔ＊Ｒｎｅｔ（但し、オフセット電圧および入力電流を無視する）であり、以下の関係を満たす。
（１）Ｉ_dutＲ_net＝Ｖ_in
または
（２）Ｉ_dut＝Ｖ_in／Ｒ_net
オペアンプ１０４および差動アンプ１０６が、高利得、低リーク、および、低オフセットの（計装グレードの）構成要素となるように選択すると、Ｖｏｆｆ（オフセット電圧）およびＩｉｎ（入力漏れ電流）の影響は、電流が非常に低くＶｉｎのレベルが非常に低い状況を除けば、基本的には無視することができる。さらに、ＶｏｆｆおよびＩｉｎは両方とも、温度が著しく変化しない限りはかなり安定しているため、各試験の始めに別個に測定し、それらの測定値に基づいて補正することによって考慮に入れることができる。

高精度ＤＡＣは、通例、比較的狭い電圧範囲（０から２マイクロボルトが典型的である）に制限されている。２０ビットＤＡＣ（かかる応用例に典型的）は、約４／（２²⁰）Ｖ〜４μＶの分解能を有する。最大電流が２００ｍＡに制限されている場合、例えば、Ｖｉｎ＝Ｖｉｎ（ｍａｘ）＝２．０ＶおよびＲｎｅｔ＝１０Ωの組み合わせが適切になる。その一方で、Ｖｉｎ＝１００μＶおよびＲｎｅｔ＝１ＭΩ、あるいは、Ｖｉｎ＝１０ｍＶおよびＲｎｅｔ＝１００ＭΩで、１００ｐＡの電流を実現できる（可能な限り、通例は、Ｖｉｎ＞＞Ｖｏｆｆであることが推奨される）。

具体的なＶｉｎの選択にかかわらず、一般に、広い範囲のＲｎｅｔ値が必要である。これ自体は、同じＲｎｅｔが実験全体で用いられる限りは問題にならない。残念ながら、｜Ｉｍａｘ／Ｉｍｉｎ｜比＞１００（２桁）である電流掃引を含む試験では、広範囲の値に対応することは実際的ではない。電圧源（ＶＳ）を用いる場合、スイッチング過渡現象が適切に抑えられている限りは、異なるＲｎｅｔ抵抗器のスイッチインおよびスイッチアウトが可能である。一方、電流源（ＣＳ）は、フィードバックループを完結させるために、Ｒｎｅｔにおける電圧降下に依存しており、これは、インラインスイッチングが根本的に問題になることを意味する。

一態様では、２つの抵抗器バンクを備えた電流源が提供されており、各抵抗器バンクが、結果として得られる出力電流にどの程度影響するかを制御するために、デジタルポテンショメータが用いられる。さらに、特定の抵抗器バンクが、結果として得られる出力電流に影響しない（すなわち、抵抗器バンクが「非アクティブ」である）ような特定の設定に、デジタルポテンショメータが設定されている場合、抵抗器バンクの抵抗値は、出力電流に影響することなくスイッチングされることが可能であるため、電流掃引動作中の出力電流の不連続性が最小化または低減される。したがって、例えば、抵抗器バンクが閾値を満たして非アクティブになった時、非アクティブな抵抗器バンクの抵抗値はスイッチングされてよく、次いで、デジタルポテンショメータの設定は、新たな抵抗値で抵抗器バンクを円滑に再びアクティブにすることを容易にするために変更されてよい。

従来の電流源を示す図。

実施形態の一例に従った電流源を示す図。

発明者は、以下に記載するような方法および／または回路を用いて、測定精度について全くもしくは最小限しか実際的な低下を伴うことなく、そして、全くもしくは最小限しか明らかなグリッチまたはノイズ過渡現象なく、異なるＲｎｅｔ抵抗器のインラインスイッチングを必要に応じて行うことができると認識した。

図２は、実施形態の一例を概略的に示したものであり、「変調電流源」（ＭＣＳ）と呼ばれる。図２の電流源は、図１の電流源と同様のものであるが、いくつかの重大な違いがある。例えば、単一のＲｎｅｔ抵抗器の代わりに、２つのＲｎｅｔ抵抗器（図２ではＲａおよびＲｂと呼んでいる）が設けられており、図２の例の各Ｒｎｅｔ抵抗器は、関連する差動増幅器（それぞれ、差動アンプＡおよび差動アンプＢ）を有する。デジタルポテンショメータ（ＤＰａ）と呼ばれる構成要素が、差動アンプＡおよび差動アンプＢの出力の間に接続されており、その「可動」端子は、オペアンプ２０４の反転入力に接続されている。一対のＤＡＣ（ＤＡＣａおよびＤＡＣｂ）が、図１の単一のＤＡＣの代わりに設けられている。第２のデジタルポテンショメータ（ＤＰｂ）が、２つのＤＡＣ（ＤＡＣａおよびＤＡＣｂ）の出力の間に接続されており、その可動端子は、オペアンプ２０４の非反転入力に接続されている。

デジタルポテンショメータＤＰａおよびＤＰｂは、例えば、それらの２つの「固定端子」の間に固定精密抵抗器（１０ｋΩまたは１００ｋΩが典型的な値）を有する電子チップを含んでよい。それらの「可動」端子の位置は、電子的に（デジタル的に）適切な位置までステッピングされてよく、その結果、「Ｘ」が、ゼロから１の間（すなわち、０．００、０．０１、０．０２、・・・・・・、０．９９、１．００）で変化する。

ここで、図２の回路の動作シナリオの一例について説明する。特に、オペアンプ２０４の反転入力における電圧（Ｖｆ）と入力電圧Ｖｉｎは以下のように特性化されうる：
（３）Ｖ_f＝Ｉ_dutＲ_a（１−Ｘ）＋Ｉ_dutＲ_bＸ
（４）Ｖ_in＝Ｖ_a（１−Ｘ）＋Ｖ_bＸ
この式（３）および（４）を用いて、ＶｆおよびＶｉｎ（Ｖｏｆｆは無視）を等しいとすると、容易にＩｄｕｔの式（５）が得られる。

ＲａまたはＲｂがスイッチングされる（すなわち、異なる値に変更される）時にも、Ｉｄｕｔが同一に維持されうることを示すために、以下の情報を提供する：
（ｉ）ＲａおよびＲｂ間の比は、Ｃまたはその逆数の１／Ｃのいずれかであり（すなわち、Ｒａ＝ＣＲｂまたはＲａ＝（１／Ｃ）Ｒｂ）、ここでＣは任意の定数である。
（ｉｉ）同様に、Ｖａ＝ＣＶｂまたはＶａ（１／Ｃ）Ｖｂ、である。
（ｉ）および（ｉｉ）を組み合わせると、以下の式（６）が得られる。
更に、Ｒａ＝ＣＲｂの場合について、（６）を（５）に代入すると、次式（７）を得る：

したがって、０．００から１．００の間の任意の値Ｘについて、Ｉｄｕｔは、Ｘではなく、比Ｖａ／Ｒａにのみ依存することがわかる。Ｒａ＝（１／Ｃ）Ｒｂの場合、（７）の分子および分母両方の１／Ｃの項がＣになり、ＶａおよびＲａの前因子が相殺されるため、結果は同様である。例えば、電流ディケードの全数（実際的には、１または多くても２）について同じ値のＲａ（Ｒｂ）を用いるために、Ｃの値は１０に設定されてよい。

ここで、図２の回路の動作方法の一例について説明する。（７）を利用するために、以下の条件が満たされる場合に、Ｘの値は０に設定されてよい：（ｉ）Ｒａ＝１０Ｒｂ；（ｉｉ）Ｒａ（ＩｄｕｔＲａ）における電圧降下が、Ｖｍａｘより小さい（Ｖｍａｘは、パラメータであり、通常は、１．０から２．０ボルトの範囲にある）。同様に、以下の場合、Ｘは１に設定されてよい：（ｉ）Ｒｂ＝１０Ｒａ；（ｉｉ）Ｒｂ（ＩｄｕｔＲｂ）における電圧降下がＶｍａｘ未満である。この状況において、結果として得られる全Ｒｎｅｔでの電圧降下（すなわち、ＩｄｕｔＲａ＋ＩｄｕｔＲｂ）は、１．１Ｖｍａｘを越えることはない。実際的には、抵抗器ＲａおよびＲｂの一方をスイッチングさせるリアルタイムコードは、期待される次の電流レベルを引き起こすよう構成されてよく、関連する電圧降下がＶｍａｘよりも若干低い場合に、時々、ＲａまたはＲｂを変更することにより、ＲａまたはＲｂが変更される前に、結果として得られる電圧降下が大きく増加しないようにする。電流と、結果として得られるＲｎｅｔにおける電圧降下は、単一のステップ内で劇的に「急上昇」しうるため、この状況は、対数的な電流掃引に一般的なことである。一例において、ＲａおよびＲｂの大きい方の「スイッチアウト」は、ＲａおよびＲｂに様々な値の抵抗器のバンクを用いることで実現されうる。これらの抵抗器の各々は、大きい方の値が小さい方の値と切り替えられうる、あるいは、その逆が可能であるようなリレー（スイッチ）を通して選択できる。

主要な電圧降下（すなわち、ＩｄｕｔＲａまたはＩｄｕｔＲｂ）がＶｍａｘを越える（または、次の電流レベルでＶｍａｘを越えると予想される）時、Ｘの値は、（Ｒａ＝１０Ｒｂの場合には）０から１に、または（Ｒｂ＝１０Ｒａの場合には）１．０から０に漸進的に変更される。漸進的な変更は、フィードバックループが電圧の変化を補償できないような突然の途絶（ａｂｒｕｐｔ ｄｉｓｒｕｐｔｉｏｎ）を避けることに役立つ。例えば、Ｒａ＝１０Ｒｂで、ＩｄｕｔＲａがＶｍａｘに達すると、Ｘは０から１に変化しなければならない。ＤＰａおよびＤＰｂは共に同じ信号でクロックされるため、Ｘは、ＤＰａおよびＤＰｂに対して実質的に同時に０から０．０１まで漸進的に変更される。次に、Ｘ＝０．０１からＸ＝０．０２までの同様のステップが続き、ＸがＤＰａおよびＤＰｂの両方で１に達するまで同様に続く。理論的には、かかる漸進的なステップは、小さい電流グリッチ（例えば、Ｉｄｕｔの１％未満）を導入しうるが、かかる小さい変化でさえ、フィードバックループの内部時間遅延によって抑えられる可能性がある。

Ｘの新しい値が確立されると、大きい方のＲｎｅｔ（レンジに応じて、ＲａかＲｂのいずれか）がスイッチアウトされ、１／１００の抵抗値を有する新たな抵抗器が、代わりにスイッチインされる。例えば、Ｒａが１．０ＭΩであり、Ｒｂが１００ｋΩである場合、Ｉｄｕｔ＊ＲｎｅｔがＶｍａｘ未満である限りは、Ｘは０であった。Ｉｄｕｔ＊ＲａがＶｍａｘより大きい値かＲｎｅｔが変化するほど十分にＶｍａｘに近い値に到達すると、上述のように、Ｘは０から１に変更される。次に、Ｒａが１．０ＭΩから１０ｋΩに変更されるため、新たなＲｎｅｔは、Ｒｂ＝１００ｋΩおよびＲａ＝１０ｋΩの構成になる。最後に、Ｖａが０．０１＊Ｖｍａｘに変更される（例えば、Ｖｍａｘが２．０Ｖなら、Ｖａは２０ｍＶに変更される）ため、ＶｂおよびＶａの間の適切な比が設定される。Ｒａにおける「新たな」電圧降下は、「古い」値の０．０１倍であることに注意されたい。また、現在、Ｒｂは大きい方のＲｎｅｔであるため、Ｉｄｕｔ＊Ｒｎｅｔは、Ｒａ＝１０ＭΩからＲａ＝１０ｋΩへの変化をトリガした値の０．１倍であり、電流掃引が継続する。電流が、Ｒｂの変更されるレベルに達すると、同様のシーケンスが続き、掃引が完了するまで、または、掃引方向が逆転される（すなわち、Ｉｄｕｔの上昇からＩｄｕｔの下降へ変わる）まで繰り返す。

掃引方向が「負」である（すなわち、Ｉｄｕｔが下降する）場合、スイッチング点は、大きい方のＲｎｅｔにおける電圧降下がちょうど０．１Ｖｍａｘより小さくなった時に起こる。この時点で、小さい方のＲｎｅｔ（すなわち、Ｘ＝０に対してはＲｂ、または、Ｘ＝１に対してはＲａ）は、１００倍の値を有する新たな抵抗器にで「置き換えられる」。例えば、ここでは、Ｒａ＝１．０ＭΩおよびＲｂ＝１００ｋΩである上述の例について、負の電流掃引（Ｉｎ＜Ｉｎ−１）である場合を考える。Ｒａ＝１０Ｒｂであるため、Ｉｄｕｔ＊Ｒａ＞０．１Ｖｍａｘの値である限りはＸ＝０である。Ｉｄｕｔ＊Ｒａがさらに低下すると、Ｘは０のままであるが、Ｒｂは、１００ｋΩから１０ＭΩ（１００倍）に変更される。その後にはじめて、Ｘは、上昇電流掃引の場合について上述したのと同じ手順に従って、漸進的に０から１に変更される。この時点で、Ｒｂにおける電圧降下は、Ｖｍａｘよりも小さく、電流は下降掃引などを続ける。

ＲａもＲｂも変更されない限りは、Ｘの値は一定のままである。したがって、ここで説明するように、ＭＣＳの感度を、（６）から若干の偏差を伴って高めることができる。例えば、２つのＤＡＣを有することによって、Ｘ＝０．００の代わりに小さい値（Ｘ＝δ＜＜１）に、Ｘ＝１の代わりに（１−δ）に、Ｘを設定することによって、電流分解能を著しく高めることが可能になる。この場合、一方の抵抗器ネットワークが、電流源の出力に対して実質的に寄与し、他方の抵抗器ネットワークは、電流源の出力に対して実質的にはるかに小さく寄与する。したがって、例えば、「実質的に」の限界は、Ｘが０．１０かつ１−Ｘが０．９０（もしくは、その逆）の場合であり、「実質的にはるかに小さく」の限界は、Ｘが０．０１かつ１−Ｘが０．９９（もしくは、その逆）の場合である。ここで、１００ステップを有する典型的なデジタルポテンショメータの一例を説明する。ここで、Ｘの値は０．０１に設定される。この場合、上記の限界を用いて、Ｖａは実質的に寄与し、Ｖｂは実質的にはるかに小さく寄与する。この例において、結果として得られる入力電圧Ｖｉｎは、（Ｘ＝０．００の場合のＶａの代わりに）Ｘ＝０．０１については０．９９Ｖａ＋０．０１Ｖｂになり、（Ｘ＝１．００の場合のＶｂの代わりに）Ｘ＝０．９９については０．０１Ｖａ＋０．９９Ｖｂになる。１ＬＳＢ（最下位ビット）から１００ＬＳＢまでの増分でＶｂをＶａ／１０前後に調整することにより、Ｖｉｎの分解能は、１００倍に増大される。１ＬＳＢだけＶｂを変更すると、Ｖｉｎは、０．０１ＬＳＢだけ変化し、１００ＬＳＢだけＶｂを変更すると、Ｖｉｎは、１ＬＳＢだけ変化する。Ｘ＝０．９９の時、Ｖａは同様にＶｂ／１０前後に変更される。

上述の技術は、ＤＡＣが安定である場合に適用可能である。一方で、ＤＡＣ出力が、±ＬＳＢの範囲内で（完全にスペック内で）「変動する」場合、本技術は、分解能を全く改善しえない。しかし、現在の技術水準のＤＡＣ技術では、安定的なＤＡＣが暗示されるため、提案されている技術は、実際に効果的である。
一般に、Ｉｄｕｔの小さい変化は、次式（８）のように、その全微分によって近似されるように表現することができる。さらに興味深いことに、Ｉｄｕｔに関する相対変化は、以下の式（９）の通りである。

更に、Ｖａ、Ｖｂ、および、Ｘに関してＩｄｕｔ（式（５））を微分すると、次式（１０ａ）〜（１０ｃ）となり、この式（１０ａ）、（１０ｂ）、（１０ｃ）、および、（６）を式（９）に代入し、必要に応じて整理すると、Ｉｄｕｔの相対変化の最終的な式は、以下の式（１１）のようになる：

最初の観察は、ＶａＲｂ＝ＶｂＲａである限りは、Ｘの漸進的な変化がＩｄｕｔに影響を及ぼさないというものである。これは、より単純であまり形式的でない方法を用いて得られた（６）に表された結論である。それに基づいて、「理想的な」場合（すなわち、定常状態の間、ＶａＲｂ＝ＶｂＲａ、かつ、Ｘ＝０または１．００）について上述したＲｎｅｔを変更する手順は、「低電圧」（Ｘ＝０．０１の場合はＶｂ；Ｘ＝０．９９の場合はＶａ）が「理想的な」レベル（すなわち、「高電圧」の１／Ｃ倍）に調整される最初のステップによって修正されてよい。

Ｉｄｕｔに対するこのステップの影響を定量化するために、Ｒａ＝１０Ｒｂである場合を考えることができる。この新たなステップが取られる間、ＸもＶａも変更されないため、Ｉｄｕｔの唯一の変化は、Ｖｂを理想的な値に戻すこと、すなわち、１００ＬＳＢだけ減少（または増加）させることによって引き起こされる。ＤＡＣのレンジが０から±Ｖｍａｘである場合（ただし、Ｖｍａｘはその最大出力電圧）、１ＬＳＢは、２Ｖｍａｘ／２ｎ＝Ｖｍａｘ／２ｎ−１に対応する（ここで、ｎはビット数である（例えば、１２ビットＤＡＣについては１２、１６ビットＤＡＣについては１６、など））。したがって、Ｖｂの最大変化（１００ＬＳＢ）は、１００Ｖｍａｘ／２ｎ−１である。ここで、Ｖａの最小レベルは、高から低への掃引中のレンジ変更の直前にある。Ｖｍｉｎが実質的にＶｍａｘ／２０に制限されていると仮定すると（全ＤＡＣ範囲を効果的に利用するにはＶａ（ｍａｘ）がＶｍａｘに比較的近いことが好ましいため、妥当な仮定である）、式（１１）は以下の形をとる：

１２ビットＤＡＣについては、比は約１％であり、１６ビットＤＡＣについては、０．１％未満である。「理想的な」場合について上述したように、明らかに、これは、なめらかな移行の前の無視できるほどの微調整である。

一般に、デジタルポテンショメータは、各抵抗器バンクが、結果として得られる出力電流にどの程度影響するかを制御するために用いられることがわかる。さらに、特定の抵抗器バンクが、結果として得られる出力電流に影響しない（すなわち、抵抗器バンクが「非アクティブ」である）ような特定の設定に、デジタルポテンショメータが設定されている場合、抵抗器バンクの抵抗値は、出力電流に影響することなくスイッチングされることが可能であるため、電流掃引動作中の出力電流の不連続性が最小化または低減される。したがって、例えば、抵抗器バンクが閾値を満たして非アクティブになった時、非アクティブな抵抗器バンクの抵抗値はスイッチングされてよく、次いで、デジタルポテンショメータの設定は、新たな抵抗値で抵抗器バンクを円滑に再びアクティブにすることを容易にするために変更されてよい（ただし、抵抗器バンクが閾値に達してその抵抗器バンクの新たな抵抗値がスイッチインされる時に、電流掃引にわずかな中断が生じうる）。かかるスイッチングの一例を以下の表に示す。この表は、スイッチングが達成された時の回路パラメータの一例を示すものである。

以上、従来の電流源（ＣＳ）に特有の制限に対処する方法および回路について説明した。変調電流源（ＭＣＳ）のいくつかの特徴は、実施形態の一例において、以下を含みうる：
（ｉ）直列の２つのＲｎｅｔ抵抗器（ＲａおよびＲｂ、これらは抵抗器バンクから選択された抵抗器であり、各バンクは電流源の所望の電流レンジに適切ないくつかの抵抗器を含む）であって、それぞれの抵抗値の比が０．１または１０のいずれかであるＲｎｅｔ抵抗器。
（ｉｉ）２つの同一のＤＡＣであって、上記の（ｉ）に記載した抵抗比に従って、それらの出力電圧比が０．１または１０に設定されるＤＡＣ。
（ｉｉｉ）２つのデジタルポテンショメータ（ＤＰａおよびＤＰｂ）。ＤＰａの固定端子は、ＲａおよびＲｂの差動増幅器の出力に接続され、ＤＰｂの固定端子は、ＤＡＣの出力（ＶａおよびＶｂ）に接続される。ＤＰａおよびＤＰｂの「可動」端子は、それぞれ、演算増幅器の反転入力および非反転入力に接続される。
（ｉｖ）上記の（ｉ）〜（ｉｉｉ）に記載した構成は、フィードバック電圧Ｖｆが、必要に応じて、Ｉｄｕｔ＊ＲａまたはＩｄｕｔ＊Ｒｂのいずれかに従うことを可能にする。さらに、Ｒｎｅｔ（すなわち、ＲａまたはＲｂ）は、異なる抵抗器で置き換えることが可能であり、明らかな電流グリッチまたはノイズを伴わない。一般に、回路は、抵抗器による相対的な寄与および抵抗器の抵抗値に応じて、出力電圧の比例性を高める。
（ｖ）最後に、大きい方のＲｎｅｔ（ＲａまたはＲｂ）における最適レンジの電圧降下で動作すると、精度および感度の低下がない。
（ｖｉ）Ｘを「理想的な」値である０．００および１．００から、それぞれ０．０１（Ｒａ＞Ｒｂ）および０．９９（Ｒｂ＞Ｒａ）に変更することで、全体の電流源分解能は１００倍になる（＞６桁）。

Claims (9)

1. 実質的にシームレスなレンジ切り替えを行うために構成された電流源であって、
   入力および出力を有する第１の抵抗器ネットワークであって、前記第１の抵抗器ネットワークの抵抗値は動的に設定可能である第１の抵抗器ネットワークと、
   入力および出力を有する第２の抵抗器ネットワークであって、前記第２の抵抗器ネットワークの抵抗値は動的に設定可能であり、前記第１の抵抗器ネットワークの前記出力は前記第２の抵抗器ネットワークの前記入力に接続され、前記第２の抵抗器ネットワークの前記出力は、被試験素子に電流を供給するために接続されるよう構成されている第２の抵抗器ネットワークと、
   出力と、非反転入力と、反転入力とを有する第１の差動増幅器であって、前記非反転入力は前記第１の抵抗器ネットワークの前記入力に接続され、前記反転入力は前記第１の抵抗器ネットワークの前記出力に接続されている第１の差動増幅器と、
   出力と、非反転入力と、反転入力とを有する第２の差動増幅器であって、前記非反転入力は前記第２の抵抗器ネットワークの前記入力に接続され、前記反転入力は前記第２の抵抗器ネットワークの前記出力に接続されている第２の差動増幅器と、
   第１の入力と、第２の入力と、出力とを有する第１のデジタルポテンショメータであって、前記第１の入力は前記第１の差動増幅器の前記出力に接続され、前記第２の入力は前記第２の差動増幅器の前記出力に接続され、前記第１のデジタルポテンショメータは、前記第１のデジタルポテンショメータの前記第１の入力における信号および前記第１のデジタルポテンショメータの前記第２の入力における信号の組み合わせを第１の選択可能な比で含む信号を前記出力において供給するよう構成されている第１のデジタルポテンショメータと、
   非反転入力と、反転入力と、出力とを有する演算増幅器であって、前記出力は前記第１の抵抗器ネットワークの前記入力に接続され、前記反転入力は前記第１のデジタルポテンショメータの前記出力に接続されている演算増幅器と、
   第１の入力と、第２の入力と、出力とを有する第２のデジタルポテンショメータであって、前記第２のデジタルポテンショメータは、前記第２のデジタルポテンショメータの前記第１の入力における信号および前記第２のデジタルポテンショメータの前記第２の入力における信号の組み合わせを第２の選択可能な比で含む信号を前記出力において供給するよう構成されており、前記第２のデジタルポテンショメータの前記出力は前記演算増幅器の前記非反転入力に接続されている第２のデジタルポテンショメータと
   を備える電流源。
2. 請求項１に記載の電流源であって、さらに、
   前記第２のデジタルポテンショメータの前記第１の入力に接続された出力を有する第１のデジタルアナログ変換器と、
   前記第２のデジタルポテンショメータの前記第２の入力に接続された出力を有する第２のデジタルアナログ変換器と
   を備える電流源。
3. 請求項１または２に記載の電流源であって、
   前記電流源は、前記第１の選択可能な比および前記第２の選択可能な比が実質的に同一になるように制約されるよう構成されている電流源。
4. 請求項１または２に記載の電流源であって、
   前記電流源は、前記第１の選択可能な比がＸ：１−Ｘとなるように選択できるよう構成されており、Ｘは、１．０以下の負でない実数である電流源。
5. 請求項１または２に記載の電流源であって、
   前記第２の選択可能な比は、Ｘ：１−Ｘとなるように選択可能であり、Ｘは、１．０以下の負でない実数である電流源。
6. 請求項１または２に記載の電流源であって、
   前記電流源は、前記第１の選択可能な比および前記第２の選択可能な比が実質的に同一になるように制約されるよう構成されており、
   前記電流源は、前記第１および第２の選択可能な比がＸ：１−Ｘとなるように選択できるよう構成されており、Ｘは、１．０以下の負でない実数である電流源。
7. 請求項６に記載の電流源であって、
   前記電流源は、２つの特定のＸの値、すなわちＸ＝０およびＸ＝１について、前記第１および第２の抵抗器バンクの一方のみが、前記被試験素子に供給される前記電流に寄与するよう構成されている電流源。
8. 電流源を動作させる方法であって、
   ａ）前記電流源の第１の抵抗器ネットワークおよび第２の抵抗器ネットワークの両方が前記電流源の出力への電流の供給に寄与するように前記電流源を構成する工程と、
   ｂ）前記電流源の前記出力における前記供給電流を変化させるために前記電流源への電流制御入力を調整する工程と、
   ｃ）前記第１の抵抗器ネットワークが前記電流源の前記出力への電流の供給に寄与しないように、前記電流源への抵抗器ネットワーク制御入力を調整し、前記第１の抵抗器ネットワークが前記電流源の前記出力への電流の供給に寄与しない時に、前記第１の抵抗器ネットワークの抵抗値を修正する工程と、
   ｄ）前記第１の抵抗器ネットワークが前記電流源の前記出力への電流の供給に再び寄与するように、前記電流源への前記抵抗器ネットワーク制御入力を調整する工程と、
   ｅ）工程ｂ）を繰り返す工程と、
   ｆ）前記第２の抵抗器ネットワークが前記電流源の前記出力への電流の提供に寄与しないようになるまで、前記抵抗器ネットワーク制御入力を調整し、前記第２の抵抗器ネットワークが前記電流源の前記出力への電流の供給に寄与しない時に、前記第２の抵抗器ネットワークの抵抗値を修正する工程と、
   ｇ）前記電流源の前記出力に供給される前記電流の値域を達成するために、工程ｂ）からｆ）を繰り返す工程と
   を備える方法。
9. 電流源を動作させる方法であって、
   ａ）前記電流源の第１の抵抗器ネットワークおよび第２の抵抗器ネットワークの両方が前記電流源の出力への電流の供給に寄与するように、前記電流源を構成する工程であって、前記第１の抵抗器ネットワークは、前記電流源の前記出力への電流の供給に実質的に寄与し、前記第２の抵抗器ネットワークは、前記電流源の前記出力への電流の供給に実質的にはるかに小さく寄与する工程と、
   ｂ）前記電流源の前記出力における前記供給電流を変化させるために前記電流源への電流制御入力を調整する工程と、
   ｃ）前記第２の抵抗器ネットワークが前記電流源の前記出力への電流の供給に実質的に寄与し、前記第１の抵抗器ネットワークが前記電流源の前記出力への電流の供給に実質的にはるかに小さく寄与するように、前記電流源への抵抗器ネットワーク制御入力を調整し、前記第１の抵抗器ネットワークの抵抗値を修正する工程と、
   ｄ）工程ｂ）を繰り返す工程と、
   ｅ）前記第１の抵抗器ネットワークが前記電流源の前記出力への電流の供給に実質的に寄与し、前記第２の抵抗器ネットワークが前記電流源の前記出力への電流の供給に実質的にはるかに小さく寄与するようになるまで、前記抵抗器ネットワーク制御入力を調整し、前記第２の抵抗器ネットワークの抵抗値を修正する工程と、
   ｆ）前記電流源の前記出力に供給される前記電流の値域を達成するために、工程ｂ）からｅ）を繰り返す工程と
   を備える方法。

Images